CN105374860A - 一种氮化镓基绝缘栅双极晶体管制备方法及其产品 - Google Patents

一种氮化镓基绝缘栅双极晶体管制备方法及其产品 Download PDF

Info

Publication number
CN105374860A
CN105374860A CN201510892854.XA CN201510892854A CN105374860A CN 105374860 A CN105374860 A CN 105374860A CN 201510892854 A CN201510892854 A CN 201510892854A CN 105374860 A CN105374860 A CN 105374860A
Authority
CN
China
Prior art keywords
gallium nitride
emitter
sio
specially
gallium
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510892854.XA
Other languages
English (en)
Inventor
王晓亮
闫俊达
李百泉
王权
肖红领
冯春
殷海波
姜丽娟
邱爱芹
介芳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Huajinchuangwei Electronics Co ltd
Institute of Semiconductors of CAS
Original Assignee
Beijing Huajinchuangwei Electronics Co ltd
Institute of Semiconductors of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Huajinchuangwei Electronics Co ltd, Institute of Semiconductors of CAS filed Critical Beijing Huajinchuangwei Electronics Co ltd
Priority to CN201510892854.XA priority Critical patent/CN105374860A/zh
Publication of CN105374860A publication Critical patent/CN105374860A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234Bipolar junction transistors [BJT]
    • H01L29/66325Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333Vertical insulated gate bipolar transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395Vertical transistors, e.g. vertical IGBT
    • H01L29/7398Vertical transistors, e.g. vertical IGBT with both emitter and collector contacts in the same substrate side

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本申请公开了一种氮化镓基绝缘栅双极晶体管制备方法及产品,该制备如下:在P+氮化镓衬底上外延生长N-型掺杂的氮化镓漂移层;在N-型掺杂的氮化镓漂移层上,利用离子注入形成P+掺杂区;在P+型掺杂区上,利用离子注入形成N+掺杂区;高温退火,激活掺杂原子;一次沉积SiO2栅氧化层;一次刻孔SiO2,露出发射极、栅极窗口;制备发射极、集电极接触;制备栅极金属接触;二次沉积SiO2介质层;二次刻孔SiO2,露出发射极窗口;发射极互联、集电极和栅极电极金属加厚。该工艺过程简单、重复性好、可靠性高。经过合理的外延层结构设计与合适的注入掺杂,实现了氮化镓基绝缘栅双极晶体管所需的基本材料结构。此外,该晶体管保证了器件具有很高的击穿电压与通态电流。

Description

一种氮化镓基绝缘栅双极晶体管制备方法及其产品
技术领域
本发明涉及功率半导体材料生长和器件制备领域,具体涉及一种氮化镓基绝缘栅双极晶体管制备方法及其产品。
背景技术
氮化镓功率半导体,因具有高的带隙宽度(3.42eV)、高的临界击穿电场(3.0MV/cm)和高电子饱和漂移速度(2.5×107cm/s),在制备高温、高压、高速低损耗电力开关方面,相比硅和碳化硅,具有明显的优势,是世界范围内竞相研究的热点。目前,由于体材料大面积的氮化镓难以获得和高效P型掺杂氮化镓材料难以实现,制备基于氮化镓体材料的绝缘栅双极晶体管还未见有报道。
多年来,氮化镓功率半导体的研究主要集中在水平型的铝镓氮/氮化镓异质结场效应晶体管方面。在电力开关器件方面,垂直型氮化镓基绝缘栅双极晶体管器件更适宜电力系统对器件高压大电流工作的要求,而且有利于系统的小型化。绝缘栅双极晶体管作为新型电力半导体场控自关断器件,集功率金属-氧化物-半导体场效应晶体管的高速性能与双极性器件的低电阻于一体,具有输入阻抗高,电压控制功耗低,控制电路简单,耐高压,承受电流大等特性,在各种电力变换中有着很大的应用前景。
当前,上述领域还是以硅器件为主要原件。因此研制出高可靠性的氮化镓基绝缘栅双极晶体管具有十分重大的意义。随着氮化物材料研究的逐渐趋于成熟,与基于氮化镓体材料的绝缘栅双极晶体管相关的研究工作正在全面展开。
最早的基于体材料的氮化镓开关器件是1999年,美国加州理工学院报道的肖特基二极管,通过氢化物气相外延在蓝宝石衬底上生长8至10μm的氮化镓(1016cm-3的N型掺杂),使用金作为阳极金属,使用钛/铝/镍/金作为阴极金属,并结合阳极场板技术,获得了反向击穿电压为450V的器件。但是,使用这种方法制备的器件,由于异质外延材料中缺陷较多,且N型氮化镓掺杂浓度较低,器件的开启电压高(4.2V),器件击穿电压低和导通电阻较大。
在这种思路的启迪之下,2001年,美国佛罗里达州立大学从器件结构设计入手,使用P型环的终端保护技术以减弱电场集中效应,同时结合离子注入硅原子到阴极接触区域形成重掺杂的N型氮化镓以改善欧姆接触,在蓝宝石衬底上制备出了击穿电压9.7千伏的铝镓氮沟道肖特基二极管。2006年,美国佐治亚理工学院通过掺镁形成P型,在氮化镓衬底上实现了击穿电压为540V、正向开启电压为4.4V、比导通电阻为3mΩ·cm2的GaNPIN功率整流器。2008年,加州大学圣芭芭拉分校的S.Chowdhury等人报道了垂直结构的在蓝宝石衬底常关型GaN三端晶体管。器件结合铝镓氮/氮化镓异质结场效应管导电沟道,使用镁离子注入形成P型氮化镓电流阻挡层,有助于电子在氮化镓漂移层中的收集,饱和电流密度达0.22A/mm,阈值电压为0.6V,基本无电流崩塌现象。2012年,S.Chowdhury等人又报道了击穿电压250V,2.2mΩ·cm2的氮化镓衬底上的垂直型三端器件,该结构有望进一步提高电压电流容量,并实现大功率输出。
总体来看,国际上对于基于氮化镓体材料的开关器件的研究工作目前主要沿着两个思路进行:其一是氮化镓体材料的肖特基二极管,结合终端保护技术,如场板技术、P型保护环技术以及沟道的组分、厚度和掺杂调控,来实现高击穿电压和低通态电阻器件;其二是基于氮化镓体材料的三端器件,通过合适掺杂位置和浓度,发展主要在制备氮化镓衬底上的单极性电子导电器件,而基于氮化镓体材料的绝缘栅双极晶体管还未见有报道。
发明内容
针对背景技术中存在的问题,本发明的目的在于提供一种氮化镓基绝缘栅双极晶体管制备方法,该方法工艺过程简单、重复性好、可靠性高;经过合理的外延层结构设计与合适的注入掺杂,可以实现氮化镓基绝缘栅双极晶体管所需的基本材料结构,并进一步实现该器件的工作模式。本发明的另一目的在于提供一种氮化镓基绝缘栅双极晶体管,由于N-氮化镓漂移区厚度和注入掺杂区域可调,可以保证器件具有很高的击穿电压与通态电流。
本发明的目的是通过以下技术方案来实现的:
一种氮化镓基绝缘栅双极晶体管制备方法,所述制备方法包括如下步骤:
1)将氮化镓衬底清洗后放入金属有机物化学气相沉积设备中,在P+氮化镓衬底上外延生长N-型掺杂的氮化镓漂移层;
2)在所述N-型掺杂的氮化镓漂移层上,利用离子注入形成P+掺杂区;
3)在所述P+型掺杂区上,利用离子注入形成N+掺杂区;
4)高温退火,激活掺杂原子;
5)一次沉积SiO2栅氧化层;
6)一次刻孔SiO2,露出发射极、栅极窗口;
7)制备发射极、集电极接触;
8)制备栅极金属接触;
9)二次沉积SiO2介质层;
10)二次刻孔SiO2,露出发射极窗口;
11)发射极互联、集电极和栅极电极金属加厚。
进一步,所述步骤1)中生长所述N-型掺杂的氮化镓漂移层的生长室温度为900~1000℃、压力400~600托;N-型掺杂的氮化镓漂移层的厚度为1至100μm,硅原子有效掺杂浓度为1015至1017cm-3
进一步,所述步骤2)具体为:涂胶、光刻,使用SiO2/Ti/Ni作为掩膜,利用离子注入形成P+掺杂区,镁注入能量与剂量为80keV和1×1015cm-2;所述步骤3)具体为:涂胶、光刻,使用SiO2作为掩膜,在离子注入P+型掺杂区上,利用离子注入形成N+掺杂区,所述N+掺杂区中镁注入能量与剂量为160keV和3×1015cm-2
进一步,所述步骤4)具体为:在700℃至1000℃、氮气的保护气氛下退火5至20分钟;所述步骤5)具体为:使用等离子增强化学气相沉积法生长10至100nm的SiO2;所述步骤6)具体为:通过涂胶、光刻打开发射极、栅极窗口。
进一步,所述步骤7)具体为:磁控溅射发射极、集电极金属,剥离;所述步骤8)具体为:涂胶,光刻打开栅接触区,磁控溅射栅金属,剥离。
进一步,所述步骤9)具体为:通过等离子增强化学气相沉积法生长100至500nm的SiO2;所述步骤10)具体为:涂胶、光刻打开发射区接触区,露出发射极窗口。
进一步,所述步骤11)具体为:磁控溅射发射极互联金属、集电极和栅极金属,剥离。
一种应用上述制备方法制备的氮化镓基绝缘栅双极晶体管,所述氮化镓基绝缘栅双极晶体管从下至上依次包括:集电极金属层、P+氮化镓衬底、N-型氮化镓漂移层、P+氮化镓注入区、N+氮化镓注入区、SiO2介质层、栅极金属层、SiO2介质层和发射极金属层。
进一步,所述N-型氮化镓漂移层的厚度为1至100μm,N-型氮化镓漂移层中参杂有硅原子,所述硅原子的有效掺杂浓度为1015至1017cm-3
进一步,所述P+氮化镓注入区中参杂有镁原子,所述镁原子的注入能量与剂量为80keV和1×1015cm-2;所述N+氮化镓注入区中参杂有镁原子,所述镁原子的注入能量与剂量为160keV和3×1015cm-2
本发明具有以下积极的技术效果:
本发明工艺过程简单、重复性好、可靠性高。经过合理的外延层结构设计与合适的注入掺杂,可以实现氮化镓基绝缘栅双极晶体管所需的基本材料结构,并进一步实现该器件的工作模式。由于N-氮化镓漂移区厚度和注入掺杂区域可调,可以保证器件具有很高的击穿电压与通态电流。本发明可用于制备满足各种需要的基于氮化镓体材料的增强型开关器件,包括高压电力开关器件和中低压高速开关器件。
附图说明
图1是本发明制备氮化镓基绝缘栅双极晶体管的方法流程图;
图2是本发明制备的氮化镓基绝缘栅双极晶体管截面图。
具体实施方式
下面,参考附图,对本发明进行更全面的说明,附图中标示出了本发明的示例性实施例。然而,本发明可以体现为多种不同形式,并不应理解为局限于这里叙述的示例性实施例。而是,提供这些实施例,从而使本发明全面和完整,并将本发明的范围完全地传达给本领域的普通技术人员。
为了易于说明,在这里可以使用诸如“上”、“下”“左”“右”等空间相对术语,用于说明图中示出的一个元件或特征相对于另一个元件或特征的关系。应该理解的是,除了图中示出的方位之外,空间术语意在于包括装置在使用或操作中的不同方位。例如,如果图中的装置被倒置,被叙述为位于其他元件或特征“下”的元件将定位在其他元件或特征“上”。因此,示例性术语“下”可以包含上和下方位两者。装置可以以其他方式定位(旋转90度或位于其他方位),这里所用的空间相对说明可相应地解释。
如图1-2所示,本申请提供了一种氮化镓基绝缘栅双极晶体管制备方法:在氮化镓衬底上,用金属有机物化学气相沉积生长P+型掺杂的氮化镓层,之后生长N-型掺杂的氮化镓漂移层。之后使用离子注入方法,分别选择区域形成P+型掺杂区和N+型掺杂区,并分别制作形成集电极、发射极和栅极。利用栅极正偏压下在P+掺杂区形成的反型电子沟道的金属-氧化物-半导体场效应晶体管与PNP双极晶体管结合,实现氮化镓基绝缘栅双极晶体管的正常工作。
本发明制备氮化镓基绝缘栅双极晶体管的方法包括以下步骤:
步骤101:在P+氮化镓衬底上外延生长N-型掺杂的氮化镓漂移层;
步骤102:在N-型掺杂的氮化镓漂移层上,利用离子注入形成P+掺杂区;
步骤103:在离子注入P+型掺杂区上,利用离子注入形成N+掺杂区;
步骤104:高温退火,激活掺杂原子;
步骤105:一次沉积SiO2栅氧化层;
步骤106:一次刻孔SiO2,露出发射极、栅极窗口;
步骤107:制备发射极、集电极接触;
步骤108:制备栅极金属接触;
步骤109:二次沉积SiO2介质层;
步骤110:二次刻孔SiO2,露出发射极窗口;
步骤111:发射极互联、集电极和栅极电极金属加厚。
以下结合具体的实例详细说明本发明,该实施例包括以下步骤:
1)将氮化镓衬底清洗后放入金属有机物化学气相沉积设备中,生长N-型掺杂的氮化镓漂移层,生长室温度900~1000℃,压力400~600托,厚度为1至100μm,硅原子有效掺杂浓度为1015至1017cm-3。2)涂胶、光刻,使用SiO2/Ti/Ni作为掩膜,利用离子注入形成P+掺杂区,镁注入能量与剂量为80keV和1×1015cm-2;3)涂胶、光刻,使用SiO2作为掩膜,在离子注入P+型掺杂区上,利用离子注入形成N+掺杂区镁注入能量与剂量为160keV和3×1015cm-2;4)高温退火:在700至1000℃下,氮气的保护气氛下退火5至20分钟;5)一次沉积SiO2栅氧化层:等离子增强化学气相沉积生长10至100nm的SiO2。6)一次刻孔SiO2,露出发射极、栅极窗口:涂胶,光刻打开发射极、栅极窗口。7)制备发射极、集电极接触:磁控溅射发射极、集电极金属,剥离。8)隔离:涂胶,打开非有源区窗口,注入氦离子,去胶。9)沉积栅极金属接触:涂胶,光刻打开栅接触区,磁控溅射栅金属,剥离。10)二次沉积SiO2介质层:等离子增强化学气相沉积生长100至500nm的SiO2。11)二次刻孔SiO2,露出发射极窗口:涂胶,光刻打开发射区接触区。12)发射极互联、集电极和栅极电极金属加厚:磁控溅射发射极互联金属、集电极和栅极金属,剥离。
上方所述只是为了说明本发明,应该理解为本发明并不局限于以上实施例,符合本发明思想的各种变通形式均在本发明的保护范围之内。

Claims (10)

1.一种氮化镓基绝缘栅双极晶体管制备方法,其特征在于,所述制备方法包括如下步骤:
1)将氮化镓衬底清洗后放入金属有机物化学气相沉积设备中,在P+氮化镓衬底上外延生长N-型掺杂的氮化镓漂移层;
2)在所述N-型掺杂的氮化镓漂移层上,利用离子注入形成P+掺杂区;
3)在所述P+型掺杂区上,利用离子注入形成N+掺杂区;
4)高温退火,激活掺杂原子;
5)一次沉积SiO2栅氧化层;
6)一次刻孔SiO2,露出发射极、栅极窗口;
7)制备发射极、集电极接触;
8)制备栅极金属接触;
9)二次沉积SiO2介质层;
10)二次刻孔SiO2,露出发射极窗口;
11)发射极互联、集电极和栅极电极金属加厚。
2.根据权利要求1所述的氮化镓基绝缘栅双极晶体管制备方法,其特征在于,所述步骤1)中生长所述N-型掺杂的氮化镓漂移层的生长室温度为900~1000℃、压力400~600托;N-型掺杂的氮化镓漂移层的厚度为1至100μm,硅原子有效掺杂浓度为1015至1017cm-3
3.根据权利要求1所述的氮化镓基绝缘栅双极晶体管制备方法,其特征在于,所述步骤2)具体为:涂胶、光刻,使用SiO2/Ti/Ni作为掩膜,利用离子注入形成P+掺杂区,镁注入能量与剂量为80keV和1×1015cm-2;所述步骤3)具体为:涂胶、光刻,使用SiO2作为掩膜,在离子注入P+型掺杂区上,利用离子注入形成N+掺杂区,所述N+掺杂区中镁注入能量与剂量为160keV和3×1015cm-2
4.根据权利要求1所述的氮化镓基绝缘栅双极晶体管制备方法,其特征在于,所述步骤4)具体为:在700℃至1000℃、氮气的保护气氛下退火5至20分钟;所述步骤5)具体为:使用等离子增强化学气相沉积法生长10至100nm的SiO2;所述步骤6)具体为:通过涂胶、光刻打开发射极、栅极窗口。
5.根据权利要求1所述的氮化镓基绝缘栅双极晶体管制备方法,其特征在于,所述步骤7)具体为:磁控溅射发射极、集电极金属,剥离;所述步骤8)具体为:涂胶,光刻打开栅接触区,磁控溅射栅金属,剥离。
6.根据权利要求1所述的氮化镓基绝缘栅双极晶体管制备方法,其特征在于,所述步骤9)具体为:通过等离子增强化学气相沉积法生长100至500nm的SiO2;所述步骤10)具体为:涂胶、光刻打开发射区接触区,露出发射极窗口。
7.根据权利要求1所述的氮化镓基绝缘栅双极晶体管制备方法,其特征在于,所述步骤11)具体为:磁控溅射发射极互联金属、集电极和栅极金属,剥离。
8.一种应用权利要求1-7任一所述的氮化镓基绝缘栅双极晶体管制备方法制备的氮化镓基绝缘栅双极晶体管,其特征在于,所述氮化镓基绝缘栅双极晶体管从下至上依次包括:集电极金属层、P+氮化镓衬底、N-型氮化镓漂移层、P+氮化镓注入区、N+氮化镓注入区、SiO2介质层、栅极金属层、SiO2介质层和发射极金属层。
9.根据权利要求8所述的氮化镓基绝缘栅双极晶体管,其特征在于,所述N-型氮化镓漂移层的厚度为1至100μm,N-型氮化镓漂移层中参杂有硅原子,所述硅原子的有效掺杂浓度为1015至1017cm-3
10.根据权利要求8所述的氮化镓基绝缘栅双极晶体管,其特征在于,所述P+氮化镓注入区中参杂有镁原子,所述镁原子的注入能量与剂量为80keV和1×1015cm-2;所述N+氮化镓注入区中参杂有镁原子,所述镁原子的注入能量与剂量为160keV和3×1015cm-2
CN201510892854.XA 2015-12-08 2015-12-08 一种氮化镓基绝缘栅双极晶体管制备方法及其产品 Pending CN105374860A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510892854.XA CN105374860A (zh) 2015-12-08 2015-12-08 一种氮化镓基绝缘栅双极晶体管制备方法及其产品

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510892854.XA CN105374860A (zh) 2015-12-08 2015-12-08 一种氮化镓基绝缘栅双极晶体管制备方法及其产品

Publications (1)

Publication Number Publication Date
CN105374860A true CN105374860A (zh) 2016-03-02

Family

ID=55376865

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510892854.XA Pending CN105374860A (zh) 2015-12-08 2015-12-08 一种氮化镓基绝缘栅双极晶体管制备方法及其产品

Country Status (1)

Country Link
CN (1) CN105374860A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110797399A (zh) * 2019-09-30 2020-02-14 西安交通大学 一种低比接触电阻率的p-GaN欧姆接触电极及其制备方法和应用
CN110993743A (zh) * 2019-12-25 2020-04-10 中建材蚌埠玻璃工业设计研究院有限公司 一种异质结光伏器件的制备方法
CN112017959A (zh) * 2016-06-14 2020-12-01 黄知澍 镓解理面iii族/氮化物磊晶结构及其主动元件与其制作方法
CN113270492A (zh) * 2021-05-13 2021-08-17 重庆邮电大学 一种沟槽型GaN绝缘栅双极型晶体管
CN113594028A (zh) * 2021-07-27 2021-11-02 中国科学院苏州纳米技术与纳米仿生研究所 氮化镓p型掺杂的方法、GaN基PN结的制作方法及其应用

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11354786A (ja) * 1998-06-10 1999-12-24 Furukawa Electric Co Ltd:The 絶縁ゲート型バイポーラトランジスタとその製造方法
CN101894862A (zh) * 2010-06-09 2010-11-24 西安能讯微电子有限公司 一种透明电极器件的设计方法
CN104518014A (zh) * 2013-09-27 2015-04-15 立锜科技股份有限公司 绝缘栅双极晶体管及其制造方法
CN104810282A (zh) * 2014-01-26 2015-07-29 国家电网公司 一种采用n型碳化硅衬底制作n沟道igbt器件的方法
CN104916694A (zh) * 2014-03-14 2015-09-16 株式会社东芝 半导体装置
CN205428936U (zh) * 2015-12-08 2016-08-03 北京华进创威电子有限公司 一种氮化镓基绝缘栅双极晶体管

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11354786A (ja) * 1998-06-10 1999-12-24 Furukawa Electric Co Ltd:The 絶縁ゲート型バイポーラトランジスタとその製造方法
CN101894862A (zh) * 2010-06-09 2010-11-24 西安能讯微电子有限公司 一种透明电极器件的设计方法
CN104518014A (zh) * 2013-09-27 2015-04-15 立锜科技股份有限公司 绝缘栅双极晶体管及其制造方法
CN104810282A (zh) * 2014-01-26 2015-07-29 国家电网公司 一种采用n型碳化硅衬底制作n沟道igbt器件的方法
CN104916694A (zh) * 2014-03-14 2015-09-16 株式会社东芝 半导体装置
CN205428936U (zh) * 2015-12-08 2016-08-03 北京华进创威电子有限公司 一种氮化镓基绝缘栅双极晶体管

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112017959A (zh) * 2016-06-14 2020-12-01 黄知澍 镓解理面iii族/氮化物磊晶结构及其主动元件与其制作方法
CN110797399A (zh) * 2019-09-30 2020-02-14 西安交通大学 一种低比接触电阻率的p-GaN欧姆接触电极及其制备方法和应用
CN110993743A (zh) * 2019-12-25 2020-04-10 中建材蚌埠玻璃工业设计研究院有限公司 一种异质结光伏器件的制备方法
CN113270492A (zh) * 2021-05-13 2021-08-17 重庆邮电大学 一种沟槽型GaN绝缘栅双极型晶体管
CN113594028A (zh) * 2021-07-27 2021-11-02 中国科学院苏州纳米技术与纳米仿生研究所 氮化镓p型掺杂的方法、GaN基PN结的制作方法及其应用

Similar Documents

Publication Publication Date Title
CN105374860A (zh) 一种氮化镓基绝缘栅双极晶体管制备方法及其产品
JP5907582B2 (ja) 半導体装置
KR101722811B1 (ko) 낮은 소스 저항을 갖는 전계 효과 트랜지스터 장치
Baliga et al. PRESiCETM: Process engineered for manufacturing SiC electronic devices
CN107275407A (zh) 一种碳化硅vdmos器件及其制作方法
CN110352498A (zh) 沟槽mos型肖特基二极管
CN103928532A (zh) 一种碳化硅沟槽mos结势垒肖特基二极管及其制备方法
CN109545842A (zh) 碳化硅器件终端结构及其制作方法
Han et al. Comparison of new octagonal cell topology for 1.2 kV 4H-SiC JBSFETs with linear and hexagonal topologies: Analysis and experimental results
CN115188814A (zh) 一种rc-jgbt器件及其制作方法
Wada et al. Blocking characteristics of 2.2 kV and 3.3 kV-class 4H-SiC MOSFETs with improved doping control for edge termination
CN109390389A (zh) 具有双侧调整区的高压快速软恢复二极管及其制备方法
CN110534576B (zh) 一种分裂栅4H-SiC VDMOS器件
Kang et al. Thin-barrier gated-edge termination AlGaN/GaN Schottky barrier diode with low reverse leakage and high turn-on uniformity
CN205428936U (zh) 一种氮化镓基绝缘栅双极晶体管
CN105590965B (zh) 一种开启电压可调的平面型金属氧化物半导体二极管
CN105226104B (zh) 一种碳化硅肖特基二极管及其制备方法
CN109166929A (zh) 一种具有P型GaN帽层的GaN基肖特基势垒二极管
CN204118078U (zh) 一种GaN基异质结肖特基二极管器件
CN107134488B (zh) 一种载流子存储增强的绝缘栅双极型晶体管
CN117497579A (zh) 碳化硅igbt的结构、制造方法及电子设备
CN113270492A (zh) 一种沟槽型GaN绝缘栅双极型晶体管
Wen et al. Design and fabrication of 10-kV silicon–carbide p-channel IGBTs with hexagonal cells and step space modulated junction termination extension
US11508809B2 (en) Semiconductor device and preparation method thereof
CN106158985A (zh) 一种碳化硅结势垒肖特基二极管及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20160302