CN104916694A - 半导体装置 - Google Patents
半导体装置 Download PDFInfo
- Publication number
- CN104916694A CN104916694A CN201410400103.7A CN201410400103A CN104916694A CN 104916694 A CN104916694 A CN 104916694A CN 201410400103 A CN201410400103 A CN 201410400103A CN 104916694 A CN104916694 A CN 104916694A
- Authority
- CN
- China
- Prior art keywords
- nitride
- region
- gan
- layer
- semiconductor region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 142
- 150000004767 nitrides Chemical class 0.000 claims abstract description 88
- 239000012535 impurity Substances 0.000 claims description 67
- 230000004888 barrier function Effects 0.000 claims description 33
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 5
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 5
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 118
- 229910002601 GaN Inorganic materials 0.000 description 100
- 239000010410 layer Substances 0.000 description 77
- 238000004519 manufacturing process Methods 0.000 description 30
- 238000000034 method Methods 0.000 description 28
- 239000010936 titanium Substances 0.000 description 14
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 7
- 229910052719 titanium Inorganic materials 0.000 description 7
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 238000005498 polishing Methods 0.000 description 6
- 239000013078 crystal Substances 0.000 description 5
- 238000005468 ion implantation Methods 0.000 description 5
- 239000011777 magnesium Substances 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 4
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 3
- 230000004913 activation Effects 0.000 description 3
- 239000004411 aluminium Substances 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 238000003486 chemical etching Methods 0.000 description 3
- 229910052749 magnesium Inorganic materials 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 229910017083 AlN Inorganic materials 0.000 description 2
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 2
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- 208000012868 Overgrowth Diseases 0.000 description 2
- NWAIGJYBQQYSPW-UHFFFAOYSA-N azanylidyneindigane Chemical compound [In]#N NWAIGJYBQQYSPW-UHFFFAOYSA-N 0.000 description 2
- 239000002800 charge carrier Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- XCZXGTMEAKBVPV-UHFFFAOYSA-N trimethylgallium Chemical compound C[Ga](C)C XCZXGTMEAKBVPV-UHFFFAOYSA-N 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 125000000058 cyclopentadienyl group Chemical group C1(=CC=CC1)* 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
- H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
- H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
- H01L29/0856—Source regions
- H01L29/086—Impurity concentration or distribution
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
- H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
- H01L29/0873—Drain regions
- H01L29/0886—Shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明的半导体装置具备:n型的氮化物半导体层;绝缘层,选择性地设置在氮化物半导体层上;n型的第一氮化物半导体区域,设置在氮化物半导体层上及绝缘层上;n型的第二氮化物半导体区域,设置在绝缘层上;p型的第三氮化物半导体区域,设置在第一氮化物半导体区域和第二氮化物半导体区域之间;栅极绝缘膜,设置在第三氮化物半导体区域上;栅电极,设置在栅极绝缘膜上;第一电极,与第二氮化物半导体区域电连接;以及第二电极,设置在氮化物半导体层的绝缘层相反侧,与氮化物半导体层电连接。
Description
相关申请的引用
本申请以日本专利申请2014-52735号(申请日:2014年3月14日)为基础申请,并享受其优先权。本申请通过参照该基础申请而包括基础申请的全部内容。
技术领域
本发明的实施方式涉及半导体装置。
背景技术
具有高绝缘破坏强度的氮化物半导体被期待应用于功率电子用半导体装置或高频功率半导体装置等。而且,为了实现更高的耐压或更高的集成度而提出了纵型的器件。
在p型氮化物半导体中,在使用了离子注入法的杂质掺杂中,难以提高杂质的活化率。因此,对于将p型氮化物半导体作为沟道层的开关元件,难以进行阈值调整,存在开关特性不稳定的问题。另外,在使用离子注入法制造的开关元件中,pn耦合的电容成为寄生电容,存在开关特性变差的问题。
发明内容
本发明提供一种能够提高开关特性的半导体装置。
本发明的半导体装置具备:n型氮化物半导体层;绝缘层,选择性地设置在所述氮化物半导体层上;n型的第一氮化物半导体区域,设置在所述氮化物半导体层上及所述绝缘层上;n型的第二氮化物半导体区域,设置在所述绝缘层上;p型的第三氮化物半导体区域,设置在所述第一氮化物半导体区域和所述第二氮化物半导体区域之间;栅极绝缘膜,设置在所述第三氮化物半导体区域上;栅电极,设置在所述栅极绝缘膜上;第一电极,与所述第二氮化物半导体区域电连接;以及第二电极,设置在所述氮化物半导体层的与所述绝缘层相反的一侧,与所述氮化物半导体层电连接。
附图说明
图1是表示第一实施方式的半导体装置的示意截面图。
图2是表示在第一实施方式的半导体装置的制造方法中制造中途的半导体装置的示意截面图。
图3是表示在第一实施方式的半导体装置的制造方法中制造中途的半导体装置的示意截面图。
图4是表示在第一实施方式的半导体装置的制造方法中制造中途的半导体装置的示意截面图。
图5是表示在第一实施方式的半导体装置的制造方法中制造中途的半导体装置的示意截面图。
图6是表示在第一实施方式的半导体装置的制造方法中制造中途的半导体装置的示意截面图。
图7是表示在第一实施方式的半导体装置的制造方法中制造中途的半导体装置的示意截面图。
图8是表示第一实施方式的变形例的半导体装置的示意截面图。
图9是表示第二实施方式的半导体装置的示意截面图。
图10是表示在第二实施方式的半导体装置的制造方法中制造中途的半导体装置的示意截面图。
图11是表示在第二实施方式的半导体装置的制造方法中制造中途的半导体装置的示意截面图。
图12是表示在第二实施方式的半导体装置的制造方法中制造中途的半导体装置的示意截面图。
图13是表示第三实施方式的半导体装置的示意截面图。
具体实施方式
下面参照附图说明本发明的实施方式。另外,在以下的说明中,对同一部件等附加同一符号,对已说明过一次的部件等适当省略说明。
在本说明书中,“氮化物半导体”例如是GaN系半导体。GaN系半导体是GaN(氮化镓)、AlN(氮化铝)、InN(氮化铟)、以及具备它们的中间组成的半导体的总称。
另外,在以下的说明中,n+、n、n-以及p+、p、p-的标记表示各个导电型中的杂质浓度的相对高低。即,n+与n相比,n型杂质浓度相对较高;n-与n相比,n型杂质浓度相对较低。另外,p+与p相比,p型杂质浓度相对较高;p-与p相比,p型杂质浓度相对较低。另外,有时将n+型、n-型简称为n型,将p+型、p-型简称为p型。
(第一实施方式)
本实施方式的半导体装置具备:n型的氮化物半导体层;绝缘层,选择性地设置在氮化物半导体层上;n型的第一氮化物半导体区域,设置在氮化物半导体层上以及绝缘层上;n型的第二氮化物半导体区域,设置在绝缘层上;p型的第三氮化物半导体区域,设置在第一氮化物半导体区域和第二氮化物半导体区域之间;栅极绝缘膜,设置在第三氮化物半导体区域上;栅电极,设置在栅极绝缘膜上;第一电极,与第二氮化物半导体区域电连接;以及第二电极,设置在氮化物半导体层的与绝缘层相反侧,与氮化物半导体层电连接。
图1是表示本实施方式的半导体装置的示意截面图。本实施方式的半导体装置,MISFET(Metal Insulator Semiconductor Field EffectTransistor:金属绝缘体半导体场效应晶体管)100是将电子作为载流子的n沟道型晶体管。另外,MISFET100是使载流子在半导体基板的表面侧的源电极与背面侧的漏电极之间移动的纵型晶体管。
该MISFET100具备n型的GaN基板(氮化物半导体基板)12、n-型的GaN层(氮化物半导体层)14、绝缘层16、n-型的第一GaN区域(第一氮化物半导体区域)18、n型的第二GaN区域(第二氮化物半导体区域)20、p型的第三GaN区域(第三氮化物半导体区域)22、栅极绝缘膜26、栅电极28、源电极(第一电极)30、以及漏电极(第二电极)32。
GaN基板12作为MISFET100的漏极区域发挥作用。GaN基板12例如包含Si(硅)作为n型杂质。GaN基板12例如是{0001}基板。
GaN基板12的n型杂质浓度例如为1×1018cm-3以上且1×1020cm-3以下。GaN基板12的厚度例如为50nm以上且300nm以下。
在GaN基板12上具备n-型的GaN层14。
GaN层14作为MISFET100的漂移层发挥作用。在GaN层14中,作为n型杂质例如含有Si(硅)。GaN层14的n型杂质浓度例如为5×1015cm-3以上且5×1017cm-3以下。GaN层14的n型杂质浓度比GaN基板12的n型杂质浓度低。GaN层14的膜厚例如为5μm以上且20μm以下。
在GaN层14上设置有绝缘层16。绝缘层16被选择性地设置在GaN层14上。绝缘层16例如是硅氧化膜。绝缘层16的膜厚例如为50nm以上且500nm以下。
在GaN层14上及绝缘层16上设置有n-型的第一GaN区域18。第一GaN区域18在绝缘层16的开口部与GaN层14接触。
第一GaN区域18作为MISFET100的漂移层发挥作用。第一GaN区域18的n型杂质浓度例如为5×1015cm-3以上且5×1017cm-3以下。
从降低MISFET100的导通电阻的观点出发,优选将第一GaN区域18的n型杂质浓度设为比GaN层14的n型杂质浓度高。
另外,从降低MISFET100的导通电阻的观点出发,优选第一GaN区域18的膜厚比GaN层14的膜厚薄。第一GaN区域18的膜厚例如为50nm以上且500nm以下。
在绝缘层16上设置有n-型的第二GaN区域20。在第二GaN区域20与GaN层14之间夹持绝缘层16,由此,第二GaN区域20与GaN层14分离而没有物理接触。
第二GaN区域20作为MISFET100的源极区域发挥作用。第二GaN区域20包括绝缘膜16上的低杂质浓度区域20a和低杂质浓度区域20a上的高杂质浓度区域20b。第二GaN区域20成为低杂质浓度区域20a和高杂质浓度区域20b的层积结构。在第二GaN区域20中,作为n型杂质例如含有Si(硅)。
低杂质浓度区域20a的n型杂质浓度例如与第一GaN区域18的n型杂质浓度相同。低杂质浓度区域20a的n型杂质浓度例如为5×1015cm-3以上且5×1017cm-3以下。
高杂质浓度区域20b为了降低源电极30的接触电阻而发挥作用。高杂质浓度区域20b的n型杂质浓度比第一GaN区域18的n型杂质浓度高。高杂质浓度区域20b的n型杂质浓度例如为1×1018cm-3以上且1×1022cm-3以下。
在第一GaN区域18和第二GaN区域20之间的绝缘层16上,与绝缘层16接触地设置有p型的第三GaN区域22。第三GaN区域22作为MISFET100的通道区域发挥作用。第三GaN区域22是单结晶的外延生长层。
根据第三GaN区域22的p型杂质浓度来控制MISFET100的阈值。第三GaN区域22的p型杂质浓度例如为1×1017cm-3以上且1×1019cm-3以下。第三GaN区域22的p型载流子浓度例如为1×1016cm-3以上且1×1018cm-3以下。
在第三GaN区域22上及第一GaN区域18上设置有栅极绝缘膜26。栅极绝缘膜26例如是硅氧化膜。栅极绝缘膜28的膜厚例如为50nm以上且200nm以下。
在栅极绝缘膜26上设置有栅电极28。栅电极28例如是掺杂有B(硼)的p型多晶硅或掺杂有P(磷)的n型多晶硅。在栅电极28上,除了多晶硅以外,还能够采用金属硅化物、金属等。
在栅电极28上例如设置有未图示的层间绝缘膜。层间绝缘膜例如是硅氧化膜。
而且,在第二GaN层20上设置有电导通的源电极30。源电极30设置在高杂质浓度区域20b上。
优选源电极30和高杂质浓度区域20b之间为欧姆接触。源电极30例如具备Ti(钛)/Al(铝)/Ti(钛)的层积结构。
另外,在n型的GaN基板12的GaN层14的相反侧设置有与n型的GaN层14电连接的漏电极32。漏电极32例如具备Ti(钛)/Al(铝)/Ti(钛)的层积结构。
另外,在第三GaN区域22上设置有电连接的未图示的韦尔电极(第三电极)。韦尔电极例如被施加与源电极30共用的电位。
接着,说明本实施方式的半导体装置的制造方法。
图2~图7是表示在本实施方式的半导体装置的制造方法中制造中途的半导体装置的示意截面图。
首先,准备n型的GaN基板12,该GaN基板12中作为n型杂质含有例如1×1018cm-3以上且1×1020cm-3以下的Si(硅)。
接着,在n型的GaN基板12上通过外延生长法形成n型的GaN层14,该GaN层14的膜厚例如为5μm以上且20μm以下,作为n型杂质含有例如5×1015cm-3以上且5×1016cm-3以下的Si。外延生长例如通过MOCVD(MetalOrganic Chemical Vapor Deposition:金属有机化合物化学气相淀积)法进行。
接着,在GaN层14上,例如通过CVD(Chemical Vapor Deposition:化学气相沉积)法形成硅氧化膜的绝缘层16。然后,通过光刻和蚀刻进行图案化,从而在绝缘层16上设置开口部,使GaN层14露出(图2)。
接着,在GaN层14上及绝缘层16上形成n型的GaN层78,该GaN层78的膜厚例如为50nm以上且500nm以下,作为n型杂质含有例如5×1015cm-3以上且5×1017cm-3以下的Si。n型的GaN层78以在开口部露出的GaN层14作为晶种形成在绝缘层16上。n型的GaN层78通过所谓的ELOG(EpitaxialLatteral Over Growth:横向外延过生长)法形成(图3)。
接着,通过光刻和蚀刻进行图案化,在GaN层78上形成沟道80(图4)。沟道80形成为使绝缘层16在底部露出。
接着,通过外延生长法(MOCVD法)形成p型的GaN层82(图5),以将沟道80填埋的方式。p型的GaN层82以沟道80侧面的GaN层78及表面的GaN层78作为晶种而生长,成为单结晶层。
p型杂质例如是Mg(镁)。另外,源极气体例如是三甲基镓(TMG)、氨(NH3),源极气体中的p型掺杂物例如是环戊二烯基镁(Cp2Mg)。
接着,通过CMP(Chemical Mechanical Polishing:化学机械抛光)法对p型的GaN层82进行抛光(图6)。
接着,通过光刻和离子注入法,在n型的GaN层78的一部分表面形成高杂质浓度区域20b(图7)。高杂质浓度区域20b例如通过将Si作为n型杂质进行离子注入而形成。
通过以上的工序,形成第一GaN区域18、第二GaN区域20、第三GaN区域22。
然后,通过公知的制造方法,形成栅极绝缘膜26、栅电极28、源电极(第一电极)30、以及漏电极(第二电极)32。通过以上的制造方法,形成图1所示的MISFET100。
下面说明本实施方式的作用及效果。
在形成p型的氮化物半导体的情况下,通过离子注入法进行p型杂质的掺杂时,难以稳定地得到足够的p型杂质的活化率。另一方面,通过外延生长法进行p型杂质的掺杂时,能够稳定地得到较高的p型杂质的活化率。
本实施方式的MISFET100的成为源极区域的第二GaN区域(第二氮化物半导体区域)20的底部与绝缘层16接触。因此,与在源极区域的底部存在pn耦合的情况相比,源极区域的寄生电容降低。由此,MISFET100的开关特性提高,功率消耗降低。
另外,根据本实施方式的MISFET100,能够通过外延生长法形成由p型半导体构成且成为通道区域的第三GaN区域(第三氮化物半导体区域)22。由此,在通道区域得到稳定的高载流子浓度。因此,容易进行MISFET100的阈值调整,开关特性稳定。
另外,成为通道区域的第三GaN区域(第三氮化物半导体区域)22的底部与绝缘层16接触。因此,不存在寄生二极管(体二极管)。因此,能够避免由寄生二极管引起的特性变差。
(变形例)
图8是表示本实施方式的变形例的半导体装置的示意截面图。如图8所示,本变形例的MISFET200,不是将第二GaN区域20设为低杂质浓度区域和高杂质浓度区域的层积结构,而是仅设为高杂质浓度区域。根据本变形例,能够得到与实施方式相同的效果。
(第二实施方式)
本实施方式的半导体装置,除了第三氮化物半导体区域设置在氮化物半导体层上以外,其他结构与第一实施方式相同。因此,对于与第一实施方式重复的内容,省略其说明。
图9是表示本实施方式的半导体装置的示意截面图。
如图9所示,在本实施方式的MISFET300中,p型的第三GaN区域(第三氮化物半导体区域)22以与GaN层14接触的方式设置在n-型的GaN层(氮化物半导体层)14上。
接着,说明本实施方式的半导体装置的制造方法。
图10~图12是表示在本实施方式的半导体装置的制造方法中制造中途的半导体装置的示意截面图。
首先,到形成n型的GaN层78为止的工序与第一实施方式相同。
接着,通过光刻和蚀刻进行图案化,从而在GaN层78上形成沟道80(图10)。在形成沟道80时,绝缘层16也被蚀刻,n型的GaN层14在底部露出。
接着,通过外延生长法形成p型的GaN层82(图11),以将沟道80填埋。p型的GaN层82将沟道80底部的GaN层14、沟道80侧面的GaN层78、以及表面的GaN层78作为晶种生长,成为单结晶层。
接着,通过CMP(Chemical Mechanical Polishing:化学机械抛光)法对p型的GaN层82进行抛光(图12)。
然后,以与第一实施方式同样的制造方法,形成第一GaN区域18、第二GaN区域20、第三GaN区域22、栅极绝缘膜26、栅电极28、源电极30、以及漏电极32。通过以上的制造方法,形成图9所示的MISFET300。
根据本实施方式,形成p型的GaN层82时,沟道80底部的GaN层14也能够作为晶种。因此,能够更容易地制造高品质的p型的GaN层82。
(第三实施方式)
本实施方式的半导体装置除了n型的氮化物半导体基板之外还具备p型的氮化物半导体基板,除此之外的结构与第一实施方式相同。因此,省略与第一实施方式重复的内容。
图13是表示本实施方式的半导体装置的示意截面图。本实施方式的半导体装置是IGBT(Insulated Gate Bipolar Transistor:绝缘栅双极型晶体管)。
该IGBT400具备p型的GaN基板(氮化物半导体基板)52、n-型的GaN层(氮化物半导体层)14、绝缘层16、n-型的第一GaN区域(第一氮化物半导体区域)18、n型的第二GaN区域(第二氮化物半导体区域)20、p型的第三GaN区域(第三氮化物半导体区域)22、栅极绝缘膜26、栅电极28、发射电极(第一电极)60、以及集电极(第二电极)62。
GaN基板12作为IGBT400的漏极区域发挥作用。在GaN基板52中,作为p型杂质含有例如Mg(镁)。
GaN基板12的p型杂质浓度例如为1×1018cm-3以上且1×1020cm-3以下。GaN基板12的厚度例如为50nm以上且300nm以下。
第二GaN区域20作为IGBT400的发射区域发挥作用。包括绝缘膜16上的低杂质浓度区域20a和低杂质浓度区域20a上的高杂质浓度区域20b。第二GaN区域20成为低杂质浓度区域20a和高杂质浓度区域20b的层积结构。在第二GaN区域20中,作为n型杂质含有例如Si(硅)。
而且,在第二GaN层20上设置有电导通的发射电极60。发射电极60设置在高杂质浓度区域20b上。
优选发射电极60与高杂质浓度区域20b之间为欧姆接触。发射电极60例如具备Ti(钛)/Al(铝)/Ti(钛)的层积结构。
另外,在p型的GaN基板52的GaN层14的相反侧设置有集电极62。集电极62例如具备Ni(镍)/Ag(银)/Ti(钛)的层积结构。
根据本实施方式,能够实现容易调整阈值的IGBT400。
在上述实施方式中,作为氮化物半导体的材料,以GaN为例进行了说明,但是也能够应用其他GaN系半导体等其他氮化物半导体。
以上说明了本发明的几个实施方式,这些实施方式是作为例子提示的,并不是要限定发明的范围。这些新颖的实施方式能够采用其他各种方式实施,能够在不脱离发明要旨的范围内进行各种省略、替换、变更。这些实施方式及其变形包括于发明的范围、要旨,并且也包括于权利要求书中记载的发明及其等效范围。
Claims (10)
1.一种半导体装置,其特征在于,具备:
n型的氮化物半导体层;
绝缘层,选择性地设置在所述氮化物半导体层上;
n型的第一氮化物半导体区域,设置在所述氮化物半导体层上及所述绝缘层上;
n型的第二氮化物半导体区域,设置在所述绝缘层上;
p型的第三氮化物半导体区域,设置在所述第一氮化物半导体区域和所述第二氮化物半导体区域之间;
栅极绝缘膜,设置在所述第三氮化物半导体区域上;
栅电极,设置在所述栅极绝缘膜上;
第一电极,与所述第二氮化物半导体区域电连接;以及
第二电极,设置在所述氮化物半导体层的与所述绝缘层相反的一侧,与所述氮化物半导体层电连接。
2.根据权利要求1所述的装置,其特征在于,
所述第三氮化物半导体区域设置在所述绝缘层上。
3.根据权利要求1所述的装置,其特征在于,
所述第一氮化物半导体区域的膜厚比所述氮化物半导体层的膜厚薄。
4.根据权利要求1所述的装置,其特征在于,
所述第三氮化物半导体区域是外延生长层。
5.根据权利要求1所述的装置,其特征在于,
所述第三氮化物半导体区域的p型杂质浓度为1×1017cm-3以上且1×1019cm-3以下。
6.根据权利要求1所述的装置,其特征在于,
所述绝缘层是硅氧化膜。
7.根据权利要求1所述的装置,其特征在于,
所述第一氮化物半导体区域的n型杂质浓度比所述氮化物半导体层的n型杂质浓度高。
8.根据权利要求1所述的装置,其特征在于,
在所述氮化物半导体层和所述第二电极之间设置有n型杂质浓度比所述氮化物半导体层高的n型的氮化物半导体基板。
9.根据权利要求1所述的装置,其特征在于,
所述第三氮化物半导体区域设置在所述氮化物半导体层上。
10.根据权利要求1所述的装置,其特征在于,
所述第二氮化物半导体区域的n型杂质浓度比所述第一氮化物半导体区域的n型杂质浓度高。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014052735A JP2015177065A (ja) | 2014-03-14 | 2014-03-14 | 半導体装置 |
JP2014-052735 | 2014-03-14 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN104916694A true CN104916694A (zh) | 2015-09-16 |
Family
ID=54069848
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410400103.7A Pending CN104916694A (zh) | 2014-03-14 | 2014-08-14 | 半导体装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20150263157A1 (zh) |
JP (1) | JP2015177065A (zh) |
CN (1) | CN104916694A (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105374860A (zh) * | 2015-12-08 | 2016-03-02 | 北京华进创威电子有限公司 | 一种氮化镓基绝缘栅双极晶体管制备方法及其产品 |
CN109887993A (zh) * | 2018-07-25 | 2019-06-14 | 章美云 | 金属氧化物半导体场效应管及其制造方法 |
CN113611734A (zh) * | 2021-07-26 | 2021-11-05 | 西安电子科技大学 | 基于氮化镓衬底的渐变铝组分铝镓氮mosfet及制备方法 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7119350B2 (ja) * | 2017-11-22 | 2022-08-17 | 富士電機株式会社 | 縦型GaN系半導体装置の製造方法および縦型GaN系半導体装置 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20090134456A1 (en) * | 2005-05-27 | 2009-05-28 | Masahiro Sugimoto | Semiconductor devices and method of manufacturing them |
US20100038681A1 (en) * | 2008-08-15 | 2010-02-18 | Masahiro Sugimoto | Transistor |
CN102915928A (zh) * | 2011-08-01 | 2013-02-06 | 三星电子株式会社 | 制造功率器件的方法 |
CN103201844A (zh) * | 2010-11-08 | 2013-07-10 | 住友电气工业株式会社 | 半导体装置及其制造方法 |
-
2014
- 2014-03-14 JP JP2014052735A patent/JP2015177065A/ja not_active Abandoned
- 2014-08-14 CN CN201410400103.7A patent/CN104916694A/zh active Pending
- 2014-09-17 US US14/488,602 patent/US20150263157A1/en not_active Abandoned
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20090134456A1 (en) * | 2005-05-27 | 2009-05-28 | Masahiro Sugimoto | Semiconductor devices and method of manufacturing them |
US20100038681A1 (en) * | 2008-08-15 | 2010-02-18 | Masahiro Sugimoto | Transistor |
CN103201844A (zh) * | 2010-11-08 | 2013-07-10 | 住友电气工业株式会社 | 半导体装置及其制造方法 |
CN102915928A (zh) * | 2011-08-01 | 2013-02-06 | 三星电子株式会社 | 制造功率器件的方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105374860A (zh) * | 2015-12-08 | 2016-03-02 | 北京华进创威电子有限公司 | 一种氮化镓基绝缘栅双极晶体管制备方法及其产品 |
CN109887993A (zh) * | 2018-07-25 | 2019-06-14 | 章美云 | 金属氧化物半导体场效应管及其制造方法 |
CN113611734A (zh) * | 2021-07-26 | 2021-11-05 | 西安电子科技大学 | 基于氮化镓衬底的渐变铝组分铝镓氮mosfet及制备方法 |
Also Published As
Publication number | Publication date |
---|---|
US20150263157A1 (en) | 2015-09-17 |
JP2015177065A (ja) | 2015-10-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11342420B2 (en) | Heterojunction devices and methods for fabricating the same | |
US20200343375A1 (en) | Lateral iii-nitride devices including a vertical gate module | |
US9466705B2 (en) | Semiconductor device and method of manufacturing the same | |
JP6066933B2 (ja) | 半導体デバイスの電極構造 | |
US9472403B2 (en) | Power semiconductor switch with plurality of trenches | |
JP5578873B2 (ja) | 窒化ガリウム半導体装置及びその製造方法 | |
EP2369626A2 (en) | Semiconductor element | |
JP7052245B2 (ja) | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 | |
US20230207636A1 (en) | High Voltage Blocking III-V Semiconductor Device | |
TW202025493A (zh) | 增強模式化合物半導體場效電晶體、半導體裝置、以及製造增強模式半導體裝置之方法 | |
JP2018022851A (ja) | 半導体装置およびその製造方法 | |
US20170033098A1 (en) | GaN-BASED SCHOTTKY DIODE RECTIFIER | |
US10141439B2 (en) | Semiconductor device and method of manufacturing the same | |
CN102856374B (zh) | 一种GaN增强型MIS-HFET器件及其制备方法 | |
CN104916694A (zh) | 半导体装置 | |
WO2022127165A1 (zh) | P型栅hemt器件 | |
JP2002524881A (ja) | 炭化ケイ素接合型電界効果トランジスタ | |
KR101172857B1 (ko) | 인헨스먼트 노멀리 오프 질화물 반도체 소자 및 그 제조방법 | |
US9786776B2 (en) | Vertical semiconductor device and manufacturing method thereof | |
US20220181504A1 (en) | Semiconductor device and production method for semiconductor device | |
US10629724B2 (en) | Semiconductor device and method for manufacturing the same | |
CN106206707B (zh) | 半导体装置 | |
US10734483B2 (en) | Semiconductor device | |
US20200273988A1 (en) | Semiconductor device | |
WO2021124549A1 (ja) | 半導体素子及び半導体素子の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
WD01 | Invention patent application deemed withdrawn after publication | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20150916 |