JP4855636B2 - トレンチショットキー整流器 - Google Patents
トレンチショットキー整流器 Download PDFInfo
- Publication number
- JP4855636B2 JP4855636B2 JP2002524229A JP2002524229A JP4855636B2 JP 4855636 B2 JP4855636 B2 JP 4855636B2 JP 2002524229 A JP2002524229 A JP 2002524229A JP 2002524229 A JP2002524229 A JP 2002524229A JP 4855636 B2 JP4855636 B2 JP 4855636B2
- Authority
- JP
- Japan
- Prior art keywords
- trench
- region
- forming
- schottky rectifier
- trenches
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 claims description 68
- 238000004519 manufacturing process Methods 0.000 claims description 33
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 18
- 238000000034 method Methods 0.000 claims description 16
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 14
- 229920005591 polysilicon Polymers 0.000 claims description 13
- 238000005530 etching Methods 0.000 claims description 12
- 239000000758 substrate Substances 0.000 claims description 11
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 10
- 229920002120 photoresistant polymer Polymers 0.000 claims description 10
- 235000012239 silicon dioxide Nutrition 0.000 claims description 9
- 239000000377 silicon dioxide Substances 0.000 claims description 9
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- 239000000463 material Substances 0.000 claims description 3
- 230000004888 barrier function Effects 0.000 description 14
- 239000012535 impurity Substances 0.000 description 13
- 230000015556 catabolic process Effects 0.000 description 11
- 230000008569 process Effects 0.000 description 6
- 239000010936 titanium Substances 0.000 description 6
- 230000000903 blocking effect Effects 0.000 description 5
- 230000005684 electric field Effects 0.000 description 5
- 238000001020 plasma etching Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- MAKDTFFYCIMFQP-UHFFFAOYSA-N titanium tungsten Chemical compound [Ti].[W] MAKDTFFYCIMFQP-UHFFFAOYSA-N 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910003465 moissanite Inorganic materials 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- FAIAAWCVCHQXDN-UHFFFAOYSA-N phosphorus trichloride Chemical compound ClP(Cl)Cl FAIAAWCVCHQXDN-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
- H01L29/8725—Schottky diodes of the trench MOS barrier type [TMBS]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
Description
【０００１】
【発明の属する技術分野】
本発明は整流器に関し、特にショットキーバリア整流素子及びこのショットキーバリア整流素子の製造方法に関する。
【０００２】
【従来の技術】
整流器は、順方向の電流に対しては比較的低い抵抗を示し、逆方向の電流に対しては高い抵抗を示す。ショットキーバリア整流器は、スイッチングモード電源及び例えばモータドライブ等の他の高速スイッチング電源の出力整流器として採用されている。これらの整流器は、順方向に大きな電流を流すことができ、逆方向には高い阻止電圧（blocking voltage）を実現している。
【０００３】
参照により本願に援用されるメヘロートラ（Mehrotra）他に付与された米国特許第５３６５１０２号「ＭＯＳトレンチを有するショットキーバリア整流器（Schottky Barrier Rectifier with MOS Trench）」には、理想的な境目のはっきりした平行平面ｐｎ接合（parallel-plane P-N junction）によって実現される降伏電圧より高い降伏電圧を有するショットキーバリア整流器が開示されている。このような整流器の断面を図１に示す。図１に示すように、整流器１０は、第１の伝導型、通常ｎ型伝導性を有し、第１の面１２ａと、この第１の面１２ａの反対面である第２の面１２ｂとを備える半導体基板１２を備えている。半導体基板１２は、第１の面１２ａに隣接する不純物が比較的高密度にドープされたカソード領域１２ｃ（図では、ｎ＋として示す）を備える。カソード領域１２ｃから第２の面１２ｂには、第１の伝導型（ｎとして示す）のドリフト領域１２ｄが延びている。このように、カソード領域１２ｃの不純物濃度は、ドリフト領域１２ｄの不純物濃度より高い。ドリフト領域１２ｄには、対向する２つの側面１４ｃ、１４ｄによって定義される断面幅「Ｗｍ」を有するメサ１４が形成されている。メサ１４の形状は、細片状であってもく、直方体状であってもよく、円筒状であってもく、他の類似する形状であってもよい。メサ１４が形成された側には、絶縁領域１６ａ、１６ｂ（ＳｉＯ２を材料とする）が設けられている。さらに、整流器１０は、絶縁領域１６ａ、１６ｂ上に設けられたアノード電極１８を備える。アノード電極１８は、メサ１４と、第２の面１２ｂにおいてショットキー整流性接触を形成している。アノード電極１８とメサ１４の界面に形成されるショットキーバリアの高さは、使用されている電極金属及び半導体（例えば、Ｓｉ、Ｇｅ、ＧａＡｓ及びＳｉＣ）の種類に依存し、及びメサ１４の不純物濃度に依存する。さらに、第１の面１２ａ側には、カソード領域１２ｃに隣接するカソード電極２０が配設されている。カソード電極２０は、オーミック接触でカソード領域１２ｃに接続されている。
【０００４】
【発明が解決しようとする課題】
米国特許第５６１２５６７号によれば、図１に示す整流器を用いることにより、ドリフト領域１２ｄのメサ形状の部分の多数キャリアと、絶縁領域１６ａ、１６ｂの反対側の金属製のアノード電極１８の部分との間の電荷結合により、好ましい効果が得られる。詳しくは、金属−半導体接合（ショットキー接合）の中央の電界の強度が理想的な平行平面整流器（plane-parallel rectifier）に比べて著しく低減される。ショットキー接合の中央の電界の強度が低減されると、ショットキーバリアの高さが低くなり、逆バイアス時の漏れ電流が著しく減少する。逆バイアス時の漏れ電流は、逆バイアス（阻止）モード動作において整流器を流れる電流である。さらに、電界プロファイルのピークは、金属−半導体接合からドリフト領域１２ｄに移動する。このように、電界のピークがショットキー接合から移動することにより、メサ１４は、より高い電圧をサポートでき、すなわち、理想的な平行平面整流器よりも高い降伏電圧（逆方向阻止電圧）を実現できる。
【０００５】
省電力及びエネルギ効率向上の要求に伴い、近年の電源の電圧は徐々に低下する傾向にあり、したがって、電力整流器における順方向時の電圧降下を低減することは有益である。また、省電力の必要性から、逆バイアス時の漏れ電流を最小化することも有益である。すなわち、電力消費量を最小化するためには、順方向バイアス時の電圧降下と、逆方向バイアス時の漏れ電流の両方を最小化する必要がある。
【０００６】
ここで、米国特許第５３６５１０２号のトレンチショットキー整流器は、高い逆バイアス時降伏電圧（阻止電圧）及び少ない逆バイアス時漏れ電流を実現できるが、この設計では、整流器において望ましくない順方向バイアス時に大きな電圧降下が生じるため、エネルギ効率の観点からは望ましくない。
【０００７】
参照によりその開示全体が本願に援用される、バギラ（Bagila）に付与された米国特許第５６１２５６７号「ショットキーバリア整流器及びその製造方法（Schottky Barrier Rectifiers and Methods of Forming the Same）」では、米国特許第５３６５１０２号のトレンチショットキー整流器を改善し、順方向バイアス時の電圧降下を小さくし、逆バイアス時漏れ電流を少なくし、降伏電圧を高くした整流器が開示されている。詳しくは、この手法では、ドリフト領域のメサ形状の部分の不純物濃度を不均一にすることにより、順方向時の電圧降下を小さくするとともに、阻止電圧を高くし、逆バイアス時漏れ電流を少なくしている。ドリフト領域には、好ましくは、アノード領域とドリフト領域の間のショットキー整流性接触から離れる方向において、不純物濃度が単調に増加するように、不純物が不均一にドープされる。この不均一なドープは、より高密度にドープされたカソード領域に対するドリフト領域のエピタキシャル成長の間、コンピュータにより制御されたin-situドーピングによって行われる。ドーピングプロファイル及び不純物濃度は、整流器に逆バイアスが印加され、降伏が発生したとき、ドリフト領域の電界プロファイルが実質的に均一及び／又は緩やかな傾斜を有し、ショットキー整流性接触からカソード領域に向かう方向において、単調に減少するプロファイルとなるように選択される。
【０００８】
このような傾斜を有するドーピングプロファイルの実現のためには、複雑な工程が必要であり、したがって、製造コストが高くつく。そこで、容易に製造でき、順方向バイアス時の電圧降下を小さくし、逆方向バイアス時の漏れ電流を少なくし、降伏電圧を高くできるショットキーバリア整流器の実現が望まれている。
【０００９】
【課題を解決するための手段】
上述及びこの他の課題は、本発明により解決される。すなわち、本発明に係るショットキー整流器は、互いに反対面となる第１及び第２の面と、第１の面に隣接する第１の伝導型のカソード領域と、第２の面に隣接し、カソード領域よりドーピング濃度が低い第１の伝導型のドリフト領域とを有する半導体領域と、下部と側面とを有し、第２の面から半導体領域内に延び、半導体領域内に１つ以上のメサを画定する１つ以上のトレンチと、１つ以上のトレンチ内の半導体領域に隣接する絶縁領域と、（ａ）半導体領域に隣接し、半導体領域の第２の面とショットキー整流性接触を形成し、（ｂ）半導体領域に隣接し、１つ以上のトレンチの上部において半導体領域とショットキー整流性接触を形成し、（ｃ）絶縁領域に隣接し、１つ以上のトレンチの下部の絶縁領域に直接接触するアノード電極とを備え、１つ以上のトレンチのそれぞれの下部は、トレンチ／半導体界面を形成しており、絶縁領域は、１つ以上のトレンチの下部全体に接触するとともに、下部全体を覆い、１つ以上のトレンチの側面の少なくとも一部は、絶縁領域で覆われておらず、１つ以上のトレンチにおけるアノード電極とトレンチ／半導体界面間の距離は、絶縁領域の厚さであることを特徴する。
【００１０】
半導体領域は、好ましくはシリコンを材料とし、第１の伝導型は、ｎ型伝導性であり、第１の面上にはカソード電極を設ける。
【００１１】
トレンチの下部は、好ましくは、トレンチの深さの約２５〜４０％を占める。幾つかの具体例においては、トレンチは、カソード領域内に延び、絶縁されたトレンチの下部は、カソード領域とドリフト領域の間に延びる。
【００１２】
絶縁領域は、好ましくは、二酸化シリコンを材料とし、この二酸化シリコンを堆積させて形成してもよく、熱成長により形成してもよい。
【００１３】
幾つかの具体例において、絶縁領域上にアノード電極の一部を構成するポリシリコン領域を設ける。
【００１４】
さらに、本発明は、トレンチショットキー整流器の製造方法を提供する。本発明に係るトレンチショットキー整流器の製造方法は、（ａ）互いに反対面となる第１及び第２の面と、第１の面に隣接する第１の伝導型のカソード領域と、第２の面に隣接し、カソード領域よりドーピング濃度が低い第１の伝導型のドリフト領域とを有する半導体領域を形成する工程と、（ｂ）第２の面から半導体領域内に延び、半導体領域内に１つ以上のメサを画定する１つ以上のトレンチを形成する工程と、（ｃ）トレンチの下部に設けられ、半導体領域に隣接する絶縁領域を形成する工程と、（ｄ）（１）半導体領域に隣接し、半導体領域の第２の面とショットキー整流性接触を形成し、（２）半導体領域に隣接し、トレンチの上部において半導体領域とショットキー整流性接触を形成し、（３）トレンチの下部の絶縁領域に直接接触するアノード電極を形成する工程とを有する。
【００１５】
半導体領域を形成する工程は、好ましくは、カソード領域に対応する半導体基板を準備する工程と、半導体基板上にドリフト領域に対応するエピタキシャル半導体層を成長させる工程とを有する。
【００１６】
また、トレンチを形成する工程は、好ましくは、半導体領域の第２の面上にパターンを有するマスク層を形成する工程と、マスク層を介してトレンチをエッチングする工程とを有する。
【００１７】
さらに、絶縁層を形成する工程は、第２の面上及びトレンチ内に酸化層を形成する工程と、酸化層の一部をエッチングする工程とを有していてもよい。幾つかの具体例においては、酸化層（熱成長により形成してもよい）上にフォトレジストパターンを形成し、フォトレジストパターンにより被覆されていない酸化層の一部をエッチングした後、フォトレジストを除去してもよい。他の具体例においては、酸化層（熱成長により形成してもよい）上にポリシリコン層を形成し、第２の面及びトレンチの上部に形成された酸化層の部分が露出するようにポリシリコン層をエッチングし、第２の面及びトレンチの上部に形成された酸化層の部分が除去されるように酸化層をエッチングしてもよい。
【００１８】
絶縁層を形成する工程は、酸化層を堆積させる工程を有していてもよい。例えば、第２の面及びトレンチ内にオルトケイ酸テトラエチル層を堆積させてもよい。オルトケイ酸テトラエチル層は、エッチングにより第２の面及びトレンチの上部から除去される。残りのオルトケイ酸テトラエチル層は、高密度の二酸化シリコン層に変換される。
【００１９】
本発明により、順方向バイアス時の電圧降下が低く、逆方向バイアス時の漏れ電流が少なく、降伏電圧が高い新たなショットキーバリア整流器を実現できる。
【００２０】
さらに、本発明によれば、このようなショットキーバリア整流器を単純な、したがって経済的な製造技術で製造できる。
【００２１】
本発明の他の具体例及び利点は、以下の発明の実施の形態の説明、具体例及び添付の請求の範囲によって、当業者に明らかとなる。
【００２２】
【発明の実施の形態】
以下、本発明の好適な実施の形態を示す図面を参照して、本発明を詳細に説明する。なお、本発明は、以下に説明する具体例とは異なる形式でも実現でき、したがって、以下の具体例は、本発明を限定するものではない。
【００２３】
本発明に基づくショットキーバリア整流器を図２に示す。整流器１０は、第１の伝導型、通常ｎ型伝導性を有し、第１の面１２ａと、この第１の面１２ａの反対面である第２の面１２ｂとを備える半導体基板１２を備える。半導体基板１２は、好ましくは、第１の面１２ａに隣接する不純物が比較的高密度にドープされたカソード領域１２ｃ（図では、ｎ＋として示す）を備える。カソード領域１２ｃには、第１の伝導型の不純物が約５×１０１９／ｃｍ３の濃度でドープされている。カソード領域１２ｃから第２の面１２ｂには、第１の伝導型（ｎとして示す）のドリフト領域１２ｄが延びている。例えば３０Ｖ素子の場合、ドリフト領域１２ｄには、第１の伝導型の不純物を約３．３×１０１６／ｃｍ３の濃度でドープするとよい。ドリフト領域１２ｄとカソード領域１２ｃは、非整流ｎ＋／ｎ接合を形成する。
【００２４】
ドリフト領域１２ｄには、断面幅「Ｗｍ」を有するメサ１４が形成されている。メサ１４は、２つのトレンチによって画定されている。トレンチ内の、半導体／トレンチ界面の下部１４ｂにおける半導体基板１２の半導体領域に隣接する部分には、絶縁領域１６（この具体例では、熱成長酸化層であり、以下、熱酸化層、熱酸化領域、絶縁層ともいう。）が形成されている。絶縁層１６の厚さは、通常、７００Å〜２０００Å程度とするとよい。幅Ｗｍは、通常、１ミクロン程度とするとよい。また、トレンチの深さｄは、通常、３ミクロン程度とするとよい。
【００２５】
メサ１４は、第３の次元（図示せず）に延び、メサ１４の形状は、細片状であってもく、直方体状であってもよく、円筒状であってもく、他の類似する形状であってもよい。当業者に理解されるように、メサ１４は、様々なトレンチ構成を用いて、半導体基板１２の半導体領域内に形成することができる。
【００２６】
例えば、メサ１４は、第３の次元に延びる複数対の隣接する線形トレンチ間に形成してもよい。あるいは、環状のトレンチによってメサ１４を形成してもよい。これらのいずれの場合も、トレンチの横方向の断面は、図２に示す通りとなる。アノード電極１８は、ドレイン領域であるドリフト領域１２ｄに隣接し、第２の面１２ｂと、半導体／トレンチ界面の上部１４ａに接触するように形成されている。アノード電極１８は、絶縁領域１６にも隣接している。アノード電極１８は、半導体のドレイン領域であるドリフト領域１２ｄと接する部分、すなわち上部１４ａと第２の面１２ｂとに沿って、ショットキーバリア整流性接触を形成している。
【００２７】
さらに、第１の面１２ａ側には、カソード領域１２ｃに隣接してカソード電極（図示せず）が配設されている。カソード電極は、好ましくは、オーミック接触でカソード領域１２ｃに接続されている。
【００２８】
このような整流器は、順方向バイアス時の電圧降下が小さく、逆バイアス時漏れ電流が少なく、降伏電圧が高い。この設計によると、第２の面１２ｂ上及び上部１４ａに接触領域を拡張することにより、アノード電極１８とドリフト領域１２ｄとの間のショットキー整流性接触の表面積が増加し、順方向時の電圧降下を小さくすることができる。同時に、下部１４ｂに隣接する絶縁層１６により、アノード電極１８とメサ１４との間に電荷結合が生じ、これによりメサ構造内の電圧プロファイルが向上し、逆バイアス時降伏電圧が高くなり、漏れ電流が少なくなる。上部１４ａに関連するトレンチの深さｄ及び下部１４ｂに関連するトレンチの深さｄを最適化する技術は、当分野において周知である。通常、トレンチの深さを約３ミクロンとし、そのうちアノード電極１８との接触部分の深さを約２ミクロンとするとよい。
【００２９】
本発明の他の具体例を図３に示す。図３に示す具体例は、図２に示す具体例に類似しているが、ここでは、メサ１４間のトレンチ内において、絶縁層１６上にポリシリコン導電領域１９（以下、ポリシリコン層１９ともいう。）を設けている点が図２に示す具体例と異なる。
【００３０】
本発明の更なる他の具体例を図４及び図５に示す。これらの具体例は、図２及び図３に示す具体例に類似しているが、これらでは、トレンチがドリフト領域１２ｄを貫通し、カソード領域１２ｃに達している点が図２及び図３に示す具体例と異なる。
【００３１】
更に他の具体例を図６及び図７に示す。これらの具体例は、それぞれ図２及び図４に示す具体例に類似しているが、これらの具体例においては、絶縁領域１６は、熱成長により形成された層ではなく、堆積酸化層として形成されている点が図２及び図４に示す具体例と異なる。
【００３２】
本発明の更なる他の具体例を図８及び図９に示す。図８に示す具体例では、チタン層１８ａと、チタン−タングステン層１８ｂと、タングステン層１８ｃとを備える多層アノード電極を用いることにより、アノード電極１８とドリフト領域１２ｄ間の接合のショットキー整流特性を向上させている。この具体例では、チタン−タングステン層１８ｂは、５０％のチタンと、５０％のタングステンの合金として形成されている。さらに、図９に示すように、素子内にｎ＋領域１２ｅを形成することにより、順方向バイアス時の電圧降下を更に低減することができる。この具体例では、ｎ＋領域１２ｅの不純物濃度は、１×１０１９／ｃｍ３としている。図１０Ａ〜図１０Ｄは、図２に示すトレンチショットキー整流器１０の製造工程を示している。
【００３３】
これらの図面に示すように、従来のｎ＋ドープ基板（カソード領域１２ｃに対応する）上には、ｎ−ドープエピタキシャル層（ドリフト領域１２ｄに対応する）を成長させる。エピタキシャル層１２ｄの厚さは、例えば約７ミクロンとする。次に、フォトレジストマスキングプロセスによりマスク層（図示せず）を形成し、トレンチ２１の位置を画定する。次に、マスク層の開口部を介して、反応性イオンエッチングによって、トレンチ２１を通常３ミクロンの深さにドライエッチングする。次に、マスク層を取り除き、熱酸化により、構造体表面全体に熱酸化層１６を形成する。熱酸化層１６の厚さは、通常７００Å〜２０００Åとする。次に、表面をフォトレジストで覆い、更に反応性イオンエッチングによりこのフォトレジストを部分的に剥離し、図１０Ａに示すように、トレンチ２１の下部において、熱酸化層１６の一部のみを覆うフォトレジストの一部２３を残す。
【００３４】
次に、熱酸化層１６を例えばウェットエッチングによりエッチングし、図１０Ｂに示すような熱酸化領域１６を形成する。これにより、上部１４ａの表面１２ｂは露出し、下部１４ｂは、熱酸化領域１６に覆われたままとなる。
【００３５】
次に、例えば反応性イオンエッチングにより、フォトレジスト２３を完全に取り除くことにより、図１０Ｃに示すような構造が形成される。
【００３６】
そして、アノード電極１８を設けることにより、図１０Ｄに示す構造が完成する。アノード電極１８は、例えば（ａ）Ｔｉ：Ｗ層を設け、次に（ｂ）Ｐｔ：Ｓｉ層を設け、次に（ｃ）Ａｌ層を設けることにより形成してもよい。他の具体例として、（ａ）Ｔｉ：Ｎ層を設け、次に（ｂ）Ｐｔ：Ｓｉ層を設け、次に（ｃ）Ａｌ層を設けることによりアノード電極１８を形成してもよい。
【００３７】
さらに、図８に示すような（上述の説明参照）構造のアノード電極１８を形成してもよい。この場合、アノード電極１８は、（ａ）Ｔｉ層を設け、次に（ｂ）Ｔｉ：Ｗ層を設け、次に（ｃ）Ｗ層を設けることにより形成される。
【００３８】
図９に示すような構造を形成する場合、上述の工程は、エピタキシャル層１２ｄを成長させた直後ではなく、エピタキシャル層１２ｄの上部に例えばイオン注入及び拡散プロセスによってｎ＋領域１２ｅを形成した後に行われる。
【００３９】
図１１Ａ〜図１１Ｄは、図３に示すトレンチショットキー整流器の製造工程を示している。図１１Ａに示す構造は、熱酸化層１６を熱成長させるまでは、図１０Ａを用いて説明した工程と同様の工程により形成される。ここで、例えば化学蒸着法（chemical vapor deposition：以下、ＣＶＤという。）等の周知の手法により、この構造を、ポリシリコン層１９、すなわち多結晶シリコンで覆う（ポリシリコン層１９は、トレンチにも埋め込まれる）。ポリシリコン層１９には、通常、その抵抗を低くするために、ｎ型不純物が低濃度にドープされている。ｎ型のドープは、例えば、塩化燐を用いたＣＶＤ、若しくはヒ素又は燐の注入により行うことができる。
【００４０】
次に、例えば反応性イオンエッチング等により、ポリシリコン層１９を等方性エッチングし、第２の面１２ｂ及び上部１４ａ上の熱酸化層１６を部分的に露出させる。このとき、下部１４ｂ上の熱酸化層１６は、ポリシリコン層１９に覆われたままである。
【００４１】
次に、例えばウェットエッチングにより、露出された熱酸化層１６の部分を優先的にエッチングし、ポリシリコン層１９によって保護された熱酸化層１６の部分、この具体例では、図１１Ｃに示すように、下部１４ｂに隣接する熱酸化層１６の部分のみを残す。そして、上述と同様の工程でアノード電極１８を形成し、図１１Ｄに示す構造が完成する。
【００４２】
図１２Ａ〜図１２Ｃは、本発明の更なる具体例を示している。図１２Ａに示す構造は、トレンチ形成までは、図１０Ａを用いて説明した工程と同様の工程で形成される。ここで、この具体例では、図１２Ａに示すように、例えば、６５０〜８００℃の温度における減圧ＣＶＤ（low-pressure CVD）により、オルトケイ酸テトラエチル（tetraethylorthosilicate：以下、ＴＥＯＳ又はＳｉ（ＯＣ２Ｈ５）４という。）層２５を堆積させる。例えば平行電極（プレーナ）式ドライエッチャを用いて等方性ドライエッチングによるエッチバックにより、図１２Ｂに示す構造が形成される。これにより、ＴＥＯＳ層２５が下部１４ｂを覆ったまま残り、上部１４ａが露出される。続いてＴＥＯＳ層２５を高密度化し、高密度シリコンの熱酸化層１６を形成する。そして、上述と同様の手法でアノード電極１８を形成することにより、図１２Ｃに示す構造が完成する。
【００４３】
以上のように、本発明は、トレンチショットキー整流器とその製造方法を提供する。この整流器において、アノード領域は、半導体／トレンチ界面の上部に隣接する半導体ドレイン領域においてショットキー整流性接触を形成するとともに、半導体／トレンチ界面底の下部では、絶縁領域によりドレイン領域から隔離されている。この整流器では、順方向バイアス時の電圧降下を小さくし、逆方向バイアス時の漏れ電流を少なくし、降伏電圧を高くすることができる。
【００４４】
以上、本発明を幾つかの具体例により説明したが、上述の具体例を更に様々に変更できることは、当業者にとって明らかである。これらの変更は、本発明の開示の範囲内にあり、本発明は、添付の請求の範囲によってのみ定義される。
【図面の簡単な説明】
【図１】 従来のトレンチＭＯＳバリアを用いたショットキー整流器の断面図である。
【図２】 本発明を適用したトレンチショットキー整流器の断面図である。
【図３】 本発明を適用したトレンチショットキー整流器の断面図である。
【図４】 本発明を適用したトレンチショットキー整流器の断面図である。
【図５】 本発明を適用したトレンチショットキー整流器の断面図である。
【図６】 本発明を適用したトレンチショットキー整流器の断面図である。
【図７】 本発明を適用したトレンチショットキー整流器の断面図である。
【図８】 本発明を適用したトレンチショットキー整流器の断面図である。
【図９】 本発明を適用したトレンチショットキー整流器の断面図である。
【図１０Ａ】 図２に示す本発明を適用したトレンチショットキー整流器の製造工程を説明する断面図である。
【図１０Ｂ】 図２に示す本発明を適用したトレンチショットキー整流器の製造工程を説明する断面図である。
【図１０Ｃ】 図２に示す本発明を適用したトレンチショットキー整流器の製造工程を説明する断面図である。
【図１０Ｄ】 図２に示す本発明を適用したトレンチショットキー整流器の製造工程を説明する断面図である。
【図１１Ａ】 図３に示す本発明を適用したトレンチショットキー整流器の製造工程を説明する断面図である。
【図１１Ｂ】 図３に示す本発明を適用したトレンチショットキー整流器の製造工程を説明する断面図である。
【図１１Ｃ】 図３に示す本発明を適用したトレンチショットキー整流器の製造工程を説明する断面図である。
【図１１Ｄ】 図３に示す本発明を適用したトレンチショットキー整流器の製造工程を説明する断面図である。
【図１２Ａ】 図６に示す本発明を適用したトレンチショットキー整流器の製造工程を説明する断面図である。
【図１２Ｂ】 図６に示す本発明を適用したトレンチショットキー整流器の製造工程を説明する断面図である。
【図１２Ｃ】 図６に示す本発明を適用したトレンチショットキー整流器の製造工程を説明する断面図である。
【発明の属する技術分野】
本発明は整流器に関し、特にショットキーバリア整流素子及びこのショットキーバリア整流素子の製造方法に関する。
【０００２】
【従来の技術】
整流器は、順方向の電流に対しては比較的低い抵抗を示し、逆方向の電流に対しては高い抵抗を示す。ショットキーバリア整流器は、スイッチングモード電源及び例えばモータドライブ等の他の高速スイッチング電源の出力整流器として採用されている。これらの整流器は、順方向に大きな電流を流すことができ、逆方向には高い阻止電圧（blocking voltage）を実現している。
【０００３】
参照により本願に援用されるメヘロートラ（Mehrotra）他に付与された米国特許第５３６５１０２号「ＭＯＳトレンチを有するショットキーバリア整流器（Schottky Barrier Rectifier with MOS Trench）」には、理想的な境目のはっきりした平行平面ｐｎ接合（parallel-plane P-N junction）によって実現される降伏電圧より高い降伏電圧を有するショットキーバリア整流器が開示されている。このような整流器の断面を図１に示す。図１に示すように、整流器１０は、第１の伝導型、通常ｎ型伝導性を有し、第１の面１２ａと、この第１の面１２ａの反対面である第２の面１２ｂとを備える半導体基板１２を備えている。半導体基板１２は、第１の面１２ａに隣接する不純物が比較的高密度にドープされたカソード領域１２ｃ（図では、ｎ＋として示す）を備える。カソード領域１２ｃから第２の面１２ｂには、第１の伝導型（ｎとして示す）のドリフト領域１２ｄが延びている。このように、カソード領域１２ｃの不純物濃度は、ドリフト領域１２ｄの不純物濃度より高い。ドリフト領域１２ｄには、対向する２つの側面１４ｃ、１４ｄによって定義される断面幅「Ｗｍ」を有するメサ１４が形成されている。メサ１４の形状は、細片状であってもく、直方体状であってもよく、円筒状であってもく、他の類似する形状であってもよい。メサ１４が形成された側には、絶縁領域１６ａ、１６ｂ（ＳｉＯ２を材料とする）が設けられている。さらに、整流器１０は、絶縁領域１６ａ、１６ｂ上に設けられたアノード電極１８を備える。アノード電極１８は、メサ１４と、第２の面１２ｂにおいてショットキー整流性接触を形成している。アノード電極１８とメサ１４の界面に形成されるショットキーバリアの高さは、使用されている電極金属及び半導体（例えば、Ｓｉ、Ｇｅ、ＧａＡｓ及びＳｉＣ）の種類に依存し、及びメサ１４の不純物濃度に依存する。さらに、第１の面１２ａ側には、カソード領域１２ｃに隣接するカソード電極２０が配設されている。カソード電極２０は、オーミック接触でカソード領域１２ｃに接続されている。
【０００４】
【発明が解決しようとする課題】
米国特許第５６１２５６７号によれば、図１に示す整流器を用いることにより、ドリフト領域１２ｄのメサ形状の部分の多数キャリアと、絶縁領域１６ａ、１６ｂの反対側の金属製のアノード電極１８の部分との間の電荷結合により、好ましい効果が得られる。詳しくは、金属−半導体接合（ショットキー接合）の中央の電界の強度が理想的な平行平面整流器（plane-parallel rectifier）に比べて著しく低減される。ショットキー接合の中央の電界の強度が低減されると、ショットキーバリアの高さが低くなり、逆バイアス時の漏れ電流が著しく減少する。逆バイアス時の漏れ電流は、逆バイアス（阻止）モード動作において整流器を流れる電流である。さらに、電界プロファイルのピークは、金属−半導体接合からドリフト領域１２ｄに移動する。このように、電界のピークがショットキー接合から移動することにより、メサ１４は、より高い電圧をサポートでき、すなわち、理想的な平行平面整流器よりも高い降伏電圧（逆方向阻止電圧）を実現できる。
【０００５】
省電力及びエネルギ効率向上の要求に伴い、近年の電源の電圧は徐々に低下する傾向にあり、したがって、電力整流器における順方向時の電圧降下を低減することは有益である。また、省電力の必要性から、逆バイアス時の漏れ電流を最小化することも有益である。すなわち、電力消費量を最小化するためには、順方向バイアス時の電圧降下と、逆方向バイアス時の漏れ電流の両方を最小化する必要がある。
【０００６】
ここで、米国特許第５３６５１０２号のトレンチショットキー整流器は、高い逆バイアス時降伏電圧（阻止電圧）及び少ない逆バイアス時漏れ電流を実現できるが、この設計では、整流器において望ましくない順方向バイアス時に大きな電圧降下が生じるため、エネルギ効率の観点からは望ましくない。
【０００７】
参照によりその開示全体が本願に援用される、バギラ（Bagila）に付与された米国特許第５６１２５６７号「ショットキーバリア整流器及びその製造方法（Schottky Barrier Rectifiers and Methods of Forming the Same）」では、米国特許第５３６５１０２号のトレンチショットキー整流器を改善し、順方向バイアス時の電圧降下を小さくし、逆バイアス時漏れ電流を少なくし、降伏電圧を高くした整流器が開示されている。詳しくは、この手法では、ドリフト領域のメサ形状の部分の不純物濃度を不均一にすることにより、順方向時の電圧降下を小さくするとともに、阻止電圧を高くし、逆バイアス時漏れ電流を少なくしている。ドリフト領域には、好ましくは、アノード領域とドリフト領域の間のショットキー整流性接触から離れる方向において、不純物濃度が単調に増加するように、不純物が不均一にドープされる。この不均一なドープは、より高密度にドープされたカソード領域に対するドリフト領域のエピタキシャル成長の間、コンピュータにより制御されたin-situドーピングによって行われる。ドーピングプロファイル及び不純物濃度は、整流器に逆バイアスが印加され、降伏が発生したとき、ドリフト領域の電界プロファイルが実質的に均一及び／又は緩やかな傾斜を有し、ショットキー整流性接触からカソード領域に向かう方向において、単調に減少するプロファイルとなるように選択される。
【０００８】
このような傾斜を有するドーピングプロファイルの実現のためには、複雑な工程が必要であり、したがって、製造コストが高くつく。そこで、容易に製造でき、順方向バイアス時の電圧降下を小さくし、逆方向バイアス時の漏れ電流を少なくし、降伏電圧を高くできるショットキーバリア整流器の実現が望まれている。
【０００９】
【課題を解決するための手段】
上述及びこの他の課題は、本発明により解決される。すなわち、本発明に係るショットキー整流器は、互いに反対面となる第１及び第２の面と、第１の面に隣接する第１の伝導型のカソード領域と、第２の面に隣接し、カソード領域よりドーピング濃度が低い第１の伝導型のドリフト領域とを有する半導体領域と、下部と側面とを有し、第２の面から半導体領域内に延び、半導体領域内に１つ以上のメサを画定する１つ以上のトレンチと、１つ以上のトレンチ内の半導体領域に隣接する絶縁領域と、（ａ）半導体領域に隣接し、半導体領域の第２の面とショットキー整流性接触を形成し、（ｂ）半導体領域に隣接し、１つ以上のトレンチの上部において半導体領域とショットキー整流性接触を形成し、（ｃ）絶縁領域に隣接し、１つ以上のトレンチの下部の絶縁領域に直接接触するアノード電極とを備え、１つ以上のトレンチのそれぞれの下部は、トレンチ／半導体界面を形成しており、絶縁領域は、１つ以上のトレンチの下部全体に接触するとともに、下部全体を覆い、１つ以上のトレンチの側面の少なくとも一部は、絶縁領域で覆われておらず、１つ以上のトレンチにおけるアノード電極とトレンチ／半導体界面間の距離は、絶縁領域の厚さであることを特徴する。
【００１０】
半導体領域は、好ましくはシリコンを材料とし、第１の伝導型は、ｎ型伝導性であり、第１の面上にはカソード電極を設ける。
【００１１】
トレンチの下部は、好ましくは、トレンチの深さの約２５〜４０％を占める。幾つかの具体例においては、トレンチは、カソード領域内に延び、絶縁されたトレンチの下部は、カソード領域とドリフト領域の間に延びる。
【００１２】
絶縁領域は、好ましくは、二酸化シリコンを材料とし、この二酸化シリコンを堆積させて形成してもよく、熱成長により形成してもよい。
【００１３】
幾つかの具体例において、絶縁領域上にアノード電極の一部を構成するポリシリコン領域を設ける。
【００１４】
さらに、本発明は、トレンチショットキー整流器の製造方法を提供する。本発明に係るトレンチショットキー整流器の製造方法は、（ａ）互いに反対面となる第１及び第２の面と、第１の面に隣接する第１の伝導型のカソード領域と、第２の面に隣接し、カソード領域よりドーピング濃度が低い第１の伝導型のドリフト領域とを有する半導体領域を形成する工程と、（ｂ）第２の面から半導体領域内に延び、半導体領域内に１つ以上のメサを画定する１つ以上のトレンチを形成する工程と、（ｃ）トレンチの下部に設けられ、半導体領域に隣接する絶縁領域を形成する工程と、（ｄ）（１）半導体領域に隣接し、半導体領域の第２の面とショットキー整流性接触を形成し、（２）半導体領域に隣接し、トレンチの上部において半導体領域とショットキー整流性接触を形成し、（３）トレンチの下部の絶縁領域に直接接触するアノード電極を形成する工程とを有する。
【００１５】
半導体領域を形成する工程は、好ましくは、カソード領域に対応する半導体基板を準備する工程と、半導体基板上にドリフト領域に対応するエピタキシャル半導体層を成長させる工程とを有する。
【００１６】
また、トレンチを形成する工程は、好ましくは、半導体領域の第２の面上にパターンを有するマスク層を形成する工程と、マスク層を介してトレンチをエッチングする工程とを有する。
【００１７】
さらに、絶縁層を形成する工程は、第２の面上及びトレンチ内に酸化層を形成する工程と、酸化層の一部をエッチングする工程とを有していてもよい。幾つかの具体例においては、酸化層（熱成長により形成してもよい）上にフォトレジストパターンを形成し、フォトレジストパターンにより被覆されていない酸化層の一部をエッチングした後、フォトレジストを除去してもよい。他の具体例においては、酸化層（熱成長により形成してもよい）上にポリシリコン層を形成し、第２の面及びトレンチの上部に形成された酸化層の部分が露出するようにポリシリコン層をエッチングし、第２の面及びトレンチの上部に形成された酸化層の部分が除去されるように酸化層をエッチングしてもよい。
【００１８】
絶縁層を形成する工程は、酸化層を堆積させる工程を有していてもよい。例えば、第２の面及びトレンチ内にオルトケイ酸テトラエチル層を堆積させてもよい。オルトケイ酸テトラエチル層は、エッチングにより第２の面及びトレンチの上部から除去される。残りのオルトケイ酸テトラエチル層は、高密度の二酸化シリコン層に変換される。
【００１９】
本発明により、順方向バイアス時の電圧降下が低く、逆方向バイアス時の漏れ電流が少なく、降伏電圧が高い新たなショットキーバリア整流器を実現できる。
【００２０】
さらに、本発明によれば、このようなショットキーバリア整流器を単純な、したがって経済的な製造技術で製造できる。
【００２１】
本発明の他の具体例及び利点は、以下の発明の実施の形態の説明、具体例及び添付の請求の範囲によって、当業者に明らかとなる。
【００２２】
【発明の実施の形態】
以下、本発明の好適な実施の形態を示す図面を参照して、本発明を詳細に説明する。なお、本発明は、以下に説明する具体例とは異なる形式でも実現でき、したがって、以下の具体例は、本発明を限定するものではない。
【００２３】
本発明に基づくショットキーバリア整流器を図２に示す。整流器１０は、第１の伝導型、通常ｎ型伝導性を有し、第１の面１２ａと、この第１の面１２ａの反対面である第２の面１２ｂとを備える半導体基板１２を備える。半導体基板１２は、好ましくは、第１の面１２ａに隣接する不純物が比較的高密度にドープされたカソード領域１２ｃ（図では、ｎ＋として示す）を備える。カソード領域１２ｃには、第１の伝導型の不純物が約５×１０１９／ｃｍ３の濃度でドープされている。カソード領域１２ｃから第２の面１２ｂには、第１の伝導型（ｎとして示す）のドリフト領域１２ｄが延びている。例えば３０Ｖ素子の場合、ドリフト領域１２ｄには、第１の伝導型の不純物を約３．３×１０１６／ｃｍ３の濃度でドープするとよい。ドリフト領域１２ｄとカソード領域１２ｃは、非整流ｎ＋／ｎ接合を形成する。
【００２４】
ドリフト領域１２ｄには、断面幅「Ｗｍ」を有するメサ１４が形成されている。メサ１４は、２つのトレンチによって画定されている。トレンチ内の、半導体／トレンチ界面の下部１４ｂにおける半導体基板１２の半導体領域に隣接する部分には、絶縁領域１６（この具体例では、熱成長酸化層であり、以下、熱酸化層、熱酸化領域、絶縁層ともいう。）が形成されている。絶縁層１６の厚さは、通常、７００Å〜２０００Å程度とするとよい。幅Ｗｍは、通常、１ミクロン程度とするとよい。また、トレンチの深さｄは、通常、３ミクロン程度とするとよい。
【００２５】
メサ１４は、第３の次元（図示せず）に延び、メサ１４の形状は、細片状であってもく、直方体状であってもよく、円筒状であってもく、他の類似する形状であってもよい。当業者に理解されるように、メサ１４は、様々なトレンチ構成を用いて、半導体基板１２の半導体領域内に形成することができる。
【００２６】
例えば、メサ１４は、第３の次元に延びる複数対の隣接する線形トレンチ間に形成してもよい。あるいは、環状のトレンチによってメサ１４を形成してもよい。これらのいずれの場合も、トレンチの横方向の断面は、図２に示す通りとなる。アノード電極１８は、ドレイン領域であるドリフト領域１２ｄに隣接し、第２の面１２ｂと、半導体／トレンチ界面の上部１４ａに接触するように形成されている。アノード電極１８は、絶縁領域１６にも隣接している。アノード電極１８は、半導体のドレイン領域であるドリフト領域１２ｄと接する部分、すなわち上部１４ａと第２の面１２ｂとに沿って、ショットキーバリア整流性接触を形成している。
【００２７】
さらに、第１の面１２ａ側には、カソード領域１２ｃに隣接してカソード電極（図示せず）が配設されている。カソード電極は、好ましくは、オーミック接触でカソード領域１２ｃに接続されている。
【００２８】
このような整流器は、順方向バイアス時の電圧降下が小さく、逆バイアス時漏れ電流が少なく、降伏電圧が高い。この設計によると、第２の面１２ｂ上及び上部１４ａに接触領域を拡張することにより、アノード電極１８とドリフト領域１２ｄとの間のショットキー整流性接触の表面積が増加し、順方向時の電圧降下を小さくすることができる。同時に、下部１４ｂに隣接する絶縁層１６により、アノード電極１８とメサ１４との間に電荷結合が生じ、これによりメサ構造内の電圧プロファイルが向上し、逆バイアス時降伏電圧が高くなり、漏れ電流が少なくなる。上部１４ａに関連するトレンチの深さｄ及び下部１４ｂに関連するトレンチの深さｄを最適化する技術は、当分野において周知である。通常、トレンチの深さを約３ミクロンとし、そのうちアノード電極１８との接触部分の深さを約２ミクロンとするとよい。
【００２９】
本発明の他の具体例を図３に示す。図３に示す具体例は、図２に示す具体例に類似しているが、ここでは、メサ１４間のトレンチ内において、絶縁層１６上にポリシリコン導電領域１９（以下、ポリシリコン層１９ともいう。）を設けている点が図２に示す具体例と異なる。
【００３０】
本発明の更なる他の具体例を図４及び図５に示す。これらの具体例は、図２及び図３に示す具体例に類似しているが、これらでは、トレンチがドリフト領域１２ｄを貫通し、カソード領域１２ｃに達している点が図２及び図３に示す具体例と異なる。
【００３１】
更に他の具体例を図６及び図７に示す。これらの具体例は、それぞれ図２及び図４に示す具体例に類似しているが、これらの具体例においては、絶縁領域１６は、熱成長により形成された層ではなく、堆積酸化層として形成されている点が図２及び図４に示す具体例と異なる。
【００３２】
本発明の更なる他の具体例を図８及び図９に示す。図８に示す具体例では、チタン層１８ａと、チタン−タングステン層１８ｂと、タングステン層１８ｃとを備える多層アノード電極を用いることにより、アノード電極１８とドリフト領域１２ｄ間の接合のショットキー整流特性を向上させている。この具体例では、チタン−タングステン層１８ｂは、５０％のチタンと、５０％のタングステンの合金として形成されている。さらに、図９に示すように、素子内にｎ＋領域１２ｅを形成することにより、順方向バイアス時の電圧降下を更に低減することができる。この具体例では、ｎ＋領域１２ｅの不純物濃度は、１×１０１９／ｃｍ３としている。図１０Ａ〜図１０Ｄは、図２に示すトレンチショットキー整流器１０の製造工程を示している。
【００３３】
これらの図面に示すように、従来のｎ＋ドープ基板（カソード領域１２ｃに対応する）上には、ｎ−ドープエピタキシャル層（ドリフト領域１２ｄに対応する）を成長させる。エピタキシャル層１２ｄの厚さは、例えば約７ミクロンとする。次に、フォトレジストマスキングプロセスによりマスク層（図示せず）を形成し、トレンチ２１の位置を画定する。次に、マスク層の開口部を介して、反応性イオンエッチングによって、トレンチ２１を通常３ミクロンの深さにドライエッチングする。次に、マスク層を取り除き、熱酸化により、構造体表面全体に熱酸化層１６を形成する。熱酸化層１６の厚さは、通常７００Å〜２０００Åとする。次に、表面をフォトレジストで覆い、更に反応性イオンエッチングによりこのフォトレジストを部分的に剥離し、図１０Ａに示すように、トレンチ２１の下部において、熱酸化層１６の一部のみを覆うフォトレジストの一部２３を残す。
【００３４】
次に、熱酸化層１６を例えばウェットエッチングによりエッチングし、図１０Ｂに示すような熱酸化領域１６を形成する。これにより、上部１４ａの表面１２ｂは露出し、下部１４ｂは、熱酸化領域１６に覆われたままとなる。
【００３５】
次に、例えば反応性イオンエッチングにより、フォトレジスト２３を完全に取り除くことにより、図１０Ｃに示すような構造が形成される。
【００３６】
そして、アノード電極１８を設けることにより、図１０Ｄに示す構造が完成する。アノード電極１８は、例えば（ａ）Ｔｉ：Ｗ層を設け、次に（ｂ）Ｐｔ：Ｓｉ層を設け、次に（ｃ）Ａｌ層を設けることにより形成してもよい。他の具体例として、（ａ）Ｔｉ：Ｎ層を設け、次に（ｂ）Ｐｔ：Ｓｉ層を設け、次に（ｃ）Ａｌ層を設けることによりアノード電極１８を形成してもよい。
【００３７】
さらに、図８に示すような（上述の説明参照）構造のアノード電極１８を形成してもよい。この場合、アノード電極１８は、（ａ）Ｔｉ層を設け、次に（ｂ）Ｔｉ：Ｗ層を設け、次に（ｃ）Ｗ層を設けることにより形成される。
【００３８】
図９に示すような構造を形成する場合、上述の工程は、エピタキシャル層１２ｄを成長させた直後ではなく、エピタキシャル層１２ｄの上部に例えばイオン注入及び拡散プロセスによってｎ＋領域１２ｅを形成した後に行われる。
【００３９】
図１１Ａ〜図１１Ｄは、図３に示すトレンチショットキー整流器の製造工程を示している。図１１Ａに示す構造は、熱酸化層１６を熱成長させるまでは、図１０Ａを用いて説明した工程と同様の工程により形成される。ここで、例えば化学蒸着法（chemical vapor deposition：以下、ＣＶＤという。）等の周知の手法により、この構造を、ポリシリコン層１９、すなわち多結晶シリコンで覆う（ポリシリコン層１９は、トレンチにも埋め込まれる）。ポリシリコン層１９には、通常、その抵抗を低くするために、ｎ型不純物が低濃度にドープされている。ｎ型のドープは、例えば、塩化燐を用いたＣＶＤ、若しくはヒ素又は燐の注入により行うことができる。
【００４０】
次に、例えば反応性イオンエッチング等により、ポリシリコン層１９を等方性エッチングし、第２の面１２ｂ及び上部１４ａ上の熱酸化層１６を部分的に露出させる。このとき、下部１４ｂ上の熱酸化層１６は、ポリシリコン層１９に覆われたままである。
【００４１】
次に、例えばウェットエッチングにより、露出された熱酸化層１６の部分を優先的にエッチングし、ポリシリコン層１９によって保護された熱酸化層１６の部分、この具体例では、図１１Ｃに示すように、下部１４ｂに隣接する熱酸化層１６の部分のみを残す。そして、上述と同様の工程でアノード電極１８を形成し、図１１Ｄに示す構造が完成する。
【００４２】
図１２Ａ〜図１２Ｃは、本発明の更なる具体例を示している。図１２Ａに示す構造は、トレンチ形成までは、図１０Ａを用いて説明した工程と同様の工程で形成される。ここで、この具体例では、図１２Ａに示すように、例えば、６５０〜８００℃の温度における減圧ＣＶＤ（low-pressure CVD）により、オルトケイ酸テトラエチル（tetraethylorthosilicate：以下、ＴＥＯＳ又はＳｉ（ＯＣ２Ｈ５）４という。）層２５を堆積させる。例えば平行電極（プレーナ）式ドライエッチャを用いて等方性ドライエッチングによるエッチバックにより、図１２Ｂに示す構造が形成される。これにより、ＴＥＯＳ層２５が下部１４ｂを覆ったまま残り、上部１４ａが露出される。続いてＴＥＯＳ層２５を高密度化し、高密度シリコンの熱酸化層１６を形成する。そして、上述と同様の手法でアノード電極１８を形成することにより、図１２Ｃに示す構造が完成する。
【００４３】
以上のように、本発明は、トレンチショットキー整流器とその製造方法を提供する。この整流器において、アノード領域は、半導体／トレンチ界面の上部に隣接する半導体ドレイン領域においてショットキー整流性接触を形成するとともに、半導体／トレンチ界面底の下部では、絶縁領域によりドレイン領域から隔離されている。この整流器では、順方向バイアス時の電圧降下を小さくし、逆方向バイアス時の漏れ電流を少なくし、降伏電圧を高くすることができる。
【００４４】
以上、本発明を幾つかの具体例により説明したが、上述の具体例を更に様々に変更できることは、当業者にとって明らかである。これらの変更は、本発明の開示の範囲内にあり、本発明は、添付の請求の範囲によってのみ定義される。
【図面の簡単な説明】
【図１】 従来のトレンチＭＯＳバリアを用いたショットキー整流器の断面図である。
【図２】 本発明を適用したトレンチショットキー整流器の断面図である。
【図３】 本発明を適用したトレンチショットキー整流器の断面図である。
【図４】 本発明を適用したトレンチショットキー整流器の断面図である。
【図５】 本発明を適用したトレンチショットキー整流器の断面図である。
【図６】 本発明を適用したトレンチショットキー整流器の断面図である。
【図７】 本発明を適用したトレンチショットキー整流器の断面図である。
【図８】 本発明を適用したトレンチショットキー整流器の断面図である。
【図９】 本発明を適用したトレンチショットキー整流器の断面図である。
【図１０Ａ】 図２に示す本発明を適用したトレンチショットキー整流器の製造工程を説明する断面図である。
【図１０Ｂ】 図２に示す本発明を適用したトレンチショットキー整流器の製造工程を説明する断面図である。
【図１０Ｃ】 図２に示す本発明を適用したトレンチショットキー整流器の製造工程を説明する断面図である。
【図１０Ｄ】 図２に示す本発明を適用したトレンチショットキー整流器の製造工程を説明する断面図である。
【図１１Ａ】 図３に示す本発明を適用したトレンチショットキー整流器の製造工程を説明する断面図である。
【図１１Ｂ】 図３に示す本発明を適用したトレンチショットキー整流器の製造工程を説明する断面図である。
【図１１Ｃ】 図３に示す本発明を適用したトレンチショットキー整流器の製造工程を説明する断面図である。
【図１１Ｄ】 図３に示す本発明を適用したトレンチショットキー整流器の製造工程を説明する断面図である。
【図１２Ａ】 図６に示す本発明を適用したトレンチショットキー整流器の製造工程を説明する断面図である。
【図１２Ｂ】 図６に示す本発明を適用したトレンチショットキー整流器の製造工程を説明する断面図である。
【図１２Ｃ】 図６に示す本発明を適用したトレンチショットキー整流器の製造工程を説明する断面図である。
Claims (23)
- 互いに反対面となる第１及び第２の面と、該第１の面に隣接する第１の伝導型のカソード領域と、該第２の面に隣接し、該カソード領域よりドーピング濃度が低い第１の伝導型のドリフト領域とを有する半導体領域と、
下部と側面とを有し、上記第２の面から上記半導体領域内に延び、該半導体領域内に１つ以上のメサを画定する１つ以上のトレンチと、
上記１つ以上のトレンチ内の上記半導体領域に隣接する絶縁領域と、
（ａ）上記半導体領域に隣接し、該半導体領域の第２の面とショットキー整流性接触を形成し、（ｂ）該半導体領域に隣接し、上記１つ以上のトレンチの上部において該半導体領域とショットキー整流性接触を形成し、（ｃ）上記絶縁領域に隣接し、該１つ以上のトレンチの下部の該絶縁領域に直接接触するアノード電極とを備え、
上記１つ以上のトレンチのそれぞれの下部は、トレンチ／半導体界面を形成しており、
上記絶縁領域は、上記１つ以上のトレンチの下部全体に接触するとともに、該下部全体を覆い、該１つ以上のトレンチの側面の少なくとも一部は、該絶縁領域で覆われておらず、
上記１つ以上のトレンチにおける上記アノード電極と上記トレンチ／半導体界面間の距離は、上記絶縁領域の厚さであることを特徴するショットキー整流器。 - 上記半導体領域は、シリコンを材料とすることを特徴とする請求項１記載のショットキー整流器。
- 上記第１の伝導型は、ｎ型伝導性であることを特徴とする請求項１記載のショットキー整流器。
- 上記トレンチは、上記カソード領域内まで延びていることを特徴とする請求項１記載のショットキー整流器。
- 上記トレンチの下部は、上記カソード領域と上記ドリフト領域の間に延びていることを特徴とする請求項４記載のショットキー整流器。
- 上記絶縁領域は、二酸化シリコンを材料とすることを特徴とする請求項１記載のショットキー整流器。
- 上記二酸化シリコンは、堆積された二酸化シリコンであることを特徴とする請求項６記載のショットキー整流器。
- 上記二酸化シリコンは、上記半導体領域を熱成長させて形成されていることを特徴とする請求項６記載のショットキー整流器。
- 上記絶縁領域上に形成され、上記アノード電極の一部を構成するポリシリコン領域を備える請求項１記載のショットキー整流器。
- 互いに反対面となる第１及び第２の面と、該第１の面に隣接する第１の伝導型のカソード領域と、該第２の面に隣接し、該カソード領域よりドーピング濃度が低い第１の伝導型のドリフト領域とを有する半導体領域を形成する工程と、
下部と側面とを有し、上記第２の面から上記半導体領域内に延び、該半導体領域内に１つ以上のメサを画定する１つ以上のトレンチを形成する工程と、
上記１つ以上のトレンチ内の上記半導体領域に隣接する絶縁領域を形成する工程と、
（ａ）上記半導体領域に隣接し、該半導体領域の第２の面とショットキー整流性接触を形成し、（ｂ）該半導体領域に隣接し、上記１つ以上のトレンチの上部において該半導体領域とショットキー整流性接触を形成し、（ｃ）該１つ以上のトレンチの下部の該絶縁領域に直接接触するアノード電極を形成する工程とを有し、
上記１つ以上のトレンチのそれぞれの下部は、トレンチ／半導体界面を形成しており、
上記絶縁領域は、上記１つ以上のトレンチの下部全体に接触するとともに、該下部全体を覆い、該１つ以上のトレンチの側面の少なくとも一部は、該絶縁領域で覆われていないことを特徴とするトレンチショットキー整流器の製造方法。 - 上記半導体領域の第１の面上にカソード電極を形成する工程を更に有する請求項１０記載のトレンチショットキー整流器の製造方法。
- 上記半導体領域を形成する工程は、
上記カソード領域に対応する半導体基板を準備する工程と、
上記半導体基板上に上記ドリフト領域に対応するエピタキシャル半導体層を成長させる工程とを有することを特徴とする請求項１０記載のトレンチショットキー整流器の製造方法。 - 上記トレンチを形成する工程は、
上記半導体領域の第２の面上にパターンを有するマスク層を形成する工程と、
上記マスク層を介して上記トレンチをエッチングする工程とを有することを特徴とする請求項１０記載のトレンチショットキー整流器の製造方法。 - 上記トレンチは、上記カソード領域内に延びるように形成されることを特徴とする請求項１０記載のトレンチショットキー整流器の製造方法。
- 上記絶縁領域は、上記カソード領域から上記ドリフト領域に延びるように形成されることを特徴とする請求項１４記載のトレンチショットキー整流器の製造方法。
- 上記絶縁領域を形成する工程は、
上記第２の面上及び上記トレンチ内に酸化層を形成する工程と、
上記第２の面上及び上記トレンチの上部に形成された酸化層をエッチングする工程とを有することを特徴とする請求項１０記載のトレンチショットキー整流器の製造方法。 - 上記酸化層をエッチングする工程は、
上記トレンチの下部に形成された酸化層を覆うフォトレジストパターンを形成する工程と、
上記フォトレジストパターンにより覆われていない酸化層の一部をエッチングする工程と、
上記フォトレジストを除去する工程とを有することを特徴とする請求項１６記載のトレンチショットキー整流器の製造方法。 - 上記酸化層は、熱成長により形成されることを特徴とする請求項１７記載のトレンチショットキー整流器の製造方法。
- 上記酸化層上にポリシリコン層を形成する工程と、
上記第２の面上及び上記トレンチの上部に形成された上記酸化層の部分が露出するように、上記ポリシリコン層をエッチングする工程と、
上記第２の面上及び上記トレンチの上部に形成された上記酸化層の部分が除去されるように、該酸化層をエッチングする工程とを有することを特徴とする請求項１６記載のトレンチショットキー整流器の製造方法。 - 上記酸化層は、熱成長により形成されることを特徴とする請求項１９記載のトレンチショットキー整流器の製造方法。
- 上記絶縁層を形成する工程は、酸化層を堆積させる工程を有することを特徴とする請求項１０記載のトレンチショットキー整流器の製造方法。
- 上記第２の面及び上記トレンチ内にオルトケイ酸テトラエチル層を堆積させる工程と、
エッチングにより上記第２の面及び上記トレンチの上部から上記オルトケイ酸テトラエチル層を取り除く工程と、
上記オルトケイ酸テトラエチル層を高密度の二酸化シリコン層に変換する工程とを有することを特徴とする請求項２１記載のトレンチショットキー整流器の製造方法。 - 上記トレンチの下部は、該トレンチの深さの２５〜４０％を占めることを特徴とする請求項１０記載のトレンチショットキー整流器の製造方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/653,084 | 2000-08-31 | ||
| US09/653,084 US6707127B1 (en) | 2000-08-31 | 2000-08-31 | Trench schottky rectifier |
| PCT/US2001/026954 WO2002019433A2 (en) | 2000-08-31 | 2001-08-29 | Trench schottky rectifier |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2004521480A JP2004521480A (ja) | 2004-07-15 |
| JP2004521480A5 JP2004521480A5 (ja) | 2005-12-22 |
| JP4855636B2 true JP4855636B2 (ja) | 2012-01-18 |
Family
ID=24619436
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002524229A Expired - Lifetime JP4855636B2 (ja) | 2000-08-31 | 2001-08-29 | トレンチショットキー整流器 |
Country Status (9)
| Country | Link |
|---|---|
| US (2) | US6707127B1 (ja) |
| EP (1) | EP1314207B1 (ja) |
| JP (1) | JP4855636B2 (ja) |
| KR (1) | KR100765924B1 (ja) |
| CN (1) | CN1286187C (ja) |
| AU (1) | AU2001286905A1 (ja) |
| DE (1) | DE60118217T2 (ja) |
| TW (1) | TW523933B (ja) |
| WO (1) | WO2002019433A2 (ja) |
Families Citing this family (39)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10063443B4 (de) * | 2000-12-20 | 2005-03-03 | Infineon Technologies Ag | Verfahren zur Herstellung einer Elektrode eines mittels Feldeffekt steuerbaren Halbleiterbauelements und mittels Feldeffekt steuerbares Halbleiterbauelement |
| US7033876B2 (en) * | 2001-07-03 | 2006-04-25 | Siliconix Incorporated | Trench MIS device having implanted drain-drift region and thick bottom oxide and process for manufacturing the same |
| US20060038223A1 (en) * | 2001-07-03 | 2006-02-23 | Siliconix Incorporated | Trench MOSFET having drain-drift region comprising stack of implanted regions |
| US7009247B2 (en) * | 2001-07-03 | 2006-03-07 | Siliconix Incorporated | Trench MIS device with thick oxide layer in bottom of gate contact trench |
| US7291884B2 (en) * | 2001-07-03 | 2007-11-06 | Siliconix Incorporated | Trench MIS device having implanted drain-drift region and thick bottom oxide |
| US7002187B1 (en) * | 2003-06-09 | 2006-02-21 | Micrel, Inc. | Integrated schottky diode using buried power buss structure and method for making same |
| US6977208B2 (en) * | 2004-01-27 | 2005-12-20 | International Rectifier Corporation | Schottky with thick trench bottom and termination oxide and process for manufacture |
| US7238976B1 (en) * | 2004-06-15 | 2007-07-03 | Qspeed Semiconductor Inc. | Schottky barrier rectifier and method of manufacturing the same |
| FR2880193A1 (fr) * | 2004-12-23 | 2006-06-30 | St Microelectronics Sa | Diode schottky a barriere verticale |
| US7989881B2 (en) * | 2005-02-08 | 2011-08-02 | Nxp B.V. | Semiconductor device structure with a tapered field plate and cylindrical drift region geometry |
| US7948029B2 (en) | 2005-02-11 | 2011-05-24 | Alpha And Omega Semiconductor Incorporated | MOS device with varying trench depth |
| US8093651B2 (en) * | 2005-02-11 | 2012-01-10 | Alpha & Omega Semiconductor Limited | MOS device with integrated schottky diode in active region contact trench |
| US8362547B2 (en) | 2005-02-11 | 2013-01-29 | Alpha & Omega Semiconductor Limited | MOS device with Schottky barrier controlling layer |
| US7285822B2 (en) * | 2005-02-11 | 2007-10-23 | Alpha & Omega Semiconductor, Inc. | Power MOS device |
| US7671439B2 (en) * | 2005-02-11 | 2010-03-02 | Alpha & Omega Semiconductor, Ltd. | Junction barrier Schottky (JBS) with floating islands |
| US8283723B2 (en) * | 2005-02-11 | 2012-10-09 | Alpha & Omega Semiconductor Limited | MOS device with low injection diode |
| JP2006339508A (ja) * | 2005-06-03 | 2006-12-14 | Sumitomo Electric Ind Ltd | 半導体装置およびその製造方法 |
| JP5351519B2 (ja) * | 2005-12-27 | 2013-11-27 | パワー・インテグレーションズ・インコーポレーテッド | 高速回復整流器構造体の装置および方法 |
| US7602036B2 (en) * | 2006-03-07 | 2009-10-13 | International Rectifier Corporation | Trench type Schottky rectifier with oxide mass in trench bottom |
| JP2008034572A (ja) * | 2006-07-28 | 2008-02-14 | Matsushita Electric Ind Co Ltd | 半導体装置とその製造方法 |
| US8159021B2 (en) * | 2008-02-20 | 2012-04-17 | Force-Mos Technology Corporation | Trench MOSFET with double epitaxial structure |
| US7858506B2 (en) * | 2008-06-18 | 2010-12-28 | Micron Technology, Inc. | Diodes, and methods of forming diodes |
| US9000550B2 (en) | 2008-09-08 | 2015-04-07 | Semiconductor Components Industries, Llc | Semiconductor component and method of manufacture |
| US7960781B2 (en) | 2008-09-08 | 2011-06-14 | Semiconductor Components Industries, Llc | Semiconductor device having vertical charge-compensated structure and sub-surface connecting layer and method |
| US7902075B2 (en) | 2008-09-08 | 2011-03-08 | Semiconductor Components Industries, L.L.C. | Semiconductor trench structure having a sealing plug and method |
| IT1394649B1 (it) * | 2009-06-01 | 2012-07-05 | St Microelectronics Srl | Fotodiodo con contatto schottky sulle pareti di trincee parallele e relativo metodo di fabbricazione |
| DE102009028248A1 (de) * | 2009-08-05 | 2011-02-10 | Robert Bosch Gmbh | Halbleiteranordnung |
| US9577079B2 (en) | 2009-12-17 | 2017-02-21 | Infineon Technologies Ag | Tunnel field effect transistors |
| JP2011199306A (ja) * | 2011-06-03 | 2011-10-06 | Sumitomo Electric Ind Ltd | 半導体装置およびその製造方法 |
| CN102222701A (zh) * | 2011-06-23 | 2011-10-19 | 哈尔滨工程大学 | 一种沟槽结构肖特基器件 |
| CN103094100B (zh) * | 2011-10-28 | 2015-09-30 | 比亚迪股份有限公司 | 一种形成肖特基二极管的方法 |
| CN103579368A (zh) * | 2012-07-18 | 2014-02-12 | 朱江 | 一种沟槽肖特基半导体装置及其制备方法 |
| TWI511305B (zh) * | 2012-11-01 | 2015-12-01 | Chip Integration Tech Co Ltd | 蕭特基整流元件之製造方法 |
| CN103022090A (zh) * | 2012-12-27 | 2013-04-03 | 淄博美林电子有限公司 | 一种高效率、高耐压肖特基芯片 |
| CN104124151B (zh) * | 2014-07-14 | 2017-08-25 | 中航（重庆）微电子有限公司 | 一种沟槽结构肖特基势垒二极管及其制作方法 |
| EP3067935A1 (en) * | 2015-03-10 | 2016-09-14 | ABB Technology AG | Power semiconductor rectifier with controllable on-state voltage |
| JP7284721B2 (ja) * | 2020-01-30 | 2023-05-31 | 株式会社豊田中央研究所 | ダイオード |
| CN113193053B (zh) * | 2021-05-20 | 2023-11-07 | 电子科技大学 | 一种具有高正向电流密度的沟槽肖特基二极管 |
| JP2023079551A (ja) * | 2021-11-29 | 2023-06-08 | Tdk株式会社 | ショットキーバリアダイオード |
Family Cites Families (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5599774A (en) * | 1979-01-26 | 1980-07-30 | Semiconductor Res Found | Electrostatic induction type thyristor |
| JPS562625A (en) * | 1979-06-20 | 1981-01-12 | Shindengen Electric Mfg Co Ltd | Manufacture of epitaxial wafer |
| JPS6140841A (ja) * | 1984-07-31 | 1986-02-27 | Miyazakiken | 多孔質ガラス成形物及びその製造方法 |
| EP0363552B1 (en) * | 1988-07-27 | 1993-10-13 | Tanaka Kikinzoku Kogyo K.K. | Process for preparing metal particles |
| US4990988A (en) * | 1989-06-09 | 1991-02-05 | The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration | Laterally stacked Schottky diodes for infrared sensor applications |
| US4982260A (en) | 1989-10-02 | 1991-01-01 | General Electric Company | Power rectifier with trenches |
| JP3297060B2 (ja) * | 1990-09-17 | 2002-07-02 | 株式会社東芝 | 絶縁ゲート型サイリスタ |
| US5381026A (en) * | 1990-09-17 | 1995-01-10 | Kabushiki Kaisha Toshiba | Insulated-gate thyristor |
| JP2555475B2 (ja) * | 1990-10-16 | 1996-11-20 | 工業技術院長 | 無機質微小球体の製造方法 |
| JPH05114723A (ja) * | 1991-03-28 | 1993-05-07 | Murata Mfg Co Ltd | シヨツトキーバリア半導体装置及びその製造方法 |
| US5262668A (en) | 1992-08-13 | 1993-11-16 | North Carolina State University At Raleigh | Schottky barrier rectifier including schottky barrier regions of differing barrier heights |
| JP3173186B2 (ja) * | 1992-10-08 | 2001-06-04 | 株式会社村田製作所 | ショットキーバリア半導体装置の製造方法 |
| US5365102A (en) | 1993-07-06 | 1994-11-15 | North Carolina State University | Schottky barrier rectifier with MOS trench |
| US5588983A (en) * | 1994-02-16 | 1996-12-31 | Murata Manufacturing Co., Ltd. | Production of copper powder |
| JPH07263717A (ja) * | 1994-03-23 | 1995-10-13 | Nippon Telegr & Teleph Corp <Ntt> | 整流素子およびその製造方法 |
| US5609919A (en) * | 1994-04-21 | 1997-03-11 | Altamat Inc. | Method for producing droplets |
| US5962893A (en) | 1995-04-20 | 1999-10-05 | Kabushiki Kaisha Toshiba | Schottky tunneling device |
| JP3329642B2 (ja) * | 1995-04-20 | 2002-09-30 | 株式会社東芝 | 半導体装置 |
| US5612567A (en) | 1996-05-13 | 1997-03-18 | North Carolina State University | Schottky barrier rectifiers and methods of forming same |
| US5705830A (en) * | 1996-09-05 | 1998-01-06 | Northrop Grumman Corporation | Static induction transistors |
| JP3420698B2 (ja) * | 1998-03-24 | 2003-06-30 | 株式会社東芝 | 半導体装置及びその製造方法 |
| JP2001068688A (ja) * | 1999-08-26 | 2001-03-16 | Fuji Electric Co Ltd | ショットキーバリアダイオードの製造方法およびショットキーバリアダイオード |
| WO2001036131A1 (fr) * | 1999-11-12 | 2001-05-25 | Mitsui Mining And Smelting Co., Ltd. | Poudre de nickel et pate conductrice |
| US6593620B1 (en) * | 2000-10-06 | 2003-07-15 | General Semiconductor, Inc. | Trench DMOS transistor with embedded trench schottky rectifier |
| US6420768B1 (en) * | 2000-12-15 | 2002-07-16 | General Semiconductor, Inc. | Trench schottky barrier rectifier and method of making the same |
| US6580141B2 (en) * | 2001-06-01 | 2003-06-17 | General Semiconductor, Inc. | Trench schottky rectifier |
-
2000
- 2000-08-31 US US09/653,084 patent/US6707127B1/en not_active Expired - Lifetime
-
2001
- 2001-08-29 CN CNB018150403A patent/CN1286187C/zh not_active Expired - Lifetime
- 2001-08-29 EP EP01966385A patent/EP1314207B1/en not_active Expired - Lifetime
- 2001-08-29 AU AU2001286905A patent/AU2001286905A1/en not_active Abandoned
- 2001-08-29 DE DE60118217T patent/DE60118217T2/de not_active Expired - Lifetime
- 2001-08-29 WO PCT/US2001/026954 patent/WO2002019433A2/en active IP Right Grant
- 2001-08-29 JP JP2002524229A patent/JP4855636B2/ja not_active Expired - Lifetime
- 2001-08-29 KR KR1020037002858A patent/KR100765924B1/ko active IP Right Grant
- 2001-08-31 TW TW090121685A patent/TW523933B/zh not_active IP Right Cessation
-
2002
- 2002-01-10 US US10/043,633 patent/US6518152B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN1498425A (zh) | 2004-05-19 |
| JP2004521480A (ja) | 2004-07-15 |
| KR100765924B1 (ko) | 2007-10-11 |
| EP1314207B1 (en) | 2006-03-22 |
| US6518152B2 (en) | 2003-02-11 |
| TW523933B (en) | 2003-03-11 |
| WO2002019433A3 (en) | 2002-12-05 |
| DE60118217T2 (de) | 2006-12-28 |
| KR20030038718A (ko) | 2003-05-16 |
| WO2002019433A2 (en) | 2002-03-07 |
| AU2001286905A1 (en) | 2002-03-13 |
| US20020066926A1 (en) | 2002-06-06 |
| CN1286187C (zh) | 2006-11-22 |
| US6707127B1 (en) | 2004-03-16 |
| EP1314207A2 (en) | 2003-05-28 |
| DE60118217D1 (de) | 2006-05-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4855636B2 (ja) | トレンチショットキー整流器 | |
| JP4313190B2 (ja) | ショットキー整流器 | |
| US9853120B2 (en) | Trench Schottky rectifier device and method for manufacturing the same | |
| US7622752B2 (en) | Schottky diode with a vertical barrier | |
| US20030040144A1 (en) | Trench DMOS transistor with embedded trench schottky rectifier | |
| JP2004529506A5 (ja) | ||
| TW201301366A (zh) | 製造絕緣閘極半導體裝置之方法及結構 | |
| US8728878B2 (en) | MOS P-N junction diode device and method for manufacturing the same | |
| US8183660B2 (en) | Semiconductor component having rectifying junctions of different magnitudes and method for producing the same | |
| JP4440542B2 (ja) | トレンチショットキーバリア整流器、及びその製造方法 | |
| US10797182B2 (en) | Trench semiconductor device having shaped gate dielectric and gate electrode structures and method | |
| US20060131686A1 (en) | LOCOS-based junction-pinched schottky rectifier and its manufacturing methods | |
| CN116344628B (zh) | 一种屏蔽栅结构的肖特基二极管及其制备方法 | |
| CN117594658A (zh) | 一种沟槽型场效应晶体管及其制备方法 | |
| CN113054039A (zh) | 基于元胞结构的沟槽型肖特基二极管器件结构及制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041112 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041112 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080430 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20080730 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20080806 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20080901 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20080911 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20080930 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20081007 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081030 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090901 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100104 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100218 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20100223 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20100430 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111027 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141104 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4855636 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |