TWI511305B

TWI511305B - 蕭特基整流元件之製造方法

Info

Publication number: TWI511305B
Application number: TW101140637A
Authority: TW
Inventors: Qinhai Jin
Original assignee: Chip Integration Tech Co Ltd
Priority date: 2012-11-01
Filing date: 2012-11-01
Publication date: 2015-12-01
Also published as: TW201419553A

Description

蕭特基整流元件之製造方法

本發明係有關於半導體製程，特別是指一種新的溝槽型蕭特基二極體結構及其製造方法，特別是在平台區和溝渠相接處設有p型佈植區，藉由該p型佈植區的形成可達到在反相電壓時在通道的上方就形成空乏區以關閉電流以使漏電流降到最低。

【先前技術】

【發明所屬之技術領域】

本發明係有關於半導體製程，特別是指一種新的溝槽型蕭特基二極體結構，並具有場氧化層形成於溝渠底部以使漏電流降到最低。

蕭特基二極體係一種重要的功率元件，廣範應用於電源供應器的開關、馬達控制、電信開關、工廠自動化、電子自動化等等及許多高速電力開關應用。這些功率元件通常需要的特性包括可以承載極大的正向電流，及降低正向電流電阻率減少功耗。

有許多已公開的功率元件都可以達到上述高承載電流與耐高逆向偏壓的特性。例如，Hsu等人於美國專利第2011/0227152號公開案，專利名稱”Trench DMOS Device with Improved termination Structure for High Voltage Applications”。該元件的結構如圖1A所示，主動區設有溝渠MOS結構包含溝渠閘極氧化層21、多晶矽14形成於n- 漂移層10A中，另金屬矽化物16則形成溝渠MOS結構及平台的上方，平台指的是溝渠MOS結構與溝渠MOS結構之間n-漂移層10A的上表面，一終止區溝渠結構12則相鄰於平台的一側，包含有多晶矽側壁14S/閘極氧化層21、一終止區氧化層15覆蓋部分之多晶矽側壁14S並向終止區溝渠的底部延伸至終止區溝渠的另一側壁及平台上，而另一頂部金屬層18則覆蓋主動區並延伸至覆蓋終止區溝渠底部的終止區氧化層15。該公開案為增加耐壓能力，另於終止區氧化層15下方先植入p-區22，以提高元件受逆偏壓時的耐壓能力及減少漏電流。該案係延續其於IEEE ELECTRON DEVICE LETTERS,vol.22,No.11,p.531(2001)；”A Novel Trench Termination Design For 100_V TMBS Diode Application”中所揭露的一種蕭特基整流結構。當時，並沒有在終止區氧化層15下方先植入p-區22。

事實上，在終止區溝渠結構下方引入p-區22可參考吳在美國專利第7,078.780號專利名稱”Schottky barrier diode and method of making the same”，如圖1B所示即揭示先離子佈植p型雜質於終止區溝渠底部再利用溝渠側壁的氧化層21及氮化層35為罩幕高温氧化產生場氧化層50而將離子佈植之p型雜質往場氧化層下方驅趕，而形成p-區22。該專利同時也在主動區溝渠下方形成場氧化層50及p-區22。以提高耐高壓的能力，圖1B的38即為逆偏壓時的空乏區。

本發明的一目的是揭露另一種蕭特基整流元件，p-區是位於平台的左右兩角落，用以降低逆偏壓時的漏電流。

本發明揭露一種蕭特基整流元件(Schottky rectifier device)及其製造方法。該方法包含下列步驟：首先，提供一n+半導體基板具有一n-磊晶層形成於其上；此處的n-指的是輕摻雜n型導電性雜質，n+指的是重摻雜導電性雜質。接著，形成一絕緣層於n-磊晶層上；隨後，圖案化絕緣層以定義主動區與終止區，該主動區內包含複數個第一溝渠的預定圖案，該終止區內形成一第二溝渠的預定圖案；接著，施以離子佈植於該n-磊晶層形成複數個p+重摻雜區，隨後，形成絕緣層間隙壁，再施以一快速熱退火製程，活化離子，絕緣層間隙壁可確保該些p型重摻雜區都有一部分被絕緣層間隙壁所覆蓋；緊接著，以該絕緣層為硬式罩幕，施以蝕刻製程於該n-磊晶層形成第一溝渠及第二溝渠。隨後移除硬式罩幕。

再施以熱氧化製程以形成第一氧化層於該些溝渠底部、側壁、該第一溝渠彼此之間的平台，該第一氧化層作為閘極氧化層；再接著，沈積一導電性雜質摻雜之多晶矽層以填補該些溝渠；施以非等向蝕刻之回蝕刻製程，以該些平台上的該第一氧化層為蝕刻終止層，而在該第二溝渠的側壁形成多晶矽間矽壁；隨後，以CVD形成一第二氧化層覆蓋主動區及終止區。

定義接觸區圖案，以裸露該主動區接觸，及裸露該第二溝渠側壁多晶矽層的上半部；施以自對準金屬矽化物製程，以使得裸露的該主動區接觸及裸露的該第二溝渠側壁多晶矽層的上半部形成金屬矽化物層；再形成頂部金屬層於該主動區及該終止層；緊接著，定義頂部金屬層以形成陽極，以使該頂部金屬層由主動區向第二溝渠區延伸至溝渠底部的部分第二氧化層上；研磨基板背面n+半導體至一定厚度，再接著，形成一金屬層於該n+半導體基板背面，以做為n+半導體基板背面陰極。

依據本發明的第二實施例，上述，使每一平台頂部兩側都有p+重摻雜區的步驟，也可以如下變化：在離子佈植以p+重摻雜區之後，施以一擴散退火製程，活化離子，並橫向擴大該些p型重摻雜區，以取代上述形成絕緣層間隙壁覆蓋p型重摻雜區再快速熱退火步驟；緊接著，以該絕緣層為硬式罩幕，施以蝕刻製程於該n-磊晶層形成第一溝渠及第二溝渠。

另，依據本發明的一實施例，終止區溝渠可以是兩側壁形的水溝型，也可以僅單側的峭壁平台型或者是數個和主動區溝渠相同的溝渠，有一様的溝渠氧化層、多晶矽層，而終止區溝渠及平台另有加厚的氧化層。

本發明之溝渠型蕭特基整流元件結構最特別的是在電流通道的兩個上邊角設有p+型摻雜區，而逆向偏壓下除主動區溝渠的p型複晶矽產生空乏區，p+型摻雜區也產生空乏區將平台下的通道夾止，而達到防止漏電流的目的。以下將詳述製造方法。以下的說明中，跟隨於n或p後的「-」號代表輕摻雜，而「+」表示重摻雜。

請參考圖2A所示的橫截面示意圖，首先提供一n型雜質重摻雜的n+半導體基板100具有一n型雜質摻雜的n-磊晶層105、一第一氧化層110形成於其上。該第一氧化層110係藉由熱氧化製程或化學氣相沈積(CVD)形成，厚度約10~1000 nm。

接著，定義一光阻圖案115以做為第一氧化層110的蝕刻罩幕及離子佈植的罩幕。光阻圖案115包含定義終止區115T及主動區115A的圖案。隨後，以該光阻圖案115為罩幕，以n-磊晶層105為蝕刻終止層，施以蝕刻步驟以去除未被光阻圖案115所罩幕的第一氧化層110。緊接著，再進行p型雜質的離子佈植，用以在n-磊晶層105的上表面形成p+型重摻雜區120。佈植的能量和劑量分別為10-1000 keV及1×10¹¹ -1×10¹⁶ /cm² 。

隨後，請參考圖2B，去光阻圖案115之後，再進行快速熱退火(RTA)以回復離子佈植損傷。RTA的溫度約為700-1100℃，30秒至120秒。再沉積一厚度約40-1000 nm的第二氧化層110S利用化學氣相沈積(CVD)形成於其上。

緊接著，請參考圖2C，施以非等向性氧化層的回蝕步驟，以n-磊晶層105為蝕刻終止層，用以在第一氧化層110的圖案上，形成間隙壁氧化層110S。間隙壁氧化層110S可以保護下方的p+型摻雜區120。

請參考圖2D，以第一氧化層110及間隙壁氧化層110S氧化層為硬式罩幕，施以溝渠蝕刻步驟，以形成主動區115A內的溝渠122A及終止區115T的終止區溝渠122T。在主動區115A內，溝渠深寬比約為1：1-10：1。間隙壁氧化層110S下的p+型重摻雜區120受到保護而留存。在本步驟後，終止區溝渠122T具有兩側壁。隨後，去除以稀釋的氫氟酸去除第一氧化層110。

緊接著，請參考圖2E，先施以溝渠氧化層的熱氧化製程步驟。例如，在爐管溫度約為800-1200℃下導入氧氣，以成長一厚度約20-1000 nm的第三氧化層110G。第三氧化層110G可以做為閘極氧化層。另一方面，第三氧化層110G的成長過程也可以修復溝渠蝕刻損傷。隨後，一包含p型導電性雜質的氣氛下，以電漿輔助化學氣相沉積法(PECVD)沈積一p型摻雜多晶矽140。p型摻雜多晶矽140至少要溢出主動區溝渠122A。

隨後，請參考圖2F，施以非等向性蝕刻技術，並以第三氧化層110G為蝕刻終止層的多晶矽回蝕技術，蝕刻p型摻雜的多晶矽140。此步驟後，將在終止區115T的溝渠122T側壁形成多晶矽間隙壁140S。

緊接著，再次以化學氣相沉積法沈積第四氧化層110D，第四氧化層110D的厚度以預定終止區氧化層的厚度為準，然後再以光阻圖案145定義接觸區。接觸區包括裸露主動區及多晶矽間隙壁140S的上半部。

隨後，請參考圖2G，以光阻圖案145為罩幕，去除未被光阻圖案145罩幕的第四氧化層110D於形成接觸區，以p型摻雜多晶矽140及通道n-磊晶層105為蝕刻終止層。隨後，去除光阻圖案145。

請參考圖2H，於接觸區再形成自對準金屬矽化物層(self-aligned silicide layer)160。金屬矽化物層160藉由濺鍍法沉積於n-磊晶層105的正表面上。阻障金屬層材料可以選自 Ti、Ni、Cr、Mo、Pt、Zr、W等。於氮氣環境下實施高溫退火製程以形成金屬矽化物層160，以作為阻障金屬層。未反應之金屬層再以濕蝕刻去除。

緊接著，在頂部金屬層180沈積及終止區光阻圖案185兩個步驟下形成了頂部層金屬層180的定義，再移除未被罩幕的頂部金屬層180，如圖2I所示。頂部金屬層180的材料可以選自TiNi/Ag或TiW/Al或Al。

如圖2J所示，去除光阻圖案185，研磨基板背面n+半導體至一定厚度，沉積另一金屬層190於基板背表面形成陰極。

本發明的結構也可以經由以下的第二實施例的變化來達成。例如，圖3A的步驟與圖2A相同。緊接著，參考圖3B，去光阻圖案115之後，再進行擴散退火，以回復離子佈植損傷，同時將p+型重摻雜區120橫向及縱向擴大深入於第一氧化層110下方。本步驟中，p型雜質的橫向擴散寬度與深度與擴散退火的溫度及雜質的種類相關。

請參考圖3C，以第一氧化層110為蝕刻罩幕，進行乾式蝕刻製程，用以在n-磊晶層105形成溝渠，隨後，以稀釋的氫氟酸將氧化層去除。與第一實施例相較，第二實施例並沒有使用氧化層間隙壁增加硬式罩幕的寬度，因此，若定義硬式罩幕的光阻圖案115不變時，將使溝渠的寬度變窄，相對地，平台寬度變大。若p型導電性雜質橫向擴散深度不足時將使得後續蝕刻後的平台上方兩側之兩個p+型摻雜區120距離變大，這將影響逆向偏壓時是否空乏區夠大以阻擋漏電流。故，定義硬式罩幕時，這些因素必須一併考慮。

隨後，一如第一實施例中的圖2E至圖2J的描繪，先施以溝渠氧化層的氧化步驟。隨後，沈積一p型摻雜多晶矽140。

再施以非等向性蝕刻技術，以去除平台上方多餘的p型摻雜的多晶矽140。此步驟後，將在終止區115T的溝渠側壁形成間隙壁140S。緊接著、沈積第四氧化層110T，以光阻圖案145為罩幕以增加終止區氧化層厚度，及形成主動區接觸再形成自對準金屬矽化物層160及頂部金屬層180沈積及定義。一如前述，最後的結構如圖3D所示，圖3D相同於圖2J。

另依據本發明的方法，終止區溝渠並不限於上述圖示水溝型的終止區溝渠，例如終止區溝渠也可以如圖4所式的終止區溝渠，在靠近主動區的一側的峭壁後溝渠底是平台延伸至晶圓的切割道。

再一種終止區溝渠的態様，如圖5所示，它沒有像第一實施例所示的大水溝，而是和主動區相同的溝渠，它只是在全面沉積第四氧化層110D後，定義接觸區時，保留切割道旁的數個溝渠作為終止區(該區的氧化層110D不移除)。其餘的阻障金屬層160形成、頂部金屬層180及陰極金屬層190都與第一實施例相同，故不再贅述。

依據本發明之方法，本發明至少可以獲致以下的好處。

本發明的製程方法要比傳統方法簡單。

主動區的平台上方兩角落也具有p型摻雜區，於逆向偏壓時，可增強空乏區夾止效果，而降低漏電流。

終止區氧化層既寬且又平坦，因此，空乏區的彎折區可預期要比傳統的元件更遠離主動區。

以上所述僅為本發明之較佳實施例而已，並非用以限定本發明之申請專利範圍；凡其他未脫離本發明所揭示之精神下所完成之等效改變或修飾，均應包含在下述之申請專利範圍內。

50‧‧‧場氧化層

22‧‧‧p-區

38‧‧‧空乏區

35‧‧‧氮化矽層

100、10B‧‧‧重摻雜的n+半導體基板

105、10A‧‧‧n-磊晶層

115A‧‧‧主動區

115T、12‧‧‧終止區

110‧‧‧第一氧化層

110S‧‧‧間隙壁氧化層

120‧‧‧p+型重摻雜區

140、14‧‧‧p型摻雜的多晶矽

140S、14S‧‧‧多晶矽間隙壁

110G、21‧‧‧閘極(或第三)氧化層

115、145、185‧‧‧光阻圖案

110D、40‧‧‧終止區間(或第四)氧化層

160、16‧‧‧金屬矽化物層

180、18‧‧‧頂部金屬層

190‧‧‧半導體背面金屬層

圖1A顯示習知溝渠式DMOS結構。

圖1B顯示另一習知溝渠式整流元件結構。

圖2A顯示依據本發明之第一實施例製程，在硬式罩幕形成後，進行離子佈植的橫截面示意圖。

圖2B顯示依據本發明之第一實施例製程，在去除光阻圖案後形成再一氧化層於硬式罩幕上的橫截面示意圖。

圖2C顯示依據本發明之第一實施例製程，施以非等向性蝕刻技術以形成間隙壁於硬式罩幕的側壁以保護佈植區的橫截面示意圖。

圖2D顯示依據本發明之第一實施例製程，施以非等向性蝕刻技術以形成主動區溝渠及終止區溝渠，再去除硬式罩幕的橫截面示意圖。

圖2E顯示依據本發明之第一實施例製程，先高溫氧化以形成閘極氧化層再回填多晶矽的橫截面示意圖。

圖2F顯示依據本發明之第一實施例製程，回蝕多晶矽層後在沉積氧化層，再以光阻圖案定義接觸區的橫截面示意圖。

圖2G顯示依據本發明之第一實施例製程，施以蝕刻技術以光阻圖案為罩幕以裸露接觸區的橫截面示意圖。

圖2H顯示依據本發明之第一實施例製程，施以自對準形成金屬矽化物的橫截面示意圖。

圖2I顯示依據本發明之第一實施例製程，沈積頂部金屬層，再以光阻圖案定義終止區的頂部金屬層延伸部的橫截面示意圖。

圖2J顯示依據本發明之第一實施例製程，蝕刻未被罩幕的頂部金屬的橫截面示意圖。

圖3A顯示依據本發明之第二實施例製程，在硬式罩幕形成後，進行離子佈植的橫截面示意圖。

圖3B顯示依據本發明之第二實施例製程，施以高溫擴散退火以使佈植區的橫向延伸的橫截面示意圖。

圖3C顯示依據本發明之第二實施例製程，施以非等向性蝕刻技術以形成主動區溝渠及終止區溝渠，再去除硬式罩幕的橫截面示意圖。

圖3D顯示依據本發明之第二實施例製程，最後所得到的元件結構圖。

圖4顯示依據本發明方法可形成另一種終止區平台。

圖5顯示依據本發明方法可形成再一種終止區平台。

100‧‧‧重摻雜的n+半導體基板

105‧‧‧n-磊晶層

120‧‧‧p+型重摻雜區

140‧‧‧p型摻雜的多晶矽

140S‧‧‧多晶矽間隙壁

160‧‧‧阻障金屬層

180‧‧‧頂部金屬層

110G‧‧‧第三氧化層

110D‧‧‧第四氧化層

115A‧‧‧主動區

115T‘‧‧‧終止區

Claims

一種蕭特基整流元件的製造方法，至少包含以下步驟：提供一n+半導體基板由下到上包含一n-磊晶層及一絕緣層；形成一光阻圖案於該絕緣層/n-磊晶層上以定義主動區溝渠及終止區溝渠位置；蝕刻該絕緣層，以該n-磊晶層為蝕刻終止層，該光阻圖案為罩幕；施以離子佈植，以形成複數個p型重摻雜區於該n-磊晶層，以該光阻圖案/絕緣層圖案為罩幕；去除該光阻圖案；形成間隙壁氧化層於絕緣層之側壁，以覆蓋部分之p型重摻雜區；以該絕緣層及其間隙壁為硬式罩幕，蝕刻該n-磊晶層，以形成所述之主動區溝渠及終止區溝渠；去除該硬式罩幕；施以熱氧化製程以形成第一氧化層於該些溝渠側壁、底部及平台上；沈積一導電性雜質摻雜之多晶矽層以填補該些溝渠，至少溢出該主動區溝渠；施以非等向回蝕刻製程，以該些平台上的該第一氧化層為蝕刻終止層，以移除多餘之多晶矽層，並於該終止區溝渠側壁形成多晶矽間隙壁；全面形成第二氧化層以加厚該終止區底部的氧化層；定義包含主動區及部分多晶矽間隙壁的接觸區；施以自對準金屬矽化物製程，以形成金屬矽化物層於該接觸區以作為阻障金屬層；形成頂部金屬層於該阻障金屬層，並延伸至該終止區溝渠底一預定長度；研磨基板背面n+半導體至一定厚度；及形成一金屬層於該n+半導體基板背面，以做為n+半導體基板背面陰極。
如申請專利範圍第1項所述之製造方法，其中上述之形成間隙壁於絕緣層之側壁，包含先形成一氧化層以覆蓋該絕緣層，再施以非等向性蝕刻技術，去除該絕緣層上方的氧化層。
如申請專利範圍第1項所述之製造方法，其中上述之自對準金屬矽化物製程包含濺鍍一金屬層於裸露之表面，再施以退火製程以形成金屬矽化物，再濕蝕刻以移除未反應之金屬層。
如申請專利範圍第1項所述之製造方法，更包含在離子佈植及去光阻圖案後，進行快速熱退火(RTA)以回復離子佈植損傷。
一種蕭特基整流元件的製造方法，至少包含以下步驟：提供一n+半導體基板由下到上包含一n-磊晶層及一絕緣層；形成一光阻圖案於該絕緣層/n-磊晶層上以定義主動區溝渠及終止區溝渠位置；蝕刻該絕緣層，以該n-磊晶層為蝕刻終止層，該光阻圖案為罩幕；施以離子佈植，以形成複數個p型重摻雜區於該n-磊晶層，以該光阻圖案/絕緣層圖案為罩幕；去除該光阻圖案；施以擴散退火製程，以活化離子，除縱向擴散外並使p型重摻雜區橫向擴散至該些絕緣層下方而受到該絕緣層保護；以該絕緣層為硬式罩幕，蝕刻該n-磊晶層，以形成所述之主動區溝渠及終止區溝渠；去除該硬式罩幕；施以熱氧化製程以形成第一氧化層於該些溝渠側壁、底部及平台上；沈積一導電性雜質摻雜之多晶矽層以填補該些溝渠，至少溢出該主動區溝渠；施以非等向回蝕刻製程，以該些平台上的該第一氧化層為蝕刻終止層，以移除多餘之多晶矽層，並於該終止區溝渠側壁形成多晶矽間隙壁；全面形成第二氧化層以加厚該終止區底部的氧化層；定義包含主動區及部分多晶矽間隙壁的接觸區；施以自對準金屬矽化物製程，以形成金屬矽化物層於該接觸區以作為阻障金屬層；形成頂部金屬層於該阻障金屬層，並延伸至該終止區溝渠底一預定長度；研磨基板背面n+半導體至一定厚度；形成一金屬層於該n+半導體基板背面，以做為n+半導體基板背面陰極。
如申請專利範圍第5項所述之製造方法，其中上述之形成終止區氧化層步驟包含全面沈積一氧化層至一預定厚度再以光阻圖案定義接觸區，再移除未被罩幕之該氧化層。
一種蕭特基整流元件之主動區的形成方法，至少包含以下步驟：提供一n+半導體基板由下到上包含一n-磊晶層及一絕緣層；形成一光阻圖案於該絕緣層/n-磊晶層上以定義主動區溝渠；蝕刻該絕緣層，以該n-磊晶層為蝕刻終止層，該光阻圖案為罩幕；施以離子佈植，以形成複數個p型重摻雜區於該n-磊晶層，以該光阻圖案/絕緣層圖案為罩幕；去除該光阻圖案；形成間隙壁氧化層於該絕緣層之側壁，以覆蓋部分之p型重摻雜區；以該絕緣層及其間隙壁為硬式罩幕，蝕刻該n-磊晶層，以形成所述之主動區溝渠；去除該硬式罩幕；施以熱氧化製程以形成第一氧化層於該些主動區些溝渠側壁、底部及平台上；沈積一導電性雜質摻雜之多晶矽層以填補該些溝渠，至少溢出該主動區溝渠；施以非等向回蝕刻製程，以該些平台上的該第一氧化層為蝕刻終止層，以移除多餘之多晶矽層；施以自對準金屬矽化物製程，以形成金屬矽化物層於該接觸區以作為阻障金屬層；及形成頂部金屬層於該阻障金屬層上。