TWI574323B - The Method of Power Rectifier Diode - Google Patents

Description

功率整流二極體的製法

本發明是有關於一種二極體的製法，特別是指一種功率整流二極體的製法。

參閱圖1，已知的功率整流二極體的製法包含以下步驟：提供一個n型的基板11，該基板11具有一n型磊晶層12，以及一位於該n型磊晶層12底部且為重摻雜的n型電極接觸層10。該基板11具有一個為其主要工作區域的主動區 (Cell) 111，以及一連接於該主動區111一側並且位於元件邊緣的終端區 (Termination) 112。在該基板11頂面形成一個氧化層13，並搭配第一道光罩蝕刻移除該氧化層13位於該終端區112上的局部區域，以形成一第一開口131。於該基板11對應於該第一開口131的部位進行離子佈植以得到一個p型場環14(p-type field ring)。接著進行該基板11的主動區111的結構製作，先搭配第二道光罩蝕刻移除該氧化層13位於該主動區111上的局部區域 (如圖1的第三道流程)。再於該氧化層13上先形成一個連續的n型多晶矽薄膜(圖未示)，再搭配第三道光罩將該n型多晶矽薄膜的局部蝕刻移除以形成一個n型多晶矽層15，且該氧化層13之局部亦被移除而形成數個第二開口132。接著利用離子佈植方式先於該基板11對應於該等第二開口132的部位形成數個p型主體區16，並於每一p型主體區16頂部形成一n型摻雜區17，接著將每一n型摻雜區17局部蝕刻移除而使每一n型摻雜區17形成兩個間隔的n型區塊171，並於該等n型區塊171間且於該p型主體區16上形成一重摻雜的p型接觸區161。最後再搭配第四道光罩形成一金屬電極層18，該金屬電極層18大致延伸於整個基板11上，並接觸該等p型接觸區161、N型區塊171及該n型多晶矽層15，如此即完成功率整流二極體之製作。其中，該金屬電極層18為圖案化設計，故亦需要搭配光罩形成。

由於該功率整流二極體的邊緣終端區112的耐壓受到許多參數影響而不容易控制，通常該終端區112的崩潰電壓比該主動區111小，因此必須透過一些結構設計來提升該終端區112的耐壓。故該終端區112形成該p型場環14，其結構與該主動區111有所不同。但由於上述製法中總共必須採用四道光罩製程，光罩數目較多，導致製程時間、製程複雜度，以及製作成本都會提高，故該製法有待改良。

因此，本發明之目的，即在提供一種可減少光罩製程，降低製作成本的功率整流二極體的製法。

於是，本發明功率整流二極體的製法，包含步驟A：提供一第一導電型的基板，該基板具有一主動區與一終端區；步驟B：在該基板上形成一層氧化層；步驟C：搭配同一道光罩蝕刻該氧化層，以形成一第一開口與一第二開口，該第一開口與該第二開口的位置分別對應該終端區與該主動區，且該第一開口的開口尺寸大於該第二開口的開口尺寸；步驟D：形成一第一導電型的多晶矽層，該多晶矽層覆蓋於該氧化層的該第一開口與該第二開口；於該多晶矽層上形成一第一阻擋層，且該第一阻擋層覆蓋於該第二開口的厚度大於覆蓋於該第一開口的厚度；步驟E：於該基板對應於該第一開口處進行摻雜製程以形成一第二導電型的場環區；步驟F：形成一第二阻擋層以覆蓋該終端區上的部位；步驟G：於該基板對應於該第二開口處進行摻雜製程以形成一第二導電型的主體區，並於該主體區上形成二左右間隔且為第一導電型的摻雜區；步驟H：移除位於該主動區上的該第一阻擋層；步驟I：形成一電極，該電極接觸該多晶矽層、該主體區及該等摻雜區。

本發明之功效在於：藉由改變功率整流二極體的製作過程，其中該氧化層以同一道光罩同時形成尺寸不同的第一開口與第二開口，使該第一阻擋層覆蓋於該第二開口的厚度大於覆蓋於該第一開口的厚度，具有遮蔽該主動區的功能，避免步驟E的摻雜製程影響到該主動區。而且後續也只有該第二阻擋層的製作過程與該電極形成步驟需要搭配光罩，故本發明整體製程與習知製法完全不同，並且可減化光罩數量，降低製作成本。

在本發明被詳細描述之前，應當注意在以下的說明內容中，類似的元件是以相同的編號來表示。

參閱圖2、3、4，本發明功率整流二極體的製法之一第一實施例，包含以下步驟：

步驟81：提供一第一導電型的基板2，以水平方向來區分時，該基板2具有相連的一主動區 (Cell) 21與一終端區 (Termination) 22。本實施例的基板2為n型的矽基板，以上下方向來區分時，該基板2具有一個第一導電型的磊晶層23，以及一個位於該磊晶層23底部且為第一導電型的電極接觸層20。由於該電極接觸層20用於連接圖未示的一外部金屬電極，故可採用重摻雜以提升導電性。該主動區21為二極體元件的主要工作區域，該終端區22連接於該主動區21周邊，為二極體元件的邊緣區域。

步驟82：在該基板2上形成一層氧化層3，該氧化層3覆蓋該主動區21與該終端區22。

步驟83：搭配同一道光罩蝕刻該氧化層3，以形成一第一開口31與數個第二開口32，該第一開口31的位置對應該終端區22，該等第二開口32的位置對應該主動區21，且該第一開口31的開口尺寸s1大於每一第二開口32的開口尺寸s2。

具體來說，在步驟83中，該第一開口31與該第二開口32處的氧化層3已完全蝕刻移除(使該基板2於第一開口31與第二開口32處的表面露出)，就要額外於第一開口31與第二開口32處再形成氧化層3來作為閘極氧化層(gate oxide)，該閘極氧化層的材料與該氧化層3材料相同，只是兩者的沈積溫度、速度等參數控制不同，因此該閘極氧化層的膜層品質通常較原先形成的該氧化層3的品質佳。

步驟84：接著形成一第一導電型的多晶矽層 (poly-silicon) 4，該多晶矽層4覆蓋於該氧化層3的該第一開口31與該第二開口32上，且該多晶矽層4覆蓋於該第二開口32的厚度d2大於覆蓋於該第一開口31的厚度d1。再於該多晶矽層4上形成一第一阻擋層5。

本實施例形成該多晶矽層4的過程，主要是如圖3第3道流程所示，先形成連續薄膜狀的多晶矽層4以覆蓋整個氧化層3，再將該多晶矽層4進行回蝕(Etch Back)，以去除該多晶矽層4一預定厚度，最後可留下位於該第一開口31與第二開口32處的部分。其中，由於該第一開口31的開口尺寸s1大於第二開口32的開口尺寸s2，因此利用真空鍍膜方式沈積該多晶矽層4時，第二開口32處的多晶矽層4的厚度自然會比該第一開口31處的多晶矽層4的厚度大，此是因為於鍍膜過程中，附著於開口周圍直立面上的鍍膜材料亦會填入開口中所造成的效應，因此使開口尺寸較小處的鍍膜較厚。故接著採用回蝕蝕刻移除該多晶矽層4的局部後，如圖3第4道流程所示，該第一開口31處的多晶矽層4被移除而使該氧化層3表面露出時，該等第二開口32處仍會保留有一定厚度的多晶矽層4。

同樣地，形成該第一阻擋層5的步驟，是先如圖3第5道流程，形成連續薄膜狀的第一阻擋層5，再如圖3第6道流程，將該第一阻擋層5的局部蝕刻移除僅留下位於該第一開口31與第二開口32處的部分。而且相同道理，該第一阻擋層5覆蓋於該第二開口32的厚度大於覆蓋於該第一開口31的厚度，故接著採用回蝕蝕刻移除該第一阻擋層5的局部後，該第一開口31處的第一阻擋層5被移除而使該氧化層3表面露出時，該等第二開口32處仍會保留有一定厚度的第一阻擋層5。本實施例的第一阻擋層5為氮化物，其材料不同於該氧化層3。

步驟85：於該基板2對應於該第一開口31處進行摻雜製程以形成一第二導電型的場環(field ring)區24。本實施例是採用離子佈植方式形成該場環區24，藉由控制適當的離子佈植能量，使離子可通過該第一開口31處的氧化層3而佈植到該基板2中。本實施例的場環區24為p型半導體，故本實施例的第一導電型與第二導電型分別為n型與p型，於實施時也可以相反。因此，本步驟中主要是對該基板2的終端區22進行摻雜，而且因為在經過上一步驟後，該第一阻擋層5於第二開口32處仍保留有一定的厚度，該氧化層3於該基板2的該主動區21上亦具有一定厚度，因此可作為遮蔽層，避免該基板2的主動區21亦受到該終端區22之離子佈植能量的影響。本發明實施時，所述場環區24依據不同耐壓需求，可改變其數量，不以本實施例之一個為限。

步驟86：形成一第二阻擋層6以覆蓋該終端區22上的部位。具體來說，如圖4第1道流程，本實施例是先於整個基板2上形成該第二阻擋層6，使該第二阻擋層6完全覆蓋該多晶矽層4、該第一阻擋層5與該氧化層3。接著如圖4第2道流程，搭配光罩蝕刻移除該第二阻擋層6覆蓋於該主動區21上的部位，此時該氧化層3的第二開口32再度形成，該基板2對應於該等第二開口32的表面露出。形成該第二阻擋層6是為了加強對該終端區22的遮擋效果，以利於下一步驟進行。

需要說明的是，本實施例之第二阻擋層6的材料為氧化物，不同於該第一阻擋層5材料。該第二阻擋層6材料與該氧化層3材料相同，故於圖中將該第二阻擋層6與該氧化層3繪製為一體，但實施時不以兩者的材料相同為限制。

步驟87：如圖4第3道流程，於該基板2的主動區21，對應於該等第二開口32處進行摻雜製程以形成數個第二導電型的主體區25。具體來說，本實施例是採用離子佈植方式形成該等p型的主體區25，藉由控制適當的離子佈植能量，使離子可佈植到該基板2中，而且由於該終端區22上有該氧化層3與該第二阻擋層6作為遮蔽，所以於該主動區21進行離子佈植時不會影響到該終端區22。

接著同樣以離子佈植之摻雜方式於第二開口32處進行n型的摻雜，以於每一主體區25上與第二開口32處之間形成一第一導電型的摻雜區塊26，再如圖4第4道流程，將每一摻雜區塊26蝕刻而形成二左右間隔的第一導電型的摻雜區261。最後於每一主體區25對應於該等摻雜區261之間的部位進行重摻雜，以形成第二導電型的重摻雜部252。因此，實際上每一p型的主體區25包括一主體部251，以及一載子濃度大於該主體部251的重摻雜部252。

其中，雖然主體區25與場環區24都是p型，但由於兩者的功能與需求不同，故載子濃度有所不同。因此，本實施例以離子佈植方式形成主體區25與場環區24時，所採用的離子佈植的能量、劑量與熱處理過程等參數均不同。所述熱處理過程的參數包括熱處理的溫度、時間，另外還涉及熱處理時要通入何種氣體。

步驟88：移除位於該主動區21上的該第一阻擋層5，使該多晶矽層4露出。如圖4第4道流程所示，本步驟是利用溼式蝕刻方式移除該第一阻擋層5，由於該第一阻擋層5材料與該第二阻擋層6的材料不同，故兩者對於同一蝕刻液的蝕刻速率不同，故選用適當的蝕刻液可以將該第一阻擋層5完全移除，而該第二阻擋層6仍保留。

步驟89：搭配光罩形成一圖案化的電極7，如此即完成功率整流二極體之製作。其中，該電極7延伸於該主動區21與該終端區22上，並接觸該多晶矽層4與摻雜區261，且經由該第二開口32接觸該主體區25。該電極7與該場環區24之間則隔著該第二阻擋層6與該氧化層3。其中，該主體區25的重摻雜部252為載子濃度較高的區域，以此高載子濃度區接觸該電極7，可提升導電性。

綜上所述，本發明藉由改變整個功率整流二極體的製作過程，其中於該氧化層3以同一道光罩同時形成第一開口31與第二開口32，並使第一開口31與第二開口32的開口尺寸不同，使該第一阻擋層5覆蓋於該第二開口32的厚度自然會大於覆蓋於該第一開口31的厚度，故可採用回蝕蝕刻方式移除該第一阻擋層5的局部，而且移除後該第一阻擋層5也自然會於第二開口32處保留一定厚度，可於所述步驟85中發揮遮蔽該主動區21的功能。而且後續也只有該第二阻擋層6的製作過程與該電極7形成步驟需要搭配光罩，故本發明整體製程與以往製法完全不同，並且可減化光罩數量，降低製作成本。值得一提的是，由於本發明的製法中，該基板2的主動區21與該終端區22上都設有阻擋層作為遮蔽，因此進行離子佈植形成該主體區25與場環區24時，可用不同的離子佈植能量進行摻雜，進而可因應主動區21與終端區22的功能不同，或者對於耐壓需求的不同，而形成所需摻雜濃度的p型區域，以本發明之製法於應用上較靈活。

參閱圖2、5、6，本發明功率整流二極體的製法之一第二實施例，與該第一實施例的步驟大致相同，不同的地方在於：本實施例於形成該多晶矽層4時，先形成連續薄膜狀的多晶矽層4以覆蓋整個氧化層3，再進行化學機械研磨(CMP)移除該多晶矽層4的局部，然後進行回蝕製程，使該多晶矽層4僅留下該第一開口31與第二開口32中的部位(如圖5的第2道流程)。本實施例搭配CMP製程使該多晶矽層4整體厚度均勻，如此有利於對厚度進行控制，使後續堆疊的膜層厚度較均勻。形成該第一阻擋層5的過程與該第一實施例相同，如圖5的第3道與第4道流程，形成連續薄膜狀的第一阻擋層5再將其局部蝕刻移除，使第一開口31中的該多晶矽層4可露出。接著如圖5的第5道流程，蝕刻移除第一開口31中露出的該多晶矽層4，使下方的氧化層3露出。後續步驟與該第一實施例的步驟85~89相同，不再說明。

圖6示意本實施例製作出的功率整流二極體，由於本實施例將該多晶矽層4的膜厚研磨均勻，因此後續疊上膜層形態會與該第一實施例略有不同，但大致上所具備的膜層皆與該第一實施例相同，故不再說明。

惟以上所述者，僅為本發明之實施例而已，當不能以此限定本發明實施之範圍，凡是依本發明申請專利範圍及專利說明書內容所作之簡單的等效變化與修飾，皆仍屬本發明專利涵蓋之範圍內。

2‧‧‧基板
20‧‧‧電極接觸層
21‧‧‧主動區
22‧‧‧終端區
23‧‧‧磊晶層
24‧‧‧場環區
25‧‧‧主體區
251‧‧‧主體部
252‧‧‧重摻雜部
26‧‧‧摻雜區塊
261‧‧‧摻雜區
3‧‧‧氧化層
31‧‧‧第一開口
32‧‧‧第二開口
4‧‧‧多晶矽層
5‧‧‧第一阻擋層
6‧‧‧第二阻擋層
7‧‧‧電極
81~89‧‧‧步驟
s1、s2‧‧‧開口尺寸
d1、d2‧‧‧厚度

本發明之其他的特徵及功效，將於參照圖式的實施方式中清楚地呈現，其中： 圖1是一製作流程示意圖，顯示一種已知功率整流二極體的製法； 圖2是一步驟流程方塊圖，顯示本發明功率整流二極體的製法的一第一實施例； 圖3是該第一實施例的部分步驟的製作流程示意圖； 圖4是該第一實施例的其他步驟的製作流程示意圖，承接圖3的步驟； 圖5是一製作流程示意圖，顯示本發明功率整流二極體的製法的一第二實施例的部分步驟；及 圖6是一結構示意圖，顯示該第二實施例所製作出的功率整流二極體。

2‧‧‧基板

20‧‧‧電極接觸層

21‧‧‧主動區

22‧‧‧終端區

23‧‧‧磊晶層

24‧‧‧場環區

3‧‧‧氧化層

31‧‧‧第一開口

32‧‧‧第二開口

4‧‧‧多晶矽層

5‧‧‧第一阻擋層

s1、s2‧‧‧開口尺寸

d1、d2‧‧‧厚度

Claims (9)

1. 一種功率整流二極體的製法，包含： 步驟A：提供一第一導電型的基板，該基板具有一主動區與一終端區； 步驟B：在該基板上形成一層氧化層； 步驟C：搭配同一道光罩蝕刻該氧化層，以形成一第一開口與一第二開口，該第一開口與該第二開口的位置分別對應該終端區與該主動區，且該第一開口的開口尺寸大於該第二開口的開口尺寸； 步驟D：形成一第一導電型的多晶矽層，該多晶矽層覆蓋於該氧化層的該第一開口與該第二開口；於該多晶矽層上形成一第一阻擋層，且該第一阻擋層覆蓋於該第二開口的厚度大於覆蓋於該第一開口的厚度； 步驟E：於該基板對應於該第一開口處進行摻雜製程以形成一第二導電型的場環區； 步驟F：形成一第二阻擋層以覆蓋該終端區上的部位； 步驟G：於該基板對應於該第二開口處進行摻雜製程以形成一第二導電型的主體區，並於該主體區上形成二左右間隔且為第一導電型的摻雜區； 步驟H：移除位於該主動區上的該第一阻擋層；及 步驟I：形成一電極，該電極接觸該多晶矽層、該主體區及該等摻雜區。
2. 如請求項1所述的功率整流二極體的製法，其中，步驟F是先於整個基板上形成該第二阻擋層，使該第二阻擋層完全覆蓋該多晶矽層與該第一阻擋層，再搭配光罩蝕刻移除該第二阻擋層之覆蓋於該主動區上的部位。
3. 如請求項1所述的功率整流二極體的製法，其中，該第一阻擋層與該第二阻擋層的材料不同。
4. 如請求項1至3中任一項所述的功率整流二極體的製法，其中，該第一阻擋層為氮化物。
5. 如請求項1至3中任一項所述的功率整流二極體的製法，其中，步驟I是搭配光罩形成該電極。
6. 如請求項1所述的功率整流二極體的製法，其中，步驟E與步驟G是利用離子佈植方式形成該場環區與該主體區，且形成該場環區與該主體區的離子佈植的能量、劑量與熱處理過程不同。
7. 如請求項1所述的功率整流二極體的製法，其中，步驟D中是先形成連續薄膜狀的多晶矽層以覆蓋該氧化層，再將該多晶矽層的局部蝕刻移除僅留下位於該第一開口與該第二開口處的部分；形成該第一阻擋層的步驟是先形成連續薄膜狀的第一阻擋層，再將該第一阻擋層的局部蝕刻移除僅留下位於該第一開口與該第二開口處的部分。
8. 如請求項1所述的功率整流二極體的製法，其中，步驟D形成該多晶矽層後，對該多晶矽層進行化學機械研磨以使該多晶矽層厚度均勻。
9. 如請求項1所述的功率整流二極體的製法，其中，該主體區包括一主體部，以及一載子濃度大於該主體部並接觸該電極的重摻雜部。