TWI514578B

TWI514578B - 雙溝渠式整流器及其製造方法

Info

Publication number: TWI514578B
Application number: TW102122294A
Authority: TW
Inventors: Qinhai Jin
Original assignee: Chip Integration Tech Co Ltd; Qinhai Jin
Priority date: 2013-06-21
Filing date: 2013-06-21
Publication date: 2015-12-21
Also published as: CN104241283B; CN104241283A; TW201501297A

Description

雙溝渠式整流器及其製造方法

本發明係有關於半導體元件，特別是指一種新的雙溝槽型整流二極體結構及其製造方法。

蕭特基二極體係一種重要的功率元件，廣範應用於電源供應器的開關、馬達控制、電信開關、工廠自動化、電子自動化等等及許多高速電力開關應用。蕭特基二極體之所以具有吸引力之處在於具有不錯的性能，例如在逆偏壓下，具有還算合理漏電流(蕭特基二極體漏電流比一般的PN型二極體高)、低順向偏壓以及逆向回復時間t_RR 短、逆向偏壓時則至少可以阻擋達250伏特的高壓。不過，蕭特基二極體漏電流比一般的PN型二極體高，且漏電流也非穩定值而是隨逆向偏壓的增加而增加這是因為鏡像電荷位能障礙降低(image charge potential barrier lowering)。另外一主要缺點是，金屬-半導體接觸在溫度升高下，它的可靠度也會降低，而使得蕭特基二極體其承受順向及逆向突波的能力下降。

習知的溝渠式整流元件的有多種不同的製造方法，其中之一可參考發明人的另一專利申請案，申請流水號為第101140637號。

習知的溝渠式整流元件結構，可參考圖1，包含主動區15A及終止區15T。其中主動區15A內有溝渠形成於重摻雜的n+半導體基板100上之n-磊晶層105之主動區15A。溝渠內有溝渠氧化層10G形成於溝渠之底部及側壁。再以一多晶矽40填滿。溝渠間的平台則另有p+重摻雜區20像兩個小耳朶，掛在平台鄰接於溝渠的兩側。多晶矽40及平台上另有金屬矽化物60形成，一頂部金屬層80作為陽極，連接主動區15A並延伸以覆蓋部分之終止區結構，終止區15T之終止區結構包含一個更大的溝渠，溝渠側壁有氧化層10D/側壁多晶矽40S/溝渠閘極氧化層10G形成於其上。另一金屬層則形成於重摻雜的n+半導體基板100的背面，以做為陰極。這種結構的MOS(金氧半)結構密度並不高

本發明將揭示另一新的雙式整流元件結構，充分利用可以被利用的平面面積，因為溝渠區之間的平台，再被形成凹陷區，而除了主溝渠有MOS結構外，凹陷區也有MOS結構，且因凹陷區的MOS結構中的氧化層夠薄，因此，順向啟始偏壓V_F 更低，反向漏電更小的目的。且因充分的利用平面面積故可承載電流更大。

本發明揭露一種雙溝渠式MOS整流元件的製造方法及結構。首先，以溝渠蝕刻技術形成主溝渠於重摻雜的n+半導體基板上之n-磊晶層。接著，施以熱氧化製程，以形成主溝渠氧化層。隨之，沈積第一多晶矽層至溢出主溝渠。

緊接著施以回蝕或化學機械式研磨以移除高於平台的第一多晶矽層及平台上的氧化層。之後，再形成光阻圖案以定義凹陷區的位置，再以該光阻圖案為罩幕，進行蝕刻以形成凹陷區。隨後，在凹陷區形成後，移除光阻圖案，再進行副溝渠閘極氧化層製程。續而，沈積第二多晶矽層，接著，進行回蝕，以移除高出平台的第二多晶矽層。

緊接著，施以離子佈植技術以植入p型導電離子於次平台，隨後，移除平台上的氧化層，再接著進行頂部金屬層的製程。

依據本發明的第二實施例，至形成第二多晶矽層後，蝕刻第二多晶矽層140前的步驟，一如第一較佳實施例。接著，形成光阻圖案，以定義MOS結構列，及離子佈植區。隨後，以光阻圖案為罩幕移除裸露之第二多晶矽層。隨後，施以第一次離子佈植技術以植入p型導電離子於次平台，隨後，移除平台上的氧化層，再接著進行頂部金屬層的製程。

因此，依據本發明的第一實施例，雙溝渠式MOS整流元件的結構是複數個主溝渠平行形成於重摻雜的n+半導體基板上的n-磊晶層內，該複數個主溝渠內具有主溝渠氧化層形成於主溝渠底部及側壁；複數個凹陷區以次平台間隔，形成於複數個主溝渠間的主平台的n-磊晶層內，複數個凹陷區內具有副溝渠閘極氧化層形成於凹陷區底部及側壁；一導電型雜質摻雜的第一多晶矽層形成於主溝渠內並填滿之，導電型雜質摻雜的第二多晶矽層形成於凹陷區內並填滿之；複數個p型本體(離子佈植區)佈植於MOS結構兩側的平台下之n-磊晶層內；一頂部金屬層毯覆式覆蓋於包括該些多晶矽層、p型離子佈植區的半導體基板正面以做為陽極，一底部金屬層作為陰極形成於該重摻雜的n+半導體基板上。

依據本發明的第二實施例有著和第一實施例相似的結構，所不同的是：第二多晶矽層形成於該些凹陷區並溢出至平台之上，且高過於主溝渠的第一多晶矽層上之副溝渠閘極氧化層上，該第二多晶矽層被圖案化成複數列與該些主溝渠走向相垂直的複數個MOS結構列，所述之MOS結構列，包含該第二多晶矽層/該副溝渠閘極氧化層/該磊晶層及該第二多晶矽層/該副溝渠閘極氧化層/該第一多晶矽層。而複數個p型本體區形成於該些MOS結構列相鄰的平台下的n-磊晶層內。

本發明也揭示了上述二個實施例的變化型。在變化型中，次平台下的p型本體(p body)更包含兩個重摻雜的n型導電型離子區。

100‧‧‧重摻雜的n+半導體基板

105‧‧‧n-磊晶層

115‧‧‧主溝渠

118‧‧‧主平台

125‧‧‧凹陷區

120‧‧‧主溝渠氧化層

130‧‧‧第一多晶矽層

135p‧‧‧型本體(p body)

140‧‧‧第二多晶矽層

122、142、152‧‧‧光阻圖案

127‧‧‧副溝渠閘極氧化層

145‧‧‧n+摻雜區

180、80‧‧‧頂部金屬層

40‧‧‧多晶矽層

10G‧‧‧溝渠閘極氧化層

15A‧‧‧主動區

15T‧‧‧終止區

10D‧‧‧氧化層

20‧‧‧p型佈植區

90‧‧‧底部金屬層

圖1顯示習知溝渠式整流器橫截面示意圖。

圖2a顯示依據本發明第一實施例製造的雙溝渠式MOS結構(不含頂部金屬墊)的俯視示意圖。

圖2b依據本發明第一實施例變化型製造的雙溝渠式MOS結構(不含頂部金屬墊)的俯視示意圖。

圖3a顯示依據本發明第二實施例製造的雙溝渠式MOS結構(不含頂部金屬墊)的俯視示意圖。

圖2b依據本發明第二實施例變化型製造的雙溝渠式MOS結構(不含頂部金屬墊)的俯視示意圖。

圖4示主溝渠形成於n-磊晶層內，主溝渠內並有主溝渠氧化層120形成的橫截面示意圖。

圖5示第一多晶矽層回填於圖4的主溝渠後，再施以回蝕以移除高出主平台上的第一多晶矽層及主溝渠氧化層的橫截面示意圖。

圖6A及圖6B分別示沿著圖2a之AA’切割線及BB’的橫截面示意圖，圖示定義凹陷區所在位置的光阻圖案。

圖7A、圖7B、圖7C分別示沿著圖2a之AA’切割線、BB’及CC’切割線的橫截面示意圖，圖示凹陷區已形成，並且也形成副溝渠閘極氧化層。

圖8A、圖8B、圖8C分別示沿著圖2a之AA’切割線、BB’及CC’切割線的橫截面示意圖，圖示第二多晶矽層已形成。

圖9A、圖9B、圖9C分別示沿著圖2a之AA’切割線、BB’及CC’切割線的橫截面示意圖，圖示，第二多晶矽層被回蝕。

圖10A、圖10B、圖10C分別示沿著圖2a之AA’切割線、BB’及CC’切割線的橫截面示意圖，圖示，p型本體(p body)被形成於次平台下的n-磊晶層內。

圖11A、圖11B、圖11C分別示沿著圖2a之AA’切割線、BB’及CC’切割線的橫截面示意圖，圖示，雙溝渠整流元件正面的最終結構。

圖12A、圖12B、圖12C分別示沿著圖2b之AA’切割線、BB’及CC’切割線的橫截面示意圖，圖示，光阻圖案用以定義第一實施例的變化型。

圖13A、圖13B、圖13C分別示沿著圖2b之AA’切割線、BB’及CC’切割線的橫截面示意圖，圖示，第二實施例的變化型的正面最終結構。

圖14A、圖14B、圖14C分別示沿著圖3a平面俯視圖之AA’切割線、BB’及CC’切割線的橫截面示意圖，圖示，第二實施例的第二多晶矽層被定義圖案後。

圖15A、圖15B、圖15C分別示沿著圖3a平面俯視圖之AA’切割線、BB’及CC’切割線的橫截面示意圖，圖示，第二實施例的p型本體(p body)形成於次平台下的n-磊晶層內。

圖16A、圖16B、圖16C分別示沿著圖3a平面俯視圖之AA’切割線、BB’及CC’切割線的橫截面示意圖，圖示，雙溝渠整流元件第二實施例正面的最終結構。

圖17A、圖17B、圖17C分別示沿著圖3b平面俯視圖之AA’切割線、BB’及CC’切割線的橫截面示意圖，圖示，雙溝渠整流元件第二實施例變化型光阻圖案已形成。

圖18A、圖18B、圖18C分別示沿著圖3b平面俯視圖之AA’切割線、BB’及CC’切割線的橫截面示意圖，圖示，雙溝渠整流元件第二實施例變化型正面的最終結構。

本發明揭示一雙溝渠式MOS整流元件結構，請參考圖2a的平面俯視圖及圖11A至圖11C的橫截面示意圖，此處及以下所述之圖#A、圖#B、圖#C中之#指的是第#圖，#後的大寫英文A、B、C所表示的是沿平面俯視圖所繪的AA’線、BB’、CC’線。為利於了解細部結構，平面俯視圖並不包含頂部金屬層180，頂部金屬層180和元件結構的関係，及元件結構的細部內容，請參考橫截面示意圖。

依據本發明的第一實施例，雙溝渠式MOS整流元件結構，包含：複數個主溝渠115平行形成於重摻雜的n+半導體基板100上的n-磊晶層105內，該複數個主溝渠115內具有主溝渠氧化層120形成於主溝渠115底部及側壁；複數個凹陷區125間隔以一距離，形成於平台118下的n-磊晶層105內，複數個凹陷區125內具有副溝渠閘極氧化層127形成於凹陷區125底部及側壁；一導電型雜質摻雜的第一多晶矽層130形成於主溝渠115，導電型雜質摻雜的第二多晶矽層140形成於凹陷區125內並填滿之，以形成MOS結構，所述MOS結構包含第二多晶矽層140/副溝渠閘極氧化層127/n-磊晶層105；複數個p型本體(離子佈植區)135佈植於所述MOS結構兩側的平台118下之n-磊晶層105內；一頂部金屬層180毯覆式覆蓋於包括該些多晶矽層130、p本體135的上以做為陽極，一底部金屬層作為陰極形成於該重摻雜的n+半導體基板上。

第一實施例的變化型，是在p型本體(p body)135內更包含兩個n+摻雜區145，這些個n+摻雜區145可以降低順向啟始電壓V_F 。請參見平面俯視圖2b及橫截面示意圖，圖13A至圖13C。

在第二實施例中，請參考圖3a的平面俯視圖及圖16A至圖16C的橫截面示意圖。導電型雜質摻雜的第二多晶矽層140在填完凹陷區125後，溢出的高度比主溝渠115內第一多晶矽層130上的副溝渠閘極氧化層127高度還要高。之後以圖案化的方式，一導電型雜質摻雜的第二多晶矽層140形成於該些凹陷區125並溢出至平台118之上，且高過於主溝渠115的第一多晶矽層130上之副溝渠閘極氧化層127上，第二多晶矽層140被圖案化成複數列與主溝渠115走向相垂直的複數個MOS結構列，所述之MOS結構列，包含第二多晶矽層140/副溝渠閘極氧化層127/n-磊晶層105及第二多晶矽層140/副溝渠閘極氧化層127/第一多晶矽層130。複數個p型本體區135形成於MOS結構列相鄰的平台115下的n-磊晶層105內。一頂部金屬層180毯覆式覆蓋於包括該些MOS結構列、p本體135上表面以做為陽極，一底部金屬層190作為陰極形成於該重摻雜的n+半導體基板100的背面上。

第二實施例的變化型，也是在p型本體(p body)135內更包含兩個n+摻雜區145，請參見平面俯視圖3b及橫截面示意圖，圖18A至圖18C。

以下將詳述製造方法。以下的說明中，跟隨於n或p後的「-」號代表輕摻雜，而「+」表示重摻雜。

請參考圖4所示的橫截面示意圖，圖4示一n型雜質重摻雜的n+半導體基板100具有一n型雜質摻雜的n-磊晶層105。複數個主溝渠115，可以習知的光阻圖案(未圖示)為罩幕或以硬式罩幕(未圖示)，再施以乾式蝕刻法形成。

接著，再施以熱氧化製程形成主溝渠氧化層120於主溝渠115之側壁及底部及相鄰溝渠之平台118上。本步驟同時也可修復蝕刻損傷。

請參考圖5，接著，以沈積且同步摻雜的技術將導電型離子第一多晶矽層130沈積於主溝渠115內並填滿至溢出。隨後，再以回蝕技術或化學機械研磨將高於平台118上的第一多晶矽層130去除，直到平台118上的氧化層也去除，並裸露出平台的磊晶層105為止。

隨後，請參考圖6A及圖6B，分別圖示兩個垂直於主溝渠115走向但不同位置之橫截面示意圖。形成一光阻圖案122於回蝕刻後的表面，以定義凹陷區所在的位置。凹陷區欲沿A-A’方向形成於主溝渠115之間的平台118，而沿B-B’方向以光阻圖案122保護。

緊接著，以光阻圖案122為罩幕，施以一電漿蝕刻技術，以形成凹陷區125於平台118內。圖7A、圖7B示分別示兩個垂直於主溝渠115走向之橫截面示意圖，而圖7C示沿平台走向的橫截面示意圖。隨後，再施以熱氧化製程以形成副溝渠閘極氧化層127於凹陷區125之底部、側壁、凹陷區125相鄰之平台及第一多晶矽層130的上表面。值得注意的是副溝渠閘極氧化層127比主溝渠氧化層120薄。

隨後，再以同步摻雜的技術將導電型離子沈積第二多晶矽層140將填滿所有的凹陷區125，一直到溢出。請參考圖8A~圖8C沿三個方向的橫截面示意圖。

接著，請參考圖9A至9C，以回蝕技術或化學機械研磨將高於平台118上的第二多晶矽層140去除，直到平台118上的副溝渠閘極氧化層127也去除，並裸露出平台的磊晶層105為止，以形成MOS結構於凹陷區125內。

請接著參考圖10A~10C。以離子佈植技術，將p型導電型離子全面植入，而在MOS結構相鄰的平台118下形成p型本體(p body)135。離子佈植的劑量以使p body135之濃度高於n-磊晶層105之n型濃度高1~3個數量級即可，例如1E12-1E14/cm² 。佈植的能量約為10keV-1000keV。接著，再以緩衝液或稀釋的HF去除平面上的所有氧化層。

請接著參考圖11A~11C的橫截面示意圖。再形成頂部金屬層180。形成頂部金屬層180前，可以選擇先施以自對準金屬矽化物製程。例如，先以濺鍍技術依序沉積Ti/TiN。然後再施以RTA及濕式蝕刻去除未反應的金屬層。頂部金屬層180通常為一至三層的堆疊金屬層。例如TiNi/Ag或TiW/Al或Al等等。

第一實施例的變化型是在p型本體(p body)135內再形成兩個n+(n型重摻雜)區。圖12A~圖12C則示離子佈植的光阻圖案罩幕。圖13A~圖13C則示p型本體(p body)135包含兩個n+(n型重摻雜)區145之最後結構的橫截面示意圖。

依據本發明的再一實施例，第二實施例的製程於沈積第二多晶矽層140回蝕前一如第一實施例，即圖4至圖8相同。再進行以下的步驟。

形成一定義第二多晶矽層140的光阻圖案142，再以定義MOS結構列的光阻圖案142為罩幕，以電漿蝕刻第二多晶矽層140。這裡所述的MOS結構列包含第二多晶矽層140/副溝渠閘極氧化層127/n-磊晶層105及第二多晶矽層140/副溝渠閘極氧化層127/第一多晶矽層130。如圖所示，沿BB’方向的第二多晶矽層140被移除，沿著AA’方向的第二多晶矽層140被光阻圖案142所保護。而因此，沿著CC’方向的光阻圖案就如圖14C所示。蝕刻後的結果，請參考第14A~圖14C。

接著，去除光阻圖案142，再進行離子佈植，將p型導電型離子全面植入，而在MOS結構列相鄰的平台下形成p型本體(p body)135。離子佈植的劑量，一如第一實施例所述。

接著，請參考圖16A~16C，再以緩衝液或稀釋的HF去除平面上的所有氧化層。再形成頂部金屬層180。同様頂部金屬層180的形成方式一如第一實施例所述。

同様地，第二實施例也可以如第一實施例所述的變化，將n+導電性雜質植於每一p型本體(p body)135的兩側。圖17A~圖17C示離子佈植技術時的光阻圖案。18A~圖18C示頂部金屬層180形成之後的橫截面示意圖。

本發明具有如下的優點：相較於習知之溝渠式整流結構，本發明的雙溝渠整流結構，主溝渠內有MOS結構，凹陷區也有MOS結構，消除了蕭特基接觸，使得反向漏電大大降低，。凹陷區內的MOS結構中的氧化層更薄，這可以明顯的降低順向啟始電壓V_F 。此外，n+重摻雜區145形成於p型本體135的兩邊緊鄰MOS列可以更進一步降低順向啟始電壓。

另一方面，則是顯著降低逆偏壓的漏電流。

再一者受惠於雙溝渠結構，相同平面面積上可以承載更高的順向電流。

以上所述僅為本發明之較佳實施例而已，並非用以限定本發明之申請專利範圍；凡其他未脫離本發明所揭示之精神下所完成之等效改變或修飾，均應包含在下述之申請專利範圍內。

130‧‧‧第一多晶矽層

140‧‧‧第二多晶矽層

127‧‧‧副溝渠閘極氧化層

135‧‧‧p型本體(p body)

115‧‧‧主溝渠

127‧‧‧副溝渠閘極氧化層

118‧‧‧平台

120‧‧‧主溝渠氧化層

Claims

一種雙溝渠式整流元件，至少包含：複數個主溝渠平行形成於重摻雜的n+半導體基板上的n-磊晶層內，該複數個主溝渠內具有主溝渠氧化層形成於該些主溝渠底部及側壁；複數個凹陷區間隔形成於該複數個主溝渠間的主平台的n-磊晶層內，該複數個凹陷區內具有副溝渠閘極氧化層形成於該些凹陷區底部及側壁；一導電型雜質摻雜的第一多晶矽層形成於該些主溝渠內；一導電型雜、質摻雜的第二多晶矽層形成於該些凹陷區內以形成MOS結構，所述MOS結構包含該第二多晶矽層/該副溝渠閘極氧化層/該磊晶層；複數個p型本體區形成於該些凹陷區兩側平台下的n-磊晶層內；一頂部金屬層覆蓋於包括該些多晶矽層、p型本體區的半導體基板正面以做為陽極，一底部金屬層作為陰極形成於該重摻雜的n+半導體基板上。
如申請專利範圍第1項所述之雙溝渠式整流元件，該些p型本體區的每一個更包含形成兩個n+離子佈植區於該p型本體區且鄰接於該些MOS結構的兩側。
如申請專利範圍第1項所述之雙溝渠式整流元件，更包含一金屬矽化物層形成於該第二多晶矽層，該n-磊晶層上，以連接該頂部金屬層。
一種雙溝渠式整流元件，至少包含：複數個主溝渠平行形成於重摻雜的n+半導體基板上的n-磊晶層內，該複數個主溝渠內具有主溝渠氧化層形成於該些主溝渠底部及側壁；複數個凹陷區間隔形成於該複數個主溝渠間的主平台的n-磊晶層內，該複數個凹陷區內具有副溝渠閘極氧化層形成於該些凹陷區底部及側壁及凹陷區兩側的平台上；一導電型雜質摻雜的第一多晶矽層形成於該些主溝渠內，該第一多晶矽層上也形成有副溝渠閘極氧化層；一導電型雜質摻雜的第二多晶矽層形成於該些凹陷區並溢出至平台之上，且高過於主溝渠的第一多晶矽層上之副溝渠閘極氧化層上，該第二多晶矽層被圖案化成複數列與該些主溝渠走向相垂直的複數個MOS結構列，所述之MOS結構列，包含該第二多晶矽層/該副溝渠閘極氧化層/該磊晶層及該第二多晶矽層/該副溝渠閘極氧化層/該第一多晶矽層；複數個p型本體區形成於該些MOS結構列相鄰的平台下的n-磊晶層內；一頂部金屬層覆蓋於包括該些MOS結構列及相鄰的本體區的半導體基板正面以做為陽極，一底部金屬層作為陰極形成於該重摻雜的n+半導體基板上。
如申請專利範圍第4項所述之雙溝渠式整流元件，該些p型本體區的每一個更包含形成兩個n+離子佈植區於該p型本體區且鄰接於該些MOS結構列的兩側。
一種雙溝渠式整流元件的製造方法，至少包含以下步驟：形成複數個主溝渠各以一平台間隔平行形成於重摻雜的n+半導體基板上的n-磊晶層內；形成主溝渠氧化層於該些主溝渠底部及側壁及該些平台上；形成一導電型雜質摻雜的第一多晶矽層於該些主溝渠內直至溢出；施以回蝕製程以移除溢出於該些平台上的第一多晶矽層及該些平台上的主溝渠氧化層；形成複數個凹陷區各以一間隔，形成於該些平台的n-磊晶層中；施以熱氧化製程以形成副溝渠閘極氧化層於該些凹陷區底部、側壁、該些平台及該第一多晶矽層上；形成第二多晶矽層於該些凹陷區內，直至溢出且高於該第一多晶矽層上的副溝渠閘極氧化層；圖案化該第二多晶矽層以形成複數個MOS結構列，該些MOS結構列包含施以回蝕製程，以移除平台上的第二多晶矽層，用以形成於該些凹陷區，所述MOS結構包含該第二多晶矽層/該副溝渠閘極氧化層/該n-磊晶層；施以第一次離子佈植技術，佈植以p型雜質，用以形成p本體於該些MOS結構相鄰的平台下之n-磊晶層內；施以退火製程，以活化植入的雜質；移除平台上所有裸露的氧化層；形成一兩個n+離子佈植區於該p型本體區且鄰接於該些MOS結構列的兩側。以覆蓋於包括該些多晶矽層、p 型本體區的半導體基板正面以做為陽極；形成一底部金屬層作為陰極於該重摻雜的r+半導體基板上。
如申請專利範圍第6項所述之雙溝渠式整流元件的製造方法，更包含形成兩個n+離子佈植區於該p型本體區且鄰接於該些MOS結構的兩側。
如申請專利範圍第6項所述之雙溝渠式整流元件的製造方法，更包含在頂部金屬層形成之前，先施以金屬矽化物自對準製程以形成金屬矽化物層於該些第二多晶矽層及p型本體的上表面。
一種雙溝渠式整流元件的製造方法，至少包含以下步驟：形成複數個主溝渠各以一平台間隔平行形成於重摻雜的n+半導體基板上的n-磊晶層內；形成主溝渠氧化層於該些主溝渠底部及側壁及該些平台上；形成一導電型雜質摻雜的第一多晶矽層於該些主溝渠內直至溢出；施以回蝕製程以移除溢出於該些平台上的第一多晶矽層及該些平台上的主溝渠氧化層；形成複數個凹陷區各以一間隔，形成於該些平台的n-磊晶層中；施以熱氧化製程以形成副溝渠閘極氧化層於該些凹陷區底部、側壁、該些平台及該第一多晶矽層上；形成第二多晶矽層於該些凹陷區內，直至溢出；圖案化該第二多晶矽層以形成垂直於主溝渠走向的MOS結構列，所述MOS結構列包含該第二多晶矽層/該副溝渠閘極氧化層/該n-磊晶層及該第二多晶矽層/該副溝渠閘極氧化層/該第一多晶矽層；施以第一次離子佈植技術，佈植以p型雜質，用以形成p本體於該些MOS結構列相鄰的平台下之n-磊晶層內；施以退火製程，以活化植入的雜質；移除平台上所有裸露的副溝渠閘極氧化層；形成一頂部金屬層以覆蓋於包括該些多晶矽層、p型本體區的半導體基板正面以做為陽極；形成一底部金屬層作為陰極於該重摻雜的n+半導體基板上。
如申請專利範圍第9項所述之雙溝渠式整流元件的製造方法，更包含形成兩個n+離子佈植區於該p型本體區且鄰接於該些MOS結構列的兩側。