CN116632071A - 一种单向平面二极管的tvs器件及其制造方法 - Google Patents

一种单向平面二极管的tvs器件及其制造方法 Download PDF

Info

Publication number
CN116632071A
CN116632071A CN202310512771.8A CN202310512771A CN116632071A CN 116632071 A CN116632071 A CN 116632071A CN 202310512771 A CN202310512771 A CN 202310512771A CN 116632071 A CN116632071 A CN 116632071A
Authority
CN
China
Prior art keywords
region
polysilicon
oxide layer
substrate
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310512771.8A
Other languages
English (en)
Inventor
陈美林
张轩瑞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Jingyue Electronics Co ltd
Original Assignee
Shanghai Jingyue Electronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Jingyue Electronics Co ltd filed Critical Shanghai Jingyue Electronics Co ltd
Priority to CN202310512771.8A priority Critical patent/CN116632071A/zh
Publication of CN116632071A publication Critical patent/CN116632071A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66128—Planar diodes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种单向平面二极管的TVS器件，包括基板，所述基板被划分为元胞区和终端区，所述元胞区和所述终端区之间设有过渡区，所述基板自下而上包括重掺杂第一导电类型的衬底、轻掺杂第一导电类型的外延，所述外延上设置开口向上的沟槽，所述衬底下形成有背面导电层；位于所述终端区中，在两个所述沟槽之间的所述外延上部形成重掺杂的第一导电类型的第一掺杂区和第二导电类型的第二掺杂区，所述第一掺杂区与所述第二掺杂区相邻设置，相互接触形成PN结，降低了调整触发电压的工艺难度，在相同单位面积内具有更小的动态电阻，极大地降低了器件的箝位系数，提高了器件的静电防护、电流泄放能力及单位面积利用率。

Description

一种单向平面二极管的TVS器件及其制造方法
技术领域
涉及半导体技术领域，具体涉及一种单向平面二极管的TVS器件及制造方法。
背景技术
瞬态电压抑制器(TVS)被广泛应用于ESD保护领域，传统的TVS器件普遍采用二极管结构，存在箝位电压高，箝位系数大的缺点，难以有效保护电路。
现有技术中，提供一种SCR结构的TVS器件，而SCR结构的TVS器件仍然存在触发电压高、易发生闩锁效应、ESD窗口难以优化等缺陷。因此，在不影响器件其他性能的情况下降低箝位系数，成为了现有技术中需要解决的问题。
发明内容
基于上述现有技术的缺点，本发明提供一种单向平面二极管的TVS器件及制造方法，基于SGT工艺结构的优化，能够在不影响器件其他性能的情况下降低箝位系数。
为实现上述目的，本发明提供一种单向平面二极管的TVS器件,包括基板，所述基板被划分为元胞区和终端区，所述元胞区和所述终端区之间设有过渡区，所述基板自下而上包括重掺杂第一导电类型的衬底、轻掺杂第一导电类型的外延，所述外延上设置开口向上的沟槽，所述衬底下形成有背面导电层，其特征在于，位于所述元胞区中，所述沟槽的底部和下端内侧面设置有第一氧化层，在所述第一氧化层内填充有第一多晶硅，在所述第一多晶硅上方设置有第二氧化层，所述外延上表面设置有第三氧化层，所述第三氧化层覆盖所述沟槽的上端内侧，所述第三氧化层内填充有第二多晶硅，所述第三氧化层上表面以及所述第二多晶硅上表面覆盖有第四氧化层，在所述外延上部形成第二导电类型的基区，在所述基区上部，沿所述沟槽方向分别形成重掺杂的第一导电类型的源区和重掺杂的第二导电类型的体区；位于所述终端区中，所述沟槽的底部和内侧面设置有第一氧化层，在所述第一氧化层内填充有第一多晶硅，在所述第一多晶硅上方设置有第二氧化层，所述外延上表面设置有第三氧化层，在所述终端区边缘的所述外延上部形成第二导电类型的基区，在两个所述沟槽之间的所述外延上部形成重掺杂的第一导电类型的第一掺杂区和第二导电类型的第二掺杂区，所述第一掺杂区与所述第二掺杂区相邻设置，相互接触形成PN结；所述第三氧化层上表面以及所述第二氧化层上表面覆盖有第四氧化层。
可选的，在所述元胞区中，沿所述沟槽纵深方向，所述第一多晶硅于所述第二多晶硅两侧向上延伸至所述沟槽顶面，整体呈U形，所述第一多晶硅顶面、内侧及底部覆盖有所述第二氧化层，阻隔所述第一多晶硅与所述第二多晶硅以及所述第四氧化层接触。
进一步的，位于所述元胞区中，所述源区的上端、所述体区的上端、所述第一多晶硅的上端、所述第二多晶硅的上端分别开设有接触孔；位于所述终端区中，所述第二掺杂区的上端开设有接触孔；所述接触孔填充有正面导电层。
进一步的，所述源区的上端的所述正面导电层和所述体区的上端的所述正面导电层相互连接形成源极。
进一步的，所述第二掺杂区的上端的所述正面导电层和位于所述元胞区的所述沟槽内的所述第二多晶硅的上端的所述正面导电层相互连接形成栅极。
可选的，位于所述终端区的外边缘及所述过渡区中，开设有沟槽，所述沟槽底部及内侧面覆盖有第一氧化层，所述第一氧化层内填充有第一多晶硅，所述第一多晶硅上表面设置有第二氧化层，所述外延上表面设置有第三氧化层，所述第三氧化层上表面以及所述第二氧化层上表面覆盖有第四氧化层。
本发明还提供一种单向平面二极管的TVS器件的制造方法，包括以下步骤：
提供一个基板，基板划分元胞区及终端区，所述元胞区和所述终端区之间设有过渡区，所述基板自下而上依次包括重掺杂第一导电类型的衬底及轻掺杂第一导电类型的外延；
在所述外延上形成硬掩膜；
蚀刻所述硬掩膜及所述外延，在所述基板的元胞区、终端区及过渡区分别形成沟槽；
在所述外延上形成第一氧化层；
在所述第一氧化层上形成第一多晶硅，并使所述第一多晶硅填充所述沟槽；
去除所述沟槽外的所述第一多晶硅和所述第一氧化层，以及去除所述元胞区的所述沟槽上部的所述第一多晶硅和所述第一氧化层，于所述元胞区的所述第一多晶硅106顶部形成空腔，使所述第一多晶硅106延所述沟槽方向整体呈U形；
在所述元胞区的所述沟槽的所述第一多晶硅上形成第二氧化层；
在所述外延及所述元胞区的所述第一多晶硅的所述空腔侧壁形成第三氧化层；
在位于元胞区的所述第一多晶硅的所述空腔填充第二多晶硅；
去除位于元胞区的所述第一多晶硅的所述空腔外第二多晶硅；
在位于终端区的两个所述沟槽之间的所述外延表面形成重掺杂第一导电类型的第一掺杂区；
在所述外延表面形成具有第二导电类型的基区；
在所述第一掺杂区的侧方形成第二导电类型的第二掺杂区，所述第一掺杂区与所述第二掺杂区呈横向排列；
在位于元胞区的两个所述沟槽之间形成重掺杂第一导电类型的源区和重掺杂第二导电类型的体区，所述源区与所述体区沿所述沟槽方向相间排列；
形成第四氧化层，覆盖所述单向平面二极管的TVS器件的表面。
进一步的，所述在位于元胞区的两个所述沟槽之间形成重掺杂第一导电类型的源区和重掺杂第二导电类型的体区包括以下步骤：
在所述元胞区的两个所述沟槽之间的所述基区上延所述沟槽方向间隔形成多个所述源区；
在所述源区之间的所述基区上形成所述体区。
进一步的，还包括以下步骤：
分别在位于元胞区内的所述源区、位于元胞区内的所述体区、位于过渡区的所述第一多晶硅、位于元胞区的所述第一多晶硅、位于元胞区的所述第二多晶硅、位于终端区内的所述第二掺杂区、位于终端区边缘的所述第一多晶硅暴露接触孔；
在所述第四氧化层顶面形成正面导电层，并填充所述接触孔；所述源区与所述体区通过所述正面导电层相连通形成源极；所述第二掺杂区与位于元胞区的所述第二多晶硅通过所述正面导电层相连通形成栅极；
形成背面导电层于所述衬底底部。
进一步的，还包括以下步骤：
位于过渡区的所述第一多晶硅两端通过所述正面导电层分别与所述源极和所述栅极相连接。
通过在终端区横向形成PN结，降低了调整触发电压的工艺难度，同时，使整个TVS器件与传统的TVS器件相比在相同单位面积内具有更小的动态电阻，极大地降低了器件的箝位系数，提高了器件的静电防护、电流泄放能力及单位面积利用率；栅极、源极的接触面转移到表面，不需要再外延内蚀刻接触孔，降低了工艺复杂度；同时，本发明可以使用现有设备完成量产，工艺与现有工艺兼容，节省了生产成本和难度。
附图说明
此处所说明的附图用来提供对本发明的进一步理解，构成本申请的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
图1A为元胞区中源区的剖面结构示意图。
图1B为元胞区中体区的剖面结构示意图。
图2为沿元胞区沟槽方向的剖面结构示意图。
图3为终端区的剖面结构示意图。
图4为过渡区的剖面结构示意图。
图5为基板的结构示意图。
图6为生成硬掩膜效果图。
图7为蚀刻效果图。
图8为生成第一氧化层效果图。
图9为生成第一多晶硅效果图。
图10A为位于元胞区的沟槽去除第一多晶硅及第一氧化层效果图。
图10B为位于终端区、过渡区的沟槽去除第一多晶硅及第一氧化层效果图。
图11A为位于元胞区生成第二氧化层效果图。
图11B为位于终端区、过渡区生成第二氧化层效果图。
图12A为位于元胞区去除第二氧化层及硬掩膜效果图。
图12B为位于终端区、过渡区去除第二氧化层及硬掩膜效果图。
图13A为位于元胞区的沟槽生成第三氧化层和第二多晶硅效果图。
图13B为位于终端区的沟槽生成第三氧化层效果图。
图14为终端区的剖面结构示意图。
图15A为元胞区中源区的剖面结构示意图。
图15B为元胞区中体区的剖面结构示意图。
图16为沿元图4为过渡区的剖面结构示意图。
图17为过渡区的剖面结构示意图。
元件标号说明
101 衬底
102 外延
103 沟槽
104 背面导电层
105 第一氧化层
106 第一多晶硅
107 第二氧化层
108 第三氧化层
109 第二多晶硅
110 第四氧化层
111 基区
112 源区
113 体区
114 接触孔
115 正面导电层
116 第一掺杂区
117 第二掺杂区
118 硬掩膜
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
作为优选的实施方式，下述第一导电类型为N型，下述第二导电类型为P型。
实施例一
本实施例提供一种单向平面二极管的TVS器件，包括基板，所述基板被划分为元胞区和终端区，所述元胞区和所述终端区之间设有过渡区。
参照图1A与图1B，所述基板自下而上包括重掺杂第一导电类型的衬底101、轻掺杂第一导电类型的外延102。所述外延102上设置开口向上的沟槽103，所述衬底101下形成有背面导电层104。
位于所述元胞区中，所述沟槽103的底部和下端内侧面设置有第一氧化层105，在所述第一氧化层105内填充有第一多晶硅106，所述第一多晶硅106的上表面与所述第一氧化层105的上表面平齐；在所述第一多晶硅106上方设置有第二氧化层107，所述第二氧化层107的底部与所述第一多晶硅106上表面以及所述第一氧化层105的上表面相连，所述第二氧化层107的侧面与所述沟槽103的侧面相连；所述外延102上表面设置有第三氧化层108，所述第三氧化层108沿所述沟槽103的上端内侧与所述第二氧化层107相接触，覆盖所述沟槽103的上端内侧，所述第三氧化层108内填充有第二多晶硅109，所述第二多晶硅109的上表面与所述第三氧化层108的上表面平齐；所述第三氧化层108上表面以及所述第二多晶硅109上表面覆盖有第四氧化层110；在所述外延102上部形成第二导电类型的基区111，在所述基区111上部，沿所述沟槽103方向分别形成重掺杂的第一导电类型的源区112和重掺杂的第二导电类型的体区113，所述源区112和所述体区113沿所述沟槽103方向相间排列；所述源区112的上端、所述体区113的上端、所述第一多晶硅106的上端、所述第二多晶硅109的上端分别开设有接触孔114，所述接触孔114穿透所述第四氧化层110、所述第二氧化层107、所述第三氧化层108至所述源区112、所述体区113、所述第一多晶硅106及所述第二多晶硅109；所述接触孔114填充有正面导电层115，所述正面导电层115向外延102伸至所述第四氧化层110；
参照图2，作为优选的实施方式，在所述元胞区中，沿所述沟槽103纵深方向，所述第一多晶硅106于所述第二多晶硅109两侧向上延伸至所述沟槽103顶面，整体呈U形，所述第一多晶硅106顶面、内侧及底部覆盖有所述第二氧化层107，阻隔所述第一多晶硅106与所述第二多晶硅109以及所述第四氧化层110接触；所述第一多晶硅106两侧顶面、所述第二多晶硅109两侧顶面分别开设有接触孔114，所述接触孔114穿透所述第四氧化层110、所述第二氧化层107至所述第一多晶硅106、所述第二多晶硅109外；所述接触孔114填充有正面导电层115，所述正面导电层115向外延102伸至所述第四氧化层110。通过上述结构，第一多晶硅106与第二多晶硅109能更好地分别与不同模块进行连接，能够简便连接方式，同时取消外延102内接触孔114，降低加工难度。
参照图3，位于所述终端区中，所述沟槽103的底部和内侧面设置有第一氧化层105，在所述第一氧化层105内填充有第一多晶硅106，所述第一多晶硅106的上表面与所述第一氧化层105的上表面平齐；在所述第一多晶硅106上方设置有第二氧化层107，所述第二氧化层107的底部与所述第一多晶硅106上表面以及所述第一氧化层105的上表面相连，覆盖所述第一多晶硅106与所述第一氧化层105上表面；所述外延102上表面设置有第三氧化层108，所述第三氧化层108与所述第二氧化层107相连；在所述终端区边缘的所述外延102上部形成第二导电类型的基区111，在两个所述沟槽103之间的所述外延102上部形成重掺杂的第一导电类型的第一掺杂区116和第二导电类型的第二掺杂区117，所述第一掺杂区116与所述第二掺杂区117相邻设置，相互接触形成PN结；所述第三氧化层108上表面以及所述第二氧化层107上表面覆盖有第四氧化层110；所述第二掺杂区117的上端开设有接触孔114，所述接触孔114穿透所述第四氧化层110、所述第三氧化层108至所述第二掺杂区117；所述接触孔114填充有正面导电层115，所述正面导电层115向外延102伸至所述第四氧化层110。
参照图4，作为优选地实施方式，位于所述终端区的外边缘及所述过渡区中，开设有沟槽103，所述沟槽103底部及内侧面覆盖有第一氧化层105，所述第一氧化层105内填充有第一多晶硅106；作为优选的实施方式，所述第一多晶硅106的上表面与所述第一氧化层105的上表面平齐；所述第一多晶硅106上表面设置有第二氧化层107，所述第二氧化层107底部与所述第一多晶硅106上表面以及所述第一氧化层105上表面相连，所述外延102上表面设置有第三氧化层108，所述第三氧化层108与所述第二氧化层107相连；所述第三氧化层108上表面以及所述第二氧化层107上表面覆盖有第四氧化层110；所述第一多晶硅106的上端开设有接触孔114，所述接触孔114穿透所述第四氧化层110、所述第三氧化层108至所述第一多晶硅106；所述接触孔114填充有正面导电层115，所述正面导电层115向外延102伸至所述第四氧化层110。
所述源区112的上端的所述正面导电层115和所述体区113的上端的所述正面导电层115相互连接形成源极，作为优选地实施方式，所述源极通过所述正面导电层115连接位于过渡区的所述第一多晶硅106、位于所述元胞区的所述沟槽103内的所述第一多晶硅106。
所述第二掺杂区117的上端的所述正面导电层115和位于元胞区的所述沟槽103内的所述第二多晶硅109的上端的所述正面导电层115相互连接形成栅极，作为优选地实施方式，所述栅极通过所述正面导电层115连接位于过渡区的所述第一多晶硅106。
在本实施例中，源极、栅极的接触面转移到表面，不需要再外延内蚀刻接触孔，在同样实现体区连接源极达到同电位的目的下，降低器件的导通电阻，进一步降低箝位系数；同时终端区中设置横向布置的第一掺杂区与第二掺杂区，使整个TVS器件具有更高的箝位系数。
实施例二
本实施例提供一种单向平面二极管的TVS器件的制造方法，作为优选的实施方式，下述第一导电类型为N型，下述第二导电类型为P型。包括以下步骤：
参照图5，提供一个基板，基板划分元胞区及终端区，所述元胞区和所述终端区之间设有过渡区，所述基板自下而上依次包括重掺杂第一导电类型的衬底101及轻掺杂第一导电类型的外延102。在本实施例中，所述衬底101以N型重掺杂硅为例，所述衬底101的掺杂浓度高于所述外延102的掺杂浓度。
参照图6，在所述外延102上形成硬掩膜118。具体的，利用热氧化工艺、薄膜沉积工艺或其他方法，在所述外延102上形成硬掩膜118，所述硬掩膜118的材质包括但不限于二氧化硅。
参照图7，利用蚀刻工艺或其他方法，蚀刻所述硬掩膜118及所述外延102，在所述基板的元胞区、终端区及过渡区分别形成沟槽103。具体的，基于第一光刻版图图形化所述硬掩膜118以定位所述沟槽103所在位置，并经由图形化的所述硬掩膜118蚀刻所述外延102，得到所述沟槽103。在本实施方式中，经由图形化的所述硬掩膜118干法蚀刻所述外延102。
作为优选的实施方式，在所述外延102形成沟槽103后，还包括以下步骤：
在所述外延102上形成牺牲层，以修复所述外延102表面的损伤。在本实施例中，所述牺牲层采用热氧化工艺形成的二氧化硅层。
去除所述牺牲层。
通过上述步骤，能够修复蚀刻沟槽时候对外延102的表面的损伤。
参照图8，利用热氧化工艺、薄膜沉积工艺或其他方法，在所述外延102上形成第一氧化层105。
参照图9，利用薄膜沉积工艺或其他方法，在所述第一氧化层105上形成第一多晶硅106，并使所述第一多晶硅106填充所述沟槽103。
参照图10A和图10B，利用蚀刻工艺、平坦化工艺或其他方法，去除所述沟槽103外的所述第一多晶硅106和所述第一氧化层105，以及去除所述元胞区的所述沟槽103上部的所述第一多晶硅106和所述第一氧化层105，于所述元胞区的所述第一多晶硅106顶部形成空腔，使所述第一多晶硅106延所述沟槽103方向整体呈U形。具体的，利用平坦化工艺，去除所述沟槽103外的所述第一多晶硅106，通过第二光刻版图图形化所述元胞区的所述沟槽103中延所述沟槽103方向的中部区域，利用蚀刻工艺或其他方法，蚀刻所述元胞区的所述沟槽103上部的部分所述第一多晶硅106和部分所述第一氧化层105，于所述元胞区的所述第一多晶硅106顶部向内凹陷形成空腔，使所述第一多晶硅106延所述沟槽方向整体呈U形。
作为优选地实施方式，位于元胞区的所述第一多晶硅105的U形底部高度低于位于终端区的所述第一多晶硅105高度，高度差最高为
作为优选地实施方式，位于元胞区的所述第一多晶硅105的U形底部高度低于位于终端区的所述第一多晶硅105高度
作为优选的实施方式，利用蚀刻工艺、平坦化工艺或其他方法，去除所述沟槽103外以及所述沟槽103上部的所述第一多晶硅106和所述第一氧化层105后，还包括以下步骤：
在所述第一多晶硅106顶面及所述沟槽103侧壁形成牺牲层，以修复所述第一多晶硅106顶面及所述沟槽103侧壁的损伤。在本实施例中，所述牺牲层采用热氧化工艺形成的二氧化硅层。
去除所述牺牲层。
通过上述步骤，能够修复蚀刻时对所述第一多晶硅106顶面及所述沟槽103侧壁的损伤。
利用薄膜沉积工艺或其他方法，在所述第一多晶硅106上形成第二氧化层107。具体的，包括以下步骤：
参照图11A和图11B，利用薄膜沉积工艺或其他方法，在所述硬掩膜118上形成第二氧化层107，并使所述第二氧化层107填充所述沟槽103，与所述第一氧化层105包裹所述第一多晶硅106，覆盖所述第一多晶硅106顶面及侧壁。
参照图12A和图12B，利用平坦化工艺、蚀刻工艺或其他方法，去除所述沟槽103外所述第二氧化层107及所述硬掩膜118。
利用光刻工艺、蚀刻工艺或其他方法，去除位于元胞区所述第一多晶硅106顶部的部分所述第二氧化层107。
作为优选的实施方式，在所述元胞区的所述沟槽103的所述第一多晶硅106上形成第二氧化层107。
作为优选的实施方式，去除所述沟槽103外所述第二氧化层107及所述硬掩膜118时，保留部分所述硬掩膜118，去除所述多晶硅106顶部的所述第二氧化层107后，利用平坦化工艺或其他方法，去除剩余所述硬掩膜118。通过上述实施方式，能够防止去除第二氧化层的时候对所述外延102造成磨损以及离子扰乱。
参照图13A和图13B，利用薄膜沉积工艺、热氧化工艺或其他方法，在所述外延102及所述元胞区的所述第一多晶硅106的所述空腔侧壁形成第三氧化层108。
利用薄膜沉积工艺或其他方法，在位于元胞区的所述第一多晶硅106的所述空腔填充第二多晶硅109。
利用平坦化工艺、蚀刻工艺或其他方法，去除位于元胞区的所述第一多晶硅106的所述空腔外第二多晶硅109。
参照图14，利用离子注入工艺，在位于终端区的两个所述沟槽103之间的所述外延102表面形成重掺杂第一导电类型的第一掺杂区116。
作为一种优选实施方式，利用离子注入工艺，在位于终端区的两个所述沟槽103之间的所述外延102表面形成重掺杂第一导电类型的第一掺杂区116，利用扩散工艺，对所述第一掺杂区116进行扩散工艺。
利用离子注入工艺在所述外延102表面形成具有第二导电类型的基区111。具体的，利用离子注入工艺及扩散工艺，在所述外延102表面形成基区111。
作为优选的实施方式，所述基区111的深度小于所述第二多晶硅109的深度。
在所述第一掺杂区116的侧方形成第二导电类型的第二掺杂区117，所述第一掺杂区与所述第二掺杂区呈横向排列。具体的，通过第三光刻版图确定第一掺杂区116侧方位置，利用离子注入工艺及扩散工艺，在所述第一掺杂区116侧方形成第二导电类型的第二掺杂区117，所述第一掺杂区116与所述第二掺杂区117相接触形成PN结，所述PN结与器件的栅极耐压水平和ESD能力要求相关，可以根据需要进行调整，此处不应过分限制本发明的保护范围。
作为优选地实施方式，利用一次扩散工艺，同时形成所述基区111、所述第二掺杂区117。
作为另一种优选的实施方式，所述第一掺杂区116的深度和第二掺杂区117的深度小于所述沟槽103的深度。
参照图15A和图15B，利用离子注入工艺，在位于元胞区的两个所述沟槽103之间形成重掺杂第一导电类型的源区112和重掺杂第二导电类型的体区113，所述源区112与所述体区113沿所述沟槽103方向相间排列。具体的，利用第四光刻版图确定源区112位置，利用离子注入工艺，于所述基区111表面重掺杂第一导电类型，利用退火工艺，恢复晶体结构并激活杂质；利用第五光刻版图确定体区113位置，利用离子注入工艺，于所述基区111表面重掺杂第二导电类型，利用退火工艺，恢复晶体结构并激活杂质。
作为优选的实施方式，所述在位于元胞区的两个所述沟槽103之间形成重掺杂第一导电类型的源区112和重掺杂第二导电类型的体区113包括以下步骤：
在所述元胞区的两个所述沟槽103之间的所述基区111上延所述沟槽103方向间隔形成多个所述源区112；
在所述源区112之间的所述基区111上形成所述体区113。
利用薄膜沉积工艺或其他方法，形成第四氧化层110，覆盖所述单向平面二极管的TVS器件的表面。具体的，通过薄膜沉积工艺或其他方法，在所述单向平面二极管的TVS器件的表面形成第四氧化层110，并覆盖裸露于表面的所述第三氧化层108、所述第二多晶硅109、所述第二氧化层107。
作为优选的实施方式，形成所述第四氧化层110后，利用平坦化工艺、退火工艺及其他方法，处理所述第四氧化层110，提高所述第四氧化层110的表面平整度。
终端区通过所述第一掺杂区116、所述第二掺杂区117形成PN结，通过所述第一多晶硅106与元胞区连接，相对于现有的产品，具有更高的单位面积利用率；所述第一掺杂区116与所述第二掺杂区117横向排列，减少工艺纵深程度，降低调整触发电压的工艺复杂度；所述体区113与所述源区112的接触转移至外延表面，相对于现有技术，具有降低了器件的导通电阻，同时减少工艺复杂度。
参照图14至图17，利用光刻工艺、蚀刻工艺或其他方法，分别在位于元胞区内的所述源区112、位于元胞区内的所述体区113、位于过渡区的所述第一多晶硅106、位于元胞区的所述第一多晶硅106、位于元胞区的所述第二多晶硅109、位于终端区内的所述第二掺杂区117、位于终端区边缘的所述第一多晶硅106暴露接触孔114。具体的，应用第六光刻版定义接触孔位置，利用蚀刻工艺，分别在位于元胞区内的所述源区112、位于元胞区内的所述体区113、位于过渡区的所述第一多晶硅106、位于元胞区的所述第一多晶硅106、位于元胞区的所述第二多晶硅109、位于终端区内的所述第二掺杂区117、位于终端区边缘的所述第一多晶硅106暴露接触孔114。
利用薄膜沉积工艺或其他方法，在所述第四氧化层110顶面形成正面导电层115，并填充所述接触孔114；所述源区112与所述体区113通过所述正面导电层115相连通形成源极，并通过所述正面导电层115连接位于过渡区的所述第一多晶硅106、位于元胞区的所述第一多晶硅106；所述第二掺杂区117与位于元胞区的所述第二多晶硅109通过所述正面导电层115相连通形成栅极，并通过所述正面导电层115连接位于过渡区的所述第一多晶硅106；位于过渡区的所述第一多晶硅106两端通过所述正面导电层115分别与所述源极和所述栅极相连接。
利用薄膜沉积工艺或其他方法，形成背面导电层104于所述衬底101底部。
作为优选地实施方式，在形成背面导电层119于所述衬底101底部前，利用减薄工艺，对所述衬底101底部进行减薄，进一步降低动态电阻。
至此，制作得到基于单向平面二极管的TVS器件，通过本实施例的制造方法，在终端区横向形成PN结，降低了调整触发电压的工艺难度，同时，使整个TVS器件与传统的TVS器件相比在相同单位面积内具有更小的动态电阻，极大地降低了器件的箝位系数，提高了器件的静电防护、电流泄放能力及单位面积利用率；栅极、源极的接触面转移到表面，不需要再外延内蚀刻接触孔，降低了工艺复杂度；同时，本发明可以使用现有设备完成量产，工艺与现有工艺兼容，节省了生产成本和难度。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (10)

1.一种单向平面二极管的TVS器件，包括基板，所述基板被划分为元胞区和终端区，所述元胞区和所述终端区之间设有过渡区，所述基板自下而上包括重掺杂第一导电类型的衬底、轻掺杂第一导电类型的外延，所述外延上设置开口向上的沟槽，所述衬底下形成有背面导电层，其特征在于，位于所述元胞区中，所述沟槽的底部和下端内侧面设置有第一氧化层，在所述第一氧化层内填充有第一多晶硅，在所述第一多晶硅上方设置有第二氧化层，所述外延上表面设置有第三氧化层，所述第三氧化层覆盖所述沟槽的上端内侧，所述第三氧化层内填充有第二多晶硅，所述第三氧化层上表面以及所述第二多晶硅上表面覆盖有第四氧化层，在所述外延上部形成第二导电类型的基区，在所述基区上部，沿所述沟槽方向分别形成重掺杂的第一导电类型的源区和重掺杂的第二导电类型的体区；位于所述终端区中，所述沟槽的底部和内侧面设置有第一氧化层，在所述第一氧化层内填充有第一多晶硅，在所述第一多晶硅上方设置有第二氧化层，所述外延上表面设置有第三氧化层，在所述终端区边缘的所述外延上部形成第二导电类型的基区，在两个所述沟槽之间的所述外延上部形成重掺杂的第一导电类型的第一掺杂区和第二导电类型的第二掺杂区，所述第一掺杂区与所述第二掺杂区相邻设置，相互接触形成PN结；所述第三氧化层上表面以及所述第二氧化层上表面覆盖有第四氧化层。
2.根据权利要求1所述的单向平面二极管的TVS器件，其特征在于，在所述元胞区中，沿所述沟槽纵深方向，所述第一多晶硅于所述第二多晶硅两侧向上延伸至所述沟槽顶面，整体呈U形，所述第一多晶硅顶面、内侧及底部覆盖有所述第二氧化层，阻隔所述第一多晶硅与所述第二多晶硅以及所述第四氧化层接触。
3.根据权利要求1所述的单向平面二极管的TVS器件，其特征在于，位于所述元胞区中，所述源区的上端、所述体区的上端、所述第一多晶硅的上端、所述第二多晶硅的上端分别开设有接触孔；位于所述终端区中，所述第二掺杂区的上端开设有接触孔；所述接触孔填充有正面导电层。
4.根据权利要求3所述的单向平面二极管的TVS器件，其特征在于，所述源区的上端的所述正面导电层和所述体区的上端的所述正面导电层相互连接形成源极。
5.根据权利要求3所述的单向平面二极管的TVS器件，其特征在于，所述第二掺杂区的上端的所述正面导电层和位于所述元胞区的所述沟槽内的所述第二多晶硅的上端的所述正面导电层相互连接形成栅极。
6.根据权利要求1所述的单向平面二极管的TVS器件，其特征在于，位于所述终端区的外边缘及所述过渡区中，开设有沟槽，所述沟槽底部及内侧面覆盖有第一氧化层，所述第一氧化层内填充有第一多晶硅，所述第一多晶硅上表面设置有第二氧化层，所述外延上表面设置有第三氧化层，所述第三氧化层上表面以及所述第二氧化层上表面覆盖有第四氧化层。
7.一种单向平面二极管的TVS器件的制造方法，其特征在于，包括以下步骤：
提供一个基板，基板划分元胞区及终端区，所述元胞区和所述终端区之间设有过渡区，所述基板自下而上依次包括重掺杂第一导电类型的衬底及轻掺杂第一导电类型的外延；
在所述外延上形成硬掩膜；
蚀刻所述硬掩膜及所述外延，在所述基板的元胞区、终端区及过渡区分别形成沟槽；
在所述外延上形成第一氧化层；
在所述第一氧化层上形成第一多晶硅，并使所述第一多晶硅填充所述沟槽；
去除所述沟槽外的所述第一多晶硅和所述第一氧化层，以及去除所述元胞区的所述沟槽上部的所述第一多晶硅和所述第一氧化层，于所述元胞区的所述第一多晶硅106顶部形成空腔，使所述第一多晶硅延所述沟槽方向整体呈U形；
在所述元胞区的所述沟槽的所述第一多晶硅上形成第二氧化层；
在所述外延及所述元胞区的所述第一多晶硅的所述空腔侧壁形成第三氧化层；
在位于元胞区的所述第一多晶硅的所述空腔填充第二多晶硅；
去除位于元胞区的所述第一多晶硅的所述空腔外第二多晶硅；
在位于终端区的两个所述沟槽之间的所述外延表面形成重掺杂第一导电类型的第一掺杂区；
在所述外延表面形成具有第二导电类型的基区；
在所述第一掺杂区的侧方形成第二导电类型的第二掺杂区，所述第一掺杂区与所述第二掺杂区呈横向排列；
在位于元胞区的两个所述沟槽之间形成重掺杂第一导电类型的源区和重掺杂第二导电类型的体区，所述源区与所述体区沿所述沟槽方向相间排列；
形成第四氧化层，覆盖所述单向平面二极管的TVS器件的表面。
8.如权利要求7所述的单向平面二极管的TVS器件的制造方法，其特征在于，所述在位于元胞区的两个所述沟槽之间形成重掺杂第一导电类型的源区和重掺杂第二导电类型的体区包括以下步骤：
在所述元胞区的两个所述沟槽之间的所述基区上延所述沟槽方向间隔形成多个所述源区；
在所述源区之间的所述基区上形成所述体区。
9.如权利要求7所述的单向平面二极管的TVS器件的制造方法，其特征在于，还包括以下步骤：
分别在位于元胞区内的所述源区、位于元胞区内的所述体区、位于过渡区的所述第一多晶硅、位于元胞区的所述第一多晶硅、位于元胞区的所述第二多晶硅、位于终端区内的所述第二掺杂区、位于终端区边缘的所述第一多晶硅暴露接触孔；
在所述第四氧化层顶面形成正面导电层，并填充所述接触孔；所述源区与所述体区通过所述正面导电层相连通形成源极；所述第二掺杂区与位于元胞区的所述第二多晶硅通过所述正面导电层相连通形成栅极；
形成背面导电层于所述衬底底部。
10.如权利要求9所述的单向平面二极管的TVS器件的制造方法，其特征在于，还包括以下步骤：
位于过渡区的所述第一多晶硅两端通过所述正面导电层分别与所述源极和所述栅极相连接。
CN202310512771.8A 2023-05-08 2023-05-08 一种单向平面二极管的tvs器件及其制造方法 Pending CN116632071A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310512771.8A CN116632071A (zh) 2023-05-08 2023-05-08 一种单向平面二极管的tvs器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310512771.8A CN116632071A (zh) 2023-05-08 2023-05-08 一种单向平面二极管的tvs器件及其制造方法

Publications (1)

Publication Number Publication Date
CN116632071A true CN116632071A (zh) 2023-08-22

Family

ID=87640907

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310512771.8A Pending CN116632071A (zh) 2023-05-08 2023-05-08 一种单向平面二极管的tvs器件及其制造方法

Country Status (1)

Country Link
CN (1) CN116632071A (zh)

Similar Documents

Publication Publication Date Title
CN116387311B (zh) 一种tvs器件及制造方法
CN111403292B (zh) 自对准接触孔屏蔽栅功率mosfet器件的制造方法及形成的器件
US8980714B2 (en) Semiconductor device with buried gate electrode structures
CN104103519A (zh) 半导体功率器件的制作方法
KR20140043019A (ko) Ｍｏｓ 트랜지스터 및 그 형성 방법
US20110079844A1 (en) Trench mosfet with high cell density
CN105513971A (zh) 具有屏蔽栅的沟槽栅功率器件的制造方法
US20230020711A1 (en) Semiconductor structure and method for manufacturing same
CN116598358A (zh) 一种沟槽型功率mosfet器件及工艺流程
US20110068389A1 (en) Trench MOSFET with high cell density
CN108091683B (zh) 半导体功率器件的超结结构及其制作方法
CN219419037U (zh) 一种沟槽型碳化硅mosfet器件
CN104900718A (zh) 一种肖特基二极管及其制造方法
CN116314302A (zh) 一种沟槽型碳化硅mosfet器件的制造方法
CN104103518A (zh) 半导体功率器件的制作方法
CN116632071A (zh) 一种单向平面二极管的tvs器件及其制造方法
CN211017082U (zh) 一种超结型mosfet器件
CN113764525A (zh) 一种mosfet器件及制备方法
TWI514578B (zh) 雙溝渠式整流器及其製造方法
CN102779850B (zh) 沟渠式金属氧化物半导体结构及其形成方法
CN108110041B (zh) 半导体功率器件及其制作方法
CN111799332A (zh) 一种沟槽mosfet器件及制备方法
CN116469886A (zh) 一种sgt工艺的tvs器件及其制造方法
CN213601874U (zh) 一种mosfet器件
CN210403735U (zh) 功率器件和电子设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination