CN115295546A - 一种tvs器件及制造方法 - Google Patents
一种tvs器件及制造方法 Download PDFInfo
- Publication number
- CN115295546A CN115295546A CN202211004912.7A CN202211004912A CN115295546A CN 115295546 A CN115295546 A CN 115295546A CN 202211004912 A CN202211004912 A CN 202211004912A CN 115295546 A CN115295546 A CN 115295546A
- Authority
- CN
- China
- Prior art keywords
- region
- contact hole
- groove
- trench
- resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 238000000034 method Methods 0.000 claims abstract description 78
- 238000000407 epitaxy Methods 0.000 claims abstract description 42
- 239000000758 substrate Substances 0.000 claims abstract description 30
- 230000008569 process Effects 0.000 claims description 57
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 30
- 238000005468 ion implantation Methods 0.000 claims description 16
- 238000005530 etching Methods 0.000 claims description 15
- 229920005591 polysilicon Polymers 0.000 claims description 13
- 238000000427 thin-film deposition Methods 0.000 claims description 13
- 210000000746 body region Anatomy 0.000 claims description 11
- 230000003647 oxidation Effects 0.000 claims description 9
- 238000007254 oxidation reaction Methods 0.000 claims description 9
- 238000009792 diffusion process Methods 0.000 claims description 7
- 230000001413 cellular effect Effects 0.000 claims description 4
- 230000008439 repair process Effects 0.000 claims description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0292—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using a specific configuration of the conducting means connecting the protective devices, e.g. ESD buses
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明提供一种TVS器件及制造方法，该方法包括以下步骤：提供一个自下而上依次包括重掺杂第一导电类型的衬底及轻掺杂第一导电类型的外延的基板；在所述外延形成元胞区沟槽及终端区沟槽；在两个所述终端区沟槽之间的所述外延表面形成重掺杂第一导电类型的第一掺杂区；在所述外延表面形成具有第二导电类型的基区；在所述第一掺杂区的上方形成第二导电类型的第二掺杂区；在所述元胞区沟槽两侧形成重掺杂第一导电类型的源区。本发明基于Trench NMOS工艺改进制作TVS器件，降低了器件的箝位系数，提高静电防护能力。
Description
技术领域
涉及半导体技术领域，具体涉及一种TVS器件及制造方法。
背景技术
瞬态电压抑制器(TVS)被广泛应用于ESD保护领域，传统的TVS器件普遍采用二极管结构，存在箝位电压高，箝位系数大的缺点，难以有效保护电路。
现有技术中，提供一种SCR结构的TVS器件，能够有效地降低箝位系数，但是使用该结构的TVS器件存在触发电压高、易触发闩锁效应、ESD窗口难以优化等问题。因此，在不影响器件其他性能的情况下降低箝位系数，成为了现有技术中需要解决的问题。
发明内容
基于上述现有技术的缺点，本发明提供一种TVS器件及制造方法，通过NMOS工艺结构，能够在不影响器件其他性能的情况下降低箝位系数。
为实现上述目的，本发明提供一种TVS器件的制造方法，包括以下步骤：
提供一个基板，所述基板自下而上依次包括重掺杂第一导电类型的衬底及轻掺杂第一导电类型的外延；
在所述外延形成元胞区沟槽、终端区沟槽、栅极沟槽及电阻沟槽；
在所述外延上形成第一氧化层；
在所述元胞区沟槽、所述终端区沟槽、所述栅极沟槽及所述电阻沟槽内填充多晶硅；
利用离子注入工艺，在两个所述终端区沟槽之间的所述外延表面形成重掺杂第一导电类型的第一掺杂区；
利用离子注入工艺在所述外延表面形成具有第二导电类型的基区；
在所述第一掺杂区的上方形成第二导电类型的第二掺杂区；
利用离子注入工艺,在所述元胞区沟槽103两侧形成重掺杂第一导电类型的源区。
可选地，在所述外延形成元胞区沟槽、终端区沟槽、栅极沟槽及电阻沟槽包括以下步骤：
在所述外延上形成硬掩膜；
利用蚀刻工艺，蚀刻所述硬掩膜及所述外延，形成元胞区沟槽、终端区沟槽、栅极沟槽及电阻沟槽；
利用蚀刻工艺去除所述硬掩膜。
可选地，在所述外延形成元胞区沟槽、终端区沟槽、栅极沟槽及电阻沟槽后，还包括以下步骤：
在所述外延上形成牺牲层，以修复所述外延表面的损伤；
去除所述牺牲层。
利用薄膜沉积工艺形成第二氧化层，覆盖所述第一氧化层、所述多晶硅；
进一步地，在所述元胞区沟槽、所述终端区沟槽、所述栅极沟槽及所述电阻沟槽内填充多晶硅包括以下步骤：
利用薄膜沉积工艺，在所述第一氧化层上形成多晶硅，并使所述多晶硅填充所述元胞区沟槽、所述终端区沟槽、所述栅极沟槽及所述电阻沟槽；
利用蚀刻工艺、平坦化工艺，去除所述元胞区沟槽、所述终端区沟槽、所述栅极沟槽及所述电阻沟槽外的多晶硅。
进一步地，利用一次扩散工艺，同时形成所述基区、所述第二掺杂区。
可选地，所述TVS器件的制造方法还包括以下步骤：
利用蚀刻工艺，暴露所述源区的源区接触孔、所述第二掺杂区的掺杂区接触孔、所述栅极沟槽的栅极接触孔、所述基区的基区接触孔、所述电阻沟槽的第一电阻接触孔、所述电阻沟槽的第二电阻接触孔；
利用离子注入工艺，在所述源区接触孔、所述掺杂区接触孔、所述栅极接触孔、所述基区接触孔、所述第一电阻接触孔、所述第二电阻接触孔底部重掺杂第二导电类型形成体区；
利用薄膜沉积工艺或其他方法，在所述第二氧化层顶面形成源区导电层和终端区导电层，所述源区导电层填充所述源区接触孔、所述基区接触孔、所述第一电阻接触孔并形成互联，所述终端区导电层填充所述掺杂区接触孔、所述栅极接触孔、所述第二电阻接触孔并形成互联。
进一步的，所述源区接触孔深度低于所述基区深度，并高于所述源区深度；所述掺杂区接触孔深度低于第二掺杂区深度；所述栅极接触孔深度低于所述栅极沟槽深度；所述基区接触孔深度低于所述基区深度；所述第一电阻接触孔及所述第二电阻接触孔的深度低于所述电阻沟槽深度。
本发明还提供一种TVS器件，包括：基板、元胞区沟槽、终端区沟槽、栅极沟槽、电阻沟槽、第一氧化层、第二氧化层；所述基板自下而上包括重掺杂第一导电类型衬底、轻掺杂第一导电类型的外延；所述元胞区沟槽、所述终端区沟槽、所述栅极沟槽、所述电阻沟槽位于所述外延中；所述第一氧化层位于所述元胞区沟槽、所述终端区沟槽、所述栅极沟槽、所述电阻沟槽的侧壁及底面，以及所述外延的顶面；两个所述终端区沟槽之间的外延表面自下而上包括第一导电类型的第一掺杂区、第二导电类型的第二掺杂区，所述第一掺杂区与所述第二掺杂区共同形成PN结；所述元胞区沟槽两侧自下而上包括第二导电类型的基区、重掺杂第一导电类型的源区。
进一步地，所述TVS器件还包括源区接触孔、掺杂区接触孔、栅极接触孔、基区接触孔、第一电阻接触孔、第二电阻接触孔、源区导电层、终端区导电层；所述源区接触孔暴露所述源区及所述源区下的所述基区；所述掺杂区接触孔暴露所述第二掺杂区；所述栅极接触孔暴露所述栅极沟槽、所述基区接触孔暴露元胞区边缘的所述基区；所述第一电阻接触孔、所述第二电阻接触孔位于所述电阻沟槽两端，暴露电阻沟槽内填充的多晶硅；所述源区导电层通过所述源区接触孔与所述源区下基区相接触，通过所述基区接触孔与所述基区相接触，通过所述第一电阻接触孔与所述电阻沟槽内填充的多晶硅相接触；所述终端区导电层通过掺杂区接触孔与第二掺杂区相接触，通过所述第二电阻接触孔与所述电阻沟槽内填充的多晶硅相接触，通过栅极接触孔与所述栅极沟槽内填充的多晶硅相接触。
本发明的TVS器件，其有益效果是：通过在终端区设置第一掺杂区与第二掺杂区，形成一个或多个PN结，使器件整体具有更小的单位面积动态电阻，能够有效地降低箝位系数，提高器件的防护能力及电流泄放能力。
附图说明
此处所说明的附图用来提供对本发明的进一步理解，构成本申请的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
图1为本发明的TVS器件的制造方法的工艺流程图。
图2为本发明的TVS器件的生成源区导电层和终端导电层的工艺流程图。
图3为本发明的TVS器件的栅极结构剖面示意图。
图4为本发明的TVS器件的电阻结构剖面示意图。
元件标号说明
101 衬底
102 外延
103 元胞区沟槽
104 终端区沟槽
105 栅极沟槽
106 电阻沟槽
107 第一氧化层
108 多晶硅
109 第一掺杂区
110 基区
111 第二掺杂区
112 源区
113 第二氧化层
114 源区接触孔
115 掺杂区接触孔
116 栅极接触孔
117 基区接触孔
118 第一电阻接触孔
119 第二电阻接触孔
120 体区
121 源区导电层
122 终端区导电层
123 背面导电层
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图3至图4。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
实施例一
本实施例提供一种TVS器件的制造方法，作为优选的实施方式，下述第一导电类型为N型，下述第二导电类型为P型。参照图1，包括以下步骤：
提供一个基板，所述基板自下而上依次包括重掺杂第一导电类型的衬底101及轻掺杂第一导电类型的外延102。在本实施例中，所述衬底101以N型重掺杂硅为例，所述外延102以N型轻掺杂硅为例。所述衬底101的掺杂浓度高于所述外延102的掺杂浓度。
在所述外延102形成元胞区沟槽103、终端区沟槽104、栅极沟槽105及电阻沟槽106。
本实施方式中，在所述外延102形成元胞区沟槽103、终端区沟槽104、栅极沟槽105及电阻沟槽106包括以下步骤：
在所述外延102上形成硬掩膜。具体的，利用热氧化工艺、薄膜沉积工艺或其他方法，在外延102上形成硬掩膜，所述硬掩膜的材质包括但不限于二氧化硅。
利用蚀刻工艺，蚀刻所述硬掩膜及所述外延102，形成元胞区沟槽103、终端区沟槽104、栅极沟槽105及电阻沟槽106。具体的，基于第一光刻版图图形化所述硬掩膜以定位沟槽所在位置，并经由图形化的所述硬掩膜蚀刻所述外延102，得到所述元胞区沟槽103、所述终端区沟槽104、所述栅极沟槽105及所述电阻沟槽106，所述栅极沟槽105。在本实施方式中，经由图形化的所述硬掩膜干法蚀刻所述外延102。
利用蚀刻工艺去除所述硬掩膜。在本实施方式中，采用湿法蚀刻去除所述硬掩膜。
作为优选的实施方式，在所述外延102在所述外延102形成元胞区沟槽103、终端区沟槽104、栅极沟槽105及电阻沟槽106后，还包括以下步骤：
在所述外延102上形成牺牲层，以修复所述外延102表面的损伤。在本实施例中，所述牺牲层采用热氧化工艺形成的二氧化硅层。
去除所述牺牲层。
通过上述步骤，能够修复蚀刻沟槽时候对外延102的表面的损伤。
利用热氧化工艺、薄膜沉积工艺或其他方法，在所述外延102上形成第一氧化层107。
在所述元胞区沟槽103、所述终端区沟槽104、所述栅极沟槽105及所述电阻沟槽106内填充多晶硅108。具体的，包括以下步骤：
利用薄膜沉积工艺或其他方法，在所述第一氧化层107上形成多晶硅108，并使所述多晶硅108填充所述元胞区沟槽103、所述终端区沟槽104、所述栅极沟槽105及所述电阻沟槽106。
利用蚀刻工艺、平坦化工艺或其他方法，去除所述元胞区沟槽103、所述终端区沟槽104、所述栅极沟槽105及所述电阻沟槽106外的多晶硅108。
利用离子注入工艺，在两个所述终端区沟槽104之间的所述外延102表面形成重掺杂第一导电类型的第一掺杂区109。
作为一种优选实施方式，利用离子注入工艺，在两个所述终端区沟槽104之间的所述外延102表面形成重掺杂第一导电类型的第一掺杂区109，利用扩散工艺，对所述第一掺杂区109进行扩散工艺。
利用离子注入工艺在所述外延102表面形成具有第二导电类型的基区110。具体的，利用离子注入工艺及扩散工艺，在所述外延102表面形成基区110。
在所述第一掺杂区109的上方形成第二导电类型的第二掺杂区111。具体的，通过第二光刻版图确定第一掺杂区109表面位置，利用离子注入工艺及扩散工艺，在所述第一掺杂区109表面形成第二导电类型的第二掺杂区111，所述第一掺杂区与第二掺杂区相接触形成PN结，所述PN结与器件的栅极耐压水平和ESD能力要求相关，可以根据需要进行调整，此处不应过分限制本发明的保护范围。
作为优选地实施方式，利用一次扩散工艺，同时形成所述基区110、所述第二掺杂区111。
作为另一种优选的实施方式，所述第二掺杂区111的深度小于所述终端区沟槽104的深度。
利用离子注入工艺，在所述元胞区沟槽103两侧形成重掺杂第一导电类型的源区112。具体的，利用第三光刻版图确定源区112位置，利用离子注入工艺，于所述基区110表面重掺杂第一导电类型，利用退火工艺，恢复晶体结构并激活杂质。
利用薄膜沉积工艺或其他方法形成第二氧化层113，覆盖所述第一氧化层107、所述多晶硅108。
作为优选的实施方式，形成第二氧化层113后，利用平坦化工艺、退火工艺及其他方法，处理所述第二氧化层113，提高所述第二氧化层113的表面平整度。
参照图2，作为优选地实施方式，所述TVS器件的制造方法还包括以下步骤：
利用蚀刻工艺，暴露所述源区112的源区接触孔114、所述第二掺杂区111的掺杂区接触孔115、所述栅极沟槽105的栅极接触孔116、所述基区110的基区接触孔117、所述电阻沟槽106的第一电阻接触孔118、所述电阻沟槽106的第二电阻接触孔119。具体的，应用光刻版定义接触孔位置，利用蚀刻工艺，暴露出所述源区接触孔114、所述掺杂区接触孔115、所述栅极接触孔116、所述基区接触孔117、所述第一电阻接触孔118、所述第二电阻接触孔119。所述源区接触孔114深度低于所述基区110深度，并高于所述源区112深度；所述掺杂区接触孔115深度低于第二掺杂区111深度；所述栅极接触孔116深度低于所述栅极沟槽105深度；所述基区接触孔117深度低于所述基区深度；所述第一电阻接触孔118及所述第二电阻接触孔119的深度低于所述电阻沟槽106深度。
利用离子注入工艺或其他方法，在所述源区接触孔114、所述掺杂区接触孔115、所述栅极接触孔116、所述基区接触孔117、所述第一电阻接触孔118、所述第二电阻接触孔118底部重掺杂第二导电类型形成体区120。
利用薄膜沉积工艺或其他方法，在所述第二氧化层顶面形成源区导电层121和终端区导电层122。所述源区导电层填充所述源区接触孔114、所述基区接触孔117、所述第一电阻接触孔118并形成互联；所述终端区导电层122填充所述掺杂区接触孔115、所述栅极接触孔116、所述第二电阻接触孔119并形成互联。
作为优选地实施方式，所述源区导电层121分别与所述源区接触孔114底部的体区120、所述基区接触孔117底部的体区120、所述第一电阻接触孔118底部的体区120接触；所述终端区接触孔122分别与所述掺杂区接触孔115底部的体区120、所述栅极接触孔116底部的体区120、所述第二电阻接触孔119底部的体区120接触。
利用薄膜沉积工艺或其他方法，形成背面导电层123于所述衬底101底部。
作为优选地实施方式，在形成背面导电层123于所述衬底101底部前，利用减薄工艺，对所述衬底101底部进行减薄，进一步降低动态电阻。
至此，制作得到基于Trench NMOS工艺的TVS器件，通过本实施例的制造方法，在终端区形成PN结，栅极沟槽充当栅极，电阻沟槽充当电阻，终端区通过终端区导电层分别与栅极沟槽、电阻沟槽相连接，同时元胞区的源区通过与电阻沟槽进行连接，使整个TVS器件与传统的TVS器件相比在相同单位面积内具有更小的动态电阻，极大的降低了器件的箝位系数，提高了器件的静电防护、电流泄放能力及单位面积利用率。
实施例二
本实施例中提供一种TVS器件，参阅图3和图4，包括基板、元胞区沟槽103、终端区沟槽104、栅极沟槽105、电阻沟槽106、第一氧化层107、第二氧化层113。
其中，所述基板自下而上包括重掺杂第一导电类型衬底101、轻掺杂第一导电类型的外延102；所述元胞区沟槽103、所述终端区沟槽104、所述栅极沟槽105、所述电阻沟槽106位于所述外延102中；所述第一氧化层107位于所述元胞区沟槽103、所述终端区沟槽104、所述栅极沟槽105、所述电阻沟槽106的侧壁及底面，以及所述外延102的顶面；两个所述终端区沟槽104之间的外延102表面自下而上包括第一导电类型的第一掺杂区109、第二导电类型的第二掺杂区111，所述第一掺杂区109与所述第二掺杂区111共同形成一个或多个PN结；所述第二氧化层113覆盖所述第一氧化层107、所述元胞区沟槽103、所述终端区沟槽104、所述栅极沟槽105、所述电阻沟槽106。
作为优选的实施方式，所述元胞区沟槽103两侧自下而上包括第二导电类型的基区110、重掺杂第一导电类型的源区112。
作为优选的实施方式，所述TVS器件还包括源区接触孔114、掺杂区接触孔115、栅极接触孔116、基区接触孔117、第一电阻接触孔118、第二电阻接触孔119。所述源区接触孔114暴露所述源区112及所述源区112下的所述基区110；所述掺杂区接触孔115暴露所述第二掺杂区111；所述栅极接触孔116暴露所述栅极沟槽105、所述基区接触孔117暴露元胞区边缘的所述基区110；所述第一电阻接触孔118、所述第二电阻接触孔119位于所述电阻沟槽106两端，暴露电阻沟槽106内填充的多晶硅108。
作为优选地实施方式，所述TVS器件还包括源区导电层121和终端区导电层122。所述源区导电层通过所述源区接触孔114与所述源区下基区110相接触，通过所述基区接触孔114与所述基区110相接触，通过所述第一电阻接触孔118与所述电阻沟槽106内填充的多晶硅108相接触；所述终端区导电层122通过掺杂区接触孔115与第二掺杂区111相接触，通过所述第二电阻接触孔119与所述电阻沟槽106内填充的多晶硅108相接触，通过栅极接触孔116与所述栅极沟槽105内填充的多晶硅108相接触。
作为优选地的实施方式，所述体区120位于所述源区接触孔114、所述掺杂区接触孔115、所述栅极接触孔116、所述基区接触孔117、所述第一电阻接触孔118、第二电阻接触孔119底部，与所述源区导电层121和所述终端区导电层122；
作为优选地实施方式，所述基板底面的衬底101底面还包括背面导电层123，所述背面导电层123覆盖衬底101。
本实施例提供的TVS器件，在终端区形成一个或多个PN结，具有更小的单位面积动态电阻，能够有效的降低器件的箝位系数，提高器件的防护能力及电流泄放能力。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (10)
1.一种TVS器件的制造方法，其特征在于，包括以下步骤：
提供一个基板，所述基板自下而上依次包括重掺杂第一导电类型的衬底及轻掺杂第一导电类型的外延；
在所述外延形成元胞区沟槽、终端区沟槽、栅极沟槽及电阻沟槽；
在所述外延上形成第一氧化层；
在所述元胞区沟槽、所述终端区沟槽、所述栅极沟槽及所述电阻沟槽内填充多晶硅；
利用离子注入工艺，在两个所述终端区沟槽之间的所述外延表面形成重掺杂第一导电类型的第一掺杂区；
利用离子注入工艺在所述外延表面形成具有第二导电类型的基区；
在所述第一掺杂区的上方形成第二导电类型的第二掺杂区；
利用离子注入工艺,在所述元胞区沟槽两侧形成重掺杂第一导电类型的源区；
利用薄膜沉积工艺形成第二氧化层，覆盖所述第一氧化层、所述多晶硅。
2.根据权利要求1所述的TVS器件的制造方法，其特征在于，在所述外延形成元胞区沟槽、终端区沟槽、栅极沟槽及电阻沟槽包括以下步骤：
在所述外延上形成硬掩膜；
利用蚀刻工艺，蚀刻所述硬掩膜及所述外延，形成元胞区沟槽、终端区沟槽、栅极沟槽及电阻沟槽；
利用蚀刻工艺去除所述硬掩膜。
3.根据权利要求1所述的TVS器件的制造方法，其特征在于，在所述外延形成元胞区沟槽、终端区沟槽、栅极沟槽及电阻沟槽后，还包括以下步骤：
在所述外延上形成牺牲层，以修复所述外延表面的损伤；
去除所述牺牲层。
4.根据权利要求1所述的TVS器件的制造方法，其特征在于，在所述元胞区沟槽、所述终端区沟槽、所述栅极沟槽及所述电阻沟槽内填充多晶硅包括以下步骤：
利用薄膜沉积工艺，在所述第一氧化层上形成多晶硅，并使所述多晶硅填充所述元胞区沟槽、所述终端区沟槽、所述栅极沟槽及所述电阻沟槽；
利用蚀刻工艺、平坦化工艺，去除所述元胞区沟槽、所述终端区沟槽、所述栅极沟槽及所述电阻沟槽外的多晶硅。
5.根据权利要求1所述的TVS器件的制造方法，其特征在于，利用一次扩散工艺，同时形成所述基区、所述第二掺杂区。
6.根据权利要求1所述的TVS器件的制造方法，其特征在于，还包括以下步骤：
利用蚀刻工艺，暴露所述源区的源区接触孔、所述第二掺杂区的掺杂区接触孔、所述栅极沟槽的栅极接触孔、所述基区的基区接触孔、所述电阻沟槽的第一电阻接触孔、所述电阻沟槽的第二电阻接触孔；
利用离子注入工艺，在所述源区接触孔、所述掺杂区接触孔、所述栅极接触孔、所述基区接触孔、所述第一电阻接触孔、所述第二电阻接触孔底部重掺杂第二导电类型形成体区；
利用薄膜沉积工艺，在所述第二氧化层顶面形成源区导电层和终端区导电层，所述源区导电层填充所述源区接触孔、所述基区接触孔、所述第一电阻接触孔并形成互联，所述终端区导电层填充所述掺杂区接触孔、所述栅极接触孔、所述第二电阻接触孔并形成互联。
7.根据权利要求6所述的TVS器件的制造方法，其特征在于：所述源区接触孔深度低于所述基区深度，并高于所述源区深度；所述掺杂区接触孔深度低于第二掺杂区深度；所述栅极接触孔深度低于所述栅极沟槽深度；所述基区接触孔深度低于所述基区深度；所述第一电阻接触孔及所述第二电阻接触孔的深度低于所述电阻沟槽深度。
8.根据权利要求1所述的TVS器件的制造方法，其特征在于，还包括以下步骤：
利用减薄工艺，对所述衬底底部进行减薄；
利用薄膜沉积工艺，形成背面导电层于所述衬底底部。
9.一种TVS器件，其特征在于，包括：基板、元胞区沟槽、终端区沟槽、栅极沟槽、电阻沟槽、第一氧化层、第二氧化层；所述基板自下而上包括重掺杂第一导电类型衬底、轻掺杂第一导电类型的外延；所述元胞区沟槽、所述终端区沟槽、所述栅极沟槽、所述电阻沟槽位于所述外延中；所述第一氧化层位于所述元胞区沟槽、所述终端区沟槽、所述栅极沟槽、所述电阻沟槽的侧壁及底面，以及所述外延的顶面；两个所述终端区沟槽之间的外延表面自下而上包括第一导电类型的第一掺杂区、第二导电类型的第二掺杂区，所述第一掺杂区与所述第二掺杂区共同形成PN结；所述元胞区沟槽两侧自下而上包括第二导电类型的基区、重掺杂第一导电类型的源区。
10.根据权利要求9所述的TVS器件，其特征在于：所述TVS器件还包括源区接触孔、掺杂区接触孔、栅极接触孔、基区接触孔、第一电阻接触孔、第二电阻接触孔、源区导电层、终端区导电层；所述源区接触孔暴露所述源区及所述源区下的所述基区；所述掺杂区接触孔暴露所述第二掺杂区；所述栅极接触孔暴露所述栅极沟槽、所述基区接触孔暴露元胞区边缘的所述基区；所述第一电阻接触孔、所述第二电阻接触孔位于所述电阻沟槽两端，暴露电阻沟槽内填充的多晶硅；所述源区导电层通过所述源区接触孔与所述源区下基区相接触，通过所述基区接触孔与所述基区相接触，通过所述第一电阻接触孔与所述电阻沟槽内填充的多晶硅相接触；所述终端区导电层通过掺杂区接触孔与第二掺杂区相接触，通过所述第二电阻接触孔与所述电阻沟槽内填充的多晶硅相接触，通过栅极接触孔与所述栅极沟槽内填充的多晶硅相接触。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211004912.7A CN115295546A (zh) | 2022-08-22 | 2022-08-22 | 一种tvs器件及制造方法 |
| CN202310473774.5A CN116884969B (zh) | 2022-08-22 | 2023-04-27 | 一种半导体器件及其制造方法 |
| CN202310473763.7A CN116387311B (zh) | 2022-08-22 | 2023-04-27 | 一种tvs器件及制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211004912.7A CN115295546A (zh) | 2022-08-22 | 2022-08-22 | 一种tvs器件及制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115295546A true CN115295546A (zh) | 2022-11-04 |
Family
ID=83829876
Family Applications (3)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211004912.7A Withdrawn CN115295546A (zh) | 2022-08-22 | 2022-08-22 | 一种tvs器件及制造方法 |
| CN202310473774.5A Active CN116884969B (zh) | 2022-08-22 | 2023-04-27 | 一种半导体器件及其制造方法 |
| CN202310473763.7A Active CN116387311B (zh) | 2022-08-22 | 2023-04-27 | 一种tvs器件及制造方法 |
Family Applications After (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310473774.5A Active CN116884969B (zh) | 2022-08-22 | 2023-04-27 | 一种半导体器件及其制造方法 |
| CN202310473763.7A Active CN116387311B (zh) | 2022-08-22 | 2023-04-27 | 一种tvs器件及制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (3) | CN115295546A (zh) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116387363A (zh) * | 2023-05-08 | 2023-07-04 | 上海晶岳电子有限公司 | 一种ldmos工艺tvs器件及其制造方法 |
| CN116404004A (zh) * | 2023-05-26 | 2023-07-07 | 上海晶岳电子有限公司 | 一种sgt mos工艺tvs器件及其制造方法 |
| CN116454084A (zh) * | 2023-05-08 | 2023-07-18 | 上海晶岳电子有限公司 | 一种tvs器件及其制造方法 |
| CN116469886A (zh) * | 2023-06-07 | 2023-07-21 | 上海晶岳电子有限公司 | 一种sgt工艺的tvs器件及其制造方法 |
| CN116564959A (zh) * | 2023-05-30 | 2023-08-08 | 上海晶岳电子有限公司 | 一种sgt mos工艺tvs器件及其制造方法 |
| CN116598306A (zh) * | 2023-05-30 | 2023-08-15 | 上海晶岳电子有限公司 | 一种tvs器件及其制造方法 |
| CN116825778A (zh) * | 2023-05-22 | 2023-09-29 | 上海晶岳电子有限公司 | 一种sgt mos工艺tvs器件及其制造方法 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9748346B2 (en) * | 2014-11-25 | 2017-08-29 | Alpha And Omega Semiconductor Incorporated | Circuit configuration and manufacturing processes for vertical transient voltage suppressor (TVS) and EMI filter |
| US8896093B2 (en) * | 2012-12-19 | 2014-11-25 | Alpha And Omega Semiconductor Incorporated | Circuit configuration and manufacturing processes for vertical transient voltage suppressor (TVS) and EMI filter |
| US8969950B2 (en) * | 2008-12-23 | 2015-03-03 | Alpha & Omega Semiconductor, Inc. | Integrated MOSFET-Schottky diode device with reduced source and body Kelvin contact impedance and breakdown voltage |
| US8558276B2 (en) * | 2009-06-17 | 2013-10-15 | Alpha And Omega Semiconductor, Inc. | Bottom source NMOS triggered zener clamp for configuring an ultra-low voltage transient voltage suppressor (TVS) |
| US20120175700A1 (en) * | 2011-01-06 | 2012-07-12 | Force Mos Technology Co., Ltd. | Trench mos rectifier |
| CN106449634B (zh) * | 2016-09-23 | 2019-06-14 | 矽力杰半导体技术(杭州)有限公司 | 瞬态电压抑制器及其制造方法 |
| CN109037204B (zh) * | 2018-07-17 | 2021-02-26 | 自贡国晶科技有限公司 | 一种功率器件及其制作方法 |
| CN112234056B (zh) * | 2020-09-03 | 2024-04-09 | 深圳市汇德科技有限公司 | 一种半导体器件 |
| CN212571005U (zh) * | 2020-09-16 | 2021-02-19 | 上海维安半导体有限公司 | 一种tvs器件 |
| CN112820776A (zh) * | 2021-02-04 | 2021-05-18 | 捷捷微电(无锡)科技有限公司 | 一种提高防静电能力的mosfet器件及制造方法 |
| CN215183982U (zh) * | 2021-04-19 | 2021-12-14 | 深圳基本半导体有限公司 | 用于反激式变换器的功率集成二极管芯片结构 |
-
2022
- 2022-08-22 CN CN202211004912.7A patent/CN115295546A/zh not_active Withdrawn
-
2023
- 2023-04-27 CN CN202310473774.5A patent/CN116884969B/zh active Active
- 2023-04-27 CN CN202310473763.7A patent/CN116387311B/zh active Active
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116387363A (zh) * | 2023-05-08 | 2023-07-04 | 上海晶岳电子有限公司 | 一种ldmos工艺tvs器件及其制造方法 |
| CN116454084B (zh) * | 2023-05-08 | 2024-05-14 | 上海晶岳电子有限公司 | 一种tvs器件及其制造方法 |
| CN116454084A (zh) * | 2023-05-08 | 2023-07-18 | 上海晶岳电子有限公司 | 一种tvs器件及其制造方法 |
| CN116387363B (zh) * | 2023-05-08 | 2024-01-09 | 上海晶岳电子有限公司 | 一种ldmos工艺tvs器件及其制造方法 |
| CN116825778A (zh) * | 2023-05-22 | 2023-09-29 | 上海晶岳电子有限公司 | 一种sgt mos工艺tvs器件及其制造方法 |
| CN116825778B (zh) * | 2023-05-22 | 2024-05-14 | 上海晶岳电子有限公司 | 一种sgt mos工艺tvs器件及其制造方法 |
| CN116404004B (zh) * | 2023-05-26 | 2024-03-19 | 上海晶岳电子有限公司 | 一种sgt mos工艺tvs器件及其制造方法 |
| CN116404004A (zh) * | 2023-05-26 | 2023-07-07 | 上海晶岳电子有限公司 | 一种sgt mos工艺tvs器件及其制造方法 |
| CN116598306A (zh) * | 2023-05-30 | 2023-08-15 | 上海晶岳电子有限公司 | 一种tvs器件及其制造方法 |
| CN116564959A (zh) * | 2023-05-30 | 2023-08-08 | 上海晶岳电子有限公司 | 一种sgt mos工艺tvs器件及其制造方法 |
| CN116598306B (zh) * | 2023-05-30 | 2024-05-17 | 上海晶岳电子有限公司 | 一种tvs器件及其制造方法 |
| CN116564959B (zh) * | 2023-05-30 | 2024-05-17 | 上海晶岳电子有限公司 | 一种sgt mos工艺tvs器件及其制造方法 |
| CN116469886A (zh) * | 2023-06-07 | 2023-07-21 | 上海晶岳电子有限公司 | 一种sgt工艺的tvs器件及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116884969B (zh) | 2024-03-26 |
| CN116387311A (zh) | 2023-07-04 |
| CN116884969A (zh) | 2023-10-13 |
| CN116387311B (zh) | 2023-12-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN116387311B (zh) | 一种tvs器件及制造方法 | |
| WO2014177045A1 (zh) | 一种半浮栅器件及其制造方法 | |
| KR101955055B1 (ko) | 전력용 반도체 소자 및 그 소자의 제조 방법 | |
| US10804260B2 (en) | Semiconductor structure with doped layers on fins and fabrication method thereof | |
| CN103715133B (zh) | Mos晶体管及其形成方法 | |
| TW201440118A (zh) | 半導體功率元件的製作方法 | |
| CN113035714A (zh) | 一种沟槽型功率器件及其制作方法 | |
| CN110797412A (zh) | Sgt mosfet结构及其工艺制造方法 | |
| US20230020711A1 (en) | Semiconductor structure and method for manufacturing same | |
| CN115985773A (zh) | 一种自对准沟槽栅与源区接触igbt的制造方法 | |
| US6649482B1 (en) | Bipolar transistor with a silicon germanium base and an ultra small self-aligned polysilicon emitter and method of forming the transistor | |
| CN219419037U (zh) | 一种沟槽型碳化硅mosfet器件 | |
| CN101901751B (zh) | 半导体元件及其制造方法 | |
| US6586298B1 (en) | Method of forming high performance bipolar transistor | |
| CN113903810A (zh) | 半导体结构及其形成方法 | |
| CN110729190B (zh) | 一种半导体器件及其制作方法、电子装置 | |
| CN104617140A (zh) | 凹入式沟道存取晶体管器件及其制作方法 | |
| CN116469886A (zh) | 一种sgt工艺的tvs器件及其制造方法 | |
| CN116632071A (zh) | 一种单向平面二极管的tvs器件及其制造方法 | |
| CN117438318B (zh) | 一种半导体器件及其制备方法 | |
| CN116525448A (zh) | 一种可调电压的半导体器件及其制造方法 | |
| CN213601874U (zh) | 一种mosfet器件 | |
| CN214152912U (zh) | 一种半导体功率器件结构 | |
| CN108922925B (zh) | 一种功率器件保护芯片及其制作方法 | |
| US6784065B1 (en) | Bipolar transistor with ultra small self-aligned polysilicon emitter and method of forming the transistor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| WW01 | Invention patent application withdrawn after publication | ||
| WW01 | Invention patent application withdrawn after publication |
Application publication date: 20221104 |