CN116404004B - 一种sgt mos工艺tvs器件及其制造方法 - Google Patents
一种sgt mos工艺tvs器件及其制造方法 Download PDFInfo
- Publication number
- CN116404004B CN116404004B CN202310603649.1A CN202310603649A CN116404004B CN 116404004 B CN116404004 B CN 116404004B CN 202310603649 A CN202310603649 A CN 202310603649A CN 116404004 B CN116404004 B CN 116404004B
- Authority
- CN
- China
- Prior art keywords
- region
- polysilicon
- mos
- conductivity type
- tube
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 61
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 86
- 229920005591 polysilicon Polymers 0.000 claims abstract description 84
- 239000000758 substrate Substances 0.000 claims abstract description 43
- 239000002184 metal Substances 0.000 claims description 28
- 210000000746 body region Anatomy 0.000 claims description 19
- 230000001413 cellular effect Effects 0.000 claims description 11
- 238000005530 etching Methods 0.000 claims description 11
- 238000001259 photo etching Methods 0.000 claims description 8
- 238000009792 diffusion process Methods 0.000 claims description 6
- 238000002347 injection Methods 0.000 claims description 5
- 239000007924 injection Substances 0.000 claims description 5
- 239000010409 thin film Substances 0.000 description 9
- 238000002513 implantation Methods 0.000 description 6
- 238000000206 photolithography Methods 0.000 description 6
- 238000000137 annealing Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- 230000003321 amplification Effects 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
- H01L27/0262—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements including a PNP transistor and a NPN transistor, wherein each of said transistors has its base coupled to the collector of the other transistor, e.g. silicon controlled rectifier [SCR] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0296—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices involving a specific disposition of the protective devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提供了一种SGT MOS工艺TVS器件及其制造方法，包括：基板主体，基板主体包括元胞区、触发区和终端区；元胞区中形成有MOS管，触发区中形成有TVS管，TVS管为NPN结构或PNP结构；元胞区及元胞区至触发区包括：形成在外延层中的第二导电类型的基区，形成在基区的第一导电类型的源区，形成在外延层中的相互隔离的第一多晶硅和第二多晶硅；其中第二多晶硅位于第一多晶硅的上方；源区构成MOS管的源极，衬底作为MOS管的漏极，第二多晶硅构成MOS管的栅极和栅极结构，栅极结构与MOS管的栅极相连接；元胞区外的第一多晶硅构成栅极电阻，或者栅极电阻由基区构成。
Description
技术领域
本发明涉及半导体技术领域，尤其涉及一种SGT MOS工艺TVS器件及其制造方法。
背景技术
瞬态电压抑制器(TVS)被广泛应用于ESD保护领域，传统的TVS器件普遍采用二极管结构，存在箝位电压高，箝位系数大的缺点，难以有效保护电路。
现有技术中，提供一种SCR结构的TVS器件，能够有效地降低箝位系数，但是使用该结构的TVS器件存在触发电压高、易触发闩锁效应、ESD窗口难以优化等问题。
因此，如何在不影响器件其他性能的情况下降低箝位系数，是目前需要解决的问题。
发明内容
本发明的目的是提出一种SGT MOS工艺TVS器件及其制造方法，能够降低器件箝位系数，提高器件的静电防护及电流泄放能力。
为了实现上述目的，本发明提供了一种SGT MOS工艺TVS器件，包括：
基板主体，所述基板主体包括第一导电类型的衬底和形成在所述衬底上的同质外延层；
所述基板主体包括元胞区、触发区和终端区；所述元胞区中形成有MOS管，所述触发区中形成有TVS管，所述TVS管为NPN结构或PNP结构；
所述元胞区及所述元胞区至所述触发区包括：形成在所述外延层中的第二导电类型的基区，形成在所述基区的第一导电类型的源区，形成在所述外延层中的相互隔离的第一多晶硅和第二多晶硅；其中所述第二多晶硅位于所述第一多晶硅的上方；形成在所述第一多晶硅、第二多晶硅、所述基区中的与所述互联金属相接的第二导电类型的体区；
所述源区构成所述MOS管的源极，所述衬底作为MOS管的漏极，所述第二多晶硅构成所述MOS管的栅极和所述栅极结构，所述栅极结构与所述MOS管的栅极相连接；所述元胞区外的所述第一多晶硅构成所述栅极电阻，或者所述栅极电阻由所述基区构成；
互连金属，使所述TVS管的阳极通过所述栅极结构与所述MOS管的栅极相连接；使所述栅极电阻并联于所述TVS管的阳极与所述MOS管的源极之间；使所述MOS的漏极与所述TVS管的阴极相连；使所述元胞区的所述第一多晶硅与所述MOS管的源极相连。
可选方案中，所述终端区环绕于所述元胞区的外周；
所述终端区包括分压内环和分压外环，所述分压内环和所述分压外环之间为所述触发区。
可选方案中，所述元胞区位于所述基板主体的中央，所述触发区位于所述元胞区的一侧边缘，所述终端区为环形，将所述元胞区和所述触发区包围在内。
可选方案中，所述触发区包括：形成在所述外延层中的第二导电类型的基区，形成在所述基区中的第一导电类型的源区，形成在所述基区与所述互联金属相接的重掺杂第二导电类型的体区；其中所述衬底、所述基区、所述源区构成NPN或PNP结构的所述TVS管。
可选方案中，所述触发区还包括：形成在所述外延层中第一导电类型的第一掺杂区或第二导电类型的第二掺杂区。
可选方案中，所述触发区还包括：形成在所述外延层中第一导电类型的第一掺杂区和第二导电类型的第二掺杂区，其中所述第二掺杂区的结深深于所述第一掺杂区的结深。
可选方案中，所述元胞区中的所述第一多晶硅与所述源极的互连金属相连接。
本发明还提供了一种SGT MOS工艺TVS器件的制造方法，包括：
提供基板主体，所述基板主体包括第一导电类型的衬底和形成在所述衬底上的同质外延层；
规划出元胞区、触发区和终端区，并在所述外延层中形成若干沟槽；
形成第一氧化层，覆盖所述沟槽的内壁，并在所述沟槽中形成第一多晶硅；
去除所述元胞区中所述沟槽上部分的所述第一多晶硅；
形成第二氧化层，覆盖所述第一多晶硅；
在所述元胞区的所述沟槽中的所述第一多晶硅上形成第二多晶硅；
利用注入及扩散工艺，在所述外延层的表面形成第二导电类型的基区；
利用光刻、注入工艺，在所述元胞区和所述触发区形成重掺杂第一导电类型的源区；
利用光刻及刻蚀工艺，于所述外延层、所述第一多晶硅、所述第二多晶硅内形成接触孔；
在所述接触孔的底部形成重掺杂第二导电类型的体区；
在所述接触孔中及所述基板主体的上、下表面形成互连金属；
所述源区构成MOS管的源极，所述衬底构成MOS管的漏极，所述第二多晶硅构成所述MOS管的栅极和栅极结构，且所述栅极结构与所述MOS管的栅极相连接；所述元胞区外的所述第一多晶硅构成栅极电阻，或者所述栅极电阻由所述基区构成；
所述互连金属使所述TVS管的阳极通过所述栅极结构与所述MOS管的栅极相连接；使所述栅极电阻并联于所述TVS管的阳极与所述MOS管的源极之间；使所述MOS的漏极与所述TVS管的阴极相连；使所述元胞区的所述第一多晶硅与所述MOS管的源极相连。
可选方案中，所述基区的底面位于所述第二多晶硅的底面下方。
可选方案中，在形成所述第一氧化层前，在预形成第一氧化层的位置形成第一牺牲氧化层，再去除所述第一牺牲氧化层，之后再形成所述第一氧化层；和/或，
在形成所述第二氧化层前，在预形成第二氧化层的位置形成第二牺牲氧化层，再去除所述第二牺牲氧化层，之后再形成所述第二氧化层。
可选方案中，所述终端区中所述第一多晶硅的上表面低于所述外延层上表面0-1000埃。
可选方案中，所述方法还包括：在所述触发区中的所述外延层中形成第二导电类型的第二掺杂区；所述第二掺杂区的深度浅于所述触发区中沟槽的深度并深于所述体区的深度。
可选方案中，所述方法还包括：在所述触发区中的所述外延层中形成第一导电类型的第一掺杂区，所述第一掺杂区的深度深于所述源区浅于所述基区和所述体区的深度。
本发明的有益效果在于：
本发明将TVS管的动态电阻转换为MOS管的跨导，MOS管具有负的温度系数，这两点使本发明与传统TVS器件相比具有更小的单位面积动态电阻，降低了器件箝位系数，提高了器件的静电防护及电流泄放能力。
附图说明
通过结合附图对本发明示例性实施例进行更详细的描述，本发明的上述以及其它目的、特征和优势将变得更加明显，在本发明示例性实施例中，相同的参考标号通常代表相同部件。
图1示出了根据本发明一实施例的SGT MOS工艺TVS器件各区分布图。
图2示出了根据本发明另一实施例的SGT MOS工艺TVS器件各区分布图。
图3至图9示出了根据本发明一实施例的SGT MOS工艺TVS器件制造方法中不同步骤不同剖面对应的结构示意图。
图10示出了根据本发明一实施例的TVS器件电路图。
附图标记说明：
100-衬底；110-外延层；200-元胞区；201-终端区；210-触发区；202-栅极电阻；203-栅极结构；30-表面氧化层；61-第一多晶硅；62-第二多晶硅；111-基区；112-体区；113-源区；120-第一掺杂区；121-第二掺杂区；90-接触孔金属；91-正面金属；92-背面金属；20-第一氧化层；22-第二氧化层；23-第三氧化层。
具体实施方式
以下结合附图和具体实施例对本发明作进一步详细说明。根据下面的说明和附图，本发明的优点和特征将更清楚，然而，需说明的是，本发明技术方案的构思可按照多种不同的形式实施，并不局限于在此阐述的特定实施例。附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
实施例1
参照图1、图2，图5至图9，本实施例提供了一种SGT MOS工艺TVS器件，包括：
基板主体，所述基板主体包括第一导电类型的衬底100和形成在所述衬底100上的同质外延层110；
所述基板主体包括元胞区200、触发区210和终端区201；所述元胞区200中形成有MOS管，所述触发区210中形成有TVS管，所述TVS管为NPN结构或PNP结构；
所述元胞区200及所述元胞区200至所述触发区210包括：形成在所述外延层100中的第二导电类型的基区111，形成在所述基区111的第一导电类型的源区113，形成在所述外延层110中的相互隔离的第一多晶硅61和第二多晶硅62；其中所述第二多晶硅62位于所述第一多晶硅61的上方；形成在所述第一多晶硅61、第二多晶硅62、所述基区111中的与所述互联金属相接的第二导电类型的体区112；
所述源区113构成所述MOS管的源极，所述衬底110作为MOS管的漏极，所述第二多晶硅62构成所述MOS管的栅极和所述栅极结构203，所述栅极结构203与所述MOS管的栅极相连接；所述元胞区外的所述第一多晶硅61构成所述栅极电阻202，或者所述栅极电阻202由所述基区111构成；
互连金属(包括接触孔金属90、正面金属91、背面金属92)使所述TVS管的阳极通过所述栅极结构203与所述MOS管的栅极相连接；使所述栅极电阻202并联于所述TVS管的阳极与所述MOS管的源极之间；使所述MOS的漏极与所述TVS管的阴极相连；使所述元胞区的所述第一多晶硅与所述MOS管的源极相连。所述元胞区中的第一多晶硅构成分离栅，分离栅由互连金属与源极互联，可改善元胞区电场分布，提高元胞区耐压。
参照图1，本实施例中所述终端区201环绕于所述元胞区200的外周；所述终端区201包括分压内环和分压外环，所述分压内环和所述分压外环之间为所述触发区210。所述分压内环和所述分压外环均为环绕所述元胞区的环形多晶硅柱以及所述环形多晶硅柱外周的第一氧化层。
参照图2，在另一个实施例中，所述元胞区位于所述基板主体的中央，所述触发区位于所述元胞区的一侧边缘，所述终端区为环形，将所述元胞区和所述触发区包围在内。
参照图5至图8，所述触发区包括：形成在所述外延层110中的第二导电类型的基区111，形成在所述基区111中的第一导电类型的源区113，形成在所述基区111与所述互联金属相接的重掺杂第二导电类型的体区112；其中所述衬底100、所述基区111、所述源区113构成NPN结构的所述TVS管。需要说明的是，本申请所说的第一导电类型和第二导电类型其中一个为N型，另一个为P型，本实施例以第一导电类型为N型，第二导电类型为P型进行举例说明。
参照图9，本实施例中，所述触发区还包括：形成在所述外延层110中第一导电类型的第一掺杂区120和/或第二导电类型的第二掺杂区121，第一掺杂区120结深深于源区113浅于基区111及体区112，若有第二掺杂区121，第二掺杂区121的结深则深于第一掺杂区121及体区112。增加第二掺杂区121可以调高NPN的耐压，以便调高触发电压。增加第一掺杂区120，可以降低触发电压，提高NPN结构放大系数，增强负阻效应。
实施例2
本实施例提供了一种SGT MOS工艺TVS器件的制造方法，能够制造实施例1的TVS器件，参照图1至图10，其中图3为元胞区、图4为触发区制造过程中的剖视图，所述制造方法包括：
提供基板主体，所述基板主体包括第一导电类型的衬底100和形成在所述衬底100上的同质外延层110；
规划出元胞区、触发区和终端区，并在所述外延层中形成若干沟槽；
形成第一氧化层20，覆盖所述沟槽的内壁，并在所述沟槽中形成第一多晶硅61；
去除所述元胞区中所述沟槽上部分的所述第一多晶硅；
形成第二氧化层22，覆盖所述第一多晶硅61；
在所述元胞区的所述沟槽中的所述第一多晶硅上形成第二多晶硅62；
利用注入及扩散工艺，在所述外延层110的表面形成第二导电类型的基区111；
利用光刻、注入工艺，在所述元胞区和所述触发区形成重掺杂第一导电类型的源区113；
利用光刻及刻蚀工艺，于所述外延层110、所述第一多晶硅61、所述第二多晶硅62内形成接触孔；
在所述接触孔的底部形成重掺杂第二导电类型的体区112；
在所述接触孔中及所述基板主体的上、下表面形成互连金属；
所述源区113构成MOS管的源极，所述衬底100构成MOS管的漏极，所述第二多晶硅62构成所述MOS管的栅极和栅极结构203，且所述栅极结构203与所述MOS管的栅极相连接；所述元胞区外的所述第一多晶硅61构成栅极电阻202，或者所述栅极电阻202由所述基区111构成；
所述互连金属使所述TVS管的阳极通过所述栅极结构203与所述MOS管的栅极相连接；使所述栅极电阻202并联于所述TVS管的阳极与所述MOS管的源极之间；使所述MOS的漏极与所述TVS管的阴极相连；使所述元胞区的所述第一多晶硅与所述MOS管的源极相连。
下面以一个具体的实例描述该制造方法：
步骤S1，在重掺杂第一导电类型的半导体基板硅衬底100上生长第一导电类型的外延层110；
步骤S2，利用热氧或薄膜工艺，在外延层110上形成硬掩模；
步骤S3，利用光刻+刻蚀工艺，刻蚀硬掩模及外延层110，形成若干沟槽；并同步形成元胞区、触发区及终端区；
步骤S4，利用热氧或薄膜工艺，形成第一氧化层20；
优选地，根据工艺需要可在形成第一氧化层前形成第一牺牲氧化层(与第一氧化层位置相同)，再去除第一牺牲氧化层，之后再形成第一氧化层20；
步骤S5，利用薄膜工艺，在沟槽中形成第一多晶硅61；
步骤S6，利用平坦化、光刻及刻蚀工艺，去除终端区沟槽外第一多晶硅和元胞区沟槽外及沟槽中上部分第一多晶硅；
优选地，终端区第一多晶硅61上表面低于外延上表面0-1000埃；
步骤S7，利用薄膜工艺，形成第二氧化层22；
优选地，根据工艺需要，可在淀积第二氧化层之前，于第一多晶硅61上表面及沟槽表面形成第二牺牲氧化层，再去除第二牺牲氧化层，之后再形成第二氧化层22；
步骤S8，利用平坦化或刻蚀工艺，去除外延层上的第二氧化层及硬掩膜；
优选地，保留外延层110上0-3000埃第二氧化层22或硬掩膜；
步骤S9，利用光刻+刻蚀工艺，保留终端区剩余第二氧化层及硬掩膜，去除元胞区第一多晶硅61顶部外第二氧化层及硬掩膜；
步骤S10，利用薄膜或热氧工艺形成第三氧化层23；
步骤S11，利用薄膜工艺在元胞区的沟槽中的所述第一多晶硅上形成第二多晶硅62；
步骤S12，利用利用平坦化或刻蚀工艺，去除沟槽外第二多晶硅；
步骤S13，利用注入及扩散工艺，于整个外延层表面形成第二导电类型的基区111；
优选地，基区111深度低于第二多晶硅62底面深度；
优选的，利用光刻、注入及扩散工艺，于触发区的基区111形成第二导电类型第二掺杂区121；
优选地，第二掺杂区121深度应小于等于触发区沟槽深度大于体区112深度；增加这一层可以调高NPN/PNP的耐压，以便调高触发电压；
优选地，上述形成基区111及第二掺杂区121的扩散工艺可以合并；
优选地，第二掺杂区121深度应小于等于触发区沟槽深度；
步骤S14，利用光刻、注入及退火工艺，于元胞区/触发区形成重掺杂的第一导电类型的源区113；
优选地，利用光刻及注入工艺，于触发区形成第一导电类型的第一掺杂区120，可以降低触发电压；提高NPN/PNP结构放大系数，增强负阻效应；
优选地，第一掺杂区120可以与源区113一起退火；
优选地，第一掺杂区120结深高于源区113低于基区111及体区112，若有第二掺杂区121，则低于第二掺杂区121及体区112；
步骤S15，利用薄膜工艺，形成表面氧化层30；
优选地，可以增加退火或平坦化工艺，提高表面平整度；
步骤S16，利用光刻及刻蚀工艺，于外延层、第一多晶硅、第二多晶硅内形成接触孔；
优选地，调整触发区接触孔间距可以调整触发电压——间距越大触发电压越小，间距越小触发电压越大，且不高于MOS耐压；
优选地，根据实际电压需求触发区接触孔间距大于等于2um；
优选地，根据实际应用电路的电流需求，防止闩锁效应，接触孔间距不宜过大(小于20um)；
步骤S17，利用注入工艺，通过上述接触孔窗口于接触孔底部形成重掺杂的第二导电类型的体区112；
步骤S18，利用薄膜工艺，形成表面氧化层30；
优选地，可以增加退火或平坦化工艺，提高表面平整度；
步骤S19，利用光刻及刻蚀工艺，于表面氧化层30及接触孔金属90上形成正面金属91；
优选地，利用接触孔及正面金属互联使设定位置的第二多晶硅62构成所述MOS管的栅极和所述栅极结构，终端区的第一多晶硅61构成所述栅极电阻，所述元胞区中的第一多晶硅61构成分离栅；
步骤S20，利用减薄及薄膜工艺，减薄衬底100并于衬底100背面形成背面金属92。
本实施例具有以下优点：
第一，本实施例利用了SGT MOS工艺，与现有工艺兼容；相较于其它SGT MOS工艺的TVS，可以减少两个层次，降低了工艺复杂性；
第二，相较Trench MOS工艺TVS，本实施例进一步降低箝位系数，进一步提高了器件的静电防护、电流泄放能力及单位面积利用率；
第三，相较于Trench MOS工艺的TVS，SGT MOS工艺的TVS电容更低。
第四，相较于其它SGT MOS工艺的TVS，本实施例使用NPN/PNP结构进行触发，利用NPN/PNP结构的负阻效应，可以将更多电压分压至栅极，进一步提高电流泄放能力。
实施例3
本实施例与以上2个实施例的区别在于，前2个实施例中，栅极电阻都是由第一多晶硅形成，本实施例中，栅极电阻由设定位置处的基区构成。
需要说明的是，本说明书中的前2个实施例可以互相借鉴。实施例3只是描述了与实施例1的区别，其他特征参照实施例1。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。
Claims (13)
1.一种SGT MOS工艺TVS器件，其特征在于，包括：
基板主体，所述基板主体包括第一导电类型的衬底和形成在所述衬底上的同质外延层；
所述基板主体包括元胞区、触发区和终端区；所述元胞区中形成有MOS管，所述触发区中形成有TVS管，所述TVS管为NPN结构或PNP结构；
所述元胞区及所述元胞区至所述触发区包括：形成在所述外延层中的第二导电类型的基区，形成在所述基区的第一导电类型的源区，形成在所述外延层中的相互隔离的第一多晶硅和第二多晶硅；其中所述第二多晶硅位于所述第一多晶硅的上方；形成在所述第一多晶硅、第二多晶硅、所述基区中的与互连金属相接的第二导电类型的体区；
所述源区构成所述MOS管的源极，所述衬底作为MOS管的漏极，所述第二多晶硅构成所述MOS管的栅极和所述栅极结构，所述栅极结构与所述MOS管的栅极相连接；所述元胞区外的所述第一多晶硅构成所述栅极电阻，或者所述栅极电阻由所述基区构成；
所述互连金属使所述TVS管的阳极通过所述栅极结构与所述MOS管的栅极相连接；使所述栅极电阻并联于所述TVS管的阳极与所述MOS管的源极之间；使所述MOS的漏极与所述TVS管的阴极相连；使所述元胞区的所述第一多晶硅与所述MOS管的源极相连。
2.如权利要求1所述的SGT MOS工艺TVS器件，其特征在于，所述终端区环绕于所述元胞区的外周；
所述终端区包括分压内环和分压外环，所述分压内环和所述分压外环之间为所述触发区。
3.如权利要求1所述的SGT MOS工艺TVS器件，其特征在于，所述元胞区位于所述基板主体的中央，所述触发区位于所述元胞区的一侧边缘，所述终端区为环形，将所述元胞区和所述触发区包围在内。
4.如权利要求1所述的SGT MOS工艺TVS器件，其特征在于，所述触发区包括：形成在所述外延层中的第二导电类型的基区，形成在所述基区中的第一导电类型的源区，形成在所述基区与所述互联金属相接的重掺杂第二导电类型的体区；其中所述衬底、所述基区、所述源区构成NPN结构或PNP结构的所述TVS管。
5.如权利要求4所述的SGT MOS工艺TVS器件，其特征在于，所述触发区还包括：形成在所述外延层中第一导电类型的第一掺杂区或第二导电类型的第二掺杂区。
6.如权利要求4所述的SGT MOS工艺TVS器件，其特征在于，所述触发区还包括：形成在所述外延层中第一导电类型的第一掺杂区和第二导电类型的第二掺杂区，其中所述第二掺杂区的结深深于所述第一掺杂区的结深。
7.如权利要求1所述的SGT MOS工艺TVS器件，其特征在于，所述元胞区中的所述第一多晶硅与所述源极的互连金属相连接。
8.一种SGT MOS工艺TVS器件的制造方法，其特征在于，包括：
提供基板主体，所述基板主体包括第一导电类型的衬底和形成在所述衬底上的同质外延层；
规划出元胞区、触发区和终端区，并在所述外延层中形成若干沟槽；
形成第一氧化层，覆盖所述沟槽的内壁，并在所述沟槽中形成第一多晶硅；
去除所述元胞区中所述沟槽上部分的所述第一多晶硅；
形成第二氧化层，覆盖所述第一多晶硅；
在所述元胞区的所述沟槽中的所述第一多晶硅上形成第二多晶硅；
利用注入及扩散工艺，在所述外延层的表面形成第二导电类型的基区；
利用光刻、注入工艺，在所述元胞区和所述触发区形成重掺杂第一导电类型的源区；
利用光刻及刻蚀工艺，于所述外延层、所述第一多晶硅、所述第二多晶硅内形成接触孔；
在所述接触孔的底部形成重掺杂第二导电类型的体区；
在所述接触孔中及所述基板主体的上、下表面形成互连金属；
所述源区构成MOS管的源极，所述衬底构成MOS管的漏极，所述第二多晶硅构成所述MOS管的栅极和栅极结构，且所述栅极结构与所述MOS管的栅极相连接；所述元胞区外的所述第一多晶硅构成栅极电阻，或者所述栅极电阻由所述基区构成；
所述互连金属使所述TVS管的阳极通过所述栅极结构与所述MOS管的栅极相连接；使所述栅极电阻并联于所述TVS管的阳极与所述MOS管的源极之间；使所述MOS的漏极与所述TVS管的阴极相连；使所述元胞区的所述第一多晶硅与所述MOS管的源极相连。
9.如权利要求8所述的SGT MOS工艺TVS器件的制造方法，其特征在于，所述基区的底面位于所述第二多晶硅的底面下方。
10.如权利要求8所述的SGT MOS工艺TVS器件的制造方法，其特征在于，在形成所述第一氧化层前，在预形成第一氧化层的位置形成第一牺牲氧化层，再去除所述第一牺牲氧化层，之后再形成所述第一氧化层；
和/或，
在形成所述第二氧化层前，在预形成第二氧化层的位置形成第二牺牲氧化层，再去除所述第二牺牲氧化层，之后再形成所述第二氧化层。
11.如权利要求8所述的SGT MOS工艺TVS器件的制造方法，其特征在于，所述终端区中所述第一多晶硅的上表面低于所述外延层上表面0-1000埃。
12.如权利要求8所述的SGT MOS工艺TVS器件的制造方法，其特征在于，所述方法还包括：在所述触发区中的所述外延层中形成第二导电类型的第二掺杂区；所述第二掺杂区的深度浅于所述触发区中沟槽的深度并深于所述体区的深度。
13.如权利要求8所述的SGT MOS工艺TVS器件的制造方法，其特征在于，所述方法还包括：在所述触发区中的所述外延层中形成第一导电类型的第一掺杂区，所述第一掺杂区的深度深于所述源区浅于所述基区和所述体区的深度。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310603649.1A CN116404004B (zh) | 2023-05-26 | 2023-05-26 | 一种sgt mos工艺tvs器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310603649.1A CN116404004B (zh) | 2023-05-26 | 2023-05-26 | 一种sgt mos工艺tvs器件及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN116404004A CN116404004A (zh) | 2023-07-07 |
| CN116404004B true CN116404004B (zh) | 2024-03-19 |
Family
ID=87012585
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310603649.1A Active CN116404004B (zh) | 2023-05-26 | 2023-05-26 | 一种sgt mos工艺tvs器件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116404004B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109037204A (zh) * | 2018-07-17 | 2018-12-18 | 深圳市诚朗科技有限公司 | 一种功率器件及其制作方法 |
| CN210379056U (zh) * | 2019-11-07 | 2020-04-21 | 苏州凤凰芯电子科技有限公司 | 具有屏蔽栅的sj mos器件终端结构 |
| CN112234056A (zh) * | 2020-09-03 | 2021-01-15 | 深圳市汇德科技有限公司 | 一种半导体器件 |
| CN115295546A (zh) * | 2022-08-22 | 2022-11-04 | 上海晶岳电子有限公司 | 一种tvs器件及制造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8896093B2 (en) * | 2012-12-19 | 2014-11-25 | Alpha And Omega Semiconductor Incorporated | Circuit configuration and manufacturing processes for vertical transient voltage suppressor (TVS) and EMI filter |
| US20120175700A1 (en) * | 2011-01-06 | 2012-07-12 | Force Mos Technology Co., Ltd. | Trench mos rectifier |
-
2023
- 2023-05-26 CN CN202310603649.1A patent/CN116404004B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109037204A (zh) * | 2018-07-17 | 2018-12-18 | 深圳市诚朗科技有限公司 | 一种功率器件及其制作方法 |
| CN210379056U (zh) * | 2019-11-07 | 2020-04-21 | 苏州凤凰芯电子科技有限公司 | 具有屏蔽栅的sj mos器件终端结构 |
| CN112234056A (zh) * | 2020-09-03 | 2021-01-15 | 深圳市汇德科技有限公司 | 一种半导体器件 |
| CN115295546A (zh) * | 2022-08-22 | 2022-11-04 | 上海晶岳电子有限公司 | 一种tvs器件及制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116404004A (zh) | 2023-07-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN116884969B (zh) | 一种半导体器件及其制造方法 | |
| US8569780B2 (en) | Semiconductor power device with embedded diodes and resistors using reduced mask processes | |
| CN102412260B (zh) | 超级结半导体器件的终端保护结构及制作方法 | |
| EP0220392A2 (en) | A trench-incorporated monolithic semiconductor capacitor and high density dynamic memory cells including the capacitor | |
| CN111986997A (zh) | 超级结器件的制造方法 | |
| CN111223919A (zh) | 一种利用深槽刻蚀并填充高浓度多晶硅的tvs及其制造方法 | |
| CN116525608A (zh) | 一种tvs器件及其制造方法 | |
| CN114122112A (zh) | 一种沟槽型功率器件及其制造方法 | |
| CN116404004B (zh) | 一种sgt mos工艺tvs器件及其制造方法 | |
| CN107481929B (zh) | 一种半导体器件及其制造方法、电子装置 | |
| CN111900090A (zh) | 超级结器件的制造方法 | |
| CN116564959B (zh) | 一种sgt mos工艺tvs器件及其制造方法 | |
| US20160380061A1 (en) | Method for manufacturing termination structure of semiconductor device | |
| CN116454084B (zh) | 一种tvs器件及其制造方法 | |
| CN116825778B (zh) | 一种sgt mos工艺tvs器件及其制造方法 | |
| CN116598306B (zh) | 一种tvs器件及其制造方法 | |
| CN116666377A (zh) | 一种sgt mos工艺tvs器件及其制造方法 | |
| CN116487384A (zh) | 一种sgt mos工艺tvs器件及其制造方法 | |
| CN116487385A (zh) | 一种tvs器件及其制造方法 | |
| CN116387363B (zh) | 一种ldmos工艺tvs器件及其制造方法 | |
| CN116487383A (zh) | 一种tvs器件及其制造方法 | |
| CN116487382B (zh) | 一种ldmos工艺tvs器件及其制造方法 | |
| CN112909083A (zh) | 一种改善耐压可靠性的高压jfet器件结构及其制造方法 | |
| CN116404003A (zh) | 一种tvs器件及其制造方法 | |
| CN116646352A (zh) | 一种ldmos工艺tvs器件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |