CN116598306B - 一种tvs器件及其制造方法 - Google Patents

一种tvs器件及其制造方法 Download PDF

Info

Publication number
CN116598306B
CN116598306B CN202310627447.0A CN202310627447A CN116598306B CN 116598306 B CN116598306 B CN 116598306B CN 202310627447 A CN202310627447 A CN 202310627447A CN 116598306 B CN116598306 B CN 116598306B
Authority
CN
China
Prior art keywords
tube
region
grid
tvs
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202310627447.0A
Other languages
English (en)
Other versions
CN116598306A (zh
Inventor
张轩瑞
陈美林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Jingyue Electronics Co ltd
Original Assignee
Shanghai Jingyue Electronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Jingyue Electronics Co ltd filed Critical Shanghai Jingyue Electronics Co ltd
Priority to CN202310627447.0A priority Critical patent/CN116598306B/zh
Publication of CN116598306A publication Critical patent/CN116598306A/zh
Application granted granted Critical
Publication of CN116598306B publication Critical patent/CN116598306B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8248—Combination of bipolar and field-effect technology
    • H01L21/8249—Bipolar and MOS technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0296—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices involving a specific disposition of the protective devices
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供了一种TVS器件及其制造方法，其中TVS器件包括：基板主体，所述基板主体包括元胞区、触发区和终端区；所述元胞区中形成有MOS管，所述触发区中形成有TVS管；所述基板主体包括第一导电类型的衬底和形成在所述衬底上的异质外延层，所述衬底的掺杂浓度大于所述外延层的掺杂浓度；所述基板主体上形成有栅极电阻、栅极结构和互连金属；所述栅极结构与所述MOS管的栅极相连接；所述互连金属使所述TVS管的阳极通过所述栅极结构与所述MOS管的栅极相连接；使所述栅极电阻并联于所述TVS管的阳极与所述MOS管的源极之间；使所述MOS的漏极与所述TVS的阴极相连。

Description

一种TVS器件及其制造方法
技术领域
本发明涉及半导体技术领域，尤其涉及一种TVS器件及其制造方法。
背景技术
瞬态电压抑制器（TVS）被广泛应用于ESD保护领域，传统的TVS器件普遍采用二极管结构，存在箝位电压高，箝位系数大的缺点，难以有效保护电路。
现有技术中，提供一种SCR结构的TVS器件，能够有效地降低箝位系数，但是使用该结构的TVS器件存在触发电压高、易触发闩锁效应、ESD窗口难以优化等问题。
因此，如何在不影响器件其他性能的情况下降低箝位系数，是目前需要解决的问题。
发明内容
本发明的目的是提出一种TVS器件及其制造方法，能够降低器件箝位系数，提高器件的静电防护及电流泄放能力。
为了实现上述目的，本发明提供了一种TVS器件，包括：
基板主体，所述基板主体包括元胞区、触发区和终端区；所述元胞区中形成有MOS管，所述触发区中形成有TVS管；
所述基板主体包括第一导电类型的衬底和形成在所述衬底上的异质外延层，所述衬底的掺杂浓度大于所述外延层的掺杂浓度；
所述基板主体上形成有栅极电阻、栅极结构和互连金属；
所述栅极结构与所述MOS管的栅极相连接；所述互连金属使所述TVS管的阳极通过所述栅极结构与所述MOS管的栅极相连接；使所述栅极电阻并联于所述TVS管的阳极与所述MOS管的源极之间；使所述MOS的漏极与所述TVS的阴极相连。
可选方案中，所述终端区环绕于所述元胞区的外周；所述终端区包括分压内环和分压外环，所述分压内环和所述分压外环之间为所述触发区。
可选方案中，所述元胞区位于所述基板主体的中央，所述触发区位于所述元胞区的一侧边缘，所述终端区为环形，将所述元胞区和所述触发区包围在内。
可选方案中，所述触发区包括：形成在所述外延层中的上下设置的重掺杂第一导电类型的第一掺杂区和第二导电类型第二掺杂区，所述第二掺杂区的底部位于所述第一掺杂区的底部上方；形成在所述第二掺杂区中的与所述互连金属相接的重掺杂的第二导电类型的体区；所述第一掺杂区和所述第二掺杂区构成PN结构的所述TVS管。
可选方案中，所述触发区还包括：形成在所述基板主体背面的所述衬底中的第二导电类型的背面掺杂区，以构成NPN结构或PNP结构的所述TVS管。
可选方案中，所述外延层中形成有第一导电类型的源区、与所述互连金属相接的第二导电类型的体区；所述外延层和所述衬底中形成有多晶硅；
所述源区作为MOS管的源极，所述衬底作为MOS管的漏极，所述多晶硅构成所述MOS管的栅极、所述栅极结构和所述栅极电阻。
可选方案中，所述基板主体背面的所述衬底中形成有第二导电类型的背面掺杂区，使所述MOS管转变为IGBT管；所述栅极结构与所述IGBT管的栅极相连接；所述互连金属使所述TVS管的阳极通过所述栅极结构与所述IGBT管的栅极相连接；使所述栅极电阻并联于所述TVS管的阳极与所述IGBT管的发射极之间；使所述IGBT的集电极与所述TVS管的阴极相连。
本发明还提供了一种TVS器件的制造方法，包括：
提供基板主体，所述基板主体包括第一导电类型的衬底和形成在所述衬底上的异质外延层，所述衬底的掺杂浓度大于所述外延层的掺杂浓度；
规划出元胞区、触发区和终端区；在所述元胞区形成MOS管；在所述触发区形成TVS管；在所述终端区形成分压内环和分压外环；在所述元胞区至所述触发区形成栅极电阻和栅极结构，所述栅极结构和所述MOS管的栅极相连接；
形成互连金属，使所述TVS管的阳极通过所述栅极结构与所述MOS管的栅极相连接；使所述栅极电阻并联于所述TVS管的阳极与所述MOS管的源极之间；使所述MOS的漏极与所述TVS管的阴极相连。
可选方案中，形成所述栅极电阻、所述栅极结构、所述分压内环和所述分压外环包括：
在所述外延层上形成栅极电阻沟槽、栅极结构沟槽、分压内环沟槽和分压外环沟槽；
在所述栅极电阻沟槽、栅极结构沟槽、分压内环沟槽和分压外环沟槽的内壁形成第一氧化层，之后再形成多晶硅，以形成所述栅极电阻、所述栅极结构、所述分压内环和所述分压外环。
可选方案中，形成所述MOS管和所述TVS管包括：
在所述元胞区的所述外延层上形成栅极沟槽，且所述栅极沟槽和所述栅极结构沟槽相连通；在所述栅极沟槽的内壁形成第一氧化层，之后在所述栅极沟槽中形成多晶硅；
利用掺杂工艺，在所述触发区形成上下设置的重掺杂的第一导电类型的第一掺杂区和第二导电类型的第二掺杂区；
利用掺杂工艺，在所述元胞区形成重掺杂第一导电类型的源区；
其中所述触发区中的所述第一掺杂区和所述第二掺杂区构成PN结构的所述TVS管；所述元胞区的所述源区作为所述MOS管的源极，所述衬底作为所述MOS管的漏极，所述栅极沟槽中的多晶硅构成所述MOS管的栅极。
可选方案中，所述方法还包括：在所述基板主体背面的所述衬底中形成第二导电类型的背面掺杂区，使PN结构的所述TVS管转变为PNP结构或NPN结构，并使所述MOS管转变为IGBT管；所述栅极结构与所述IGBT管的栅极相连接；所述互连金属使所述TVS管的阳极通过所述栅极结构与所述IGBT管的栅极相连接；使所述栅极电阻并联于所述TVS管的阳极与所述IGBT管的发射极之间；使所述IGBT的集电极与所述TVS管的阴极相连。
可选方案中，所述终端区环绕于所述元胞区的外周；所述终端区包括分压内环和分压外环，所述分压内环和所述分压外环之间为所述触发区。
可选方案中，所述元胞区位于所述基板主体的中央，所述触发区位于所述元胞区的一侧边缘，所述终端区为环形，将所述元胞区和所述触发区包围在内。
本发明的有益效果在于：
本发明将TVS管的动态电阻转换为MOS管的跨导，MOS管具有负的温度系数，这两点使本发明与传统TVS器件相比具有更小的单位面积动态电阻，降低了器件箝位系数，提高了器件的静电防护及电流泄放能力。
附图说明
通过结合附图对本发明示例性实施例进行更详细的描述，本发明的上述以及其它目的、特征和优势将变得更加明显，在本发明示例性实施例中，相同的参考标号通常代表相同部件。
图1示出了根据本发明一实施例的TVS器件各区分布图。
图2示出了根据本发明另一实施例的TVS器件各区分布图。
图3示出了根据本发明一实施例的TVS器件的电路图。
图4至图9示出了根据本发明一实施例的TVS器件制造过程中不同步骤不同剖面对应的结构示意图。
图10和图11示出了根据本发明另一实施例的TVS器件不同剖面的结构示意图。
图12示出了根据本发明另一实施例的TVS器件的电路图。
附图标记说明：
100-衬底；110-外延层；200-元胞区； 201-终端区；210-触发区；202-栅极电阻；203-栅极结构； 30-表面氧化层；60-多晶硅；112-体区；113-源区；120-第一掺杂区；121-第二掺杂区；90-接触孔金属；91-正面金属；92-背面金属；20-第一氧化层。
具体实施方式
以下结合附图和具体实施例对本发明作进一步详细说明。根据下面的说明和附图，本发明的优点和特征将更清楚，然而，需说明的是，本发明技术方案的构思可按照多种不同的形式实施，并不局限于在此阐述的特定实施例。附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该” 也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
实施例1
参照图1至图3以及图6至图9，本实施例提供了一种TVS器件，包括：
基板主体，所述基板主体包括元胞区200、触发区210和终端区201；所述元胞区200中形成有MOS管，所述触发区210中形成有TVS管；
所述基板主体包括第一导电类型的衬底100和形成在所述衬底100上的异质外延层110，所述衬底100的掺杂浓度大于所述外延层110的掺杂浓度；
所述基板主体上形成有栅极电阻202、栅极结构203、互连金属（包括接触孔金属90、正面金属91和背面金属92）；
所述栅极结构203与所述MOS管的栅极相连接；所述互连金属使所述TVS管的阳极极通过所述栅极结构203与所述MOS管的栅极相连接；使所述栅极电阻202并联于所述TVS管的阳极与所述MOS管的源极之间；使所述MOS的漏极与所述TVS管的阴极相连。
参照图1，本实施例中，所述终端区201环绕于所述元胞区200的外周；所述终端区201包括分压内环和分压外环，所述分压内环和所述分压外环之间为所述触发区210。所述分压内环和所述分压外环均为环绕所述元胞区的环形多晶硅柱以及所述环形多晶硅柱外周的第一氧化层。
参照图2，在另一个实施例中，所述元胞区位于所述基板主体的中央，所述触发区210位于所述元胞区200的一侧边缘，所述终端区201为环形，将所述元胞区200和所述触发区210包围在内。
需要说明的是，本申请所说的第一导电类型和第二导电类型其中一个为N型，另一个为P型，本实施例以第一导电类型为N型，第二导电类型为P型进行举例说明。
所述外延层110中形成有第一导电类型的源区113、与所述互连金属相接的重掺杂第二导电类型的体区112；所述外延层110和所述衬底100中形成有多晶硅60；所述源区113作为MOS管的源极，所述衬底100作为MOS管的漏极，所述多晶硅60构成所述MOS管的栅极、所述栅极结构203和所述栅极电阻202。
本实施例中，所述触发区包括：形成在所述外延层110中的上下设置的重掺杂第一导电类型的第一掺杂区120和第二导电类型第二掺杂区121，所述第二掺杂区121的底部位于所述第一掺杂区120的底部上方；形成在所述第二掺杂区121中的与所述互连金属相接的重掺杂的第二导电类型的体区112；所述第一掺杂区120和所述第二掺杂区121构成PN结构的所述TVS管。
实施例2
本实施例提供了一种TVS器件的制造方法，能够制造实施例1的TVS器件，参照图1至图9，其中图4为元胞区、图5为终端区制造过程中的剖视图，所述制造方法包括：
提供基板主体，所述基板主体包括第一导电类型的衬底100和形成在所述衬底上的异质外延层110，所述衬底100的掺杂浓度大于所述外延层110的掺杂浓度；
规划出元胞区200、触发区210和终端区201；在所述元胞区200形成MOS管；在所述触发区210形成TVS管；在所述终端区201形成分压内环和分压外环；在所述元胞区200至所述触发区210形成栅极电阻202和栅极结构203，所述栅极结构203和所述MOS管的栅极相连接；
形成互连金属，使所述TVS管的阳极通过所述栅极结构203与所述MOS管的栅极相连接；使所述栅极电阻202并联于所述TVS管的阳极与所述MOS管的源极之间；使所述MOS的漏极与所述TVS管的阴极相连。
本实施例的MOS管通过Trench MOS工艺制造而成，下面简单描述本实施例TVS器件的制造方法：
步骤S1，在重掺杂第一导电类型的半导体基板硅衬底100上生长一层轻掺杂第二导电类型的外延层110；
步骤S2，利用热氧或薄膜工艺，在外延层110上形成硬掩模；
步骤S3，利用光刻+刻蚀工艺，刻蚀硬掩模、外延层110、衬底100，形成若干沟槽；并同步形成元胞区、触发区及终端区；沟槽包括栅极电阻沟槽、栅极结构沟槽、分压内环沟槽和分压外环沟槽和MOS管的栅极沟槽；且栅极沟槽和栅极结构沟槽相连通，沟槽深度大于外延层110厚度1-2um；
步骤S4，利用刻蚀工艺，去除硬掩模；
步骤S5，利用热氧或薄膜工艺，在沟槽和外延层110上形成第一氧化层；
优选地，根据工艺及截止栅电流需要可在形成第一氧化层前形成牺牲氧化层（与第一氧化层位置相同），再去除牺牲氧化层，之后再形成第一氧化层；
步骤S6，利用薄膜工艺，形成多晶硅60；
步骤S7，利用刻蚀或平坦化工艺，去除沟槽外多晶硅；此时，分压内环沟槽和分压外环沟槽中的多晶硅和第一氧化层形成了分压内环和分压外环，栅极电阻沟槽中的多晶硅形成栅极电阻，栅极结构沟槽中的多晶硅形成了栅极结构，元胞区中栅极沟槽中的多晶硅形成MOS管的栅极，且MOS管的栅极和栅极结构相连接。
步骤S8，利用光刻及注入工艺，于触发区形成重掺杂的第一导电类型的第一掺杂区120 ；
优选地，根据工艺及触发电压需要可在上述注入工艺后增加扩散工艺；
步骤S9，利用光刻、注入及扩散工艺，于触发区形成第二导电类型的第二掺杂区121；
优选地，第二掺杂区121深度应小于等于触发区中沟槽深度大于体区112深度；
步骤S10，利用光刻、注入及退火工艺，于元胞区200形成重掺杂的第一导电类型的源区113；
步骤S11，利用薄膜工艺，形成表面氧化层30；
优选地，可以增加退火或平坦化工艺，提高表面平整度；
步骤S12，利用光刻和刻蚀工艺，于外延层110、多晶硅60中形成接触孔；
步骤S13，利用注入工艺，通过上述接触孔窗口于接触孔底部形成重掺杂的第二导电类型的体区112；
步骤S14，利用薄膜及刻蚀或平坦化工艺，于接触孔内形成接触孔金属90；
优选地，根据工艺及接触电阻等参数需求，接触孔金属可以为多层不同材质金属；
步骤S15，利用光刻及刻蚀工艺，于表面氧化层30及接触孔金属90上方形成正面金属91；
优选地，利用接触孔及正面金属互联使设定位置的多晶硅形成栅极电阻和栅极结构；
步骤S16，利用减薄及薄膜工艺，减薄衬底100；
步骤S17，于减薄后的衬底100背面形成背面金属92。
本实施例的互连金属为接触孔金属90、正面金属91和背面金属92的总称。
以上两个实施例具有以下优点：
第一，本实施例利用了Trench NMOS工艺，与现有工艺兼容；
第二，传统TVS器件箝位系数普遍做到1.2-1.4，本实施例在现有的设备条件下，改进Trench MOS工艺，增加触发区，将箝位系数降低至1.1以下水平，提高了器件的静电防护、电流泄放能力及单位面积利用率；
第三，本发明与传统Trench NOMS TVS器件相比，采用异质外延可减少工艺步骤节约成本缩短生产时间。
实施例3
参照图10至图12，本实施例与实施例1的区别在于：本实施例的基板主体背面的所述衬底100中形成有第二导电类型的背面掺杂区80，使所述MOS管转变为IGBT管；所述栅极结构203与所述IGBT管的栅极相连接；所述互连金属使所述TVS管的阳极通过所述栅极结构203与所述IGBT管的栅极相连接；使所述栅极电阻202并联于所述TVS管的阳极与所述IGBT管的发射极之间；使所述IGBT的集电极与所述TVS管的阴极相连。
该背面掺杂区80形成在触发区时，使PN结构的所述TVS管转变为NPN结构或PNP结构。
本实施例TVS器件的制造方法与实施例1的制造方法大致相同，不同之处在于：在步骤S16后，步骤S17前还包括：利用背面注入工艺于背面的衬底100中形成背面掺杂区80。
优选地，可以利用双面曝光工艺，使背面掺杂区80只在背面部分区域形成(可以成品字形周期排布)，使IGBT管可以内部集成体二极管，与常规Trench MOS一样无需在封装时合封并联续流二极管。
优选地，在触发区底部区域形成背面掺杂区80，可以使触发区PN结构变成NPN/PNP结构，提升触发区性能。
本实施例具有以下优点：
第一，本实施例利用了IGBT工艺，与现有工艺兼容；
第二，传统TVS器件箝位系数普遍做到1.2-1.4，本实施例在现有的设备条件下，改进IGBT工艺，增加触发区，将箝位系数降低至1.1以下水平，提高了器件的静电防护、电流泄放能力及单位面积利用率；
第三，本实施例利用了IGBT工艺，引入电导调整效应，相比Trench MOS工艺进一步提升了过流能力；
第四，本实施例利用异质外延，较少了工艺步骤缩短的生产时间节约了成本。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (13)

1.一种TVS器件，其特征在于，包括：
基板主体，所述基板主体包括元胞区、触发区和终端区；所述元胞区中形成有MOS管，所述触发区中形成有TVS管；
所述基板主体包括第一导电类型的衬底和形成在所述衬底上的异质外延层，所述衬底的掺杂浓度大于所述外延层的掺杂浓度；
所述基板主体上形成有栅极电阻、栅极结构和互连金属；
所述栅极结构与所述MOS管的栅极相连接；所述互连金属使所述TVS管的阳极通过所述栅极结构与所述MOS管的栅极相连接；使所述栅极电阻并联于所述TVS管的阳极与所述MOS管的源极之间；使所述MOS的漏极与所述TVS的阴极相连。
2.如权利要求1所述的TVS器件，其特征在于，所述终端区环绕于所述元胞区的外周；
所述终端区包括分压内环和分压外环，所述分压内环和所述分压外环之间为所述触发区。
3.如权利要求1所述的TVS器件，其特征在于，所述元胞区位于所述基板主体的中央，所述触发区位于所述元胞区的一侧边缘，所述终端区为环形，将所述元胞区和所述触发区包围在内。
4.如权利要求1所述的TVS器件，其特征在于，所述触发区包括：形成在所述外延层中的上下设置的重掺杂第一导电类型的第一掺杂区和第二导电类型第二掺杂区，所述第二掺杂区的底部位于所述第一掺杂区的底部上方；形成在所述第二掺杂区中的与所述互连金属相接的重掺杂的第二导电类型的体区；所述第一掺杂区和所述第二掺杂区构成PN结构的所述TVS管。
5.如权利要求4所述的TVS器件，其特征在于，所述触发区还包括：形成在所述基板主体背面的所述衬底中的第二导电类型的背面掺杂区，以构成NPN结构或PNP结构的所述TVS管。
6.如权利要求1所述的TVS器件，其特征在于，所述外延层中形成有第一导电类型的源区、与所述互连金属相接的第二导电类型的体区；所述外延层和所述衬底中形成有多晶硅；
所述源区作为MOS管的源极，所述衬底作为MOS管的漏极，所述多晶硅构成所述MOS管的栅极、所述栅极结构和所述栅极电阻。
7.如权利要求6所述的TVS器件，其特征在于，所述基板主体背面的所述衬底中形成有第二导电类型的背面掺杂区，使所述MOS管转变为IGBT管；所述栅极结构与所述IGBT管的栅极相连接；所述互连金属使所述TVS管的阳极通过所述栅极结构与所述IGBT管的栅极相连接；使所述栅极电阻并联于所述TVS管的阳极与所述IGBT管的发射极之间；使所述IGBT的集电极与所述TVS管的阴极相连。
8.一种TVS器件的制造方法，其特征在于，包括：
提供基板主体，所述基板主体包括第一导电类型的衬底和形成在所述衬底上的异质外延层，所述衬底的掺杂浓度大于所述外延层的掺杂浓度；
规划出元胞区、触发区和终端区；在所述元胞区形成MOS管；在所述触发区形成TVS管；在所述终端区形成分压内环和分压外环；在所述元胞区至所述触发区形成栅极电阻和栅极结构，所述栅极结构和所述MOS管的栅极相连接；
形成互连金属，使所述TVS管的阳极通过所述栅极结构与所述MOS管的栅极相连接；使所述栅极电阻并联于所述TVS管的阳极与所述MOS管的源极之间；使所述MOS的漏极与所述TVS管的阴极相连。
9.如权利要求8所述的TVS器件的制造方法，其特征在于，形成所述栅极电阻、所述栅极结构、所述分压内环和所述分压外环包括：
在所述外延层上形成栅极电阻沟槽、栅极结构沟槽、分压内环沟槽和分压外环沟槽；
在所述栅极电阻沟槽、栅极结构沟槽、分压内环沟槽和分压外环沟槽的内壁形成第一氧化层，之后再形成多晶硅，以形成所述栅极电阻、所述栅极结构、所述分压内环和所述分压外环。
10.如权利要求8所述的TVS器件的制造方法，其特征在于，形成所述MOS管和所述TVS管包括：
在所述元胞区的所述外延层上形成栅极沟槽，且所述栅极沟槽和所述栅极结构沟槽相连通；在所述栅极沟槽的内壁形成第一氧化层，之后在所述栅极沟槽中形成多晶硅；
利用掺杂工艺，在所述触发区形成上下设置的重掺杂的第一导电类型的第一掺杂区和第二导电类型的第二掺杂区；
利用掺杂工艺，在所述元胞区形成重掺杂第一导电类型的源区；
其中所述触发区中的所述第一掺杂区和所述第二掺杂区构成PN结构的所述TVS管；所述元胞区的所述源区作为所述MOS管的源极，所述衬底作为所述MOS管的漏极，所述栅极沟槽中的多晶硅构成所述MOS管的栅极。
11.如权利要求10所述的TVS器件的制造方法，其特征在于，所述方法还包括：在所述基板主体背面的所述衬底中形成第二导电类型的背面掺杂区，使PN结构的所述TVS管转变为PNP结构或NPN结构，并使所述MOS管转变为IGBT管；所述栅极结构与所述IGBT管的栅极相连接；所述互连金属使所述TVS管的阳极通过所述栅极结构与所述IGBT管的栅极相连接；使所述栅极电阻并联于所述TVS管的阳极与所述IGBT管的发射极之间；使所述IGBT的集电极与所述TVS管的阴极相连。
12.如权利要求8所述的TVS器件的制造方法，其特征在于，所述终端区环绕于所述元胞区的外周；
所述终端区包括分压内环和分压外环，所述分压内环和所述分压外环之间为所述触发区。
13.一种TVS器件的制造方法，其特征在于，包括：
提供基板主体，所述基板主体包括第一导电类型的衬底和形成在所述衬底上的异质外延层，所述衬底的掺杂浓度大于所述外延层的掺杂浓度；
规划出元胞区、触发区和终端区；所述元胞区位于所述基板主体的中央，所述触发区位于所述元胞区的一侧边缘，所述终端区为环形，将所述元胞区和所述触发区包围在内；
在所述元胞区形成MOS管；在所述触发区形成TVS管；在所述元胞区至所述触发区形成栅极电阻和栅极结构，所述栅极结构和所述MOS管的栅极相连接；
形成互连金属，使所述TVS管的阳极通过所述栅极结构与所述MOS管的栅极相连接；使所述栅极电阻并联于所述TVS管的阳极与所述MOS管的源极之间；使所述MOS的漏极与所述TVS管的阴极相连。
CN202310627447.0A 2023-05-30 2023-05-30 一种tvs器件及其制造方法 Active CN116598306B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310627447.0A CN116598306B (zh) 2023-05-30 2023-05-30 一种tvs器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310627447.0A CN116598306B (zh) 2023-05-30 2023-05-30 一种tvs器件及其制造方法

Publications (2)

Publication Number Publication Date
CN116598306A CN116598306A (zh) 2023-08-15
CN116598306B true CN116598306B (zh) 2024-05-17

Family

ID=87606121

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310627447.0A Active CN116598306B (zh) 2023-05-30 2023-05-30 一种tvs器件及其制造方法

Country Status (1)

Country Link
CN (1) CN116598306B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102290419A (zh) * 2011-08-24 2011-12-21 浙江大学 一种基于齐纳二极管的瞬态电压抑制器
CN105932023A (zh) * 2016-05-10 2016-09-07 北京燕东微电子有限公司 瞬态电压抑制器
CN107204372A (zh) * 2017-07-19 2017-09-26 无锡新洁能股份有限公司 一种优化终端结构的沟槽型半导体器件及制造方法
CN108962989A (zh) * 2017-05-23 2018-12-07 中航（重庆）微电子有限公司 一种沟槽型mos器件及其制造方法
WO2019007319A1 (zh) * 2017-07-03 2019-01-10 无锡华润上华科技有限公司 沟槽型功率器件及其制备方法
CN112259597A (zh) * 2020-09-16 2021-01-22 上海维安半导体有限公司 一种tvs器件
CN115295546A (zh) * 2022-08-22 2022-11-04 上海晶岳电子有限公司 一种tvs器件及制造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9748346B2 (en) * 2014-11-25 2017-08-29 Alpha And Omega Semiconductor Incorporated Circuit configuration and manufacturing processes for vertical transient voltage suppressor (TVS) and EMI filter
US8896093B2 (en) * 2012-12-19 2014-11-25 Alpha And Omega Semiconductor Incorporated Circuit configuration and manufacturing processes for vertical transient voltage suppressor (TVS) and EMI filter
US9793254B2 (en) * 2014-12-09 2017-10-17 Alpha And Omega Semiconductor Incorporated TVS structures for high surge and low capacitance

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102290419A (zh) * 2011-08-24 2011-12-21 浙江大学 一种基于齐纳二极管的瞬态电压抑制器
CN105932023A (zh) * 2016-05-10 2016-09-07 北京燕东微电子有限公司 瞬态电压抑制器
CN108962989A (zh) * 2017-05-23 2018-12-07 中航（重庆）微电子有限公司 一种沟槽型mos器件及其制造方法
WO2019007319A1 (zh) * 2017-07-03 2019-01-10 无锡华润上华科技有限公司 沟槽型功率器件及其制备方法
CN107204372A (zh) * 2017-07-19 2017-09-26 无锡新洁能股份有限公司 一种优化终端结构的沟槽型半导体器件及制造方法
CN112259597A (zh) * 2020-09-16 2021-01-22 上海维安半导体有限公司 一种tvs器件
CN115295546A (zh) * 2022-08-22 2022-11-04 上海晶岳电子有限公司 一种tvs器件及制造方法

Also Published As

Publication number Publication date
CN116598306A (zh) 2023-08-15

Similar Documents

Publication Publication Date Title
CN116884969B (zh) 一种半导体器件及其制造方法
US8476672B2 (en) Electrostatic discharge protection device and method for fabricating the same
JP2824263B2 (ja) 高電圧併合バイポーラ／ｃｍｏｓ集積回路
CN116525608A (zh) 一种tvs器件及其制造方法
CN116598306B (zh) 一种tvs器件及其制造方法
US6815305B2 (en) Method for fabricating BICMOS semiconductor devices
CN116454084B (zh) 一种tvs器件及其制造方法
CN116487383B (zh) 一种tvs器件及其制造方法
US6867107B2 (en) Variable capacitance device and process for manufacturing the same
CN211605156U (zh) 一种静电放电保护器件
CN116404004B (zh) 一种sgt mos工艺tvs器件及其制造方法
CN116564959B (zh) 一种sgt mos工艺tvs器件及其制造方法
CN116487385A (zh) 一种tvs器件及其制造方法
CN116387363B (zh) 一种ldmos工艺tvs器件及其制造方法
CN116404003A (zh) 一种tvs器件及其制造方法
CN116487382B (zh) 一种ldmos工艺tvs器件及其制造方法
CN116825778B (zh) 一种sgt mos工艺tvs器件及其制造方法
CN116487384A (zh) 一种sgt mos工艺tvs器件及其制造方法
CN116666377A (zh) 一种sgt mos工艺tvs器件及其制造方法
CN116646352A (zh) 一种ldmos工艺tvs器件及其制造方法
CN116525609A (zh) 一种ldmos工艺tvs器件及其制造方法
CN111430305B (zh) 一种制作静电放电保护器件的方法及静电放电保护器件
CN117497603B (zh) 一种具有低反向恢复电荷的ac-sj mos及制备方法
US5258644A (en) Semiconductor device and method of manufacture thereof
CN211578761U (zh) 一种利用深槽刻蚀并填充高浓度多晶硅的tvs

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant