CN211578761U - 一种利用深槽刻蚀并填充高浓度多晶硅的tvs - Google Patents
一种利用深槽刻蚀并填充高浓度多晶硅的tvs Download PDFInfo
- Publication number
- CN211578761U CN211578761U CN202020417081.6U CN202020417081U CN211578761U CN 211578761 U CN211578761 U CN 211578761U CN 202020417081 U CN202020417081 U CN 202020417081U CN 211578761 U CN211578761 U CN 211578761U
- Authority
- CN
- China
- Prior art keywords
- npoly
- type
- tvs
- silicon
- deep
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Bipolar Transistors (AREA)
- Semiconductor Integrated Circuits (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
本实用新型一种利用深槽刻蚀并填充高浓度多晶硅的TVS,在P型外延层或直接在P型衬底硅片的上表面形成有深槽刻蚀并填充高浓度多晶硅的TVS,形成纵向三维NPN结,将纵向二维NPN结构延伸至三维,即将N型重掺杂区利用深槽刻蚀DTI填充高浓度低阻N型多晶的多个深槽,高浓度低阻N型多晶硅中原位N+掺杂经退火会向周围扩散,在深槽的侧面间形成Npoly/N+/P‑epi/N+/Npoly双极性TVS晶体管结构,或Npoly/N+/P‑sub/N+/Npoly双极性TVS晶体管结构。与现有双向TVS比,高浓度的多晶具有很小的电阻,可使结构内NPN结各处所受电应力均匀,产品极限能力可以获得较好的提升。
Description
技术领域
本实用新型一种利用深槽刻蚀并填充高浓度多晶硅的TVS涉及半导体保护器件的技术领域,尤其涉及用于电源端口和信号端口的保护器件设计和制造领域。
背景技术
瞬态电压抑制器(简称TVS)是一种钳位过压保护器件,TVS在PCB电路板上与被保护电路并联,能够在很短的时间内将浪涌电压固定在一个比较低的电压水平,使后级集成电路免受过静电放电或瞬态浪涌电压的冲击,避免电路损坏。
TVS器件主要应用在各类接口电路当中,如手机、平板、电视机、电脑主机中均有大量TVS保护器件,TVS器件与被保护芯片为并联关系,在正常工作条件下,TVS呈现高阻抗状态。当有静电释放或浪涌电压从电路IO端进入后,会触发TVS器件优先导通,电流经过TVS器件到地释放,将电压钳位在一个较低的水平,从而有效保护了后级集成电路。通过VFTLP测试系统测试,TVS一般开启时间为0.5~2ns。
随着现今科技的快速发展,集成电路不断向低电压、低功耗、高速传输的方向发展,对相应的TVS保护器件也提出了更高的性能要求,要求TVS有足够高的耐受能力,和尽可能低的钳位电压。
以双向TVS器件为例,常用纵向NPN结构如图1所示,和插指NPN结构如图2所示,在制程工艺确定情况下,TVS能够承受的瞬态电流与其结面积成正比,所以该类极限电流能力受芯片面积所限。
深槽(Deep Trench)刻蚀技术日趋成熟,优良的测试机可以刻蚀通整张晶圆,深槽的深宽比可达20:1至100:1。Poly填充技术非常成熟,常见应用有:Trench MOS、隔离槽内无掺杂poly填充、高频硅电容器等。
发明内容
本实用新型所要解决的技术技术问题是:提供一种利用深槽刻蚀并填充高浓度多晶硅的TVS,以解决上述问题。
本实用新型技术问题通过下述技术方案解决:一种利用深槽刻蚀并填充高浓度多晶硅的TVS,采用包含P型外延层的N型衬底或P型衬底的TVS器件,在P型外延层或直接在P型衬底硅片的上表面形成有N型重掺杂区(N+区),形成纵向二维NPN结,在P型外延层或直接在P型衬底的上表面形成有深槽刻蚀并填充高浓度多晶硅的TVS,形成纵向三维NPN结,将纵向二维NPN结构延伸至三维,即将N型重掺杂区(N+区)利用深槽刻蚀(DTI)填充高浓度低阻N型多晶(Npoly)的多个深槽,高浓度低阻N型多晶硅(Npoly)中原位N+掺杂经退火会向周围扩散,在深槽的侧面间形成Npoly/N+/P-epi/N+/Npoly双极性TVS晶体管结构,或Npoly/N+/P-sub/N+/Npoly双极性TVS晶体管结构。
本实用新型将纵向二维NPN结构延伸至三维,通过增加一个维度,增加了NPN结构的电流路径,因设计规则所限,极限电流能力约增加至2~10倍。
在上述方案基础上,所述的TVS器件为衬底包含P型外延层P-epi的N型衬底的双向TVS器件,包括纵向NPN结构和插指NPN结构,通过控制槽深度,使得侧面结N+与N+间距与底面纵向结形成的N+/P-epi/N-sub并联,并具有相近的击穿电压,在EOS事件时一同泄放电荷。
本实用新型使用高浓度低阻N型掺杂多晶Npoly填充,可获得优良导电性,使得槽顶部与底部电阻差值小,均匀导通。高浓度多晶硅中的N+掺杂经退火会向周围扩散,最终形成Npoly/N+/P-epi/N+/Npoly结构。
深槽多使用离子刻蚀,深槽侧面陡直,刻蚀后会使用牺牲氧化层修复表面缺陷。陡直的槽界面可以使得槽间距均匀稳定。
在上述方案基础上,所述的N型衬底硅片厚度为80~150μm,其中,N型衬底电阻率为2~6mΩ*CM;P-epi电阻率15~53mΩ*CM,厚度8~60μm;薄氧化层生长厚度为200~500Å,掩模(HardMask)氧化层厚度10000~20000Å。
通过选取适当电阻率的衬底及适当电阻率及厚度外延材料,外延电阻率均匀,缺陷少,结构的漏电流低。通过控制槽深度,使得侧面结N+与N+间距与底面结形成的N+/P-epi/N-sub并联,极大的增加了有效面积的利用。
在上述方案基础上,N型衬底硅片上通过深槽刻蚀DTI深积多晶硅POLY并进行原位掺杂形成的高浓度低阻N型多晶硅Npoly,由一个以上深槽刻蚀并填充高浓度多晶硅构成一个NPOLY电极,Npoly电阻率3~12Ω/□,高浓度低阻N型多晶硅Npoly淀积在沟槽内,并在HardMask氧化层表面形成厚度为1~2μm的多晶硅层,Npoly电阻率3~12Ω/□,Npoly深槽的硅墙为低阻N+型硅墙,深槽刻蚀DTI深度5~53μm、宽度0.5~2.5μm、间距1~3μm。
硅片退火后Npoly深槽扩散形成N+型硅墙,分别与衬底电极、相邻电极构成纵向NPN结构、插指结构。
在上述方案基础上,所述的双向TVS器件为纵向NPN结构时,由三个N+侧壁相接触的并排深槽构成一组Npoly,有二组,高浓度低阻N型多晶硅(Npoly)淀积在沟槽内,并在HardMask氧化层表面的形成厚度为1~2μm的多晶硅层,正面Npoly上的二金属层对应IO1、IO2信号端,衬底背面有金属层,对应IO2信号端。相对于常用双向TVS的二维结构拓展成三维结构,能力获得显著提升。
在上述方案基础上,所述的双向TVS器件为插指结构时,由多组NPOLY电极并联,各深槽深度相同、宽度相同,掺杂浓度相同的高浓度低阻N型多晶,深槽刻蚀DTI的硅墙为N+型,在深槽侧面形成Npoly/N+/P-epi/N+/Npoly结构,与纵向硅片正面Npoly上的金属层对应多对IO1、IO2信号端;硅片背面的金属层对应IO2信号端,形成多插指并联结构。
设计成插指状,可有效保证多晶电阻较小,或多元胞结构,增加侧面结,保证NPN有效结面积尽量大,保证通流能力。
本实用新型所述的衬底硅片为P型衬底/P-sub,通过控制槽深度,在深槽的侧面间形成Npoly/N+/P-sub/N+/Npoly结构。
上述的利用深槽刻蚀并填充高浓度多晶硅的TVS,为纵向NPN结构的双向TVS器件,包括下述步骤:
步骤一,硅片为包含N型的硅衬底N-sub、P型外延层P-epi,在硅片正面的P型外延层P-epi上表面生长一层薄氧化层OX,之后通过淀积生成HardMask氧化层OX-HM,作为深槽刻蚀的掩蔽层;
步骤二,利用表面深槽刻蚀DTI,深槽深度和宽度相同,三个一组,同组深槽的间距相同,共二组,二组深槽之间间距大于同组深槽间距;在深槽中填充高浓度低阻N型多晶硅Npoly,原位N+掺杂,在深槽的侧面间形成Npoly/N+/P-epi/N+/Npoly结构,高浓度低阻N型多晶硅Npoly淀积在沟槽内,并在HardMask氧化层表面的形成厚度为1~2μm的多晶硅层,刻蚀去除二组Npoly深槽上表面周围的多晶硅;
步骤三,在二组Npoly深槽上表面周围沉积氧化层OX,在二组Npoly深槽上表面形成接触孔;
步骤四,在接触孔上沉积金属层,分别作为IO1和IO2信号端;
步骤五,硅片背面沉积金属层,作为IO2信号端。
其中,步骤二中,将硅片进入高温炉管,对POLY同时进行推进,使得POLY中的N+掺杂向P型外延层P-epi中扩散,并激活,炉管温度为950~1200℃,时间60~180min。
步骤三中,所述的氧化层OX为硼磷玻璃或多层绝缘膜质复合层。
步骤四中,所述的金属层是纯铝层,或铝硅化合物层,或从下往上依次为厚度200~500Å钛、厚度400~1000Å氮化钛、厚度2~4μm铝硅铜的三层复合结构层。
本实用新型优越在于:本实用新型结构的TVS是由相邻两组填入深槽的多晶硅及其杂质扩散形成的N+与外延层形成的Npoly/N+/P-epi/N+/Npoly双极性晶体管,相对于常用双向TVS,能力获得显著提升。高浓度的多晶具有很小的电阻,可以使得结构内NPN结各处所受电应力均匀,产品极限能力可以获得较好的提升。
附图说明
图1,常用纵向NPN结构的双向TVS器件;
图2,现有插指NPN结构的双向TVS器件;
图3,实施例1纵向NPN结构双向TVS结构示意图;
图4,实施例1中,在硅片正面的P型外延层P-epi上表面制作深槽刻蚀的掩蔽层示意图;
图5,实施例1中,利用表面深槽刻蚀(DTI),在P型外延层P-epi上形成深槽示意图;
图6,在上述硅片表面,淀积POLY并进行原位掺杂成Npoly示意图;
图7,上述硅片Npoly表面厚度大于掩蔽层,将该硅片进入高温炉管对POLY同时进行推进,使得POLY中的N型重掺杂向P型外延层P-epi中扩散,使N+与Pepi形成PN结示意图;
图8,将上述硅片表面多晶硅进行光刻,再通过刻蚀去除部分多晶硅,形成所需图形示意图;
图9,在上述硅片上表面进行介质层淀积、光刻、刻蚀,形成接触孔和金属淀积层示意图;
图10,将上述硅片减薄并进行背面金属化示意图;
图11,实施例2多插指并联的双向TVS器件结构示意图提;
图12,实施例3 有P型外延层P型衬底的多插指并联TVS器件结构示意图;
图13,实施例4 P型衬底的多插指并联TVS器件结构示意图;
图中标示说明:
N-sub——N型衬底;P-sub——P型衬底;
P-epi——P型外延层;
Trend——深槽;
poly——多晶填充;Npoly——N型掺杂多晶硅;
N+——低阻N+型硅墙;
METAL——金属层;
OX——氧化层;OX-HM——HardMask氧化层。
具体实施方式
实施例1
本实施例提供一种利用深槽刻蚀并填充高浓度多晶硅的TVS器件,在现有双向TVS器件基础上,将N型重掺杂区N+利用深槽刻蚀技术改为填充高浓度低阻N型掺杂多晶硅Npoly深槽,在深槽的侧面形成Npoly/N+/P-epi/N+/Npoly结构,包含P型外延层P-epi的N型衬底N-sub硅片、P型外延层P-epi上的深槽Trend、N型多晶硅Npoly、多晶刻蚀、金属硅化物作薄的氧化层OX、连接孔、信号端IO1和IO2、及金属层METAL,形成如图3所示纵向NPN结构双向TVS结构示意图:
采用包含P型外延层P-epi的N型衬底N-sub的TVS器件,在P型外延层P-epi的上表面的N型重掺杂区N+利用深槽刻蚀DTI填充高浓度低阻N型多晶硅Npoly的六个深槽,由三个深槽刻蚀并填充高浓度多晶硅构成一个NPOLY电极,其中,包含三组高浓度多晶硅与其之间被杂质扩散形成的N+掺杂的硅墙,及其两侧相接触被杂质扩散形成的N+掺杂的硅壁并排构成一组NPOLY电极连接IO1信号端;另外三组高浓度多晶硅与其之间被杂质扩散形成的N+掺杂“硅墙”,及其两侧相接触被杂质扩散形成的N+掺杂的硅壁并排构成一组NPOLY电极连接IO2信号端,衬底通过背面金属层亦连接IO2信号端;连接正面IO1信号端的正面Npoly电极、P型外延层、连接正面IO2信号端的正面Npoly电极构成表面插指结构TVS;连接正面IO1信号端的正面Npoly电极、P型外延层、通过背面金属层METAL亦连接IO2信号端的衬底构成纵向NPN;高浓度低阻N型多晶硅Npoly中原位N+掺杂经退火会向周围扩散,在深槽的侧面间形成Npoly/N+/P-epi/N+/Npoly双极性TVS晶体管结构。
本实施例通过控制深槽的深度,使得侧面结N+与N+间距与底面纵向结形成的N+/P-epi/N-sub并联。
其中,作为优选,所述的N型衬底N-sub厚度为80~150μm,N型衬底N-sub电阻率为2~6mΩ*CM;P型外延层P-epi电阻率15~53mΩ*CM,厚度8~60μm;薄氧化层OX生长厚度为200~500Å,HardMask氧化层OX-HM厚度10000~20000Å。
N型衬底硅片上通过深槽刻蚀DTI沉积POLY并进行原位掺杂形成的高浓度低阻N型多晶硅Npoly构成有纵向NPN结,高浓度低阻N型多晶硅Npoly电阻率3~12Ω/□,高浓度低阻N型多晶硅Npoly深槽的硅墙为低阻N+型硅墙,深槽刻蚀DTI深度5~53μm、宽度0.5~2.5μm、间距1~3μm。
其中,由三个N+硅墙相接触的并排深槽构成一组Npoly,有二组,高浓度低阻N型多晶硅(Npoly)淀积在沟槽内,并在HardMask氧化层表面的形成厚度为1~2μm的多晶硅层,正面Npoly通过金属层形成电极,分别对应IO1、IO2信号端;衬底背面有金属层,对应IO2信号端。
构成表面插指结构并联纵向NPN结构的双向TVS器件。
本实施例纵向NPN结构双向TVS结构器件按下述步骤制备:
步骤1:使用包含P型外延层P-epi的N型衬底N-sub的硅片,在其上表面生长一层薄的氧化层OX,之后通过淀积生成HardMask氧化层OX-HM,作为深槽刻蚀的掩蔽层,通过光刻、腐蚀去除部分氧化层,结构如图4所示;
步骤2:在上述硅片表面,进行深槽刻蚀DTI,为获得优良的深槽侧面需要进行多次牺牲氧化修复刻蚀造成的缺陷,为了多晶填充poly能够很好的填入深槽Trench,深槽Trench宽度需要限制,作为优选,深槽Trench深度5~53μm、宽度0.5~2.5μm和间距1~3μm,同时为了保证通流能力,需要使用多组深槽Trench,如图5所示;
步骤3:在上述硅片表面,淀积多晶填充POLY,并进行原位掺杂,作为优选,Npoly电阻率3~12Ω/□,其淀积在P型外延上表面厚度为1~2μm,如图6所示。
步骤4:且深槽Trench间的“硅墙”需要对N型POLY进行推进,使得“硅墙”反型,并成为低阻的N+硅墙,如图7所示,将硅片进入高温炉管,对POLY同时进行推进,使得POLY中的杂质向P-epi中扩散,并激活,作为优选,炉管温度为950~1200℃,时间60~180min;
步骤5:将硅片表面多晶硅进行光刻,再通过刻蚀去除部分多晶硅,形成所需图形,如图8所示;
步骤6:在上述硅片表面进行介质淀积,然后光刻、刻蚀,形成接触孔。介质层可以是氧化层,也可以是硼磷玻璃,也可以是多层绝缘膜质复合层;进行金属淀积,然后通过光刻、刻蚀,形成正面金属层;淀积钝化层,并刻蚀图形;
本实施例金属层可以是纯铝,也可以是铝硅化合物;优选的,如图9所示,金属层为三层复合结构,从下往上依次为钛Ti、氮化钛、铝硅铜三层结构,其中,钛Ti厚度为200~500Å,氮化钛厚度为400~1000Å,铝硅铜厚度为2~4μm,完成后如下图9所示的结构,二组正面Npoly上的金属层,分别连接IO1、IO2信号端;
步骤7:将上述硅片减薄至80~150μm,并进行背面金属化,如图10所示,形成背面金属层对应IO2信号端。
硅片减薄,可以有效降低衬底材料的纵向电阻,有利于降低表面到背面的钳位电压。
制成品纵向NPN结构双向TVS器件如图3所示。
本实施例的技术特征和优点如下:
(1)本实施例的TVS是由相邻两组填入深槽的多晶硅及其N型杂质扩散形成的N+与外延层形成的Npoly/N+/P-epi/N+/Npoly双极性晶体管,相对于常用双向TVS的二维结构拓展成三维结构,能力获得显著提升。
(2)作为基极的P型外延层Pepi由外延工艺制成,其优良的均匀性可以消除提前击穿损坏的薄弱点,提升产品的极限性能。
(3)陡直的深槽Trench侧面是构成等间距CE结的基础,保证器件内部各处基极宽度相等,CE结耐受电压均衡,产品极限能力可以获得较好的提升。
(4)Npoly内N型杂质在推进时向Pepi中扩散,N+与Pepi形成的PN结,具有优良的电特性。
(5)高浓度的多晶具有很小的电阻,可以使得结构内NPN结各处所受电应力均匀,产品极限能力可以获得较好的提升。
(6)多晶硅与金属界面加入Ti层,形成良好的欧姆接触,有助于减小接触电阻。
实施例2
本实施例提供一种利用深槽刻蚀并填充高浓度多晶硅的TVS器件,如图11所示,为多插指并联的双向TVS器件,本实施例的硅片与实施例1相同,是在现有插指结构的双向TVS器件基础上,将N型重掺杂区(N+)利用深槽刻蚀技术改为填充高浓度低阻N型掺杂多晶硅Npoly深槽,在深槽的侧面形成Npoly/N+/P-epi/N+/Npoly结构。
本实施例将插指结构的N+区利用深槽刻蚀DTI填充高浓度低阻N型多晶硅Npoly的双数倍六个深槽,各深槽深度相同、宽度相同,掺杂浓度相同的高浓度低阻N型多晶,深槽的间距也相同,深槽刻蚀DTI的硅墙为N+型,在深槽的侧面形成Npoly/N+/P-epi/N+/Npoly结构,与纵向硅片正面Npoly上的金属层对应多对IO1、IO2信号端;硅片背面的金属层对应IO2信号端,形成多插指并联结构。
制备方法与实施例近似。
本实施例优点除上述实施例介绍的内容外,还包括:通过设计成插指状,可有效保证多晶电阻较小,或多元胞结构,增加侧面结,保证NPN有效结面积尽量大,保证通流能力。
实施例3
本实施例提供一种利用深槽刻蚀并填充高浓度多晶硅的TVS器件,如图12所示,为多插指并联的双向TVS器件,本实施例的结构与实施例2相同,只是硅片为包含P型外延层P-epi的P型衬底N-sub。
该多插指并联的双向TVS器件亦可获得与实施例2近似效果。
实施例4
本实施例提供一种利用深槽刻蚀并填充高浓度多晶硅的TVS器件,如图13所示,为多插指并联的双向TVS器件,本实施例的结构与实施例2相同,只是硅片为P型衬底N-sub。
该多插指并联的双向TVS器件亦可获得与实施例2近似效果。
本实用新型中,如因工艺能力原因造成的Npoly电阻偏大,将会影响电流均衡,通过仿真计算分段电阻,调整P型外延层Pepi的各部分浓度,获得不同击穿电压,配合分段电阻,使得结构中各部分同时工作,获得极大的通流能力。
另外,部分工厂由于设备能力所限,深槽Trench侧面的陡直程度不理想,如出现上宽下窄,则近深槽Trench底面的间距会大于顶部,影响均流,为改善此现象,可以通过单向工艺获知间距的变化规律,通过调整P型外延层Pepi各部分浓度,获得不同的击穿电压,使得各部分均流。
上面所述只是为了说明本实用新型的技术思想和技术特征,应该理解为本实用新型并不局限于以上实施例,在本实用新型权利要求所限定的精神和范围内可对其进行许多改变,重复,修改,甚至等效,仍将落入本实用新型的保护范围内。
Claims (7)
1.一种利用深槽刻蚀并填充高浓度多晶硅的TVS,采用包含P型外延层的N型衬底或P型衬底的TVS器件,在P型外延层(P-epi)或直接在P型衬底(P-sub)硅片的上表面形成有N型重掺杂区(N+区),形成纵向二维NPN结,其特征在于,在P型外延层或直接在P型衬底硅片的上表面形成有深槽刻蚀并填充高浓度多晶硅的TVS,形成纵向三维NPN结,将纵向二维NPN结构延伸至三维,即将N型重掺杂区(N+区)利用深槽刻蚀(DTI)填充高浓度低阻N型多晶(Npoly)的多个深槽,高浓度低阻N型多晶硅(Npoly)中原位N+掺杂经退火会向周围扩散,在深槽的侧面间形成Npoly/N+/P-epi/N+/Npoly双极性TVS晶体管结构,或Npoly/N+/P-sub/N+/Npoly双极性TVS晶体管结构。
2.根据权利要求1所述的利用深槽刻蚀并填充高浓度多晶硅的TVS,其特征要于,所述的TVS器件为衬底包含P型外延层(P-epi)的N型衬底的双向TVS器件,包括纵向NPN结构和插指NPN结构,通过控制槽深度,使得侧面结N+与N+间距与底面纵向结形成的N+/P-epi/N-sub并联,并具有相近的击穿电压,在EOS事件时一同泄放电荷。
3.根据权利要求1或2所述的利用深槽刻蚀并填充高浓度多晶硅的TVS,其特征在于:包含P型外延层的N型衬底厚度为80~150μm,其中,N型衬底电阻率为2~6mΩ*CM;P-epi电阻率15~53mΩ*CM,厚度8~60μm;薄氧化层生长厚度为200~500Å,掩模氧化层厚度10000~20000Å。
4.根据权利要求2所述的利用深槽刻蚀并填充高浓度多晶硅的TVS,其特征在于:N型衬底硅片上通过深槽刻蚀(DTI)沉积多晶硅(POLY)并进行原位掺杂形成的高浓度低阻N型多晶硅(Npoly),由一个以上深槽刻蚀并填充高浓度多晶硅构成一个NPOLY电极,Npoly电阻率3~12Ω/□,高浓度低阻N型多晶硅(Npoly)淀积在沟槽内,并在掩模氧化层(OX-HM)表面形成厚度为1~2μm的多晶硅层,Npoly深槽的硅墙为低阻N+型硅墙,深槽刻蚀DTI深度5~53μm、宽度0.5~2.5μm、间距1~3μm。
5.根据权利要求4所述的利用深槽刻蚀并填充高浓度多晶硅的TVS,其特征在于:所述的双向TVS器件为表面插指结构并联纵向NPN结构,由三个深槽刻蚀并填充高浓度多晶硅构成一个NPOLY电极,其中,包含三组高浓度多晶硅与其之间被杂质扩散形成的N+掺杂的硅墙,及其两侧相接触被杂质扩散形成的N+掺杂的硅壁并排构成一组NPOLY电极连接IO1信号端;另外三组高浓度多晶硅与其之间被杂质扩散形成的N+掺杂“硅墙”,及其两侧相接触被杂质扩散形成的N+掺杂的硅壁并排构成一组NPOLY电极连接IO2信号端,衬底通过背面金属层亦连接IO2信号端;连接正面IO1信号端的正面Npoly电极、P型外延层、连接正面IO2信号端的正面Npoly电极构成表面插指结构TVS;连接正面IO1信号端的正面Npoly电极、P型外延层、通过背面金属层亦连接IO2信号端的衬底构成纵向NPN。
6.根据权利要求4所述的利用深槽刻蚀并填充高浓度多晶硅的TVS,其特征在于:所述的双向TVS器件为插指结构时,由多组NPOLY电极并联,各深槽深度相同、宽度相同,掺杂浓度相同的高浓度低阻N型多晶,深槽刻蚀(DTI)的硅墙为N+型,在深槽侧面形成Npoly/N+/P-epi/N+/Npoly结构,与纵向硅片正面Npoly上的金属层对应多对IO1、IO2信号端;硅片背面的金属层对应IO2信号端,形成多插指并联结构。
7.根据权利要求1所述的利用深槽刻蚀并填充高浓度多晶硅的TVS,其特征要于,所述的衬底为P型衬底硅片,通过控制槽深度,在深槽的侧面间形成Npoly/N+/P-sub/N+/Npoly结构。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202020417081.6U CN211578761U (zh) | 2020-03-27 | 2020-03-27 | 一种利用深槽刻蚀并填充高浓度多晶硅的tvs |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202020417081.6U CN211578761U (zh) | 2020-03-27 | 2020-03-27 | 一种利用深槽刻蚀并填充高浓度多晶硅的tvs |
Publications (1)
Publication Number | Publication Date |
---|---|
CN211578761U true CN211578761U (zh) | 2020-09-25 |
Family
ID=72527426
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202020417081.6U Active CN211578761U (zh) | 2020-03-27 | 2020-03-27 | 一种利用深槽刻蚀并填充高浓度多晶硅的tvs |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN211578761U (zh) |
-
2020
- 2020-03-27 CN CN202020417081.6U patent/CN211578761U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN111223919A (zh) | 一种利用深槽刻蚀并填充高浓度多晶硅的tvs及其制造方法 | |
CN101847663A (zh) | 一种瞬间电压抑制器及形成瞬间电压抑制器的方法 | |
CN115295546A (zh) | 一种tvs器件及制造方法 | |
CN109037206B (zh) | 一种功率器件保护芯片及其制作方法 | |
US11233045B2 (en) | Transient voltage suppression device and manufacturing method therefor | |
CN211578761U (zh) | 一种利用深槽刻蚀并填充高浓度多晶硅的tvs | |
CN109103179B (zh) | 一种功率器件保护芯片及其制作方法 | |
CN111446239A (zh) | 一种低电容低钳位电压瞬态电压抑制器及其制造方法 | |
CN103022155A (zh) | 一种沟槽mos结构肖特基二极管及其制备方法 | |
CN206301790U (zh) | 一种双向超低电容瞬态电压抑制器 | |
KR101006768B1 (ko) | 티브이에스 다이오드 어레이와 그 제조방법 | |
CN113257806A (zh) | 一种骤回瞬态电压抑制器 | |
CN210443555U (zh) | 一种集成高密度静电防护芯片 | |
CN212434623U (zh) | 一种低电容瞬态电压抑制器 | |
CN211629114U (zh) | 一种低电容大功率瞬态电压抑制器 | |
CN211605156U (zh) | 一种静电放电保护器件 | |
CN114093952A (zh) | 一种高对称性双向tvs二极管及其制备方法 | |
CN107731734B (zh) | 用于高速双极工艺的深槽与pn结混合隔离结构的制造方法 | |
CN111430305A (zh) | 一种制作静电放电保护器件的方法及静电放电保护器件 | |
CN206194741U (zh) | 一种双向超低电容瞬态电压抑制器 | |
CN116454025B (zh) | Mosfet芯片的制造方法 | |
CN115954356B (zh) | 高压双向可控硅静电放电保护器件及其制备方法 | |
CN210640253U (zh) | 一种基于soi衬底的tvs器件 | |
CN211654821U (zh) | 低电容低钳位电压瞬态电压抑制器 | |
CN114744025B (zh) | 一种基于沟槽原位掺杂多晶硅的tvs器件及其制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |