CN112234056A - 一种半导体器件 - Google Patents

一种半导体器件 Download PDF

Info

Publication number
CN112234056A
CN112234056A CN202010917264.9A CN202010917264A CN112234056A CN 112234056 A CN112234056 A CN 112234056A CN 202010917264 A CN202010917264 A CN 202010917264A CN 112234056 A CN112234056 A CN 112234056A
Authority
CN
China
Prior art keywords
diode group
diode
semiconductor device
metal
metal terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010917264.9A
Other languages
English (en)
Other versions
CN112234056B (zh
Inventor
杨勇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Hotbrand Technology Co ltd
Original Assignee
Shenzhen Hotbrand Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Hotbrand Technology Co ltd filed Critical Shenzhen Hotbrand Technology Co ltd
Priority to CN202010917264.9A priority Critical patent/CN112234056B/zh
Publication of CN112234056A publication Critical patent/CN112234056A/zh
Application granted granted Critical
Publication of CN112234056B publication Critical patent/CN112234056B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0288—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using passive elements as protective elements, e.g. resistors, capacitors, inductors, spark-gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0296—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices involving a specific disposition of the protective devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明涉及半导体器件领域，具体涉及一种半导体器件。该半导体器件包括源极、漏极、栅极以及自下而上设置的衬底、外延层和介质层，所述半导体器件的物理结构设置有元胞区、第一截止环和第二截止环，所述元胞区设置在第一截止环和第二截止环之间，所述半导体器件还包括设置在元胞区和第一截止环之间的静电保护电路，所述静电保护电路的结构包括第一二极管组、电阻和第二二极管组；其中，所述第一二极管组的一端与源极连接，其另一端与栅极连接且还与电阻的一端连接，所述电阻的另一端与栅极连接，且还与第二二极管组的一端连接，所述第二二极管组的另一端与源极连接。本发明的半导体器件具有更高的防静电能力。

Description

一种半导体器件
技术领域
本发明涉及半导体器件领域，具体涉及一种半导体器件。
背景技术
MOSFET器件是一种分立器件，属于半导体功率器件范畴，与集成电路同属于半导体器件领域。按照器件物理结构，可将MOSFET器件分类为平面MOSFET器件和沟槽MOSFET器件两个大类，其中沟槽MOSFET器件的电流密度更高，在中低压MOSFET器件中占主导地位；按照导电类型，可将MOSFET器件分类为N型MOSFET器件和P型MOSFET器件，其中N型MOSFET器件的电流密度更高，因此更广泛使用。MOSFET器件都包含源极、栅极和漏极共三个端口，通常源极和栅极在器件的正面，漏极在器件的背面；MOSFET器件的物理结构中通常包含有元胞区、场限环、截止环和压焊块，其中元胞区是MOSFET器件的有效工作区，场限环是MOSFET器件的耐压横向缓冲区，截止环是防止外界可动电荷和可动离子向场限环、元胞区扩散的结构，通常位于器件的终端边界区域，压焊块是器件内部的用以连接外部引脚的金属块，源极压焊块和栅极压焊块通常位于器件正面。
MOSFET器件的栅极和源极、漏极之间包含有一层薄薄的栅氧化层，栅氧化层是MOSFET器件的重要组成部分，其在受到外来的高电压冲击时，会被击穿损坏而且这种损坏是不可恢复的，导致整个MOSFET器件完全失效，因此在实际应用中，对MOSFET器件的栅极提供静电放电(ESD)保护是必要的。通常的做法是，在MOSFET器件的栅极和源极之间设置一个反向偏置的二极管，此二极管的反向击穿电压低于栅氧化层的可承受电压，当静电放电产生的电压高于所述二极管的反向击穿电压时，所述二极管发生反向击穿，栅极和源极之间的电压(栅源电压)被二极管钳制，静电放电产生的能量从二极管泄放，避免了栅氧化层受到损坏，从而实现了对栅氧化层的保护作用；由于静电放电有可能是正电荷(产生正电压)也有可能是负电荷(产生负电压)，所以通常在MOSFET器件的栅极和源极之间设置包含有至少一个正向偏置的二极管和一个反向偏置的二极管串联形成的一组二极管，以确保无论静电放电产生的电压脉冲是正电压或是负电压，都至少有一个二极管处于反向偏置状态，从而达到钳制栅源电压的效果。
在MOSFET器件的实际应用中，为了降低印刷电路板(PCB)的尺寸及物料成本，通常将实现静电保护功能的二极管集成于MOSFET器件内部，即采用单器件集成的方案。平面MOSFET器件的面积比较大、栅氧化层比较厚，因此其吸收ESD能量的能力比较强，通常也就不需要在器件内部集成静电保护功能。而沟槽MOSFET器件需要在器件内部集成二极管，实际操作时，通常需要在器件的物理结构上做特殊设计，这种集成了静电保护二极管的沟槽MOSFET器件的物理结构如示意图1。在示意图1中，元胞区由沟槽a和体区b.1等结构组成，d为由正向偏置的二极管和反向偏置的二极管串联形成的一组二极管，设置在厚氧化层c的上表面，所述二极管d的一端与栅极相连，另一端与源极相连，截止环由体区b.2等结构组成。
但是，上述现有沟槽MOSFET器件的防静电能力仍有待进一步地提高。
发明内容
本发明要解决的技术问题在于，针对现有技术的上述缺陷，提供一种半导体器件，解决现有的沟槽MOSFET器件的防静电能力仍有待进一步提高的问题。
本发明解决其技术问题所采用的技术方案是：提供一种半导体器件，包括源极、漏极、栅极以及自下而上设置的衬底、外延层和介质层，所述半导体器件的物理结构设置有元胞区、第一截止环和第二截止环，所述元胞区设置在第一截止环和第二截止环之间，所述半导体器件还包括设置在元胞区和第一截止环之间的静电保护电路，所述静电保护电路的结构包括第一二极管组、电阻和第二二极管组；其中，
所述第一二极管组的一端与源极连接，其另一端与栅极连接且还与电阻的一端连接，所述电阻的另一端与栅极连接，且还与第二二极管组的一端连接，所述第二二极管组的另一端与源极连接。
本发明的更进一步优选方案是：所述第一二极管组和第二二极管组均呈环状结构，且第一二极管组的环状结构面积大于第二二极管组的环状结构面积。
本发明的更进一步优选方案是：所述第一二极管组包括至少两设为第一导电类型的第一多晶硅和至少一设为第二导电类型的第二多晶硅，所述第一多晶硅与第二多晶硅交叉排列设置，且其中两第一多晶硅分别形成第一二极管组的两端，所述第二二极管组包括至少两设为第一导电类型的第三多晶硅和至少一设为第二导电类型的第四多晶硅，所述第三多晶硅与第四多晶硅交叉排列设置，且其中两第三晶硅分别形成第二二极管组的两端，所述第一导电类型与第二导电类型的导电类型相反。
本发明的更进一步优选方案是：所述第一多晶硅、第二多晶硅、第三多晶硅和第四多晶硅均为环状结构。
本发明的更进一步优选方案是：所述半导体器件的物理结构还设置有第一场限环和第二场限环，所述第一场限环设于第二截止环与元胞区之间，所述第一二极管组设置在第二场限环与元胞区之间。
本发明的更进一步优选方案是：所述半导体器件还包括设置在第一场限环和第二场限环上的第一体区和设于外延层中的第一沟槽，所述第一沟槽与元胞区之间的外延层形成第一体区。
本发明的更进一步优选方案是：所述半导体器件还包括形成于外延层与介质层交界处的氧化层，所述第一二极管组、电阻和第二二极管均位于氧化层的上表面。
本发明的更进一步优选方案是：所述半导体器件还包括两第一二极管引线孔、两电阻引线孔、两第二二极管引线孔、第一金属端、第二金属端、第三金属端和第四金属端，所述第一金属端和第四金属端与源极连接，所述第二金属端和第三金属端与栅极连接，所述第一二极管组的一端通过一第一二极管引线孔与第一金属块接触，另一端通过另一第一二极管引线孔与第二金属端接触，所述电阻的一端通过一电阻接线孔与第二金属端接触，另一端通过另一电阻接线孔与第三金属端接触，所述第二二极管组的一端通过一第二二极管引线孔与第三金属端接触，另一端通过另一第二二极管引线孔与第四金属端接触。
本发明的更进一步优选方案是：所述元胞区上设置有两第二沟槽、第二体区、第一源区、第一源区引线孔、两与两第二沟槽对应接触的栅极引线孔、两与栅极引线孔对应接触的第五金属端以及第六金属端，所述第二体区和所述第一源区位于两所述第二沟槽之间，所述栅极依次通过两第五金属端和对应的栅极引线孔伸入对应的第二沟槽中，所述源极依次通过第六金属端和第一源区引线孔穿过第一源区与第二体区接触，两所述第二沟槽设于外延层中，两所述第二沟槽之间的外延层形成第二体区。
本发明的更进一步优选方案是：所述第一截止环和第二截止环上设置有第七金属端、第二源区、第一截止环引线孔、第二截止环引线孔和第三沟槽，所述第二源区和第三沟槽均设于外延层中，所述第七金属端通过第一截止环引线孔穿过第二源区与外延层接触，且通过第二截止环引线孔伸入第三沟槽中。
本发明的有益效果在于，与现有技术相比，通过设置自下而上设置的衬底、外延层和介质层，将第一二极管组、电阻和第二二极管组设置在介质层中，第一二极管组的一端与源极连接，其另一端与栅极连接且还与电阻的一端连接，电阻的另一端与栅极连接，且还与第二二极管组的一端连接，第二二极管组的另一端与源极连接，形成静电保护电路，并将该静电保护电路设置在元胞区与第一截止环之间，从而形成具有更高的防静电能力的半导体器件；以及将第一二极管组、电阻和第二二极管组均设置在氧化层的上表面，半导体器件具有更高的防静电能力。
附图说明
下面将结合附图及实施例对本发明作进一步说明，附图中：
图1是现有的半导体器件的剖视结构示意图；
图2是本发明的半导体器件的剖视结构示意图；
图3是本发明的半导体器件的原理示意图。
具体实施方式
现结合附图，对本发明的较佳实施例作详细说明。
如图2所示，本发明提供一种半导体器件的优选实施例。
参考图2，所述半导体器件包括源极11、漏极12、栅极13以及自下而上设置的衬底18、外延层19和介质层20，所述半导体器件的物理结构设置有元胞区14、第一截止环15、第二截止环16，所述元胞区14设置在第一截止环15和第二截止环16之间，所述半导体器件还包括设置在元胞区14和第一截止环15之间的静电保护电路，所述静电保护电路的结构包括设置于介质层20中的第一二极管组21、电阻22和第二二极管组23；其中，所述第一二极管组21的一端与源极11连接，其另一端与栅极13连接且还与电阻22的一端连接，所述电阻22的另一端与栅极13连接，且还与第二二极管组23的一端连接，所述第二二极管组23的另一端与源极11连接。通过将第一二极管组21、电阻22和第二二极管组23设置在介质层20中，第一二极管组21的一端与源极11连接，其另一端与栅极13连接且还与电阻22的一端连接，电阻22的另一端与栅极13连接，且还与第二二极管组23的一端连接，第二二极管组23的另一端与源极11连接，形成静电保护电路，并将该静电保护电路设置在元胞区14与第一截止环15之间，从而形成具有更高的防静电能力的半导体器件。与现有将静电保护电路设置在半导体器件的外围应用电路板上的方案相比，本发明在半导体器件内集成由第一二极管组21、电阻22和第二二极管组23构成的两级钳位的静电保护电路的方案占用空间更小，减少电路板的尺寸和物料成本。
具体地，所述半导体器件还包括两第一二极管引线孔24、两电阻引线孔25、两第二二极管引线孔26、第一金属端27、第二金属端28、第三金属端29和第四金属端30，所述第一金属端27和第四金属端30均与源极11连接，所述第二金属端28和第三金属端29均与栅极13连接，所述第一二极管组21的一端通过一第一二极管引线孔24与第一金属端27接触，另一端通过另一第一二极管引线孔24与第二金属端28接触，所述电阻22的一端通过一电阻接线孔25与第二金属端28接触，另一端通过另一电阻接线孔25与第三金属端29接触，所述第二二极管组23的一端通过一第二二极管引线孔26与第三金属端29接触，另一端通过另一第二二极管引线孔26与第四金属端30接触。其中，第一二极管引线孔24、电阻引线孔25和第二二极管引线孔26均设置在介质层20中。
本发明的半导体器件的原理示意图如图3所示，第一二极管组21、电阻22和第二二极管组23三者连接形成两级钳位的静电保护电路，栅极13和源极11之间的电压(栅源电压)被静电保护电路钳制，静电放电产生的能量从静电保护电路泄放，避免了栅氧化层33受到损坏，从而实现静电保护。
进一步地，所述第一二极管组21和第二二极管组23均呈环状结构，且第一二极管组21的环状结构面积大于第二二极管组23的环状结构面积。
进一步地，所述第一二极管组21包括至少两设为第一导电类型的第一多晶硅211和至少一设为第二导电类型的第二多晶硅212，所述第一多晶硅211与第二多晶硅212交叉排列设置，且两第一多晶硅211分别形成第一二极管组21的两端，所述第二二极管组23包括至少两设为第一导电类型的第三多晶硅231和至少一设为第二导电类型的第四多晶硅232，所述第三多晶硅231与第四多晶硅232交叉排列设置，且两第三多晶硅231分别形成第二二极管组23的两端，所述第一导电类型与第二导电类型的导电类型相反。第一二极管组21中，掺杂的第一多晶硅211至少有两个，从而形成包含有至少一个正向偏置的二极管和一个反向偏置的二极管的串联结构；第二二极管组23中，掺杂的第三多晶硅231至少有两个，从而形成包含有至少一个正向偏置的二极管和一个反向偏置的二极管的串联结构。
其中，所述第一多晶硅211、第二多晶硅212、第三多晶硅231和第四多晶硅232均为环状结构，均是半导体工艺中常用的材质，用多晶硅制作两二极管组和电阻22，工艺可靠度比较高，且第一二极管组21和第二二极管组23所掺杂的各多晶硅的厚度相同。本实施例中的电阻22亦由掺杂的第二多晶硅212构成。上述所述的第一二极管组21和第二二极管组23的环状结构面积即指环状结构的内环周长乘以多晶硅的厚度。
参考图2，本实施例中，半导体器件的物理结构还设置有第一场限环31和第二场限环32，所述第一场限环31设于第二截止环16与元胞区14之间，所述第一二极管组21设于第二场限环32与元胞区14之间。具体地，所述半导体器件还包括设置在第一场限环31和第二场限环32上的第一体区311和设于外延层19中的第一沟槽312，所述第一沟槽312与元胞区14之间的外延层19形成第一体区311。由第一沟槽312和第一体区311形成第二场限环32，使得半导体器件电场分布更均衡，整体性能更佳。其中，该第一沟槽312为若干个沟槽形成的环形沟槽结构，且填充了第二多晶硅212。
参考图2，所述半导体器件还包括形成于外延层19与介质层20交界处的氧化层33，所述第一二极管组21、电阻22和第二二极管组23均位于氧化层33的上表面。其中，该氧化层33的厚度设置为150-800纳米，可防止静电放电产生的电压击穿氧化层33。
参考图2，本实施例中的元胞区14上设置有两第二沟槽141、第二体区142、第一源区143、第一源区引线孔144、两与两第二沟槽141对应接触的栅极引线孔145、两与栅极引线孔145对应接触的第五金属端146以及第六金属端147，所述第二体区142和所述第一源区143位于两所述第二沟槽141之间，所述栅极13依次通过两第五金属端146和对应的栅极引线孔145伸入对应的第二沟槽141中，所述源极11依次通过第六金属端147和第一源区引线孔144穿过第一源区143与第二体区142接触，两所述第二沟槽141设于外延层19中，两所述第二沟槽141之间的外延层19形成第二体区142。其中，一第二沟槽141与第一场限环31的第一沟槽312之间的外延区形成第一场限环31的第一体区311，另一第二沟槽141与第二场限环32的第一沟槽312之间的外延区形成第二场限环32的第一体区311。
参考图2，本实施例中的第一截止环15和第二截止环16上均设置有第七金属端151、第二源区152、第一截止环引线孔153、第二截止环引线孔154和第三沟槽155，所述第二源区152和第三沟槽155均设于外延层19中，所述第七金属端151通过第一截止环引线孔153穿过第二源区152与外延层19接触，且通过第二截止环引线孔154伸入第三沟槽155中。其中，所述第二源区152设于第三沟槽155的外边缘，所述第七金属端151、第二源区152、第一截止环引线孔153、第二截止环引线孔154和第三沟槽155均为环状结构。
另外，本发明半导体器件的各金属端均设置在介质层20的上表面，且源极11通过源极压焊块作为与外部电路板连接的引脚，栅极13通过栅极压焊块作为与外部电路板连接的引脚，漏极12通过漏极压焊块作为与外部电路板连接的引脚。
本实施例中，所述第一导电类型为N型，所述第二导电类型为导电类型与第一导电类型相反的P型，或者第一导电类型为P型，所述第二导电类型为导电类型与第一导电类型相反的N型。当第一导电类型为N型，第二导电类型为P型时，第一源区143和第二源区152掺杂N型的多晶硅,半导体器件为N型沟槽MOSFET；当第一导电类型为P型，第二导电类型为N型时，第一源区143和第二源区152掺杂P型的多晶硅，半导体器件为P型沟槽MOSFET。
应当理解的是，以上实施例仅用以说明本发明的技术方案，而非对其限制，对本领域技术人员来说，可以对上述实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而所有这些修改和替换，都应属于本发明所附权利要求的保护范围。

Claims (10)

1.一种半导体器件，包括源极、漏极、栅极以及自下而上设置的衬底、外延层和介质层，所述半导体器件的物理结构设置有元胞区、第一截止环和第二截止环，所述元胞区设置在第一截止环和第二截止环之间，其特征在于，所述半导体器件还包括设置在元胞区和第一截止环之间的静电保护电路，所述静电保护电路的结构包括第一二极管组、电阻和第二二极管组；其中，
所述第一二极管组的一端与源极连接，其另一端与栅极连接且还与电阻的一端连接，所述电阻的另一端与栅极连接，且还与第二二极管组的一端连接，所述第二二极管组的另一端与源极连接。
2.根据权利要求1所述的半导体器件，其特征在于，所述第一二极管组和第二二极管组均呈环状结构，且第一二极管组的环状结构面积大于第二二极管组的环状结构面积。
3.根据权利要求2所述的半导体器件，其特征在于，所述第一二极管组包括至少两设为第一导电类型的第一多晶硅和至少一设为第二导电类型的第二多晶硅，所述第一多晶硅与第二多晶硅交叉排列设置，且其中两第一多晶硅分别形成第一二极管组的两端，所述第二二极管组包括至少两设为第一导电类型的第三多晶硅和至少一设为第二导电类型的第四多晶硅，所述第三多晶硅与第四多晶硅交叉排列设置，且其中两第三晶硅分别形成第二二极管组的两端，所述第一导电类型与第二导电类型的导电类型相反。
4.根据权利要求3所述的半导体器件，其特征在于，所述第一多晶硅、第二多晶硅、第三多晶硅和第四多晶硅均为环状结构。
5.根据权利要求1所述的半导体器件，其特征在于，所述半导体器件的物理结构还设置有第一场限环和第二场限环，所述第一场限环设于第二截止环与元胞区之间，所述第一二极管组设置在第二场限环与元胞区之间。
6.根据权利要求5所述的半导体器件，其特征在于，所述半导体器件还包括设置在第一场限环和第二场限环上的第一体区和设于外延层中的第一沟槽，所述第一沟槽与元胞区之间的外延层形成第一体区。
7.根据权利要求1所述的半导体器件，其特征在于，所述半导体器件还包括形成于外延层与介质层交界处的氧化层，所述第一二极管组、电阻和第二二极管均位于氧化层的上表面。
8.根据权利要求1所述的半导体器件，其特征在于，所述半导体器件还包括两第一二极管引线孔、两电阻引线孔、两第二二极管引线孔、第一金属端、第二金属端、第三金属端和第四金属端，所述第一金属端和第四金属端与源极连接，所述第二金属端和第三金属端与栅极连接，所述第一二极管组的一端通过一第一二极管引线孔与第一金属块接触，另一端通过另一第一二极管引线孔与第二金属端接触，所述电阻的一端通过一电阻接线孔与第二金属端接触，另一端通过另一电阻接线孔与第三金属端接触，所述第二二极管组的一端通过一第二二极管引线孔与第三金属端接触，另一端通过另一第二二极管引线孔与第四金属端接触。
9.根据权利要求1所述的半导体器件，其特征在于，所述元胞区上设置有两第二沟槽、第二体区、第一源区、第一源区引线孔、两与两第二沟槽对应接触的栅极引线孔、两与栅极引线孔对应接触的第五金属端以及第六金属端，所述第二体区和所述第一源区位于两所述第二沟槽之间，所述栅极依次通过两第五金属端和对应的栅极引线孔伸入对应的第二沟槽中，所述源极依次通过第六金属端和第一源区引线孔穿过第一源区与第二体区接触，两所述第二沟槽设于外延层中，两所述第二沟槽之间的外延层形成第二体区。
10.根据权利要求1所述的半导体器件，其特征在于，所述第一截止环和第二截止环上均设置有第七金属端、第二源区、第一截止环引线孔、第二截止环引线孔和第三沟槽，所述第二源区和第三沟槽均设于外延层中，所述第七金属端通过第一截止环引线孔穿过第二源区与外延层接触，且通过第二截止环引线孔伸入第三沟槽中。
CN202010917264.9A 2020-09-03 2020-09-03 一种半导体器件 Active CN112234056B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010917264.9A CN112234056B (zh) 2020-09-03 2020-09-03 一种半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010917264.9A CN112234056B (zh) 2020-09-03 2020-09-03 一种半导体器件

Publications (2)

Publication Number Publication Date
CN112234056A true CN112234056A (zh) 2021-01-15
CN112234056B CN112234056B (zh) 2024-04-09

Family

ID=74115887

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010917264.9A Active CN112234056B (zh) 2020-09-03 2020-09-03 一种半导体器件

Country Status (1)

Country Link
CN (1) CN112234056B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116404004A (zh) * 2023-05-26 2023-07-07 上海晶岳电子有限公司 一种sgt mos工艺tvs器件及其制造方法
CN116884969A (zh) * 2022-08-22 2023-10-13 上海晶岳电子有限公司 一种半导体器件及其制造方法

Citations (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010050189A1 (en) * 2000-06-12 2001-12-13 Honda Giken Kogyo Kabushiki Kaisha Method and apparatus for cutting off fuel of a fuel cell vehicle
US20020195613A1 (en) * 2001-04-02 2002-12-26 International Rectifier Corp. Low cost fast recovery diode and process of its manufacture
CN1445849A (zh) * 2002-03-17 2003-10-01 联华电子股份有限公司 静电放电防护电路
CN201163629Y (zh) * 2008-03-18 2008-12-10 苏州硅能半导体科技股份有限公司 带有多晶硅场板的功率mos场效应管
CN101819972A (zh) * 2009-02-09 2010-09-01 万国半导体有限公司 一种用于功率器件击穿保护的栅漏箝位和静电放电保护电路
US20100244088A1 (en) * 2009-03-31 2010-09-30 Freescale Semiconductor, Inc. Zener triggered esd protection
US20100289073A1 (en) * 2009-05-18 2010-11-18 Force Mos Technology Co. Ltd. Trench MOSFETS with ESD Zener diode
US20110242712A1 (en) * 2010-04-01 2011-10-06 Fwu-Juh Huang Chip with esd protection function
US20110241110A1 (en) * 2010-04-06 2011-10-06 Shengan Xiao Terminal structure for superjunction device and method of manufacturing the same
CN102456747A (zh) * 2010-10-19 2012-05-16 上海华虹Nec电子有限公司 静电保护二极管
CN202534649U (zh) * 2012-01-04 2012-11-14 无锡新洁能功率半导体有限公司 提高截止效果的沟槽型功率mos器件
CN102844863A (zh) * 2010-01-26 2012-12-26 ams有限公司 用作静电放电保护措施的晶体管组件
CN103887331A (zh) * 2012-12-21 2014-06-25 微机电科技香港有限公司 高压igbt器件的vld终端及其制备方法
TW201436234A (zh) * 2013-01-16 2014-09-16 Fuji Electric Co Ltd 半導體元件
CN104600069A (zh) * 2013-10-31 2015-05-06 开益禧株式会社 瞬态电压抑制器及其制造方法
US20150214295A1 (en) * 2014-01-28 2015-07-30 Peking University Founder Group Co., Ltd. Power semiconductor device and method of fabricating the same and cutoff ring
CN105895671A (zh) * 2016-05-06 2016-08-24 张家港凯思半导体有限公司 超低功耗半导体功率器件及制备方法
US20170271319A1 (en) * 2016-03-15 2017-09-21 Infineon Technologies Dresden Gmbh Semiconductor Device
TW201828477A (zh) * 2017-01-20 2018-08-01 通嘉科技股份有限公司 可耐受靜電放電事件之高壓半導體元件
CN110379848A (zh) * 2019-08-29 2019-10-25 无锡新洁能股份有限公司 一种具有截止环结构的功率半导体器件及其制作方法
CN110739303A (zh) * 2019-10-30 2020-01-31 珠海迈巨微电子有限责任公司 集成ESD防护的Trench VDMOS器件及制造方法

Patent Citations (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010050189A1 (en) * 2000-06-12 2001-12-13 Honda Giken Kogyo Kabushiki Kaisha Method and apparatus for cutting off fuel of a fuel cell vehicle
US20020195613A1 (en) * 2001-04-02 2002-12-26 International Rectifier Corp. Low cost fast recovery diode and process of its manufacture
CN1445849A (zh) * 2002-03-17 2003-10-01 联华电子股份有限公司 静电放电防护电路
CN201163629Y (zh) * 2008-03-18 2008-12-10 苏州硅能半导体科技股份有限公司 带有多晶硅场板的功率mos场效应管
CN101819972A (zh) * 2009-02-09 2010-09-01 万国半导体有限公司 一种用于功率器件击穿保护的栅漏箝位和静电放电保护电路
US20100244088A1 (en) * 2009-03-31 2010-09-30 Freescale Semiconductor, Inc. Zener triggered esd protection
US20100289073A1 (en) * 2009-05-18 2010-11-18 Force Mos Technology Co. Ltd. Trench MOSFETS with ESD Zener diode
CN102844863A (zh) * 2010-01-26 2012-12-26 ams有限公司 用作静电放电保护措施的晶体管组件
US20110242712A1 (en) * 2010-04-01 2011-10-06 Fwu-Juh Huang Chip with esd protection function
US20110241110A1 (en) * 2010-04-06 2011-10-06 Shengan Xiao Terminal structure for superjunction device and method of manufacturing the same
CN102456747A (zh) * 2010-10-19 2012-05-16 上海华虹Nec电子有限公司 静电保护二极管
CN202534649U (zh) * 2012-01-04 2012-11-14 无锡新洁能功率半导体有限公司 提高截止效果的沟槽型功率mos器件
CN103887331A (zh) * 2012-12-21 2014-06-25 微机电科技香港有限公司 高压igbt器件的vld终端及其制备方法
TW201436234A (zh) * 2013-01-16 2014-09-16 Fuji Electric Co Ltd 半導體元件
CN104600069A (zh) * 2013-10-31 2015-05-06 开益禧株式会社 瞬态电压抑制器及其制造方法
US20150214295A1 (en) * 2014-01-28 2015-07-30 Peking University Founder Group Co., Ltd. Power semiconductor device and method of fabricating the same and cutoff ring
US20170271319A1 (en) * 2016-03-15 2017-09-21 Infineon Technologies Dresden Gmbh Semiconductor Device
CN105895671A (zh) * 2016-05-06 2016-08-24 张家港凯思半导体有限公司 超低功耗半导体功率器件及制备方法
TW201828477A (zh) * 2017-01-20 2018-08-01 通嘉科技股份有限公司 可耐受靜電放電事件之高壓半導體元件
CN110379848A (zh) * 2019-08-29 2019-10-25 无锡新洁能股份有限公司 一种具有截止环结构的功率半导体器件及其制作方法
CN110739303A (zh) * 2019-10-30 2020-01-31 珠海迈巨微电子有限责任公司 集成ESD防护的Trench VDMOS器件及制造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116884969A (zh) * 2022-08-22 2023-10-13 上海晶岳电子有限公司 一种半导体器件及其制造方法
CN116884969B (zh) * 2022-08-22 2024-03-26 上海晶岳电子有限公司 一种半导体器件及其制造方法
CN116404004A (zh) * 2023-05-26 2023-07-07 上海晶岳电子有限公司 一种sgt mos工艺tvs器件及其制造方法
CN116404004B (zh) * 2023-05-26 2024-03-19 上海晶岳电子有限公司 一种sgt mos工艺tvs器件及其制造方法

Also Published As

Publication number Publication date
CN112234056B (zh) 2024-04-09

Similar Documents

Publication Publication Date Title
US6919603B2 (en) Efficient protection structure for reverse pin-to-pin electrostatic discharge
US8102025B2 (en) Semiconductor device having IGBT and diode
US6861711B2 (en) Thick gate oxide transistor and electrostatic discharge protection utilizing thick gate oxide transistors
US5563436A (en) Forward overvoltage protection circuit for a vertical semiconductor component
CN1426108A (zh) 用于集成电路中的静电放电保护的电路和方法
CN112234056B (zh) 一种半导体器件
US11139288B2 (en) Silicon-controlled-rectifier electrostatic protection structure and fabrication method thereof
US6864537B1 (en) Thick gate oxide transistor and electrostatic discharge protection utilizing thick gate oxide transistors
US5710452A (en) Semiconductor device having electrostatic breakdown protection circuit
CN108470732B (zh) 半导体装置
US11296071B2 (en) Device of protection against electrostatic discharges
KR20090089805A (ko) 반도체 장치
US5138413A (en) Piso electrostatic discharge protection device
JPH03225960A (ja) 半導体デバイス
US10325905B2 (en) Semiconductor device and semiconductor circuit device
CN1122309C (zh) 半导体装置
US11437365B2 (en) Device of protection against electrostatic discharges
CN114492285A (zh) 一种提升叉指结构型器件esd防护能力的版图设计方法
CN114695341A (zh) 具有高保持电压的低电容瞬态电压抑制器
JP4795613B2 (ja) 半導体装置
JPH06236965A (ja) 半導体装置
US20240339447A1 (en) Electrostatic discharge protection device
JP4547977B2 (ja) 半導体装置
CN217881507U (zh) 功率半导体组件
US20230076856A1 (en) Electrostatic discharge device and display driving chip including the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant