CN201163629Y - 带有多晶硅场板的功率mos场效应管 - Google Patents
带有多晶硅场板的功率mos场效应管 Download PDFInfo
- Publication number
- CN201163629Y CN201163629Y CNU2008200332327U CN200820033232U CN201163629Y CN 201163629 Y CN201163629 Y CN 201163629Y CN U2008200332327 U CNU2008200332327 U CN U2008200332327U CN 200820033232 U CN200820033232 U CN 200820033232U CN 201163629 Y CN201163629 Y CN 201163629Y
- Authority
- CN
- China
- Prior art keywords
- doped region
- ring
- conduction type
- unit cell
- type doped
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
一种带有多晶硅场板的功率MOS场效应管,其特征在于对MOS场效应管有源区外围的终端保护结构进行了以下几方面改进:1.将单胞阵列的边缘单胞外围的P-阱直接作为场限环;2.将场限环P-区、截止环P-区和单胞阵列的P-阱作为同一制造层,由P型掺杂同时形成;3.省去原来由场氧,将场板结构改由栅氧化硅层与多晶硅组成;4.将场板中的多晶硅作为P型杂质离子注入的阻挡层直接形成场限环P-区,截止环P-区及单胞的P-阱;5.在P型掺杂之后直接进行N型掺杂,使得场限环P-区、截止环P-区和单胞阵列的P-阱三者上部均带N+区。本实用新型节省了有源区光刻版,场限环光刻版及源区注入三层光刻板,在保证产品性能的前提下,减少了光刻次数,大大降低制造成本,可适用于大批量低成本制造功率MOS场效应管。
Description
技术领域
本实用新型涉及一种功率MOS场效应管。特别涉及一种带有多晶硅场板的功率MOS场效应管。这种功率MOS场效应管可以是N或P沟槽型MOS场效应管,也可以是N或P平面型MOS场效应管,它能承受的电压在中低压范围(20V<电压<300V)。
背景技术
功率MOS场效应管使用已有多年历史,其设计和制造方法一直在持续的改进。从性能上,主要是朝着低导通电阻(Rdson),高耐压,高频率的方向发展。
终端保护结构是MOS场效应管设计的一个非常重要的环节。功率MOS场效应管,工作时需承受较高的反向电压,位于器件中间有源区的各并联单胞阵列间的表面电位大致相同,而位于有源区边缘(即终端)的单胞与衬底表面的电位却相差很大,往往引起外圈单胞的表面电场过于集中从而造成器件的边缘击穿。因此,需要在单胞阵列的外圈增加终端保护结构,减小终端电场密度,起到提高MOS场效应管耐压的作用。
对于大于20V的功率MOS场效应管,其终端保护结构从内向外由场限环、场板和截止环组成。而制造场限环和有源区需要进行两次光刻。目前的技术水平,制造一种沟槽型MOS场效应管,总共需要使用七块光刻版,并按以下工艺流程来完成:
第一步,在半导体硅片上生长场氧化层;
第二步,通过光刻,界定出有源区,对场氧化层进行刻蚀(光刻版1);
第三步,通过光刻,界定出场限环注入区域,进行P型掺杂形成场限环P+区(光刻版2);
第四步,于半导体硅片表面生长硬掩膜氧化层,通过光刻,界定出沟槽腐蚀区域,并进行硬掩膜氧化层腐蚀(光刻板3)
第五步,基于硬掩膜氧化层进行深沟槽硅刻蚀;
第六步,生长栅氧化层,于栅氧化层表面淀积导电多晶硅;
第七步,通过光刻,界定出多晶硅刻蚀区域,进行多晶硅刻蚀(光刻版4);
第八步,于整个半导体硅片表面进行P型杂质离子注入,并进行推阱形成单胞阵列的P-阱;
第九步,通过光刻,界定出源极区域,进行N型杂质离子注入,并进行推阱形成N+区(光刻版5);
第十步,于整个半导体硅片表面淀积介质层;
第十一步,通过光刻,界定出接触孔区域,并进行氧化层刻蚀(光刻版6);
第十二步,淀积金属层,通过光刻,定义出刻蚀区域,进行金属刻蚀(光刻版7)。
但是随着市场竞争的激烈,对成本控制的要求也越来越高,如何在不降低器件性能(如特征导通电阻(Specific Rdson)、耐压、器件电容等)的情况下,降低制造成本成为目前重要的研究方向。
控制制造成本,有两个主要方向,一是减小芯片面积,在同样大小的硅片上得到更多的芯片。另一方向是减少光刻次数,生产成本与光刻次数成正比,所以使用尽量少的光刻次数,能大幅度减少生产成本。
发明内容
本实用新型提供一种带有多晶硅场板的功率MOS场效应管,其目的是要在保证不影响器件性能(如特征导通电阻(Specific Rdson)、耐压等)的前提下,通过对终端保护结构的优化设计来减少光刻次数,从而降低器件的制造成本。
为达到上述目的,本实用新型采用的第一种技术方案是:一种带有多晶硅场板的功率MOS场效应管,在俯视平面上,该器件中间为并联的单胞阵列,单胞阵列的外围设有终端保护结构,其创新在于:
在俯视平面上,所述终端保护结构由一个场限环、一个场板和一个截止环组成,从单胞阵列的边缘单胞外围开始,终端保护结构由内向外按场限环、场板、截止环次序设置,而且边缘单胞外围直接连接场限环。
在截面上,场限环位于半导体硅片的第一导电类型外延层上部区域内,它由第一导电类型掺杂区和第二导电类型掺杂区构成,其中,第一导电类型掺杂区位于第二导电类型掺杂区的上部。
在截面上,场板由栅氧化硅层和导电多晶硅叠加构成,栅氧化硅层位于半导体硅片的第一导电类型外延层表面上,导电多晶硅位于栅氧化硅层上。
在截面上,截止环位于半导体硅片的第一导电类型外延层上部区域内,它由第一导电类型掺杂区和第二导电类型掺杂区构成,其中,第一导电类型掺杂区位于第二导电类型掺杂区的上部,金属层将第一导电类型掺杂区和第二导电类型掺杂区连接成等电位。
在截面上,场限环、截止环和单胞阵列三者各自的第二导电类型掺杂区为同一制造层,它们的第二导电类型杂质掺杂深度相同;场限环、截止环和单胞阵列三者各自的第一导电类型掺杂区为同一制造层,它们的第一导电类型杂质掺杂深度相同;场板中的导电多晶硅位于场限环与截止环之间区域的上方,并作为第一导电类型和第二导电类型杂质离子注入的阻挡层。
为达到上述目的,本实用新型第二种技术方案是:一种带有多晶硅场板的功率MOS场效应管,在俯视平面上,该器件中间为并联的单胞阵列,单胞阵列的外围设有终端保护结构,其创新在于:
在俯视平面上,所述终端保护结构由至少两个场限环、与场限环数量相同的场板和一个截止环组成,从单胞阵列的边缘单胞外围开始,终端保护结构由内向外按场限环、场板、场限环、场板,最后为截止环的规律设置,而且边缘单胞外围直接连接场限环。
在截面上,场限环位于半导体硅片的第一导电类型外延层上部区域内,它由第一导电类型掺杂区和第二导电类型掺杂区构成,其中,第一导电类型掺杂区位于第二导电类型掺杂区的上部。
在截面上,场板由栅氧化硅层和导电多晶硅叠加构成,栅氧化硅层位于半导体硅片的第一导电类型外延层表面上,导电多晶硅位于栅氧化硅层上。
在截面上,截止环位于半导体硅片的第一导电类型外延层上部区域内,它由第一导电类型掺杂区和第二导电类型掺杂区构成,其中,第一导电类型掺杂区位于第二导电类型掺杂区的上部,金属层将第一导电类型掺杂区和第二导电类型掺杂区连接成等电位。
在截面上,场限环、截止环和单胞阵列三者各自的第二导电类型掺杂区为同一制造层,它们的第二导电类型杂质掺杂深度相同;场限环、截止环和单胞阵列三者各自的第一导电类型掺杂区为同一制造层,它们的第一导电类型杂质掺杂深度相同;场板中的导电多晶硅位于两个相邻场限环以及场限环与截止环之间区域的上方,并作为第一导电类型和第二导电类型杂质离子注入的阻挡层。
上述功率MOS场效应管第一种和第二种技术方案中的有关内容解释如下:所述“边缘单胞”是指单胞阵列边缘位置的单胞。所述“由内向外”是指以单胞阵列为中心向外围扩散的方向。所述“该器件中间”是指器件单胞阵列的区域,或称其为有源区,它是相对外围终端保护结构而言的。所述“第一导电类型”和“第二导电类型”两者中,对于N型MOS场效应管第一导电类型指N型,第二导电类型指P型;对于P型MOS场效应管正好相反。
为实现上述结构,按照上述第一或第二技术方案所述功率MOS场效应管的制造方法是:
(1)所述场限环、截止环和单胞阵列三者各自的第二导电类型掺杂区,由同一个第二导电类型掺杂过程形成。
(2)所述场限环、截止环和单胞阵列三者各自的第一导电类型掺杂区,由同一个第一导电类型掺杂过程形成。
(3)所述场板中的导电多晶硅与单胞阵列中导电多晶硅,由同一个多晶硅淀积以及多晶硅刻蚀过程形成。
(4)所述场板中的导电多晶硅在第一导电类型杂质和第二导电类型杂质离子注入之前形成,并作为终端保护区域第一导电类型杂质和第二导电类型杂质离子注入的阻挡层。
本实用新型功率沟槽型MOS场效应管制造方法包括下列工艺步骤:
a)提供第一导电类型的具有两个相对主面的半导体硅片;
b)于第一主面上形成第一氧化硅层;
c)选择性的掩蔽和刻蚀第一氧化硅层,形成深沟槽刻蚀的第一氧化硅层硬掩膜;
d)于具有第一氧化硅层硬掩膜的第一主面刻蚀形成深沟槽;
e)于第一主面及深沟槽表面形成第二氧化硅层,即栅氧化硅层;
f)于第二氧化硅层表面形成导电多晶硅层;
g)选择性的掩蔽和刻蚀导电多晶硅层,形成场板中的导电多晶硅和单胞阵列中深沟槽的导电多晶硅;
h)于具有导电多晶硅阻挡层的第一主面中进行第二导电类型杂质离子注入,并通过推结形成场限环、截止环和单胞阵列三者各自的第二导电类型掺杂区;
i)于具有导电多晶硅阻挡层的第一主面中进行第一导电类型杂质离子注入,并通过推结形成场限环、截止环和单胞阵列三者各自的第一导电类型掺杂区;
j)于第一主面形成第三氧化硅层,第三氧化硅层为层间介质层;
k)选择性的掩蔽和刻蚀第三氧化硅层,形成单胞阵列的接触孔和截止环的接触孔,接触孔深度刻蚀至第一导电类型掺杂区下表面以下的位置;
l)于第三氧化硅层表面形成金属层;
m)选择性的掩蔽和刻蚀金属层。
本实用新型设计构思描述如下:对于功率MOS场效应管,其应用时必须承受反向的耐压,通常MOS场效应管会在其边缘设计终端保护结构。终端保护结构主要有场板、场限环及截止环组成,其中场板与场限环组合使用改善表面击穿特性。场板可以有效地抑制表面电荷引起的低击穿,场限环则可以减缓平面结曲率效应造成的PN结击穿。场板和场限环的结合使用能大幅提高功率MOS场效应管的整体耐压性能。而设计截止环,主要是收集表面电荷,避免引起表面反型造成漏电。
本实用新型功率MOS场效应管及其制造方法的发明点在于终端保护结构设计和制作,其相对现有技术(见图1所示)的优化之处集中表现在以下几个方面:
(1)场限环、截止环和单胞阵列三者的第二导电类型掺杂区为同一制造层,在制造中由第二导电类型杂质掺杂同时形成,深度相同。
(2)本实用新型MOS场效应管由单胞阵列最外圈的一圈第二导电类型掺杂区来起到场限环的作用,同时根据不同的耐压需求,可以对场限环第二导电类型掺杂区的宽度进行调整。
(3)本实用新型场板由导电多晶硅与栅氧化硅层叠加组成。
(4)本实用新型场板中的导电多晶硅的制作第二导电类型掺杂区之前完成,并作为终端保护区域第一导电类型杂质和第二导电类型杂质离子注入的阻挡层。
本实用新型相对现有技术其优点和效果主要体现在如下几点:
1、本实用新型将场板结构改进成由栅氧化硅层和导电多晶硅组成,其中,导电多晶硅既作为场板的一部分,也作为场限环的第二导电类型掺杂区和截止环的第二导电类型掺杂区的注入阻挡层,因此省去了场氧化硅层结构,减少了光刻次数,缩短了制造时间,降低了制造成本。而原来的场板结构因为有场氧化硅层,需要作一次场氧化,光刻,腐蚀,才能形成所需的场板。而本实用新型巧妙的运用了多晶硅板形成场板,并且使其成为终端保护结构区域第一导电类型掺杂区和第二导电类型掺杂区的注入阻挡层。
2、本实用新型将场限环、截止环及单胞阵列三者各自的第二导电类型掺杂区同一步完成,减少了光刻次数以及注入和热过程,缩短了制造时间,节约了成本。而原来的场限环单独制作,需要作一次光刻,注入及推阱,才能形成所需的场限环。
3、本实用新型功率MOS场效应管制造过程中只需使用四块光刻板,并且能承受超过20V-300V的反向电压。而图1所示的现有80V的功率沟槽型MOS场效应管通常需要7块光刻板。由此可以看出本实用新型极大的优化了结构,减少了光刻次数,降低了制造成本。
现将本方案制造方法与现有制造方法对比如下:
从以上对比的表格中,可以清楚的看出以下效果:
第一,本方案制造方法省去了有源区光刻版及相应工艺;
第二,本方案制造方法省去了场限环光刻板及相应工艺;
第三,本方案制造方法省去了源极光刻板成及相应工艺;
通常,沟槽型功率MOS场效应管的制造成本可以简化成以光刻次数来计算,增加一次光刻约增加10~15%的成本,因此本实用新型减少了三次光刻大约可以降低30~40%左右的成本,这对于提高功率沟槽型MOS场效应管的市场竞争力来说效果是显著的。
附图说明
附图1为现有功率沟槽型MOS场效应管剖面示意图;
附图2为本实用新型实施例一功率沟槽型MOS场效应管俯视平面示意图;
附图3为本实用新型实施例一功率沟槽型MOS场效应管截面示意图;
附图4~9为本实用新型实施例一功率沟槽型MOS场效应管工艺制作流程示意图;
附图10为本实用新型实施例二功率沟槽型MOS场效应管截面示意图。
以上附图中:1、单胞阵列;2、场限环;3、场板;4、截止环;5、边缘单胞;6、场限环P-区;7、N-型外延层;8、栅氧化硅层;9、导电多晶硅;10、截止环P-区;11、单胞阵列的P-阱;12、N+型衬底;13、深沟槽导电多晶硅;14、介质层;15、金属层;16、场氧化硅层;17、光刻胶。
具体实施方式
下面结合附图及实施例对本实用新型作进一步描述:
实施例一:一种功率沟槽型MOS场效应管
如图2所示,在俯视平面上,该功率MOS场效应管中间为并联的单胞阵列1,单胞阵列1的外围设有终端保护结构,该功率MOS场效应管还设有栅极(图中未画出),该栅极的位置根据封装要求来确定。所述终端保护结构由一个场限环2、一个场板3和一个截止环4组成。
如图3所示,在截面上,从有源区边缘单胞5外围开始,终端保护结构由内向外按场限环2、场板3、截止环4次序设置,而且边缘单胞5外围直接连接场限环2。
场限环2由上部带N+区的场限环P-区6构成,场限环P-区6位于半导体硅片的N-型外延层7上。
场板3由栅氧化硅层8和导电多晶硅9叠加构成,栅氧化硅层8位于半导体硅片的N-型外延层7表面上,导电多晶硅9位于栅氧化硅层8上。
截止环4由上部带N+区的截止环P-区10构成,截止环P-区10位于半导体硅片的N-型外延层7上,金属层分别将截止环P-区10和N+区连接成等电位(图中未画出)。
半导体硅片N-型外延层7上的场限环P-区6、截止环P-区10和单胞阵列的P-阱11为同一制造层,它们的P型杂质掺杂深度相同。场限环P-区6、截止环P-区10和单胞阵列的P-阱11三者上部所带的N+区为同一制造层,它们的N型杂质掺杂深度相同。场板3中的导电多晶硅9作为P型杂质离子注入和N型杂质离子注入的阻挡层,该阻挡层位于场限环P-区6与截止环P-区10之间区域的上方。
参见图4~图9所示,本实施例一功率沟槽型MOS场效应管制造方法包括下列工艺步骤:
a)硅硬掩膜生长。其中硬掩膜可以采用LPTEOS或热氧化二氧化硅加化学气相沉积二氧化硅或热氧化二氧化硅加氮化硅。其后通过光刻和各向异性刻蚀形成有源区单胞的深沟槽硬掩模。
b)深沟槽刻蚀。沟槽采用各向异性刻蚀形成垂直侧壁(通常侧壁与硅片表面呈88度)。见图4有源区单胞阵列深沟槽。
c)栅氧化/多晶硅淀积。在带深沟槽的N-型外延层7表面生长栅氧化硅层8(见图4),然后在栅氧化硅层8表面淀积导电多晶硅层。栅氧化/多晶硅淀积采用现有普通工艺。
d)多晶硅层光刻/多晶硅刻蚀。具体是对导电多晶硅层进行光刻和刻蚀,所留下的导电多晶硅同时形成场板3中的导电多晶硅9和有源区单胞的深沟槽导电多晶硅13(见图5)。
e)单胞阵列的P-阱、截止环P-区和场限环P-区注入。具体是以场板3中的导电多晶硅9作为阻挡层进行P型杂质离子注入(通常注入为硼
B),并推阱,形成了具有相同深度的截止环P-区10、场限环P-区6和单胞阵列的P-阱11(见图6)。
f)N型源层注入(N+注入),退火。具体是以场板3中的导电多晶硅9作为阻挡层进行N型杂质离子注入(通常注入的离子为砷As),退火后同时形成相同深度的截止环P-区10、场限环P-区6和单胞阵列的P-阱11三者上部的N+区(见图7)。
g)介质层淀积。见图8,介质层14淀积可以选取硼磷硅玻璃(BPSG)或磷硅玻璃(PSG)或硅玻璃(USG)等。
h)孔光刻/刻蚀。具体是对有源区、截止环及导电多晶硅引出的孔光刻/腐蚀,孔深挖至N+区以下位置,让孔能直接与P-阱相连(见图9)。
j)金属层淀积/光刻/刻蚀。孔及金属层15互连线的形成,采用现有技术,金属填充可以采用钨塞工艺或直接金属填充工艺。
本实用新型节省了有源区光刻版,场限环光刻版及源区注入三层光刻板,在保证产品性能的前提下,减少了光刻次数,大大降低制造成本,可适用于大批量低成本制造功率沟槽MOS场效应管。
实施例二:一种功率沟槽型MOS场效应管
如图10所示,本实施例与实施例一的不同之处在于:终端保护结构由两个场限环2、两块场板3和一个截止环4组成,从有源区边缘单胞5外围开始,终端保护结构由内向外按场限环2、场板3、场限环2、场板3,最后为截止环4的规律设置,而且边缘单胞5外围直接连接场限环2。其它结构以及制造方法内容与实施例一相同,这里不再重复描述。
由本实施例可以直接得出终端保护结构由三个场限环2、三块场板3和一个截止环4组成的情况。也可以得出终端保护结构由三个以上场限环2、三块以上场板3和一个截止环4组成的情况。
虽然上述说明是以N通道功率沟槽型MOS场效应管来加以描述的,但本实用新型也可以适用于P沟道功率沟槽型MOS场效应管,其中仅需将P改为N,N该为P即可。此外,本实用新型同样适用于功率平面型MOS场效应管。本实用新型并不受限于上述说明,而是可允许种种修饰及变化,其中不同的制造方法而导致与本实用新型终端保护结构相同的,均在本实用新型范围之内。
Claims (2)
1、一种带有多晶硅场板的功率MOS场效应管,在俯视平面上,该器件中间为并联的单胞阵列,单胞阵列的外围设有终端保护结构,其特征在于:
在俯视平面上,所述终端保护结构由一个场限环、一个场板和一个截止环组成,从单胞阵列的边缘单胞外围开始,终端保护结构由内向外按场限环、场板、截止环次序设置,而且边缘单胞外围直接连接场限环;
在截面上,场限环位于半导体硅片的第一导电类型外延层上部区域内,它由第一导电类型掺杂区和第二导电类型掺杂区构成,其中,第一导电类型掺杂区位于第二导电类型掺杂区的上部;
在截面上,场板由栅氧化硅层和导电多晶硅叠加构成,栅氧化硅层位于半导体硅片的第一导电类型外延层表面上,导电多晶硅位于栅氧化硅层上;
在截面上,截止环位于半导体硅片的第一导电类型外延层上部区域内,它由第一导电类型掺杂区和第二导电类型掺杂区构成,其中,第一导电类型掺杂区位于第二导电类型掺杂区的上部,金属层将第一导电类型掺杂区和第二导电类型掺杂区连接成等电位;
在截面上,场限环、截止环和单胞阵列三者各自的第二导电类型掺杂区为同一制造层,它们的第二导电类型杂质掺杂深度相同;场限环、截止环和单胞阵列三者各自的第一导电类型掺杂区为同一制造层,它们的第一导电类型杂质掺杂深度相同;场板中的导电多晶硅位于场限环与截止环之间区域的上方,并作为第一导电类型和第二导电类型杂质离子注入的阻挡层。
2、一种带有多晶硅场板的功率MOS场效应管,在俯视平面上,该器件中间为并联的单胞阵列,单胞阵列的外围设有终端保护结构,其特征在于:
在俯视平面上,所述终端保护结构由至少两个场限环、与场限环数量相同的场板和一个截止环组成,从单胞阵列的边缘单胞外围开始,终端保护结构由内向外按场限环、场板、场限环、场板,最后为截止环的规律设置,而且边缘单胞外围直接连接场限环;
在截面上,场限环位于半导体硅片的第一导电类型外延层上部区域内,它由第一导电类型掺杂区和第二导电类型掺杂区构成,其中,第一导电类型掺杂区位于第二导电类型掺杂区的上部;
在截面上,场板由栅氧化硅层和导电多晶硅叠加构成,栅氧化硅层位于半导体硅片的第一导电类型外延层表面上,导电多晶硅位于栅氧化硅层上;
在截面上,截止环位于半导体硅片的第一导电类型外延层上部区域内,它由第一导电类型掺杂区和第二导电类型掺杂区构成,其中,第一导电类型掺杂区位于第二导电类型掺杂区的上部,金属层将第一导电类型掺杂区和第二导电类型掺杂区连接成等电位;
在截面上,场限环、截止环和单胞阵列三者各自的第二导电类型掺杂区为同一制造层,它们的第二导电类型杂质掺杂深度相同;场限环、截止环和单胞阵列三者各自的第一导电类型掺杂区为同一制造层,它们的第一导电类型杂质掺杂深度相同;场板中的导电多晶硅位于两个相邻场限环以及场限环与截止环之间区域的上方,并作为第一导电类型和第二导电类型杂质离子注入的阻挡层。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNU2008200332327U CN201163629Y (zh) | 2008-03-18 | 2008-03-18 | 带有多晶硅场板的功率mos场效应管 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNU2008200332327U CN201163629Y (zh) | 2008-03-18 | 2008-03-18 | 带有多晶硅场板的功率mos场效应管 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN201163629Y true CN201163629Y (zh) | 2008-12-10 |
Family
ID=40184558
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNU2008200332327U Expired - Lifetime CN201163629Y (zh) | 2008-03-18 | 2008-03-18 | 带有多晶硅场板的功率mos场效应管 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN201163629Y (zh) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102479807A (zh) * | 2010-11-26 | 2012-05-30 | 三菱电机株式会社 | 碳化硅半导体装置及其制造方法 |
CN102969249A (zh) * | 2012-11-01 | 2013-03-13 | 电子科技大学 | 一种功率器件的制作方法 |
US8546882B2 (en) | 2010-04-06 | 2013-10-01 | Shanghai Hua Hong Nec Electronics Co., Ltd. | Terminal structure for superjunction device and method of manufacturing the same |
CN103779415A (zh) * | 2014-01-20 | 2014-05-07 | 张家港凯思半导体有限公司 | 平面型功率mos器件及其制造方法 |
CN108417571A (zh) * | 2018-05-18 | 2018-08-17 | 北京时代华诺科技有限公司 | 一种mos控制晶闸管芯片 |
CN112234056A (zh) * | 2020-09-03 | 2021-01-15 | 深圳市汇德科技有限公司 | 一种半导体器件 |
-
2008
- 2008-03-18 CN CNU2008200332327U patent/CN201163629Y/zh not_active Expired - Lifetime
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8546882B2 (en) | 2010-04-06 | 2013-10-01 | Shanghai Hua Hong Nec Electronics Co., Ltd. | Terminal structure for superjunction device and method of manufacturing the same |
CN102479807A (zh) * | 2010-11-26 | 2012-05-30 | 三菱电机株式会社 | 碳化硅半导体装置及其制造方法 |
CN102479807B (zh) * | 2010-11-26 | 2014-12-10 | 三菱电机株式会社 | 碳化硅半导体装置及其制造方法 |
US8932944B2 (en) | 2010-11-26 | 2015-01-13 | Mitsubishi Electric Corporation | Silicon carbide semiconductor device manufacturing method |
CN102969249A (zh) * | 2012-11-01 | 2013-03-13 | 电子科技大学 | 一种功率器件的制作方法 |
CN103779415A (zh) * | 2014-01-20 | 2014-05-07 | 张家港凯思半导体有限公司 | 平面型功率mos器件及其制造方法 |
CN108417571A (zh) * | 2018-05-18 | 2018-08-17 | 北京时代华诺科技有限公司 | 一种mos控制晶闸管芯片 |
CN112234056A (zh) * | 2020-09-03 | 2021-01-15 | 深圳市汇德科技有限公司 | 一种半导体器件 |
CN112234056B (zh) * | 2020-09-03 | 2024-04-09 | 深圳市汇德科技有限公司 | 一种半导体器件 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100555635C (zh) | 一种功率沟槽式mos场效应管及其制造方法 | |
CN107204372B (zh) | 一种优化终端结构的沟槽型半导体器件及制造方法 | |
CN100555666C (zh) | 一种深沟槽大功率mos器件及其制造方法 | |
CN100565879C (zh) | 一种深沟槽大功率mos器件及其制造方法 | |
CN101752423B (zh) | 沟槽型大功率mos器件及其制造方法 | |
CN104716177B (zh) | 一种改善漏电的射频ldmos器件的制造方法 | |
CN201163629Y (zh) | 带有多晶硅场板的功率mos场效应管 | |
CN102263133A (zh) | 低栅极电荷低导通电阻深沟槽功率mosfet器件及其制造方法 | |
CN104733531A (zh) | 使用氧化物填充沟槽的双氧化物沟槽栅极功率mosfet | |
CN104576743A (zh) | 具有超高元胞密度的深沟槽功率mos器件及其制造方法 | |
CN102420252A (zh) | 超高元胞密度深沟槽功率mos器件及其制造方法 | |
TWI412132B (zh) | 功率金氧半場效電晶體及其製造方法 | |
CN100589246C (zh) | 带有多晶硅场板的功率mos场效应管及其制造方法 | |
CN103779415B (zh) | 平面型功率mos器件及其制造方法 | |
CN201146191Y (zh) | 一种深沟槽大功率n型mos器件 | |
CN201611658U (zh) | 一种深沟槽功率mos器件 | |
CN103236439B (zh) | 一种新型结构的vdmos器件及其制造方法 | |
CN103681315A (zh) | 埋层的形成方法 | |
CN102737970B (zh) | 半导体器件及其栅介质层制造方法 | |
CN109037071A (zh) | 一种屏蔽栅功率器件的制备方法 | |
CN204375758U (zh) | 具有超高元胞密度的深沟槽功率mos器件 | |
CN103137689A (zh) | 一种具有超结沟槽mos结构的半导体装置及其制造方法 | |
CN202205757U (zh) | 低栅极电荷低导通电阻深沟槽功率mosfet器件 | |
CN206134689U (zh) | 高集成度的低压沟槽栅dmos器件 | |
CN102437193B (zh) | Bcd工艺中的双向高压mos管及其制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CX01 | Expiry of patent term |
Granted publication date: 20081210 |
|
CX01 | Expiry of patent term |