CN108417571A - 一种mos控制晶闸管芯片 - Google Patents

一种mos控制晶闸管芯片 Download PDF

Info

Publication number
CN108417571A
CN108417571A CN201810480977.6A CN201810480977A CN108417571A CN 108417571 A CN108417571 A CN 108417571A CN 201810480977 A CN201810480977 A CN 201810480977A CN 108417571 A CN108417571 A CN 108417571A
Authority
CN
China
Prior art keywords
well region
unit cell
type
mos
conduction type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810480977.6A
Other languages
English (en)
Inventor
杨显精
张守明
李洪朋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BEIJING TIMES VANO SCIENCE AND TECHNOLOGY Co Ltd
Original Assignee
BEIJING TIMES VANO SCIENCE AND TECHNOLOGY Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BEIJING TIMES VANO SCIENCE AND TECHNOLOGY Co Ltd filed Critical BEIJING TIMES VANO SCIENCE AND TECHNOLOGY Co Ltd
Priority to CN201810480977.6A priority Critical patent/CN108417571A/zh
Publication of CN108417571A publication Critical patent/CN108417571A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/102—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including bipolar components
    • H01L27/1027—Thyristors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Thyristors (AREA)

Abstract

一种MOS控制的晶闸管芯片，包括：单胞结构，包括多个并联连接的第一类型单胞和多个并联连接的第二类型单胞，第一类型单胞位于第二类型单胞外侧，第一类型单胞为开通单胞，且第二类型单胞为关断单胞；以及终端结构，位于单胞结构外围。

Description

一种MOS控制晶闸管芯片
技术领域
本发明涉及半导体技术领域。更具体地，涉及一种MOS控制晶闸管芯片。
背景技术
近年来，由于半导体技术的进步和市场扩大等原因，电力电子技术领域有了很大的发展。目前，应用广泛的一类电力电子器件是由控制信号控制开通和关断，这一类包括几种不同的器件类型，如IGBT和GTO等。但IGBT局限于中频领域，GTO虽然在2000V以上的应用领域由于IGBT，但需要很强的保护电流和门极驱动电路、并联连接困难和频率有限等缺陷。因此，具有高输入阻抗、更易于控制、阻断电压高等优点的MOS控制晶闸管应运而生。
但目前的MOS控制晶闸管，当多个晶闸管共同使用时，存在不能彻底快速开通和关断的问题，晶闸管越多这样的问题就越明显，如果没有全部开通，则影响器件的耐电流特性，此外，关断时一旦由于没有全部关断而存在残存的大电流，则会令器件存在损坏的风险，但是有的产品为了解决上面的问题将每个晶闸管中均配置有开通管和关断管，这样形成的MOS控制晶闸管芯片工艺复杂，也提高了生产成本。
因此，需要提供一种工艺简单的、且可以提供优良的开通关断一致性并保证快速彻底关断的MOS控制晶闸管芯片。
发明内容
本发明的目的在于提供一种工艺简单、具有良好的开通关断一致性的MOS控制晶闸管芯片。
为达到上述目的，本发明采用下述技术方案：
一种MOS控制的晶闸管芯片，包括：单胞结构，包括多个并联连接的第一类型单胞和多个并联连接的第二类型单胞，第一类型单胞位于第二类型单胞外侧，第一类型单胞为开通单胞，且第二类型单胞为关断单胞；以及终端结构，位于单胞结构外围。
优选地，第一类型单胞为开通单胞，第二类型单胞为关断单胞，多个开通单胞包围多个关断单胞。
优选地，多个开通单胞在多个关断单胞外围单圈设置。
优选地，多个开通单胞的数量小于关断单胞。
优选地，第一单胞包括依次形成在第一导电类型衬底上的：第二导电类型的缓冲层；第二导电类型的外延层；形成在外延层中的第一导电类型的第一阱区；形成在第一阱区中的第二导电类型的第二阱区；形成在第一阱区和第二阱区上的栅极绝缘层，部分地暴露第二阱区；形成在栅极绝缘层上的栅极；形成在暴露的第二阱区上的第一电极；以及形成在衬底另一侧上的第二电极。
优选地，第二单胞包括依次形成在第一导电类型衬底上的：第二导电类型的缓冲层；第二导电类型的外延层；形成在外延层中的第一导电类型的第一阱区；形成在第一阱区中的第二导电类型的第二阱区；形成在第二阱区中的第三阱区，在每个第二阱区中包括间隔布置的两个第三阱区；形成在第一阱区、第二阱区和第三阱区上的栅极绝缘层，部分地暴露第二阱区和第三阱区；形成在栅极绝缘层上的栅极；形成在暴露的第二阱区和第三阱区上的第一电极；以及形成在衬底另一侧上的第二电极。
优选地，第一导电类型为P型，第二导电类型为N型。
优选地，第一导电类型为N型，第二导电类型为P型。
优选地，终端结构包括多个场板和多个场限环，多个场限环间隔分布，多个场板布置在多个场限环上方并部分覆盖多个场限环中的相应场限环。
本发明的有益效果如下：
本发明所述技术方案能够提供一种工艺简单、开通和关断的一致性良好、具有双重关断机制的高耐压MOS控制晶闸管芯片。
附图说明
下面结合附图对本发明的具体实施方式作进一步详细的说明；
图1为示出根据本公开的MOS控制晶闸管芯片的整体布局的俯视平面示意图；
图2为示意性示出根据本公开的MOS控制晶闸管芯片的单胞结构之中的第一单胞和第二单胞示例性布局关系的放大结构图；
图3为沿图2中所示的线AA截取的部分中位于线AA以上部分的放大了的剖视图；
图4为放大示出沿图3所示的剖面中的线BB以左部分的示例性结构的视图；
图5为根据本公开一个实施例的第一单胞的电路原理图；
图6为根据本公开一个实施例的第二单胞的电路原理图；以及
图7至图13为示出根据示例性方法步骤形成的本公开的芯片结构的视图。
具体实施方式
为了更清楚地说明本发明，下面结合优选实施例和附图对本发明做进一步的说明。附图中相似的部件以相同的附图标记进行表示。本领域技术人员应当理解，下面所具体描述的内容是说明性的而非限制性的，不应以此限制本发明的保护范围。
在附图中，为了清楚地描述，放大示出了各个层以及区域等的厚度。而且，为了便于说明，在附图中扩大示出了部分层以及区域的厚度。本领域技术人员应理解，这仅是示意性的，并不用于限制本发明。
在说明书中除非另有明确相反的记载，表达“具有”、“含有”、“包括”、“包含”等均是开放性的，它们表示所描述的结构，元件或者特征的存在，但并不排除额外元件或特征。
应理解，说明书中所述的序数词第一、第二等只是为了描述的清楚，而不是为了限制元件、部件或组件等的顺序，即，描述为第一元件、部件和组件以及第二元件、部件或组件也可以表述为第二元件、部件和组件以及第一元件、部件或组件。
图1为根据本公开的MOS控制晶闸管芯片10的整体布局的俯视平面示意图。如图所示，本公开的MOS控制晶闸管芯片10包括：单胞结构110和终端结构130。终端结构130围绕单胞结构110布置。此外，MOS控制晶闸管芯片10还包括栅电极G、阴电极K和阳电极A。由于为了示出单胞结构110和终端结构130的布局，因此在图1中仅标示出了栅电极G的区域。在实际结构中，如果MOS控制晶闸管芯片10为NMOS控制晶闸管芯片(N-MCT)，则阴电极K与栅电极G在芯片10的同一侧，阳电极A在另一侧；如果MOS控制晶闸管芯片10为PMOS控制晶闸管芯片(P-MCT)，则阳电极A与栅电极G在芯片10的同一侧，阴电极K在另一侧。
下面结合图2至图6以N-MCT为例描述本公开的MOS控制晶闸管芯片10的结构原理及其控制机制。
单胞结构110的具体结构参照图2，图2为示意性示出根据本公开的MOS控制晶闸管芯片10中单胞结构110之中的第一单胞111(i)(i∈1、2、……N，N为与第一单胞总数相等的正整数)和第二单胞113(j)(j∈1、2、……M，M为与第二单胞总数相等的正整数)示例性布局关系的放大结构图。图中更为详细地示出了单胞结构110的组成和示例性排列方式。
如图2所示，在该示例性布局中，单胞结构110包括依次排列成一圈的多个第一单胞111(i)(i∈1、2、……N，N为与第一单胞总数相等的正整数)和依次排列布置在由多个第一单胞111(i)(i∈1、2、……N，N为与第一单胞总数相等的正整数)围成的区域中的多个第二单胞113(j)(j∈1、2、……M，M为与第二单胞总数相等的正整数)，图中空白部分略去了部分第二单胞113(j)(j∈1、2、……M，M为与第二单胞总数相等的正整数)。单胞结构110中的所有单胞共用相同的栅电极G、阴电极K和阳电极A，多个第一单胞111(i)(i∈1、2、……N，N为与第一单胞总数相等的正整数)彼此并联，第二单胞113(j)(j∈1、2、……M，M为与第二单胞总数相等的正整数)彼此并联，且第一单胞111(i)(i∈1、2、……N，N为与第一单胞总数相等的正整数)和第二单胞113(j)(j∈1、2、……M，M为与第二单胞总数相等的正整数)彼此并联。
应理解，图中仅是为了示意性地示出第一单胞111(i)(i∈1、2、……N，N为与第一单胞总数相等的正整数)与第二单胞113(j)(j∈1、2、……M，M为与第二单胞总数相等的正整数)的示例性布局关系，并不是出于限制的目的，其他数目的第一单胞111(i)(i∈1、2、……N，N为与第一单胞总数相等的正整数)与第二单胞113(j)(j∈1、2、……M，M为与第二单胞总数相等的正整数)也是可以的，位于外侧的单胞也可以不完全包围位于内侧的单胞。
优选地，在图2所示的实施例中，位于外围的第一单胞111(i)(i∈1、2、……N，N为与第一单胞总数相等的正整数)为负责开通的开通单胞，开通单胞包围的第二单胞113(j)(j∈1、2、……M，M为与第二单胞总数相等的正整数)为负责关断的关断单胞，且如图2所示，开通单胞的数量小于关断单胞的数量。这是因为，在本实施例中，一旦芯片10完成开通将流经过大电流，对大电流的完全关断是困难的，为了保证良好的关断性能，将关断单胞的数量设置为大于开通单胞的数量。本领域技术人员应理解，本公开的实施例并不限于此，在一些情况下，两者的数量关系也可以变化。
此外，单胞结构110的并联连接关系可以保证MOS控制晶闸管芯片10的耐电流能力，应理解，当需要承载大电流时，只需要根据需要调整第一单胞和第二单胞的数量即可。
图3为沿图2中所示的线AA截取的部分中位于线AA以上部分的放大了的剖视图，旨在通过图3进一步示出上述部件的结构关系。如图3所示，111(1)和113(m)表示剖视图中与第一单胞111(1)和第一单胞111(2)相邻的第二单胞，其中m表示从该剖视图中可以看到的第二单胞的总个数。
图4为放大示出沿图3所示的剖面中的线BB以左部分的示例性结构的视图，通过沿线BB的截取，在图4中仅示出位于剖视图左半部分的终端结构130的剖面、第一单胞111(1)和第二单胞113(1)。如图4所示，第一单胞111(1)、第二单胞113(1)与终端结构130具有相同的衬底200、缓冲层205、和外延层210。此外，第一单胞111(1)和第二单胞113(1)具有相同的第一阱区220和阳极255。
具体地，第一单胞111(1)包括：第一导电类型的衬底200、第二导电类型的缓冲层205、第二导电类型的外延层210、第一导电类型的第一阱区220、第二导电类型的第二阱区225-1、第一栅极250-1和第一阴极245-1。第二单胞113(1)包括：第一导电类型的衬底200、第二导电类型的缓冲层205、第二导电类型的外延层210、第一导电类型的第一阱区220、第二导电类型的第二阱区225-2、第一导电类型的第三阱区230、第二栅极250-2和第二阴极245-2。
值得注意的是，第一栅极250-1和第二栅极250-2是电连接在一起的，第一阴极245-1和第二阴极245-2也是电连接在一起的，因此为了在后续形成步骤中便于描述和便于理解，将第一栅极250-1和第二栅极250-2另外标注总的标号250，因此当在后文中不特别区分时称为栅极250时，将第一阴极245-1和第二阴极245-2标注总的标号245，当在后文中不特别区分时称为阴极245。
以外，在芯片10的表面与栅极250之间还包括栅极绝缘层235，具体如图4所示。对于第一单胞111(1)，第一单胞栅极绝缘层235部分地暴露第二阱区，因此形成在栅极绝缘层235上的栅极250也部分地暴露第二阱区225-1；对于第二单胞113(1)，第一单胞栅极绝缘层235部分地暴露第二阱区225-2和第三阱区230，因此形成在栅极绝缘层235上的栅极250也部分地暴露第二阱区225-2和第三阱区230。
此外，如图4所示，在单胞结构110外侧包围有终端结构130，终端结构130包括多个场限环215和多个场板240，场限环215中每个的宽度与间隔可以是不同的。在图4中示例性地示出了包括12个场限环215和7个场板240的情况，且图中示例性地示出了场板240位于第二个到第八个场限环215的情况，终端结构130的存在，可以改善结边缘效应，令晶闸管芯片10具有高耐压能力，当偏压增加时，耗尽层向外扩展，直到在最后一个场限环215的柱面或球面结上击穿。具有本公开的场板结构的示例性晶闸管芯片10可以承受1400V高压。应理解，本公开并不限于此，可以根据需要适当增加或减少场限环215和场板240的数量和布局。
下面结合图5和图6，详细描述利用单胞结构110中的第一单胞(i)(i∈1、2、……N，N为与第一单胞总数相等的正整数)和第二单胞113(j)(j∈1、2、……M，M为与第二单胞总数相等的正整数)实现MOS控制晶闸管芯片10的高一致性开通功能和关断功能的控制原理。图5为根据本公开的一个实施例的第一单胞111(1)的电路原理图，以及图6为根据本公开的一个实施例的第二单胞113(1)的电路原理图。
因为在该实施例中，MOS控制晶闸管芯片10为N-MCT，因此第一导电类型为P型，第二导电类型为N型。但是本领域技术人员应理解，本公开的MOS控制晶闸管芯片10也可以为P-MCT，当为P-MCT时，第一导电类型也可以是N型，第二导电类型也可以是P型。下面继续结合图5和图6描述本实施例的N-MCT的电路原理与控制机制。在本实施例中，负责开通功能的单胞包围负责关断功能的单胞。
以图5中第一单胞111(1)的结构原理图描述根据本公开的一个实施例的第一单胞111(i)(i∈1、2、……N，N为与第一单胞总数相等的正整数)的开通原理。结合图4，P型衬底200、N型的缓冲层205和外延层210、以及P型第一阱区220形成PNP晶体管Q1；N型缓冲层205和外延层210、P型第一阱区220以及N型第二阱区225-1形成NPN晶体管Q2，PNP晶体管和NPN晶体管形成寄生PNPN晶闸管结构，同时，NPN晶体管Q2负责MOS控制晶闸管芯片10的开启作用，当在栅电极G上施加正电压大于NPN晶体管Q2的阈值电压时，NPN晶体管Q2导通，由于阳电极施加高电位，电流在纵向上形成导通路径，寄生PNPN晶闸管进入闩锁状态。
以图6中第二单胞113(1)的结构原理图为例描述MOS控制晶闸管芯片10中第二单胞113(j)(j∈1、2、……M，M为与第二单胞总数相等的正整数)的关断功能。P型衬底200、N型的缓冲层205和外延层210、以及P型第一阱区220形成PNP晶体管Q3；N型的缓冲层205和外延层210、P型第一阱区220以及N型第二阱区225-2形成NPN型晶体管Q4，PNP晶体管Q3和NPN晶体管Q4形成寄生PNPN晶闸管结构，同时，P型第一阱区220、N型第二阱区225-2以及P型第三阱区230形成负责关断的Pmos关断管，负责MOS控制晶闸管芯片10的关断作用，当在栅电极G上施加负电压绝对值大于PNP晶体管Q3的阈值电压时，Pmos关断晶体管导通，将寄生PNPN晶闸管的发射区(N型第二阱区225-1和225-2)和基区(P型第一阱区220)短路，寄生PNPN晶闸管被迫退出闩锁状态，器件随即关断。
总体来看，在本实施例中，负责开通功能的第一单胞111(i)(i∈1、2、……N，N为与第一单胞总数相等的正整数)分布在MOS控制晶闸管芯片10的第二单胞113(j)(j∈1、2、……M，M为与第二单胞总数相等的正整数)的外边缘、均匀包围第二单胞113(j)(j∈1、2、……M，M为与第二单胞总数相等的正整数)，MOS控制晶闸管芯片10的导通和关断过程具有快速、一致的特点。
具体地，本公开的MOS控制晶闸管芯片10导通关断过程速度快。当对栅电极G施加大于NPN晶体管Q2的正电压时，第一单胞111(i)(i∈1、2、……N，N为与第一单胞总数相等的正整数)中每个的Nmos开通管导通，随着阳电极电压增大，P型第一阱区220的电流逐渐增大，所有P(P型第一阱区220)N(N型第二阱区225-1)结全部导通，电流在纵向上形成完全导通路径，寄生PNPN晶闸管进入闩锁状态，当给MOS控制晶闸管芯片10上的栅极250施加绝对值大于PNP晶体管Q3的阈值电压的负电压时，Nmos开通管关闭，同时，Pmos关断管导通，将第二单胞113(j)(j∈1、2、……M，M为正整数)中的PNPN晶闸管的发射区(N型第二阱区225-2)和基区(P型第一阱区220短路)短路，晶闸管被迫退出闩锁状态，MOS控制晶闸管芯片10被快速关断。
本公开的MOS控制晶闸管芯片10具有双重关断机制，可靠性好。在关断过程中经历了两个阶段。同样以第一导电类型为P型为例。第一阶段为栅电极G正电压的终止，事实上从栅电极G的正电压小于Nmos开通管阈值电压的时候，Nmos开通管导通关闭，P型第一阱区没有电流流通，MOS控制晶闸管芯片10已经进入了关断过程。第二个阶段是栅电极G负电压的施加，使得Pmos关断管导通，纵向形成的寄生晶闸管的发射极和基极被短路，晶闸管被迫退出闩锁，MOS控制晶闸管芯片10快速地关断，两个阶段保证了关断的可靠性。
图7至图13为示出根据示例性方法步骤形成的本公开的芯片10结构的视图，下面将结合图7至图13详细描述芯片的结构。为了便于描述，以P型为第一导电类型，N型为第二导电类型。应理解，本公开并不限于这样的形式，N型为第一导电类型，P型为第二导电类型也是可以的。
如图7所示，制备P型导电类型的衬底200，优选地，本发明所采用的衬底200厚度可以为500微米。这样做，可以降低芯片制造过程中的碎片率，降低成本。P型衬底200的基础上生长N型缓冲层205，缓冲层205的掺杂浓度大于衬底200的掺杂浓度，缓冲层205的浓度高于衬底200的掺杂浓度，可以有效防止金属离子之间的相互侵蚀，同时，可以减小体电阻，增大电流密度。在N型缓冲层205之上，生长一层N型外延层210，外延层210的掺杂浓度小于缓冲层205的掺杂浓度。
在平面型高压器件设计中，常采用场限环结构来降低结曲率效应引起表面电场的集中问题，以提高元器件的击穿电压。当加在主结上的电压逐渐增大，主结的耗尽区也逐渐往外扩展，电压增大到主结的雪崩电压之前，两个结(主结以及场限环)的耗尽区就已经汇合，采用多个场限环可以逐环的分担主结上承受的电压降落，防止过早击穿，从而提高击穿电压。
基于上述原理，为了提高本公开的MOS控制晶闸管芯片10的击穿电压，如图8所示，由外延层210的远离衬底200的表面延伸进入外延层210内多个场限环215。优选地，可以采用12个场限环215，该数目的场限环215可以很好地达到预定电压等级，又不会造成MOS控制晶闸管芯片10面积的浪费。优选地，本公开中场限环215中环与环之间的距离、环的宽度可以不同，可以根据需要进行更改。
如图9所示，由上表面延伸进入外延层210内，形成P型的阱，构成P型第一阱区220，其位置在场限环215包围的区域内。
因此，P型衬底200、N型的缓冲层205和外延层210、P型第一阱区220形成寄生的PNP晶体管(如图5和图6中的PNP晶体管Q1或PNP晶体管Q3)。
进一步地，如图10所示，由第一阱区的远离衬底的上表面延伸进入P型第一阱区220内多个N型的阱，该多个N型的阱中靠近场限环215排列的一圈形成第一单胞111(i)(i∈1、2、……N，N为正整数)中的第二阱区225-1，该圈阱中按规律、均匀填满P型第一阱区220的其它N型的阱，构成第二单胞113(j)(j∈1、2、……M，M为正整数)中的第二阱区225-2。
因此，N型的缓冲层205和外延层210、P型第一阱区220、N型第二阱区225-1或225-2形成寄生的NPN晶体管(如图5和图6中的NPN晶体管Q2或NPN晶体管Q4)。
P型衬底200、N型的缓冲层205和外延层210、P型第一阱区220、N型的第二阱区225-1或225-2形成寄生PNPN晶闸管，为阳极到阴极电流提供流通路径。
如图11所示，多个P型第三阱区230由上表面延伸进入多个N型第二阱区225-1和225-2内，但是，紧邻第一阱区220的一圈N型第二阱区225-1或225-2不应形成多个P型第三阱区230。
因此，P型第一阱区220、N型第二阱区225-2、P型第三阱区230形成寄生的PNP晶体管，可作为芯片10的关断管。
进一步地，如图12所示，在芯片10的上表面生长并刻蚀形成栅极绝缘层235。其厚度影响Nmos开通管和Pmos关断管的阈值电压大小，需要精确控制。
如图13所示，在栅极绝缘层235步骤后淀积并刻蚀形成一层多晶硅240、245，形成终端结构130的场板240和单胞结构110中的栅极245。
优选地，可以只在场限环215的第2至第8个环上形成多晶硅的场板240，通过改变表面电势分布使曲面结的曲率半径增大，抑制表面电场的集中，从而提高器件的击穿电压。优选地，场板240采用浮空的形式，不加外加偏置电压，动态调节芯片表面处的电荷分布。通过场板240和场限环215的复合使用，场限环215对与单胞结构110的分压作用具有明显的效果，而场板240对于抑制表面电荷效应的影响非常显著，能够确保达到预定的反向电压等级。
栅极245形成在单胞结构110中栅极绝缘层235的表面上，位于第二阱区225-1与第二阱区225-2之间或两个第二阱区225-2之间的上方，并覆盖一部分P型第三阱区230，以及覆盖第二阱区225-1与第二阱区225-2之间或两个第二阱区225-2之间的第一阱区220的部分，多段多晶硅245与栅极PAD连接，作为栅电极G。
最后，在每个N型第二阱区225之上、与多晶硅245空间互补地形成金属层，例如Al，作为阴极250；形成在芯片10的衬底的另一面形成金属层，例如Ti/Ni/Ag，作为阳极255，从而形成图4所示的完整结构。
显然，本发明的上述实施例仅仅是为清楚地说明本发明所作的举例，而并非是对本发明的实施方式的限定，对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动，这里无法对所有的实施方式予以穷举，凡是属于本发明的技术方案所引伸出的显而易见的变化或变动仍处于本发明的保护范围之列。

Claims (9)

1.一种MOS控制的晶闸管芯片，其特征在于，包括：
单胞结构，包括多个并联连接的第一类型单胞和多个并联连接的第二类型单胞，所述第一类型单胞位于所述第二类型单胞外侧，所述第一类型单胞为开通单胞，且所述第二类型单胞为关断单胞；以及
终端结构，位于所述单胞结构外围。
2.根据权利要求1所述的MOS控制的晶闸管芯片，其特征在于，所述多个开通单胞包围所述多个关断单胞。
3.根据权利要求2所述的MOS控制的晶闸管芯片，其特征在于，所述多个开通单胞在所述多个关断单胞外围单圈设置。
4.根据权利要求2所述的MOS控制的晶闸管芯片，其特征在于，所述多个开通单胞的数量小于所述多个关断单胞的数量。
5.如权利要求1所述的MOS控制晶闸管芯片，其特征在于，所述第一单胞包括依次形成在第一导电类型衬底上的：
第二导电类型的缓冲层；
第二导电类型的外延层；
形成在所述外延层中的第一导电类型的第一阱区；
形成在所述第一阱区中的第二导电类型的第二阱区；
形成在所述第一阱区和所述第二阱区上的栅极绝缘层，部分地暴露所述第二阱区；
形成在所述栅极绝缘层上的栅极；
形成在所述暴露的第二阱区上的第一电极；以及
形成在所述衬底另一侧上的第二电极。
6.如权利要求1所述的MOS控制晶闸管芯片，其特征在于，所述第二单胞包括依次形成在第一导电类型衬底上的：
第二导电类型的缓冲层；
第二导电类型的外延层；
形成在所述外延层中的第一导电类型的第一阱区；
形成在所述第一阱区中的第二导电类型的第二阱区；
形成在所述第二阱区中的第三阱区，在每个所述第二阱区中包括间隔布置的两个所述第三阱区；
形成在所述第一阱区、第二阱区和第三阱区上的栅极绝缘层，部分地暴露所述第二阱区和所述第三阱区；
形成在所述栅极绝缘层上的栅极；
形成在暴露的所述第二阱区和所述第三阱区上的第一电极；以及
形成在所述衬底另一侧上的第二电极。
7.如权利要求5或6所述的MOS控制晶闸管芯片，其特征在于，所述第一导电类型为P型，所述第二导电类型为N型。
8.如权利要求5或6所述的MOS控制晶闸管芯片，其特征在于，所述第一导电类型为N型，所述第二导电类型为P型。
9.如权利要求1所述的MOS控制晶闸管芯片，其特征在于，所述终端结构包括多个场板和多个场限环，所述多个场限环间隔分布，所述多个场板布置在所述多个场限环上方并部分覆盖所述多个场限环中的相应场限环。
CN201810480977.6A 2018-05-18 2018-05-18 一种mos控制晶闸管芯片 Pending CN108417571A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810480977.6A CN108417571A (zh) 2018-05-18 2018-05-18 一种mos控制晶闸管芯片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810480977.6A CN108417571A (zh) 2018-05-18 2018-05-18 一种mos控制晶闸管芯片

Publications (1)

Publication Number Publication Date
CN108417571A true CN108417571A (zh) 2018-08-17

Family

ID=63140038

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810480977.6A Pending CN108417571A (zh) 2018-05-18 2018-05-18 一种mos控制晶闸管芯片

Country Status (1)

Country Link
CN (1) CN108417571A (zh)

Citations (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4967244A (en) * 1988-04-22 1990-10-30 Asea Brown Boveri Ltd Power semiconductor component with switch-off facility
JPH0499384A (ja) * 1990-08-18 1992-03-31 Mitsubishi Electric Corp サイリスタおよびその製造方法
US5349213A (en) * 1991-10-26 1994-09-20 Asea Brown Boveri Ltd. Turn-off power semiconductor device
US5483087A (en) * 1994-07-08 1996-01-09 International Rectifier Corporation Bidirectional thyristor with MOS turn-off capability with a single gate
US5498884A (en) * 1994-06-24 1996-03-12 International Rectifier Corporation MOS-controlled thyristor with current saturation characteristics
EP1017103A1 (fr) * 1998-12-31 2000-07-05 STMicroelectronics S.A. Interrupteur de puissance à DI/DT contrôle
US6236239B1 (en) * 1998-07-31 2001-05-22 Fujitsu Limited Output buffer circuit achieving stable operation and cost reduction
US6268628B1 (en) * 1998-04-03 2001-07-31 Fuji Electric Co., Ltd. Depletion type MOS semiconductor device and MOS power IC
CN1639978A (zh) * 2002-03-06 2005-07-13 弗吉尼亚科技知识产权公司 改进的发射极关断晶闸管及其驱动电路
CN201163629Y (zh) * 2008-03-18 2008-12-10 苏州硅能半导体科技股份有限公司 带有多晶硅场板的功率mos场效应管
CN101752375A (zh) * 2009-12-29 2010-06-23 无锡新洁能功率半导体有限公司 一种具有改进型终端保护结构的沟槽型功率mos器件
JP2010183087A (ja) * 2010-02-22 2010-08-19 Mitsubishi Heavy Ind Ltd 半導体回路
CN102931216A (zh) * 2011-08-11 2013-02-13 上海华虹Nec电子有限公司 集成有肖特基二极管的绝缘栅双极晶体管结构及制备方法
US20140091855A1 (en) * 2012-10-01 2014-04-03 Pakal Technologies, Llc Dual depth trench-gated mos-controlled thyristor with well-defined turn-on characteristics
CN203721733U (zh) * 2014-01-20 2014-07-16 张家港凯思半导体有限公司 平面型功率mos器件
CN105322934A (zh) * 2014-07-30 2016-02-10 英飞凌科技股份有限公司 智能半导体开关
CN105336767A (zh) * 2015-10-08 2016-02-17 深圳市可易亚半导体科技有限公司 横向沟槽电极双通道发射极关断晶闸管
CN106057801A (zh) * 2011-01-07 2016-10-26 英飞凌科技奥地利有限公司 具有第一半导体器件并具有多个第二半导体器件的半导体器件装置
US20170011984A1 (en) * 2014-03-20 2017-01-12 Mitsubishi Heavy Industries, Ltd. Electronic device
CN106849923A (zh) * 2016-12-23 2017-06-13 电子科技大学 一种igbt驱动电路
CN107395171A (zh) * 2016-05-06 2017-11-24 弗劳恩霍弗应用技术研究院 单片集成的半导体开关、尤其是功率断路开关
CN107564959A (zh) * 2017-08-30 2018-01-09 电子科技大学 一种mos栅控晶闸管及其制作方法
CN208352295U (zh) * 2018-05-18 2019-01-08 北京时代华诺科技有限公司 一种mos控制晶闸管芯片

Patent Citations (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4967244A (en) * 1988-04-22 1990-10-30 Asea Brown Boveri Ltd Power semiconductor component with switch-off facility
JPH0499384A (ja) * 1990-08-18 1992-03-31 Mitsubishi Electric Corp サイリスタおよびその製造方法
US5349213A (en) * 1991-10-26 1994-09-20 Asea Brown Boveri Ltd. Turn-off power semiconductor device
US5498884A (en) * 1994-06-24 1996-03-12 International Rectifier Corporation MOS-controlled thyristor with current saturation characteristics
US5483087A (en) * 1994-07-08 1996-01-09 International Rectifier Corporation Bidirectional thyristor with MOS turn-off capability with a single gate
US6268628B1 (en) * 1998-04-03 2001-07-31 Fuji Electric Co., Ltd. Depletion type MOS semiconductor device and MOS power IC
US6236239B1 (en) * 1998-07-31 2001-05-22 Fujitsu Limited Output buffer circuit achieving stable operation and cost reduction
EP1017103A1 (fr) * 1998-12-31 2000-07-05 STMicroelectronics S.A. Interrupteur de puissance à DI/DT contrôle
CN1639978A (zh) * 2002-03-06 2005-07-13 弗吉尼亚科技知识产权公司 改进的发射极关断晶闸管及其驱动电路
CN201163629Y (zh) * 2008-03-18 2008-12-10 苏州硅能半导体科技股份有限公司 带有多晶硅场板的功率mos场效应管
CN101752375A (zh) * 2009-12-29 2010-06-23 无锡新洁能功率半导体有限公司 一种具有改进型终端保护结构的沟槽型功率mos器件
JP2010183087A (ja) * 2010-02-22 2010-08-19 Mitsubishi Heavy Ind Ltd 半導体回路
CN106057801A (zh) * 2011-01-07 2016-10-26 英飞凌科技奥地利有限公司 具有第一半导体器件并具有多个第二半导体器件的半导体器件装置
CN102931216A (zh) * 2011-08-11 2013-02-13 上海华虹Nec电子有限公司 集成有肖特基二极管的绝缘栅双极晶体管结构及制备方法
US20140091855A1 (en) * 2012-10-01 2014-04-03 Pakal Technologies, Llc Dual depth trench-gated mos-controlled thyristor with well-defined turn-on characteristics
CN203721733U (zh) * 2014-01-20 2014-07-16 张家港凯思半导体有限公司 平面型功率mos器件
US20170011984A1 (en) * 2014-03-20 2017-01-12 Mitsubishi Heavy Industries, Ltd. Electronic device
CN105322934A (zh) * 2014-07-30 2016-02-10 英飞凌科技股份有限公司 智能半导体开关
CN105336767A (zh) * 2015-10-08 2016-02-17 深圳市可易亚半导体科技有限公司 横向沟槽电极双通道发射极关断晶闸管
CN107395171A (zh) * 2016-05-06 2017-11-24 弗劳恩霍弗应用技术研究院 单片集成的半导体开关、尤其是功率断路开关
CN106849923A (zh) * 2016-12-23 2017-06-13 电子科技大学 一种igbt驱动电路
CN107564959A (zh) * 2017-08-30 2018-01-09 电子科技大学 一种mos栅控晶闸管及其制作方法
CN208352295U (zh) * 2018-05-18 2019-01-08 北京时代华诺科技有限公司 一种mos控制晶闸管芯片

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
张鹤鸣, 戴显英, 林大松, 王伟, 解勇: "MOS控制晶闸管的最大可关断电流", 西安电子科技大学学报, no. 02, pages 5 - 9 *

Similar Documents

Publication Publication Date Title
US7786504B2 (en) Bidirectional PNPN silicon-controlled rectifier
CN100592532C (zh) 具有“u”字形漂移区的半导体器件
CN105742346B (zh) 双分裂沟槽栅电荷存储型rc-igbt及其制造方法
CN104752511B (zh) 场效应半导体器件及其制造
CN107623027A (zh) 一种沟槽栅电荷储存型绝缘栅双极型晶体管及其制造方法
CN109155338A (zh) 使用主体区扩展的碳化硅金属氧化物半导体（mos）装置单元中的电场屏蔽
CN105431946A (zh) 具有平面状通道的垂直功率金氧半场效晶体管元胞
CN104051547A (zh) 一种高压快速软恢复二极管及其制备方法
CN105097905B (zh) 绝缘栅双极晶体管
DE102015105016A1 (de) Halbleiterbauteil mit Kanalstopper und Verfahren zur Herstellung desselben
CN107275406A (zh) 一种碳化硅TrenchMOS器件及其制作方法
CN107564951A (zh) 具有完全耗尽的沟道区的功率半导体器件
CN112234095A (zh) 含有增强元胞设计的功率mosfet器件
CN113035841A (zh) 具有结隔离结构的集成式芯片及其制作方法
CN106024634A (zh) 带静电放电保护二极管结构的功率晶体管及其制造方法
CN105895671A (zh) 超低功耗半导体功率器件及制备方法
CN108155225A (zh) 恒流器件及其制造方法
US20200168707A1 (en) Power semiconductor device
CN208352295U (zh) 一种mos控制晶闸管芯片
JPS60196975A (ja) 縦型ｍｏｓｆｅｔ
CN209981222U (zh) 一种高压多次外延型超结mosfet的结构
US20230047794A1 (en) Multi-trench Super-Junction IGBT Device
WO2023109124A1 (zh) Igbt器件
CN108417571A (zh) 一种mos控制晶闸管芯片
US11652098B2 (en) Transistor structure for electrostatic protection and method for manufacturing same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination