CN101752423B - 沟槽型大功率mos器件及其制造方法 - Google Patents

Abstract

本发明涉及一种MOS器件及其制造方法，尤其是一种沟槽型大功率MOS器件及其制造方法。按照本发明提供的技术方案，所述沟槽型大功率MOS器件，在所述MOS器件的俯视平面上，包括位于半导体基板上的元胞区和终端保护结构，所述元胞区位于半导体基板的中心区；所述元胞区的外围设有终端保护结构，所述终端保护结构包括位于其内圈的分压保护区和位于其外圈的截止保护区；通过加深分压保护区内第二导电类型层深度和浓度，增大了分压保护区阱区周边的曲率，抑制了电场集中，提高了耐压。本发明特征电阻低、耐压能力高、可靠性高、工艺简单及成本低廉。

Description

沟槽型大功率MOS器件及其制造方法

技术领域

本发明涉及一种MOS器件及其制造方法，尤其是一种沟槽型大功率MOS器件及其制造方法。

背景技术

大功率MOS器件的特征导通电阻(Specific Rdson)和击穿特性是决定产品性能的两个重要方面，在不影响器件性能的前提下，降低成本是设计和制造的核心内容之一。目前，中国专利CN101459084A公开了一种《平面双扩散金属氧化物半导体器件及其制作方法》，它利用平面双扩散技术制作了功率MOS器件，并通过JFET注入来降低器件的导通电阻。

如图1所示：为中国专利CN101459084A公开的功率MOS器件的结构，其导电沟道是由轻掺杂第二导电类型的阱区和重掺杂第一导电类型的源区横向结深差以及其上方的栅氧化层，导电多晶硅构成；相邻两个阱区的距离又和器件耐压有着直接关系。但所述专利CN101459084A公开的平面型功率器件元胞存在以下问题：

1、大大制约了在单位面积内的元胞集成度，从而限制了器件特征导通电阻的缩小空间。

2、栅氧下方的两个沟道之间，由于寄生有一个结型场效应晶体管导通电阻(JFET resistance)，而在平面型功率MOS器件中这部分电阻又占据了整个器件导通电阻的15％以上，因此成为另一个限制缩小器件特征导通电阻的重要原因。

大功率MOS器件的终端保护区是器件能够实现耐压的重要保障之一，如中国专利ZL200710302461.4公开了《一种深沟槽大功率MOS器件及其制造方法》，其公开了一种终端保护结构。

如专利ZL200710302461.4中附图4所述的功率MOS器件的结构，其终端保护区的第二导电类型阱区与元胞区内第二导电类型层阱区通过注入扩散，同时形成的，因此两处第二导电类型层的浓度与结深基本一致，且所述终端保护区的第二导电类型阱区与元胞区的第二导电类型阱区深度都浅于终端保护区及元胞区内的沟槽。所述终端保护区包括位于其内圈的分压保护区及其外圈的截止保护区，所述分压保护区内第二导电类型阱区的分压机理是通过增加第二导电类型阱区的宽度和深度来，使第二导电类型阱区的圆柱形边缘及球面性边缘的耗尽层曲率增加，从而削弱电场强度，达到提高耐压的目的。但所述专利ZL200710302461.4公开沟槽型MOS器件的结构存在以下问题：

1、元胞区与终端保护区相同的第二导电类型阱区深度，限制了耐压的效果和耐压的可靠性。

2、元胞区与终端保护区相同第二导电类型阱区的制作工艺，限制了单独对元胞区内第二导电类型阱区或分压保护区内第二导电类型阱区的工艺窗口调节，从而限制MOS器件的耐压效果。

发明内容

本发明的目的是克服现有技术中存在的不足，提供一种沟槽型大功率MOS器件及其制造方法，其特征导通电阻低、耐压能力高、可靠性高、工艺简单及成本低廉。

按照本发明提供的技术方案，在所述MOS器件的俯视平面上，包括位于半导体基板上的元胞区和终端保护结构，所述元胞区位于半导体基板的中心区；所述元胞区的外围设有终端保护结构；所述终端保护结构包括位于其内圈的分压保护区和位于其外圈的截止保护区；其创新在于：

在所述MOS器件的截面上，所述分压保护区内的第二导电类型层与第一导电类型外延层间构成PN结，所述元胞区与截止保护区内对应的第二导电类型层为同一制造层，所述分压保护区内对应的第二导电类型层的深度大于元胞区与截止保护区内对应的第二导电类型层的深度；在所述截面上，所述分压保护区与截止保护区利用场氧化层及场氧化层下方的第一导电类型外延层相隔离；所述分压保护区内第二导电类型层与邻近的截止保护区内第二导电类型层间的水平距离大于第一导电类型外延层的厚度；

所述第一导电类型层包括位于半导体基板底部的第一导电类型衬底及位于第一导电类型衬底上面的第一导电类型外延层，以及位于第一导电类型外延层上部的第一导电类型注入区；所述第二导电类型层位于第一导电类型外延层的上部；所述第一导电类型衬底形成半导体基板的第二主面，第一导电类型外延层形成半导体基板的第一主面；

在所述MOS器件的截面上；所述分压保护区内设置栅极引出端沟槽，所述栅极引出端沟槽位于第二导电类型层内，栅极引出端沟槽内壁表面生长有绝缘栅氧化层，栅极引出端沟槽内淀积有导电多晶硅，所述栅极引出端沟槽的上部设有第二欧姆接触孔，第二欧姆接触孔内设置接触孔填充金属；所述栅极引出端沟槽上方设有栅极金属，所述栅极金属与第二欧姆接触孔内的接触孔填充金属连接成等电位；所述分压保护区对应于设置第二欧姆接触孔外的其余部分由绝缘介质覆盖。

在所述MOS器件的截面上，所述栅极引出端沟槽与场氧化层间设有第三欧姆接触孔，第三欧姆接触孔内覆盖有接触孔填充金属，所述第三欧姆接触孔上方设有第三金属，所述接触孔填充金属与第三金属相接触，第三金属与源极金属电性连接；所述源极金属位于元胞区的上面。

在所述MOS器件的截面上，所述元胞区采用沟槽结构，所述元胞沟槽位于第二导电类型层，深度伸入第二导电类型层下方的第一导电类型外延层，元胞沟槽内壁表面生长有绝缘栅氧化层，所述元胞沟槽内淀积有导电多晶硅，所述元胞沟槽的槽口由绝缘介质覆盖，元胞沟槽的两侧均设有第一欧姆接触孔，所述第一欧姆接触孔内设置接触孔填充金属，所述相邻元胞沟槽间相对应的外壁上方均带有第一导电类型注入区，所述元胞区内元胞通过位于元胞沟槽内的导电多晶硅并联成整体，所述元胞沟槽上方设置源极金属，所述第一导电类型注入区通过接触孔填充金属与源极金属电性连接。

在所述MOS器件的截面上，所述截止保护区采用沟槽结构，所述截止沟槽位于第二导电类型层，深度伸入第二导电类型层下方的第一导电类型外延层，截止沟槽内壁表面生长有绝缘栅氧化层，所述截止沟槽内淀积有导电多晶硅；所述截止沟槽上部设有第四欧姆接触孔，所述第四欧姆接触孔内设置接触孔填充金属；所述截止沟槽的外侧为带有第一导电类型注入区的第二导电类型层；所述截止沟槽的外侧还设有第五欧姆接触孔，所述第五欧姆接触孔内设置接触孔填充金属，所述截止保护区对应于第四欧姆接触孔、第五欧姆接触孔外的其余部分由绝缘介质覆盖；所述第四金属将第四欧姆接触孔与第五欧姆接触孔内的接触孔填充金属连接成等电位。

所述第一导电类型衬底上设有漏极端。所述场氧化层的厚度为

所述接触孔填充金属为铝、钨或铜。

所述MOS器件的制造方法包括如下步骤：

a、提供具有两个相对主面的第一导电类型半导体基板，所述两个相对主面包括第一主面与第二主面；b、在所述第一主面上生长一层场氧化层；c、选择性的掩蔽和刻蚀场氧化层，形成环绕半导体基板中心的场氧化层，所述场氧化层位于半导体基板的外圈；d、在所述第一主面上依次进行保护环光刻、保护环离子注入和扩散，形成环绕所述半导体基板中心的第二导电类型层；e、在所述第一主面上淀积硬掩膜层；f、选择性的掩蔽和刻蚀硬掩膜层，形成沟槽刻蚀的硬掩膜，并在第一主面上刻蚀形成沟槽，同时得到元胞沟槽、栅极引出端沟槽及截止沟槽；g、在所述沟槽内壁表面生长绝缘栅氧化层，h、在所述内壁表面生长有绝缘栅氧化层的沟槽内淀积导电多晶硅；i、刻蚀去除第一主面上的导电多晶硅，得到沟槽内导电多晶硅；j、在第一主面上，自对准离子注入第二导电类型杂质，并通过推结形成元胞区与终端保护结构对应的第二导电类型层；k、在所述第一主面上，进行源区光刻，并注入高浓度的第一导电类型杂质离子，并通过推结得到位于元胞区与截止保护区相对应的第一导电类型注入区；l、在上述第一主面上，淀积绝缘介质层；m、在淀积有绝缘介质层的第一主面上，进行孔光刻和刻蚀，形成对应的接触孔，所述接触孔内注入高浓度的第二导电类型杂质离子，同时得到第一欧姆接触孔、第二欧姆接触孔、第三欧姆接触孔、第四欧姆接触孔及第五欧姆接触孔；n、在上述欧姆接触孔内淀积接触孔填充金属；o、刻蚀去除所述欧姆接触孔外的接触孔金属；p、在所述第一主面上方淀积金属层，通过选择性的掩蔽和刻蚀金属层，同时形成源极金属、栅极金属、第三金属及第四金属。

所述绝缘介质层为硅玻璃(USG)、硼磷硅玻璃(BPSG)或磷硅玻璃(PSG)。所述金属层为铝或铜。所述金属层为铝或铜。

所述“第一导电类型”和“第二导电类型”两者中，对于N型MOS场效应管，第一导电类型指N型，第二导电类型为P型；对于P型MOS场效应管，第一导电类型与第二导电类型所指的类型与N型MOS场效应管正好相反。

本发明的优点：

1、通过增加分压保护区内的第二导电类型阱区的结深和浓度，增大耗尽层在第二导电类型阱周边区域的曲率，耐压能力提高，耐压可靠性增强。

2、采用沟槽型元胞结构，降低了MOS器件的特征导通电阻。

3、所述分压保护区内的第二导电类型层采用两次加工工艺，能够单独对元胞区内第二导电类型层与分压保护区第二导电类型层的工艺调节窗口，工艺实现方便。

4、在制造MOS器件的过程中，省去了多晶光刻版，降低了制造成本。

附图说明

图1为现有平面双扩散功率MOS器件的结构示意图。

图2为本发明功率MOS器件的俯视图。

图3为本发明功率MOS器件的金属布线图。

图4～9为图3的A-A向剖视的具体工艺实施剖面图，其中：

图4为在第一主面上形成场氧化层后的剖视图。

图5为形成分压保护区的第二导电类型层后的剖视图。

图6为在第二导电类型层上形成对应沟槽结构后的剖视图。

图7为形成第一导电类型注入区结构后的剖视图。

图8为形成接触孔填充金属后的剖视图。

图9为淀积并刻蚀金属层后的剖视图。

具体实施方式

下面结合具体附图和实施例对本发明作进一步说明。

如图2～9所示：以N型MOS器件为例，本发明包括元胞区1、分压保护区2、截止保护区3、光刻胶4、分压区P阱层5、场氧化层6、栅极端7、N+衬底8、N型外延层9、N+注入区10、绝缘栅氧化层11、导电多晶硅12、栅极引出端沟槽13、元胞沟槽14、截止沟槽15、接触孔填充金属16、绝缘介质层17、第一欧姆接触孔18、第二欧姆接触孔19、第三欧姆接触孔20、第四欧姆接触孔21、第五欧姆接触孔22、截止保护区P阱层23、源极金属24、栅极金属25、第三金属26、第四金属27及元胞区P阱层28。

图2为N型MOS器件未覆盖金属层时的俯视图。如图2所示：在MOS器件的中心区为元胞区1，所述元胞区1的外围为终端保护结构，终端保护结构包括位于其内圈的分压保护区2与位于其外圈的截止保护区3。所述元胞区1采用沟槽结构，元胞区1通过元胞沟槽14内的导电多晶硅12并联成整体。

图3为N型MOS器件的金属布线图。如图3所示：所述MOS器件的中心区为源极金属24，MOS器件的元胞区1由源极金属24覆盖。所述源极金属24相邻的外圈为栅极金属25。所述栅极金属25相邻的外圈为第三金属26，所述第三金属26与源极金属24连接成等电位。所述第三金属26相邻的外圈为第四金属27，所述第四金属27覆盖在截止保护区3上。所述源极金属24、栅极金属25、第三金属26及第四金属27间的间隔均为分压保护区2。所述源极金属24、栅极金属25、第三金属26及第四金属27为同一制造层。

图9为本发明的结构剖视图。如图9所示：在截面上，所述N+衬底8上生长有N型外延层9，所述N型外延层9的表面作为半导体基板的第一主面，N+衬底8的底面作为半导体基板的第二主面。在截面上，所述元胞区1采用沟槽结构，所述元胞沟槽14位于元胞区P阱层28，深度伸入位于元胞区P阱层28下方的N型外延层9；所述元胞沟槽14的内壁生长有绝缘栅氧化层11，然后在元胞沟槽14内淀积有导电多晶硅12，所述元胞区1内的元胞通过位于元胞沟槽14内的导电多晶硅12并联成整体。所述元胞沟槽14的槽口由绝缘介质层17覆盖；所述元胞区1内相邻的元胞沟槽14间相对应的外壁上方均带有N+注入区10。元胞沟槽14的两侧均设有第一欧姆接触孔18，所述第一欧姆接触孔18内淀积接触孔填充金属16，所述第一欧姆接触孔18的宽度小于相邻两个元胞沟槽14间的距离。所述元胞沟槽14上方设有源极金属24，源极金属24与接触孔填充金属16相接触。所述元胞沟槽14上方的N+注入区10利用接触孔填充金属16与源极金属24连接成等电位，所述接触孔填充金属将元胞区P阱层28与源极金属24连接成等电位。

在截面上，所述分压保护区2内设有栅极引出端沟槽13，用于引出MOS器件的栅极。所述栅极引出端沟槽13内壁表面生长有绝缘栅氧化层11，然后向栅极引出端沟槽13内淀积导电多晶硅12；所述栅极引出端沟槽13位于分压区P阱层5内，所述分压区P阱层5的深度大于元胞区P阱层28的深度。所述栅极引出端沟槽13的上部设置第二欧姆接触孔19，所述第二欧姆接触孔19设置接触孔填充金属16，栅极引出端沟槽13的上方设有栅极金属25，所述栅极金属25与第二欧姆接触孔19内的接触孔填充金属16接触，并连接成等电位。所述栅极引出端沟槽13除设置第二欧姆接触孔16外的其余部分均由绝缘介质层17覆盖。

在截面上，所述分压保护区2与截止保护区3利用场氧化层6及所述场氧化层6下方的N型外延层9相隔离。所述分压保护区2内的分压区P阱层5与截止保护区3内的截止保护区P阱层23均截止在场氧化层6下方；所述分压区P阱层5与截止保护区P阱层23间的水平距离大于N型外延层9的厚度。所述分压区P阱层5的深度大于截止保护区P阱层23的深度，所述截止保护区P阱层23与元胞区P阱层28由同一层制造，截止保护区P阱层23与元胞区P阱层28的深度相同。

在截面上，所述栅极引出端沟槽13与场氧化层6间还设有第三欧姆接触孔20，所述第三欧姆接触孔20穿过绝缘介质层17，深度伸入分压区P阱层5内；第三欧姆接触孔20内设置接触孔填充金属16，所述第三欧姆接触孔20上方设置有第三金属26，所述第三金属26与接触孔填充金属16相接触，并连接成等电位；所述第三金属26与源极金属24连接成等电位。

在截面上，所述截止保护区3采用沟槽结构，截止沟槽15位于截止保护区P阱层23内，深度伸入截止保护区P阱层23下方的N型外延层9；所述截止沟槽15内壁生长有绝缘栅氧化层11，然后在截止沟槽15内淀积有导电多晶硅12；所述截止沟槽15上部设有第四欧姆接触孔21，所述第四欧姆接触孔21内接触孔填充金属16。所述截止沟槽15外侧为上部带有N+注入区10的截止保护区P阱层23，所述截止沟槽15外侧设有第五欧姆接触孔22；所述第五欧姆接触孔22穿过绝缘介质层17及N+注入区10，深度伸入截止保护区P阱层23内；所述第五欧姆接触孔22设置接触孔填充金属16。所述截止沟槽15上方设置第四金属27，所述第四金属27与第四欧姆接触孔21、第五欧姆接触孔22内的接触孔填充金属16相接触，并连接成等电位。

所述第一欧姆接触孔18、第二欧姆接触孔19、第三欧姆接触孔20、第四欧姆接触孔21及第五欧姆接触孔22内的接触孔填充金属16由相同材料制成，所述接触孔填充金属16为钨、铝或铜制成。

上述结构的沟槽型大功率MOS器件采用下述工艺步骤实现：

a、提供具有两个相对主面的N型半导体基板，所述两个相对主面包括第一主面与第二主面；所述N+衬底8的底面为第二主面，N型外延层9与N+衬底8相对应的上表面为第一主面；

b、在所述第一主面上生长一层场氧化层6，所述场氧化层6的厚度为

c、选择性的掩蔽和刻蚀场氧化层6，在所述半导体硅片的外圈形成环绕半导体基板中心的场氧化层6，如图4所示；

d、在所述第一主面上利用光刻胶4，依次进行保护环光刻、保护环离子注入和扩散，形成环绕所述半导体基板中心的分压区P阱层5，如图5所示；

e、在所述第一主面上淀积硬掩膜层，所述硬掩膜层可以采用LPTEOS(等离子体增强型原硅酸四乙酯)、热氧化二氧化硅加化学气相沉积二氧化硅或热二氧化硅加氮化硅，其后通过光刻和各向异性刻蚀形成硬掩膜；

f、选择性的掩蔽和刻蚀硬掩膜层，形成沟槽刻蚀的硬掩膜，并在第一主面上刻蚀形成沟槽，同时得到元胞沟槽14、栅极引出端沟槽13及截止沟槽15，如图6所示；

g、在所述沟槽内壁表面生长绝缘栅氧化层11，

h、在所述内壁表面生长有绝缘栅氧化层11的沟槽内淀积导电多晶硅12；

i、刻蚀去除第一主面上的导电多晶硅12，得到沟槽内导电多晶硅12；

j、在第一主面上，自对准离子注入P杂质，并通过推结形成元胞区1与终端保护结构对应的P阱层；

k、在所述第一主面上，利用光刻胶4，进行源区光刻，并注入高浓度的N型杂质离子，并通过推结得到位于元胞区1与截止保护区3相对应的N+注入区10，如图7所示；

在所述MOS器件的截面上，所述元胞区1内的N+注入区10分布在相邻元胞沟槽14间对应的外壁上方；所述截止保护区3内的N+注入区10分布在截止沟槽15的外侧；所述元胞区1内N+注入区10与截止保护区3内N+注入区10为同一制造层，其掺杂深度相同；

l、在上述第一主面上，淀积绝缘介质层17，所述绝缘介质为USG、PSG或BPSG；

m、在淀积有绝缘介质层17的第一主面上，进行孔光刻和刻蚀，形成对应的接触孔，所述接触孔内注入高浓度的P类型杂质离子，同时得到第一欧姆接触孔18、第二欧姆接触孔19、第三欧姆接触孔20、第四欧姆接触孔21及第五欧姆接触孔22；

n、在上述欧姆接触孔内淀积钛或氮化钛，使上述接触孔为欧姆接触孔；然后在淀积有钛或氮化钛的接触孔内，再淀积接触孔填充金属16；

o、刻蚀去除所述欧姆接触孔外的接触孔金属16，如图8所示；

p、在所述第一主面上方淀积金属层，所述金属层为铝或铜材料制成，一般常用铝材料淀积制作；通过选择性的掩蔽和刻蚀金属层，同时形成源极金属24、栅极金属25、第三金属26及第四金属27。

如图9所示，本发明的MOS器件的工作机理为：元胞沟槽位14于N型外延层9中，元胞沟槽14的内壁表面生长有绝缘栅氧化层11，然后再元胞沟槽14内淀积导电多晶硅12，绝缘栅氧化层11的厚度通常在数百埃，这样就组成了一个MOS结构(金属-氧化物-半导体)。在元胞沟槽14两侧的外延层中，扩散形成有元胞区P阱层28和N型源区，两个扩散结因为掺杂杂质的种类不同，浓度不同，高温推结的工艺条件不同，因而结深也不同，垂直于第一主面方向的结深差与一侧的沟槽型MOS结构就构成了具有栅极可控的垂直导电沟道。相比于平面型的双扩散MOS结构，由于单个元胞内的两条沟道都位于垂直方向，且相邻两个元胞中的阱区是由元胞沟槽14所分隔，因此大大缩小了单个元胞的宽度(pitch)，提高了单位面积内元胞的集成度。

当所述MOS器件导通工作时，源极金属24上设置源极端，源极端接地时，在漏极端7施加工作电压，所述元胞区P阱层28与N型外延层9构成的PN结就会形成一个耗尽层，该耗尽层除了沿垂直方向向低浓度的外延层耗尽，还会沿水平方向向远离元胞区1的终端保护区耗尽。对于元胞区P阱层28的深度浅于元胞沟槽14，便于实现栅极可控的目的；但分压保护区P阱层5的深度大于元胞区P阱层28的深度，增大了耗尽层在分压保护区P阱层5周边区域的曲率，抑制电场集中，提高耐压。所述分压保护区P阱层5的深度大于元胞区P阱层28与截止保护区P阱层23的深度，耐压效果好；所述分压保护区P阱层5的深度通过两次P型杂质离子注入形成，工艺操作简单。

所述场氧化层6下方分压保护区P阱层5与截止保护区P阱层23间的水平距离要大于N型外延层9的厚度，以防止耗尽时的水平穿通；截止沟槽15及其外侧的N+注入区10可以防止表面反型，从而减少漏电流，确保MOS器件的使用安全。

本发明利用源极金属24及栅极金属25分别引出MOS器件的源极端及栅极端，所述栅极金属25通过栅极引出端沟槽13上方的接触孔填充金属16与栅极引出端沟槽13内的导电多晶硅12相连，构成了MOS器件的栅极端，操作方便，减少了多晶板的使用，降低了MOS器件的加工成本。

Claims (10)

1.一种沟槽型大功率MOS器件，在所述MOS器件的俯视平面上，有包括位于半导体基板上的元胞区和终端保护结构，所述元胞区位于半导体基板的中心区；所述元胞区的外围设有终端保护结构；所述终端保护结构包括位于其内圈的分压保护区和位于其外圈的截止保护区；其特征是：

在所述MOS器件的截面上，所述分压保护区内的第二导电类型层与第一导电类型外延层间构成PN结，所述元胞区与截止保护区内对应的第二导电类型层为同一制造层，所述分压保护区内对应的第二导电类型层的深度大于元胞区与截止保护区内对应的第二导电类型层的深度；在所述截面上，所述分压保护区与截止保护区利用场氧化层及场氧化层下方的第一导电类型外延层相隔离；所述分压保护区内第二导电类型层与邻近的截止保护区内第二导电类型层间的水平距离大于第一导电类型外延层的厚度；

第一导电类型层包括位于半导体基板底部的第一导电类型衬底及位于第一导电类型衬底上面的第一导电类型外延层，以及位于第一导电类型外延层上部的第一导电类型注入区；所述第二导电类型层位于第一导电类型外延层的上部；所述第一导电类型衬底的底面为半导体基板的第二主面，第一导电类型外延层的表面为半导体基板的第一主面；

在所述MOS器件的截面上，所述分压保护区内设置栅极引出端沟槽，所述栅极引出端沟槽位于第二导电类型层内，栅极引出端沟槽内壁表面生长有绝缘栅氧化层，栅极引出端沟槽内淀积有导电多晶硅，所述栅极引出端沟槽的上部设有第二欧姆接触孔，第二欧姆接触孔内设置接触孔填充金属；所述栅极引出端沟槽上方设有栅极金属，所述栅极金属与第二欧姆接触孔内的接触孔填充金属连接成等电位；所述分压保护区对应于设置第二欧姆接触孔外的其余部分由绝缘介质覆盖。

2.根据权利要求1所述的沟槽型大功率MOS器件，其特征是：在所述MOS器件的截面上，所述栅极引出端沟槽与场氧化层间设有第三欧姆接触孔，第三欧姆接触孔内覆盖有接触孔填充金属，所述第三欧姆接触孔上方设有第三金属，所述接触孔填充金属与第三金属相接触，第三金属与源极金属电性连接；所述源极金属位于元胞区的上面。

3.根据权利要求2所述的沟槽型大功率MOS器件，其特征是：在所述MOS器件的截面上，所述元胞区采用沟槽结构，所述元胞沟槽位于第二导电类型层，深度伸入第二导电类型层下方的第一导电类型外延层，元胞沟槽内壁表面生长有绝缘栅氧化层，所述元胞沟槽内淀积有导电多晶硅，所述元胞沟槽的槽口由绝缘介质覆盖，元胞沟槽的两侧均设有第一欧姆接触孔，所述第一欧姆接触孔内设置接触孔填充金属，相邻元胞沟槽间相对应的外壁上方均带有第一导电类型注入区，所述元胞区内元胞通过位于元胞沟槽内的导电多晶硅并联成整体，所述元胞沟槽上方设置源极金属，所述第一导电类型注入区通过接触孔填充金属与源极金属电性连接。

4.根据权利要求3所述的沟槽型大功率MOS器件，其特征是：在所述MOS器件的截面上，所述截止保护区采用沟槽结构，所述截止沟槽位于第二导电类型层，深度伸入第二导电类型层下方的第一导电类型外延层，截止沟槽内壁表面生长有绝缘栅氧化层，所述截止沟槽内淀积有导电多晶硅；所述截止沟槽上部设有第四欧姆接触孔，所述第四欧姆接触孔内设置接触孔填充金属；所述截止沟槽的外侧为带有第一导电类型注入区的第二导电类型层；所述截止沟槽的外侧还设有第五欧姆接触孔，所述第五欧姆接触孔内设置接触孔填充金属，所述截止保护区对应于第四欧姆接触孔、第五欧姆接触孔外的其余部分由绝缘介质覆盖；第四金属将第四欧姆接触孔与第五欧姆接触孔内的接触孔填充金属连接成等电位。

5.根据权利要求1所述的沟槽型大功率MOS器件，其特征是：所述第一导电类型衬底上设有漏极端。

6.根据权利要求1所述的沟槽型大功率MOS器件，其特征是：所述场氧化层的厚度为5000～

7.根据权利要求1至4之一所述的沟槽型大功率MOS器件，其特征是：所述接触孔填充金属为铝、钨或铜。

8.一种如权利要求4的沟槽型大功率MOS器件的制造方法，其特征是，所述MOS器件的制造方法包括如下步骤：

(a)、提供具有两个相对主面的第一导电类型半导体基板，所述两个相对主面包括第一主面与第二主面；

(b)、在所述第一主面上生长一层场氧化层；

(c)、选择性的掩蔽和刻蚀场氧化层，形成环绕半导体基板中心的场氧化层，所述场氧化层位于半导体基板的外圈；

(d)、在所述第一主面上形成光刻胶，通过光刻以形成保护环，利用该保护环作为掩模进行离子注入，扩散以形成环绕所述半导体基板中心的分压区第二导电类型层；

(e)、在所述第一主面上淀积硬掩膜层；

(f)、选择性的掩蔽和刻蚀硬掩膜层，形成沟槽刻蚀的硬掩膜，并在第一主面上刻蚀形成沟槽，同时得到元胞沟槽、栅极引出端沟槽及截止沟槽；

(g)、在所述沟槽内壁表面生长绝缘栅氧化层，

(h)、在所述内壁表面生长有绝缘栅氧化层的沟槽内淀积导电多晶硅；

(i)、刻蚀去除第一主面上的导电多晶硅，得到沟槽内导电多晶硅；

(j)、在第一主面上，自对准离子注入第二导电类型杂质，并通过推结形成元胞区与终端保护结构对应的第二导电类型层；

(k)、在所述第一主面上形成光刻胶，对该光刻胶光刻以图案化，利用图案化的光刻胶作为掩模，注入高浓度的第一导电类型杂质离子，并通过推结得到位于元胞区与截止保护区相对应的第一导电类型注入区；

(l)、在上述第一主面上，淀积绝缘介质层；

(m)、在淀积有绝缘介质层的第一主面上，进行孔光刻和刻蚀，形成对应的接触孔，所述接触孔内注入高浓度的第二导电类型杂质离子，同时得到第一欧姆接触孔、第二欧姆接触孔、第三欧姆接触孔、第四欧姆接触孔及第五欧姆接触孔；

(n)、在上述欧姆接触孔内淀积接触孔填充金属；

(o)、刻蚀去除所述欧姆接触孔外的接触孔金属；

(p)、在所述第一主面上方淀积金属层，通过选择性的掩蔽和刻蚀金属层，同时形成源极金属、栅极金属、第三金属及第四金属。

9.根据权利要求8所述沟槽型大功率MOS器件的制造方法，其特征是：所述绝缘介质层为硅玻璃(USG)、硼磷硅玻璃(BPSG)或磷硅玻璃(PSG)。

10.根据权利要求8所述沟槽型大功率MOS器件的制造方法，其特征是：所述金属层为铝或铜。

Images