CN112071905B - 半导体器件的终端结构和绝缘栅双极型晶体管 - Google Patents
半导体器件的终端结构和绝缘栅双极型晶体管 Download PDFInfo
- Publication number
- CN112071905B CN112071905B CN202010928400.4A CN202010928400A CN112071905B CN 112071905 B CN112071905 B CN 112071905B CN 202010928400 A CN202010928400 A CN 202010928400A CN 112071905 B CN112071905 B CN 112071905B
- Authority
- CN
- China
- Prior art keywords
- diffusion region
- main junction
- field
- depth
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 69
- 238000009792 diffusion process Methods 0.000 claims abstract description 106
- 230000000670 limiting effect Effects 0.000 claims abstract description 54
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 25
- 229920005591 polysilicon Polymers 0.000 claims description 23
- 239000000463 material Substances 0.000 claims description 12
- 239000002131 composite material Substances 0.000 claims description 11
- 239000003989 dielectric material Substances 0.000 claims description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 4
- 229910052760 oxygen Inorganic materials 0.000 claims description 4
- 239000001301 oxygen Substances 0.000 claims description 4
- 230000015556 catabolic process Effects 0.000 abstract description 20
- 239000010410 layer Substances 0.000 description 78
- 230000005684 electric field Effects 0.000 description 19
- 238000009826 distribution Methods 0.000 description 18
- 238000002161 passivation Methods 0.000 description 14
- 238000010586 diagram Methods 0.000 description 12
- 238000002513 implantation Methods 0.000 description 10
- 238000000034 method Methods 0.000 description 6
- 239000007943 implant Substances 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 230000002829 reductive effect Effects 0.000 description 4
- 230000002238 attenuated effect Effects 0.000 description 3
- 241001391944 Commicarpus scandens Species 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 230000001965 increasing effect Effects 0.000 description 2
- 230000001939 inductive effect Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 238000000137 annealing Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 230000008707 rearrangement Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种半导体器件的终端结构和绝缘栅双极型晶体管。所述半导体器件的终端结构包括：主结、场限环和截止环；所述场限环位于所述主结与所述截止环之间；漂移层，所述主结、所述场限环和所述截止环共用所述漂移层；其中，所述主结包括位于所述漂移层顶部的第一扩散区和第二扩散区，所述第一扩散区位于所述第二扩散区远离所述场限环的一端，且所述第一扩散区的深度小于所述第二扩散区的深度；所述主结还包括至少一个第一沟槽，所述第一沟槽位于所述第一扩散区内；所述第一沟槽用于驱使所述主结内的部分电流路径为纵向流动。本发明可以在提高器件击穿电压的同时保证器件终端结构的可靠性。
Description
技术领域
本发明实施例涉及半导体器件技术领域，尤其涉及一种半导体器件的终端结构和绝缘栅双极型晶体管。
背景技术
在半导体器件中，理想的器件击穿电压是指PN结为平行平面结的情况。但是半导体器件因受器件结构、材料和生产工艺的影响，实际形成的PN结的结面并不是真正的平面，在扩散区的边缘处冶金结面近似于圆柱面或球面。结面曲率效应致使器件表面电场大于体内电场，器件耐压由表面击穿决定，会导致击穿电压下降。此外，如果器件切割时穿过PN结，因晶格损伤引起的较大漏电流会严重影响器件的击穿电压和稳定性。因此，需要在边缘处引入合适的终端结构，即：在主结处附近引入电荷，产生附加电场来调节主结处的电场强度，降低主结附近的曲率效应和电场峰值，扩宽耗尽层宽度，优化电场分布，提高击穿电压。
目前常用的终端技术主要包括场板、场限环、结终端扩展、横向变掺杂、磨角和沟槽等技术。但是，现有的终端结构均存在增加反向漏电流和结电容、对界面电荷敏感、提升耐压幅度有限或容易提前发生击穿等问题中的一种或几种。因此，现有的半导体器件的终端结构无法在提高器件击穿电压的同时保证器件终端结构的可靠性。
发明内容
本发明实施例提供了一种半导体器件的终端结构和绝缘栅双极型晶体管，以在提高器件击穿电压的同时保证器件终端结构的可靠性。
第一方面，本发明实施例提供了一种半导体器件的终端结构，所述半导体器件的终端结构包括：
主结、场限环和截止环；所述场限环位于所述主结与所述截止环之间；
漂移层，所述主结、所述场限环和所述截止环共用所述漂移层；
其中，所述主结包括位于所述漂移层顶部的第一扩散区和第二扩散区，所述第一扩散区位于所述第二扩散区远离所述场限环的一端，且所述第一扩散区的深度小于所述第二扩散区的深度；
所述主结还包括至少一个第一沟槽，所述第一沟槽位于所述第一扩散区内；所述第一沟槽用于驱使所述主结内的部分电流路径为纵向流动。
可选地，所述第一扩散区中对应设置有所述第一沟槽的深度为第一深度，所述第一扩散区中未对应设置有所述第一沟槽的深度为第二深度；所述第一深度大于所述第二深度，且所述第一沟槽的深度介于所述第一深度和所述第二深度之间。
可选地，所述第一沟槽内填充半导体材料，并设置为浮空状态。
可选地，所述主结还包括：至少一个第二沟槽；所述第二沟槽位于所述第二扩散区，且所述第二沟槽的深度介于所述第一沟槽的深度和所述第二沟槽的深度之间。
可选地，所述第二沟槽内填充半导体材料，并与正面电极连接。
可选地，所述场限环包括位于所述漂移层顶部的至少一个第三扩散区，以及与每个所述第三扩散区对应设置的第三沟槽；
其中，所述第三沟槽位于所述第三扩散区靠近所述第二扩散区的一端侧，并与所述第三扩散区相接；所述第三沟槽内填充介质材料，并设置为浮空状态。
可选地，沿所述主结指向所述场限环的方向，相邻所述第三扩散区之间的距离依次增大。
可选地，所述半导体器件的终端结构还包括：
场氧层，位于所述漂移层的顶部；所述场氧层对应所述第二扩散区的位置设置有第一通孔，所述场氧层对应所述第三扩散区的位置设置有第二通孔；
金属-多晶硅复合场板层，位于所述场氧层远离所述漂移层的一侧；所述金属-多晶硅复合场板层包括主结处场板和场限环处场板，所述主结处场板通过所述第一通孔与所述第二扩散区连接，所述场限环处场板通过所述第二通孔与所述第三扩散区连接。
可选地，所述截止环包括位于所述漂移层顶部的第四扩散区；所述场氧层的边缘露出所述第四扩散区；
所述金属-多晶硅复合场板层还包括截止环处场板，所述截止环处场板与所述第四扩散区连接。
第二方面，本发明实施例提供了一种绝缘栅双极型晶体管，所述绝缘栅双极型晶体管包括本发明任意实施例所提供的半导体器件的终端结构。
本发明实施例提供的半导体器件的终端结构，通过在主结中第一扩散区内设置至少一个第一沟槽，使得电流在主结中流动的过程中，在流动至第一沟槽处时，由于第一沟槽的阻挡作用，一部分电流路径改为纵向流动，使电流在主结中不断衰减，抑制电流丝的形成，防止半导体器件因热击穿而损坏。且第一沟槽的存在可以改变碰撞电离路径，提高主结电势，以提高半导体器件的击穿电压。因此，与现有技术相比，本发明实施例可以在提高器件击穿电压的同时保证器件终端结构的可靠性。
附图说明
图1是本发明实施例提供的一种半导体器件的终端结构示意图；
图2是图1中区域A的放大结构示意图；
图3是本发明实施例提供的另一种半导体器件的终端结构示意图；
图4是图3中区域B的放大结构示意图；
图5是本发明实施例提供的又一种半导体器件的终端结构示意图；
图6是本发明实施例提供的一种图3和图5中的半导体器件的终端结构的碰撞电离率分布对比示意图；
图7是本发明实施例提供的一种图3和图5中的半导体器件的终端结构击穿时的表面电势分布对比示意图；
图8是本发明实施例提供的一种图3和图5中的半导体器件的终端结构击穿时的表面电场分布对比示意图；
图9是本发明实施例提供的一种图3和图5中的半导体器件的终端结构击穿时的表面电流密度分布对比示意图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。
本发明实施例提供了一种半导体器件的终端结构。图1是本发明实施例提供的一种半导体器件的终端结构示意图，如图1所示，该半导体器件的终端结构包括：漂移层110、主结120、场限环130和截止环140。
其中，场限环130位于主结120与截止环140之间；主结120、场限环130和截止环140共用漂移层110。主结120包括位于漂移层110顶部的第一扩散区121和第二扩散区122，第一扩散区121位于第二扩散区122远离场限环130的一端，且第一扩散区121的深度d1小于第二扩散区122的深度d2。
主结120还包括至少一个第一沟槽123(图1中以包含有两个第一沟槽123为例)，第一沟槽123位于第一扩散区121内；第一沟槽123用于驱使主结120内的部分电流路径为纵向流动。
可选地，漂移层110可以是由N型半导体衬底构成的N-区。主结120可以是形成于漂移层110顶部的P阱区。主结120包括第一扩散区121和第二扩散区122，第一扩散区121可以是通过Pbody注入形成的P型区，在第一扩散区121上方可以包括通过接触孔与第一扩散区121接触的发射电极150；第二扩散区122可以是通过P阱环结注入形成的P型区，在第二扩散区122上方可以包括通过接触孔与第二扩散区122接触的正面电极(此处未画出)。截止环140可以作为半导体器件边缘的等电位环。
当半导体器件关断时，尤其对于广泛应用的电感负载的情况，由于电感电流不能突变，所有流过半导体器件的电流必须由载流子电流提供，此时有大量载流子注入漂移层110。但是注入的载流子不能直接从浮空的场限环130处被抽走，会在终端区域，尤其是等电位环处发生聚集，从而产生电流丝向主结120传播。电流丝会使半导体器件的温度升高，严重的会使器件烧毁。
基于以上原因，本实施例在主结120的第一扩散区121内设置了至少一个第一沟槽123。这样，第一沟槽123可以改变电流丝在主结120中的传播路径，将一部分电流改为纵向流动，从第一沟槽123的下方通过，从而使电流丝在主结120的传播过程中不断衰减，改善电流丝分布，降低电流丝对器件的影响，增加半导体器件的可靠性。同时，第一沟槽123的存在改变了碰撞电离的路径，提高了主结120电势。
场限环130可以是通过P阱环结注入在漂移层110顶部形成的浮动P型区。优选地，场限环130可以与主结120同时扩散形成，不增加用于形成终端结构的工序。场限环130用于减小主结120在靠近场限环130的一端侧结面弯曲部分的电场集中对击穿电压的影响。
需要说明的是：本发明实施例中，重掺杂的区域以“+”表示，例如重掺杂的N型区表示为N+区；轻掺杂的区域以“-”表示，例如轻掺杂的N型区以N-区表示。示例性地，由N+区到N型区再到N-区，掺杂浓度依次降低。
本发明实施例提供的半导体器件的终端结构，通过在主结120中第一扩散区121内设置至少一个第一沟槽123，使得电流在主结120中流动的过程中，在流动至第一沟槽123处时，由于第一沟槽123的阻挡作用，一部分电流路径改为纵向流动，使电流在主结120中不断衰减，抑制电流丝的形成，防止半导体器件因热击穿而损坏。且第一沟槽123的存在可以改变碰撞电离路径，提高主结120电势，以提高半导体器件的击穿电压。因此，本发明实施例可以在提高器件击穿电压的同时保证器件终端结构的可靠性。
图2是图1中区域A的放大结构示意图。如图2所示，在上述各实施方式的基础上，本实施例对第一沟槽的结构进行了进一步的补充。可选地，第一扩散区121中对应设置有第一沟槽123的深度为第一深度d11，第一扩散区121中未对应设置有第一沟槽123的深度为第二深度d12；第一深度d11大于第二深度d12，且第一沟槽123的深度d13介于第一深度d11和第二深度d12之间。
可选地，在第一扩散区121中设置有第一沟槽123的部分，可以通过离子注入退火形成，从而形成深度为第一深度d11的第一扩散区121。可选地，结合图1和图2，第一深度d11可以与第二扩散区122的深度d2相同。
本发明实施例设置第一沟槽123的深度d13介于第一深度d11与第二深度d12之间，既能防止因沟槽设置的太短导致耗尽层比较宽，而起不到改变电流路径的作用；也能避免因沟槽太深直接阻断电流。本实施方式中，通过合理设置第一沟槽123的深度，可以达到在不影响半导体器件的性能的基础上，改善电流分布的效果。
可选地，第一沟槽123内填充半导体材料211和栅氧化层212。优选的，半导体材料211可以是多晶硅；栅氧化层212的材料可以选用二氧化硅，栅氧化层212包围半导体材料211。本实施方式将半导体材料211设置成浮空电极，致使栅氧化层212两边形成电位差，改善了主结120内电场分布。
图3是本发明实施例提供的另一种半导体器件的终端结构示意图。如图3所示，在上述各实施方式的基础上，可选地，该半导体器件的终端结构还包括缓冲层340、第一导电层350和背面电极360。缓冲层340位于漂移层110远离场氧层330的一侧；缓冲层340可以是N型缓冲层。第一导电层350位于缓冲层340远离漂移层110的一侧，第一导电层350可以是P+区。背面电极360位于第一导电层350远离缓冲层340的一侧，背面电极360例如可以构成绝缘栅双极型晶体管(Insulated Gate Bipolar Transistor，IGBT)的集电极。
继续参见图3，在上述各实施方式的基础上，可选地，主结120还包括：至少一个第二沟槽124(图中示例性地给出了两个第二沟槽124)；第二沟槽124位于第二扩散区122，且第二沟槽124的深度介于第一沟槽123的深度和第二沟槽124的深度之间。
可选地，第二沟槽124的深度可以与第一沟槽123的深度相同。
进一步地，第二沟槽124内填充半导体材料，并与正面电极连接。可选地，半导体材料可以是多晶硅，多晶硅外包覆氧化物保护层。第二沟槽124里的半导体材料连接正面电极。其中，正面电极可以是栅极。
继续参见图3，在上述实施方式的基础上，可选地，在场限环130处，沿主结120指向场限环130的方向，相邻第三扩散区131之间的距离依次增大，使得主结120与场限环130的电场强度同时达到临界击穿场强，以获得最高的击穿电压。
优选的，参见图4的放大示意图，于每个第三扩散区131对应设置第三沟槽132。
其中，第三沟槽132位于第三扩散区131靠近第二扩散区122的一端侧，并与第三扩散区131相接；第三沟槽132内填充介质材料，并设置为浮空状态。可选地，填充第三沟槽132的介质材料可以是二氧化硅或者低k介质材料。
本实施方式中，通过设置带有第三沟槽132的场限环130，可以改善电场分布，使电场强度在经过第三沟槽132后迅速降低，抑制了电场的延伸，使电场达到顶峰的长度缩短，从而使得第三扩散区131之间的距离可以减小，进一步缩短了半导体器件的终端结构的长度，进而减小半导体器件的面积，节约制造成本。
继续参见图3，在上述各实施方式的基础上，可选地，该半导体器件的终端结构还包括：场氧层330和金属-多晶硅复合场板层370。
其中，场氧层330位于漂移层110的顶部。可选地，场氧层330覆盖从第二扩散区122至截止环140的部分。场氧层330对应第二扩散区122的位置设置有第一通孔381，场氧层330对应第三扩散区131的位置设置有第二通孔382。
金属-多晶硅复合场板层370位于场氧层330远离漂移层110的一侧；金属-多晶硅复合场板层370包括主结处场板和场限环处场板，主结处场板通过第一通孔381与第二扩散区122连接。场限环处场板通过第二通孔382与第三扩散区131连接。
继续参见图3，在上述各实施方式的基础上，可选地，该半导体器件的终端结构还包括钝化保护层320。钝化保护层320位于场氧层330远离漂移层110的一侧，钝化保护层320的长度覆盖整个终端结构。且在钝化保护层320中，对应场氧层330有开孔的部位也均开有通孔。并且钝化保护层320对应第一扩散区121的位置设置有第三通孔383。
金属-多晶硅复合场板层370包括金属场板层与多晶硅场板层。金属场板层与多晶硅场板层之间通过钝化保护层320中的接触孔连接。
继续参见图3，在上述各实施方式的基础上，可选地，该半导体器件的终端结构还包括位于第一扩散区121顶部的第一注入区311、位于第二扩散区122顶部的第二注入区312和位于第三扩散区131顶部的第三注入区133。图3中示例性地给出了三个第三扩散区133，相应地，设置有三个第三沟槽132和三个第三注入区133。可选地，注入区与扩散区可以是同一导电类型。第一注入区311、第二注入区312与第三注入区133都可以是P+区，均可以由Pplus注入形成。
具体地，发射电极150通过钝化保护层320上的第三通孔383与第一注入区311接触，或与主结120的第一扩散区121接触。主结处场板包括主结电极371与主结多晶硅372两部分；主结电极371通过钝化保护层320上的通孔和第一通孔381与第二注入区312接触，主结多晶硅372通过钝化保护层320上的接触孔与主结电极371接触。参考图4，场限环处场板包括场限环电极373与场限环多晶硅374两部分；场限环电极373通过钝化保护层320上的通孔和第二通孔382与第三注入区133接触，场限环多晶硅374通过钝化保护层320上的接触孔与场限环电极373接触。
场限环处场板通过通孔与第三注入区133接触，设置为浮空状态。场限环多晶硅374通过场氧层330与第三扩散区131隔离，场限环电极373通过钝化保护层320与场限环多晶硅374隔离。场限环电极373的长度大于场限环多晶硅374的长度，场限环电极373靠近截止环140的一侧将场限环多晶硅374靠近截止环140的一侧覆盖；优选的，覆盖2～3μm。对于多个第三扩散区131，沿主结120指向截止环140的方向，随着相邻第三扩散区131间距离的增大，场限环处场板覆盖过第三扩散区的长度也依次增大，以扩宽电场分布。优选的，最后一个第三扩散区131上方的场限环处场板要覆盖过最后一个第三扩散区131靠近截止环140的一侧8～10μm。
继续参见图3，在上述各实施方式的基础上，可选地，截止环140包括位于漂移层110顶部的第四扩散区；截止环140可以是通过Nsource注入形成的N+区。
场氧层330与钝化保护层320的边缘露出第四扩散区；金属-多晶硅复合场板层370还包括截止环处场板，截止环处场板与第四扩散区连接。截止环处场板包括截止环电极375与截止环多晶硅376两部分；截止环电极375与截止环140接触，截止环多晶硅376通过钝化保护层320上的接触孔与截止环电极375接触。优选地，截止环处场板覆盖过截止环140靠近场限环130的一侧30～40μm，以改善终端的电场分布。
图5是本发明实施例提供的又一种半导体器件的终端结构示意图。与图5不同的是，图3中所示出的终端结构增设了第一沟槽123、第二沟槽124与第三沟槽132。图6是本发明实施例提供的一种图3和图5中的半导体器件的终端结构的碰撞电离率分布对比示意图；图7是本发明实施例提供的一种图3和图5中的半导体器件的终端结构击穿时的表面电势分布对比示意图；图8是本发明实施例提供的一种图3和图5中的半导体器件的终端结构击穿时的表面电场分布对比示意图；图9是本发明实施例提供的一种图3和图5中的半导体器件的终端结构击穿时的表面电流密度分布对比示意图。
通过图6-9的仿真对比结果，可以明显看出：图3提供的半导体器件的终端结构使主结电场分布更均匀、扩宽电场分布、改变击穿点位置、提高主结电势、提高击穿电压；改善主结电流分布，减小击穿时主结的表面电流密度，使半导体器件不容易击穿，增强器件稳定性；减小终端结构的长度。
本发明实施例还提供了一种绝缘栅双极型晶体管(Insulated Gate BipolarTransistor，IGBT)，该绝缘栅双极型晶体管包括本发明任意实施例所提供的半导体器件的终端结构，具有相应的有益效果。
注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。
Claims (9)
1.一种半导体器件的终端结构，其特征在于，包括：
主结、场限环和截止环；所述场限环位于所述主结与所述截止环之间；
漂移层，所述主结、所述场限环和所述截止环共用所述漂移层；
其中，所述主结包括位于所述漂移层顶部的第一扩散区和第二扩散区，所述第一扩散区位于所述第二扩散区远离所述场限环的一端，且所述第一扩散区的深度小于所述第二扩散区的深度；
所述主结还包括至少一个第一沟槽，所述第一沟槽位于所述第一扩散区内；所述第一沟槽用于驱使所述主结内的部分电流路径为纵向流动；
所述第一扩散区中对应设置有所述第一沟槽的深度为第一深度，所述第一扩散区中未对应设置有所述第一沟槽的深度为第二深度；所述第一深度大于所述第二深度，且所述第一沟槽的深度介于所述第一深度和所述第二深度之间。
2.根据权利要求1所述的半导体器件的终端结构，其特征在于，所述第一沟槽内填充半导体材料，并设置为浮空状态。
3.根据权利要求1所述的半导体器件的终端结构，其特征在于，所述主结还包括：至少一个第二沟槽；所述第二沟槽位于所述第二扩散区，且所述第二沟槽的深度与所述第一沟槽的深度相同。
4.根据权利要求3所述的半导体器件的终端结构，其特征在于，所述第二沟槽内填充半导体材料，并与正面电极连接。
5.根据权利要求1所述的半导体器件的终端结构，其特征在于，所述场限环包括位于所述漂移层顶部的至少一个第三扩散区，以及与每个所述第三扩散区对应设置的第三沟槽；
其中，所述第三沟槽位于所述第三扩散区靠近所述第二扩散区的一端侧，并与所述第三扩散区相接；所述第三沟槽内填充介质材料，并设置为浮空状态。
6.根据权利要求5所述的半导体器件的终端结构，其特征在于，沿所述主结指向所述场限环的方向，相邻所述第三扩散区之间的距离依次增大。
7.根据权利要求5所述的半导体器件的终端结构，其特征在于，还包括：
场氧层，位于所述漂移层的顶部；所述场氧层对应所述第二扩散区的位置设置有第一通孔，所述场氧层对应所述第三扩散区的位置设置有第二通孔；
金属-多晶硅复合场板层，位于所述场氧层远离所述漂移层的一侧；所述金属-多晶硅复合场板层包括主结处场板和场限环处场板，所述主结处场板通过所述第一通孔与所述第二扩散区连接，所述场限环处场板通过所述第二通孔与所述第三扩散区连接。
8.根据权利要求7所述的半导体器件的终端结构，其特征在于，所述截止环包括位于所述漂移层顶部的第四扩散区；所述场氧层的边缘露出所述第四扩散区；
所述金属-多晶硅复合场板层还包括截止环处场板，所述截止环处场板与所述第四扩散区连接。
9.一种绝缘栅双极型晶体管，其特征在于，包括权利要求1-8任一项所述的半导体器件的终端结构。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010928400.4A CN112071905B (zh) | 2020-09-07 | 2020-09-07 | 半导体器件的终端结构和绝缘栅双极型晶体管 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010928400.4A CN112071905B (zh) | 2020-09-07 | 2020-09-07 | 半导体器件的终端结构和绝缘栅双极型晶体管 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112071905A CN112071905A (zh) | 2020-12-11 |
| CN112071905B true CN112071905B (zh) | 2021-05-25 |
Family
ID=73663818
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010928400.4A Active CN112071905B (zh) | 2020-09-07 | 2020-09-07 | 半导体器件的终端结构和绝缘栅双极型晶体管 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112071905B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113241377A (zh) * | 2021-05-10 | 2021-08-10 | 湖南大学 | 一种提升耐高温和抗辐照能力的igbt结构及其制备方法 |
| CN116453955A (zh) * | 2023-06-20 | 2023-07-18 | 中国电子科技集团公司第五十八研究所 | 一种抗单粒子辐射vdmos器件终端的制造方法 |
| CN116646384B (zh) * | 2023-07-27 | 2024-03-26 | 深圳芯能半导体技术有限公司 | 一种具沟槽场截止结构的igbt芯片及其制作方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0766395A (ja) * | 1993-08-25 | 1995-03-10 | Fuji Electric Co Ltd | 絶縁ゲート制御半導体装置とその製造方法 |
| CN101752423A (zh) * | 2010-01-08 | 2010-06-23 | 无锡新洁能功率半导体有限公司 | 沟槽型大功率mos器件及其制造方法 |
| JP2010258329A (ja) * | 2009-04-28 | 2010-11-11 | Fuji Electric Systems Co Ltd | ワイドバンドギャップ半導体素子 |
| CN103489910A (zh) * | 2013-09-17 | 2014-01-01 | 电子科技大学 | 一种功率半导体器件及其制造方法 |
| CN103606557A (zh) * | 2013-10-25 | 2014-02-26 | 佛山芯光半导体有限公司 | 一种集成二极管的集电极短路igbt结构 |
| CN108321187A (zh) * | 2018-04-08 | 2018-07-24 | 无锡新洁能股份有限公司 | 一种带沟槽的终端结构 |
| CN111129108A (zh) * | 2019-11-20 | 2020-05-08 | 深圳深爱半导体股份有限公司 | 晶体管终端结构及其制造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101828495B1 (ko) * | 2013-03-27 | 2018-02-12 | 삼성전자주식회사 | 평탄한 소스 전극을 가진 반도체 소자 |
-
2020
- 2020-09-07 CN CN202010928400.4A patent/CN112071905B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0766395A (ja) * | 1993-08-25 | 1995-03-10 | Fuji Electric Co Ltd | 絶縁ゲート制御半導体装置とその製造方法 |
| JP2010258329A (ja) * | 2009-04-28 | 2010-11-11 | Fuji Electric Systems Co Ltd | ワイドバンドギャップ半導体素子 |
| CN101752423A (zh) * | 2010-01-08 | 2010-06-23 | 无锡新洁能功率半导体有限公司 | 沟槽型大功率mos器件及其制造方法 |
| CN103489910A (zh) * | 2013-09-17 | 2014-01-01 | 电子科技大学 | 一种功率半导体器件及其制造方法 |
| CN103606557A (zh) * | 2013-10-25 | 2014-02-26 | 佛山芯光半导体有限公司 | 一种集成二极管的集电极短路igbt结构 |
| CN108321187A (zh) * | 2018-04-08 | 2018-07-24 | 无锡新洁能股份有限公司 | 一种带沟槽的终端结构 |
| CN111129108A (zh) * | 2019-11-20 | 2020-05-08 | 深圳深爱半导体股份有限公司 | 晶体管终端结构及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112071905A (zh) | 2020-12-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN112071905B (zh) | 半导体器件的终端结构和绝缘栅双极型晶体管 | |
| US8232593B2 (en) | Power semiconductor device | |
| US10109725B2 (en) | Reverse-conducting semiconductor device | |
| US11094808B2 (en) | Semiconductor device | |
| US5998837A (en) | Trench-gated power MOSFET with protective diode having adjustable breakdown voltage | |
| US8872264B2 (en) | Semiconductor device having a floating semiconductor zone | |
| US8933506B2 (en) | Diode structures with controlled injection efficiency for fast switching | |
| US9685523B2 (en) | Diode structures with controlled injection efficiency for fast switching | |
| US7923804B2 (en) | Edge termination with improved breakdown voltage | |
| US8072000B2 (en) | Avalanche capability improvement in power semiconductor devices having dummy cells around edge of active area | |
| US20210343834A1 (en) | Trenched power device with segmented trench and shielding | |
| US9214536B2 (en) | Lateral insulated gate bipolar transistor | |
| JP7230969B2 (ja) | 半導体装置 | |
| CN107251198B (zh) | 绝缘栅功率半导体装置以及用于制造这种装置的方法 | |
| JPWO2018151227A1 (ja) | 半導体装置 | |
| EP3659180B1 (en) | Insulated gate power semiconductor device and method for manufacturing such device | |
| US11075285B2 (en) | Insulated gate power semiconductor device and method for manufacturing such a device | |
| JP2023099104A (ja) | 半導体装置 | |
| KR100397882B1 (ko) | 전계효과-제어가능반도체소자 | |
| KR20020079919A (ko) | 향상된 성능을 갖는 ｄｍｏｓ 트랜지스터 구조 | |
| US9991376B2 (en) | High voltage MOSFET devices and methods of making the devices | |
| US10388726B2 (en) | Accumulation enhanced insulated gate bipolar transistor (AEGT) and methods of use thereof | |
| JP2023139265A (ja) | 半導体装置 | |
| JP7346889B2 (ja) | 半導体装置 | |
| KR20010080451A (ko) | 반도체 디바이스 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |