CN103489910A - 一种功率半导体器件及其制造方法 - Google Patents

一种功率半导体器件及其制造方法 Download PDF

Info

Publication number
CN103489910A
CN103489910A CN201310422706.2A CN201310422706A CN103489910A CN 103489910 A CN103489910 A CN 103489910A CN 201310422706 A CN201310422706 A CN 201310422706A CN 103489910 A CN103489910 A CN 103489910A
Authority
CN
China
Prior art keywords
type
power semiconductor
ring
oxide layer
resilient coating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310422706.2A
Other languages
English (en)
Other versions
CN103489910B (zh
Inventor
张金平
顾鸿鸣
单亚东
邹有彪
刘竞秀
李泽宏
任敏
张波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN201310422706.2A priority Critical patent/CN103489910B/zh
Publication of CN103489910A publication Critical patent/CN103489910A/zh
Application granted granted Critical
Publication of CN103489910B publication Critical patent/CN103489910B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT

Abstract

本发明涉及电子技术，具体的说是涉及一种电导调制型功率半导体器件及其制造方法。本发明的功率半导体器件，在器件终端n型缓冲层与p型集电区之间引入了一层氧化层，所述氧化层将终端区域n型缓冲层与p型集电区完全隔离，可以显著降低终端区域的空穴注入效率，抑制关断过程中终端等位环处的电流集中效应，降低等位环附近的温度，抑制器件终端的热击穿和动态雪崩击穿，改善器件的关断特性，提高可靠性。本发明尤其适用于功率半导体器件。

Description

一种功率半导体器件及其制造方法
技术领域
本发明涉及电子技术，具体的说是涉及一种电导调制型功率半导体器件及其制造方法。
背景技术
功率半导体器件在功率处理和功率变换等领域得到了广泛的应用，在功率半导体器件的应用中击穿电压是功率半导体器件最重要的特性之一。在实际的器件工艺中，由于杂质在进行纵向扩散时也会横向扩散，因此实际形成的PN结的边沿轮廓是弯曲的，存在结面弯曲效应，在反向工作时电场线会在结面弯曲处集中，使实际PN结的击穿电压远小于理想的平行平面结。此外，器件工艺过程中表面形成的氧化层中也存在一定数量的可动离子和固定电荷，这些表面电荷对功率器件的耐压也存在明显的影响，过高的表面电场将导致器件表面提前击穿。因此，为了降低功率半导体器件边沿结面弯曲效应和表面电荷对击穿电压的影响，需要在器件的边沿采用终端结构以改善功率半导体器件的击穿电压，常见的终端结构有：场限环、场板、场限环和场板复合结构等。功率半导体器件终端结构的采用使器件的击穿电压得到了显著的改善，使实际PN结的击穿电压接近理想平行平面结的击穿电压。但终端结构的使用也使器件面临终端失效的相关问题，特别是随着功率半导体器件向更大功率和更高频率方向发展，与终端结构相关的新的失效模式在应用中显现出来，显著的影响了大功率器件（特别是大功率电导调制型器件）的可靠性。
图1是传统的采用场限环和场板复合终端结构的绝缘栅双极型晶体管（IGBT）结构。随着器件向更大功率和更高频率方向发展，该结构在关断过程中面临着严重的终端等位环处电流输运集中引起的失效问题，具体失效机理为：在IGBT正向导通时，正的栅压使MOS沟道开启，在集电极（阳极）正电压的作用下，大量的空穴从阳极注入漂移区并与从MOS沟道进入漂移区中的电子形成电导调制，使得IGBT具有正向导通压降小、损耗低的优点。然而，在IGBT反向关断时，由于IGBT负载一般是电感，负载电感电流不能突变，因而流过IGBT的电流不能突变，因此在关断过程中所有流过IGBT的电流必须由阳极注入漂移区的空穴电流提供。然而，对于大面积的场限环和场板复合终端区域，大量从阳极注入的空穴不能经过浮空的场限环流出，而是通过终端与元胞交界的终端等位环处流出，因而会在终端等位环处形成电流输运集中现象。在终端等位环处的电流输运集中会引起局部温度的快速升高，从而引起动态雪崩效应和热击穿，导致器件烧毁失效，器件的关断可靠性大大降低。针对上述问题，本发明以降低等位环处电流集中效应为目的，提出了一种功率半导体器件的终端结构及其制作方法。
发明内容
本发明所要解决的，就是针对上述问题，提出一种功率半导体器件及其制造方法。
本发明解决上述技术问题所采用的技术方案是：一种功率半导体器件，包括有源区和终端结构，所述终端结构包括N-漂移区9、N型缓冲层10、p型集电区11、金属集电极3、P型等位环6、P型场限环7和N型截止环8；其中N型缓冲层10位于N-漂移区9和p型集电区11之间，p型集电区11位于N型缓冲层10和金属集电极3之间；所述P型等位环6位于靠近有源区的N-漂移区9中，P型等位环6与有源区金属发射极等电位连接；所述N型截止环8位于远离有源区的N-漂移区9中；P型等位环6和N型截止环8之间的N-漂移区9中具有若干P型场限环7；P型等位环6、P型场限环7、N型截止环8和N-漂移区9的表面具有场氧化层13，场氧化层13表面与P型等位环6、P型场限环7和N型截止环8对应的位置处分别具有金属场板12；其特征在于，还包括氧化层14，所述氧化层14设置在n型缓冲层10和p型集电区11之间，将n型缓冲层10与p型集电区11完全隔离。
具体的，所述氧化层14与功率半导体器件的边沿不接触。
具体的，所述有源区包括发射极和栅极结构，所述栅极结构为沟槽栅结构、平面栅结构和具有载流子存贮层的平面栅结构中的一种结构构成。
进一步的，有源结构为沟槽栅结构，包括金属发射极1和栅极2，所述金属发射极1和栅极2均为多个，金属发射极1和栅极2间隔交替设置在n-漂移区9的上表面且第一个和最后一个均为金属发射极1，其中，第一个金属发射极1位于n-漂移区9上表面的端部，金属发射极1和栅极2之间通过场氧化层13隔离，每个栅极2的下表面均连接1个槽型栅极15，所述槽型栅极15位于n-漂移区9中，在n-漂移区9的上层端部还设置有P型体区5，所述P型体区5的上表面与金属发射极1的下表面和氧化层13的下表面连接，并被多个槽型栅极15分为多个部分，槽型栅极15的深度大于P型体区5的深度，在P型体区5中的槽型栅极15的侧面均设置有n型源区4，n型源区4的上表面与金属发射极1的下表面和氧化层13的下表面连接。
具体的，所述氧化层14为多个不连续的区域。
所述氧化层14可与器件边沿齐平也可与器件边沿有一定的距离，有一定的距离可进一步避免所述氧化层14在硅片划片过程中受到损伤。
所述氧化层14的位置、厚度、长度和宽度可以随设计要求相应改变，可以是连续的也可以是非连续的。
所述栅极结构不限于沟槽栅结构，也可以是平面栅或具有载流子存贮层的平面栅或沟槽栅。
所述的p型集电极区11可以是电场终止结构、透明阳极结构或阳极短路结构。
所述终端结构不仅限于应用在IGBT中，也可以应用于晶闸管、功率二极管等半导体功率器件。
所述器件的半导体材料采用硅（Si）、碳化硅（SiC）、砷化镓（GaAs）或者氮化镓（GaN）等，其电极和金属连线可以是铝、铜或者其它合适的金属或合金。
一种功率半导体器件的制造方法，其特征在于，包括以下步骤：
第一步：在n-衬底上高能离子注入n型杂质并高温退火形成n型缓冲层10；
第二步：利用高能氧离子注入以及高温退火形成氧化层14；
第三步：在完成氧化层14制备后，翻转硅片，减薄至所需厚度，完成传统的正面工艺；
第四步：最后翻转硅片，进行背部p型杂质注入并退火激活杂质形成p型集电区11和金属集电极3及其它结构。
一种功率半导体器件的制造方法，其特征在于，包括以下步骤：
第一步：n-衬底上完成传统的正面工艺；
第二步：翻转硅片，减薄硅片至所需厚度，高能离子注入n型杂质并退火形成n型缓冲层10；
第三步：完成n型缓冲层10后再进行氧离子的高能离子注入，为了不损伤器件正面结构，采用低温局部激光退火技术形成氧化层14；
第五步：进行p型杂质注入并退火激活杂质形成p型集电区11和金属集电极3及其它结构。
本发明的有益效果为，通过在器件终端n型缓冲层10与p型集电区11之间引入一层氧化层14，所述氧化层将终端区域n型缓冲层10与p型集电区11完全隔离，可以显著降低终端区域的空穴注入效率，抑制关断过程中终端等位环处的电流集中效应，降低等位环附近的温度，抑制器件终端的热击穿和动态雪崩击穿，改善器件的关断特性，提高可靠性。所述结构仅在终端部分引入氧化层，因而对器件的导通特性影响很小。在n型缓冲层10与p型集电区11之间引入氧化层，可使氧化层免于在后续制作，如阳极金属化、硅片划片、硅片传递、封装等过程中损坏，提高器件的良品率和可靠性。本发明可适用于从小功率到大功率的半导体功率器件和功率集成电路领域。
附图说明
图1是具有传统终端结构的IGBT结构示意图；
图2-是具有本发明终端结构的IGBT结构示意图；
图3是另一种具有本发明终端结构的IGBT结构示意图；
图4是本发明的工艺制作流程示意图；
图5是本发明的工艺制作流程示意图；
图6是具有传统终端结构的IGBT关断时的空穴电流示意图；
图7是具有本发明终端结构的IGBT关断时的空穴电流示意图；
图8是传统结构在关断过程中的二维电流分布图；
图9是本发明的结构在关断过程中的二维电流分布图；
图10是传统结构在关断过程中的三维电流分布图；
图11是本发明的结构在关断过程中的三维电流分布图；
图12是传统结构在关断过程中的三维温度分布图；
图13是本发明的结构在关断过程中的三维温度分布图。
具体实施方式
下面结合附图，详细描述本发明的技术方案：
本发明提供一种功率半导体器件终端结构，其结构如图2所示。其中1为金属发射极，2为栅极，3为金属集电极，4为n型源区，5为P型体区，6为p型等位环，7为p型场限环，8为n型截止环，9为n-漂移区，10为n型缓冲层，11为p型集电区，12为场板，13为场氧化层，氧化层14在器件终端区n型缓冲层10与p型集电区11之间。
图3为另一种具有本发明终端结构的IGBT结构示意图，其氧化层14与器件边沿有一定的距离，有一定的距离可进一步避免所述氧化层14在硅片划片过程中受到损伤。
若使用先制作氧化层14然后制作正面结构的方式，其工艺步骤可为如图4所示，首先在n-衬底上高能离子注入n型杂质并高温退火形成n型缓冲层；其次利用高能氧离子注入以及高温退火形成氧化层；在完成氧化层制备后，翻转硅片，减薄至所需厚度，完成传统的正面工艺；最后翻转硅片，进行背部p型杂质注入并退火激活杂质形成p型集电区，金属化。
若使用先制作正面结构然后制作氧化层14的方式，其工艺步骤可为如图5所示，首先在n-衬底上完成传统的正面工艺；然后翻转硅片，减薄硅片至所需厚度，高能离子注入n型杂质并退火形成n型缓冲层；完成n型缓冲层后再进行氧离子的高能离子注入，为了不损伤器件正面结构，采用低温局部激光退火技术形成氧化层；最后进行p型杂质注入并退火激活杂质形成p型集电区，金属化。
在上述制程中其具体工艺步骤和参数可以根据实际情况作相应调整。
图6是具有传统终端结构的IGBT关断时的空穴电流示意图。由于IGBT负载一般是电感，关断时流过IGBT的电流不能突变，因此在关断过程中所有流过IGBT的电流必须由阳极注入漂移区的空穴电流提供，在终端区域大量从阳极注入的空穴不能经过浮空的场限环流出，所以在终端等位环附近会形成一个电流集中的区域，如果电流集中过大，会导致等位环附近温度迅速升高，导致等位环处发生动态雪崩效应和热击穿，从而降低了器件的关断可靠性。
图7是具有本发明终端结构的IGBT关断时的空穴电流示意图。引入氧化层后集电极的空穴注入受到氧化层(14)的阻碍，空穴注入效率降低。另一方面，因遵循最短路径原则，绝大部分的空穴电流通过元胞区流出，等位环处电流集中效应得到抑制，进而降低了等位环附近的温度，抑制了热击穿和动态雪崩击穿，改善了功率器件的关断特性，提高了终端的可靠性。
图8和图9是在相同关断电流下，仿真获得的传统结构与本发明结构在关断过程中的二维电流分布对比图。图10是传统结构在关断过程中的三维电流分布图；图11是本发明的结构在关断过程中的三维电流分布图。其中图8是传统结构，图9是本发明结构。从仿真结果可以看出对于传统结构，绝大部分关断电流经等位环附近流出，等位环处电流集中效应显著；加入了氧化层后，等位环处电流密度显著降低，从而抑制了电流集中效应。
图12和图13是关断过程中，传统结构与本发明结构的三维温度分布对比图。其中图12是传统结构，图13是本发明结构。从仿真结果可以看出在等位环处，传统结构的温度比本发明结构高出10K左右。

Claims (6)

1.一种功率半导体器件，包括有源区和终端结构，所述终端结构包括N-漂移区（9）、N型缓冲层（10）、p型集电区（11）、金属集电极（3）、P型等位环（6）、P型场限环（7）和N型截止环（8）；其中N型缓冲层（10）位于N-漂移区（9）和p型集电区（11）之间，p型集电区（11）位于N型缓冲层（10）和金属集电极（3）之间；所述P型等位环（6）位于靠近有源区的N-漂移区（9）中，P型等位环（6）与有源区金属发射极等电位连接；所述N型截止环（8）位于远离有源区的N-漂移区（9）中；P型等位环（6）和N型截止环（8）之间的N-漂移区（9）中具有若干P型场限环（7）；P型等位环（6）、P型场限环（7）、N型截止环（8）和N-漂移区（9）的表面具有场氧化层（13），场氧化层（13）表面与P型等位环（6）、P型场限环（7）和N型截止环（8）对应的位置处分别具有金属场板（12）；其特征在于，还包括氧化层（14），所述氧化层（14）设置在n型缓冲层（10）和p型集电区（11）之间，将n型缓冲层（10）与p型集电区（11）完全隔离。
2.根据权利要求1所述的一种功率半导体器件，其特征在于，所述氧化层（14）与功率半导体器件的边沿不接触。
3.根据权利要求1所述的一种功率半导体器件，其特征在于，所述有源区包括发射极和栅极结构，所述栅极结构为沟槽栅结构、平面栅结构和具有载流子存贮层的平面栅结构中的一种结构构成。
4.根据权利要求1所述的一种功率半导体器件，其特征在于，所述氧化层（14）为多个不连续的区域。
5.一种功率半导体器件的制造方法，其特征在于，包括以下步骤：
第一步：在n-衬底上高能离子注入n型杂质并高温退火形成n型缓冲层（10）；
第二步：利用高能氧离子注入以及高温退火形成氧化层（14）；
第三步：在完成氧化层（14）制备后，翻转硅片，减薄至所需厚度，完成传统的正面工艺；
第四步：最后翻转硅片，进行背部p型杂质注入并退火激活杂质形成p型集电区（11）和金属集电极（3）及其它结构。
6.一种功率半导体器件的制造方法，其特征在于，包括以下步骤：
第一步：n-衬底上完成传统的正面工艺；
第二步：翻转硅片，减薄硅片至所需厚度，高能离子注入n型杂质并退火形成n型缓冲层（10）；
第三步：完成n型缓冲层（10）后再进行氧离子的高能离子注入，为了不损伤器件正面结构，采用低温局部激光退火技术形成氧化层（14）；
第五步：进行p型杂质注入并退火激活杂质形成p型集电区（11）和金属集电极（3）及其它结构。
CN201310422706.2A 2013-09-17 2013-09-17 一种功率半导体器件及其制造方法 Expired - Fee Related CN103489910B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310422706.2A CN103489910B (zh) 2013-09-17 2013-09-17 一种功率半导体器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310422706.2A CN103489910B (zh) 2013-09-17 2013-09-17 一种功率半导体器件及其制造方法

Publications (2)

Publication Number Publication Date
CN103489910A true CN103489910A (zh) 2014-01-01
CN103489910B CN103489910B (zh) 2016-06-22

Family

ID=49830009

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310422706.2A Expired - Fee Related CN103489910B (zh) 2013-09-17 2013-09-17 一种功率半导体器件及其制造方法

Country Status (1)

Country Link
CN (1) CN103489910B (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104143568A (zh) * 2014-08-15 2014-11-12 无锡新洁能股份有限公司 具有终端结构的场截止型igbt器件及其制造方法
CN104795435A (zh) * 2014-01-21 2015-07-22 瀚薪科技股份有限公司 碳化硅功率元件
CN106684118A (zh) * 2016-02-25 2017-05-17 宗仁科技(平潭)有限公司 开关型功率半导体器件及其制作方法
CN108511512A (zh) * 2018-02-05 2018-09-07 东南大学 一种带有波浪型场限环结构的功率半导体器件及其制备方法
CN109256422A (zh) * 2017-07-12 2019-01-22 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法和电子装置
CN112071905A (zh) * 2020-09-07 2020-12-11 上海陆芯电子科技有限公司 半导体器件的终端结构和绝缘栅双极型晶体管
CN113241377A (zh) * 2021-05-10 2021-08-10 湖南大学 一种提升耐高温和抗辐照能力的igbt结构及其制备方法
CN113314613A (zh) * 2021-05-31 2021-08-27 电子科技大学 具有雪崩电荷渡越缓冲层的碳化硅mosfet器件及制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040256691A1 (en) * 2003-04-10 2004-12-23 Michio Nemoto Reverse blocking semiconductor device and a method for manufacturing the same
JP2007184360A (ja) * 2006-01-05 2007-07-19 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
CN102832240A (zh) * 2012-09-11 2012-12-19 电子科技大学 一种集电极终端具有介质层的绝缘栅双极型晶体管
CN103222057A (zh) * 2011-11-17 2013-07-24 富士电机株式会社 半导体器件以及半导体器件的制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040256691A1 (en) * 2003-04-10 2004-12-23 Michio Nemoto Reverse blocking semiconductor device and a method for manufacturing the same
JP2007184360A (ja) * 2006-01-05 2007-07-19 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
CN103222057A (zh) * 2011-11-17 2013-07-24 富士电机株式会社 半导体器件以及半导体器件的制造方法
CN102832240A (zh) * 2012-09-11 2012-12-19 电子科技大学 一种集电极终端具有介质层的绝缘栅双极型晶体管

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104795435A (zh) * 2014-01-21 2015-07-22 瀚薪科技股份有限公司 碳化硅功率元件
CN104795435B (zh) * 2014-01-21 2017-11-24 瀚薪科技股份有限公司 碳化硅功率元件
CN104143568A (zh) * 2014-08-15 2014-11-12 无锡新洁能股份有限公司 具有终端结构的场截止型igbt器件及其制造方法
CN106684118A (zh) * 2016-02-25 2017-05-17 宗仁科技(平潭)有限公司 开关型功率半导体器件及其制作方法
CN109256422A (zh) * 2017-07-12 2019-01-22 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法和电子装置
CN108511512A (zh) * 2018-02-05 2018-09-07 东南大学 一种带有波浪型场限环结构的功率半导体器件及其制备方法
CN112071905A (zh) * 2020-09-07 2020-12-11 上海陆芯电子科技有限公司 半导体器件的终端结构和绝缘栅双极型晶体管
CN112071905B (zh) * 2020-09-07 2021-05-25 上海陆芯电子科技有限公司 半导体器件的终端结构和绝缘栅双极型晶体管
CN113241377A (zh) * 2021-05-10 2021-08-10 湖南大学 一种提升耐高温和抗辐照能力的igbt结构及其制备方法
CN113314613A (zh) * 2021-05-31 2021-08-27 电子科技大学 具有雪崩电荷渡越缓冲层的碳化硅mosfet器件及制备方法

Also Published As

Publication number Publication date
CN103489910B (zh) 2016-06-22

Similar Documents

Publication Publication Date Title
CN103383958B (zh) 一种rc-igbt器件及其制作方法
CN103489910A (zh) 一种功率半导体器件及其制造方法
CN101694850B (zh) 一种具有p型浮空层的载流子存储槽栅igbt
CN103413824B (zh) 一种rc-ligbt器件及其制作方法
CN103208531B (zh) 一种快恢复二极管frd芯片及其制作方法
CN105742346B (zh) 双分裂沟槽栅电荷存储型rc-igbt及其制造方法
CN102683402B (zh) 一种平面栅电荷存储型igbt
CN102169892B (zh) 一种增强型平面绝缘栅双极型晶体管
CN102683403A (zh) 一种沟槽栅电荷存储型igbt
CN103794647A (zh) 一种双向igbt器件及其制作方法
CN102201439A (zh) 一种体内电导调制增强的沟槽型绝缘栅双极型晶体管
CN103258847A (zh) 一种双面场截止带埋层的rb-igbt器件
CN107808899A (zh) 具有混合导电模式的横向功率器件及其制备方法
CN102842612A (zh) 具有埋岛结构的绝缘栅双极型晶体管
CN101393927A (zh) 积累层控制的绝缘栅双极型晶体管
CN102623492A (zh) 一种mos场控晶闸管
CN101694851A (zh) 一种具有p型浮空层的槽栅igbt
CN110504310A (zh) 一种具有自偏置pmos的ret igbt及其制作方法
CN111834449B (zh) 一种具有背面双mos结构的快速关断rc-igbt器件
CN102306657A (zh) 一种具有浮空埋层的绝缘栅双极型晶体管
CN105023943A (zh) 一种纵向rc-igbt器件
CN102709317B (zh) 一种低开启电压二极管
CN107516679B (zh) 一种深槽超结dmos器件
CN106067481A (zh) 一种双通道rc‑igbt器件及其制备方法
CN107516669B (zh) 一种igbt器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160622

Termination date: 20190917

CF01 Termination of patent right due to non-payment of annual fee