CN101393927A - 积累层控制的绝缘栅双极型晶体管 - Google Patents

Abstract

积累层控制的绝缘栅双极型晶体管，属于半导体功率器件技术领域。包括沟槽绝缘栅双极型晶体管、平面绝缘栅双极型晶体管和横向绝缘栅双极型晶体管。器件在阻断状态下，P⁺体区(10)和N^－基区(4)形成的内建电场构成一个电子的势垒，阻止了电子由N⁺源区(9)流入N^－基区(4)，使器件能承受高的耐压；在导通状态下，N^－基区(4)与栅氧化层(5)之间形成一个积累层，电子可通过N⁺源区(9)经积累层到达N^－基区(4)，从而控制器件的正常工作。本发明以积累层取代了传统绝缘栅双极型晶体管的P型基区和MOS反型沟道，从而获得更低的导通压降和更大的饱和电流密度，而且消除了寄生晶闸管效应，器件的安全工作区、可靠性和高温工作特性都得到大幅度的提升。

Description

积累层控制的绝缘栅双极型晶体管

技术领域

积累层控制的绝缘栅双极型晶体管，属于半导体功率器件技术领域。

背景技术

绝缘栅双极型晶体管，是一种发展迅速、应用广泛的电力电子器件。它是利用MOSFET的输入阻抗高、驱动电路简单和双极型晶体管电流密度大、饱和压降低的优点而组合成的新器件。现广泛应用于电磁炉、UPS不间断电源、汽车电子点火器、变频器、马达传动系统及其它能量转换装置。

IGBT最初于1982年提出，为穿通型结构，如图1所示，它是在高浓度的P⁺衬底2上依次外延N型缓冲层3、N^-基区层4后制造成的绝缘栅双极型晶体管结构。由于存在N型缓冲层3，电场在N型缓冲层3中得到终止，从而形成一个梯形的电场分布，如图1所示，故可利用较薄的N^-基区即可得到较高的击穿电压，有利于降低导通电阻，从而降低静态功耗，但是由于P⁺衬底相对较厚，浓度很高，使得背发射结的注入效率很高，关断时电子基本不能从背发射区流出，只靠在基区的复合消失，从而其关断时间很长，增大了开关损耗，在制造时往往需要增加寿命控制。同时，在制造大于600V的高压穿通型IGBT时，所需外延层厚度的增加，使得制造成本大大增加。其后，发展了非穿通型绝缘栅双极型晶体管，其结构如图2所示，它是在单晶N^-衬底上制造的，在表面结构完成以后通过离子注入形成薄且较轻掺杂的背P⁺区22(通常称为透明集电极)，降低背发射区注入效率。由于采用了透明集电区技术，使得非穿通型绝缘栅双极型晶体管与穿通型绝缘栅双极型晶体管相比，具有以下主要性能特点：导通压降呈正温度系数，功耗和电流拖尾随温度的变化小；由于对纵向PNP的发射效率有所降低和控制，明显改善了关态的延迟；因不用外延片和不用寿命控制技术而成本低。但是，非穿通型绝缘栅双极型晶体管在采用透明集电区技术提高开关速度的同时，由于没有了N型缓冲层，电场将终止于N^-基区，从而形成一个三角形的电场分布，如图2所示，故为了保证耐压必须采用相对较宽的N^-基区，导致导通电阻的增大，也就增加了静态损耗。特别是在承受高电压时，电导调制效应将会明显减弱，导通损耗增加将更为显著。所以，只通过降低背发射区注入效率来优化正向导通压降和关断损耗的矛盾关系，其作用是很有限的，文献K.Sheng，F.Udrea，G.A.J.Amaratunga，“Optimum carrier distribution of the IGBT”(绝缘栅双极型晶体管载流子浓度分布的优化)，Solid-State Electronics 44，1573-1583，2000指出，要实现正向导通压降和关断损耗之间较好的优化，这和载流子在N^-基区的分布密切相关，增大发射极一侧载流子的浓度，降低集电极一侧载流子的浓度有利于实现它们之间更好的优化。

为了实现更好的导通压降和关断损耗之间的折衷，文献T.Laska，M.Miinzer，F.Pfirsch，C.Schaeffer，T.Schmidt，“The Field Stop IGBT(FS IGBT)—A New Power Device Concept with aGreat Improvement Potential”(电场终止型绝缘栅双极型晶体管—一种具有极大提升潜力的新型功率器件)，ISPSD’2000，May 22-25，Toulouse，France，提出了一种电场终止型绝缘栅双极型晶体管，其结构如图3所示，它采用离子注入的方法在硅片背面先制造一个N型缓冲层3，再注硼形成背P⁺区22，由于N型缓冲层3的存在，电场将终止于N型缓冲层3，从而形成一个梯形的电场分布，如图3所示，故可使得N^-基区4可以作的较薄。但是电场终止型绝缘栅双极型晶体管的N型缓冲层3是在表面结构都制作完毕以后背面注入形成的，因而不可能进行高温长时间的退火，因此N型缓冲层3的厚度和杂质的激活浓度都是很有限的，用如此薄的缓冲层作高压器件的强电场中止层在物理上很不可靠，容易失效；而且，电场终止型绝缘栅双极型晶体管要求的硅片厚度很薄，一般在70μm左右，要确保如此薄的硅片在流片的过程中不破裂，不弯曲，是相当困难的；再者，电场终止型绝缘栅双极型晶体管对N^-基区中载流子的分布改变并不显著，故正向导通压降和关断损耗之间的优化还可再进一步提高。

沟槽绝缘栅双极型晶体管，如图4所示，是绝缘栅双极型晶体管的另一个发展方向，它采用沟槽栅代替平面栅，改善了器件的导通特性，降低导通电阻，增加了电流密度。在沟槽栅结构中，平面栅结构中的JFET被干法刻蚀的工艺很好地挖去了，连同包围这个区域、延伸到原来栅极下形成沟道的部分P型基区也都挖掉。于是N⁺源区9和留下的P型基区8就暴露在该沟槽的侧壁，通过侧壁氧化等一系列特殊加工，侧壁氧化层外侧的P型基区8内形成了垂直于硅片表面的沟道。工作时电流从N^-基区4直接流进垂直沟道而进入源区9，使得原胞密度增加，电流密度增加，闩锁效应减小。但是沟槽栅型绝缘栅双极型晶体管在高温工作时，一方面由于温度升高，载流子寿命增加，PNP晶体管放大系数变大，导致流过P型基区8的空穴电流变大；另一方面，温度升高使得空穴的迁移率大大降低，P型基区8的电阻增加；这两方面原因都会导致传统沟槽绝缘栅双极型晶体管由于温度的升高，抗闩锁能力大幅度降低，安全工作区也随之减小，可靠性降低，如何寻求具有更好的高温抗闩锁能力是迫切需要解决的问题。

发明内容

本发明的目的在于提供积累层控制的绝缘栅双极型晶体管，它通过P⁺N^-结的内建电场形成的电子势垒来控制器件的阻断，通过积累层来控制器件的正常工作，因而可获得更低的导通压降，更大的饱和电流密度，器件的安全工作区、可靠性和高温工作特性都得到大幅度的提升；同时，由于积累层的作用，使得发射极电子的注入效率大大增强，优化了N^-基区中的载流子浓度的分布，使得本发明可实现更好的导通压降和关断损耗之间的折衷，且制作工艺得到简化，制造成本降低。

本发明提供的积累层控制的绝缘栅双极型晶体管，以积累层取代了传统绝缘栅双极型晶体管中的P型基区和MOS反型沟道，消除了传统绝缘栅双极型晶体管结构中的寄生晶闸管效应。器件的安全工作区、可靠性和高温工作特性都得到大幅度的提升，可获得更低的导通压降，更大的饱和电流密度，N^-基区中的载流子浓度分布得到有效的优化，可实现导通压降和关断损耗之间更好的折衷。并且采用本发明省去了传统绝缘栅双极型晶体管中P型基区的制造，使得结构更为简单，制造工艺也得到了简化。

本发明技术方案如下：

一种积累层控制的沟槽绝缘栅双极型晶体管，如图5所示，包括集电极1，P型集电区23，N-基区4，栅氧化层5，沟槽多晶硅栅6，发射极7，N⁺源区9，P⁺体区10；P型集电区23背面是集电极1，其正面是N^-基区4；N^-基区4顶部一侧是沟槽绝缘栅，所述沟槽绝缘栅由栅氧化层5和沟槽多晶硅栅6构成，其中栅氧化层5位于沟槽多晶硅栅6的表面；N^-基区4顶部的另一侧是P⁺体区10；N^-基区4顶部的中间是N⁺源区9；发射极7位于P⁺体区10、N⁺源区9和栅氧化层5的上表面。所述一种积累层控制的沟槽绝缘栅双极型晶体管在阻断状态下，P⁺体区10和N^-基区4形成的内建电场构成了一个电子的势垒，阻止了电子由N⁺源区9流入N^-基区4，以使器件能承受高的耐压。所述一种积累层控制的沟槽绝缘栅双极型晶体管在导通状态下，在N^-基区4与栅氧化层5之间形成一个积累层，电子可通过N⁺源区9经积累层到达N^-基区4，从而控制器件的正常工作。

一种积累层控制的平面绝缘栅双极型晶体管，如图6所示，包括集电极1，P型集电区23，N^-基区4，栅氧化层5，平面多晶硅栅6，发射极7，N⁺源区9，P⁺体区10；P型集电区23背面是集电极1，其正面是N^-基区4；N^-基区4顶部的一侧是P⁺体区10；N^-基区4顶部的中间是N⁺源区9，所述N⁺源区9的一侧及下表面与P⁺体区10相连，所述N⁺源区9的另一侧与N^-基区4相连；发射极7位于P⁺体区10和N⁺源区9的部分的上表面，且分别与P⁺体区10和N⁺源区9相连；栅氧化层5位于N⁺源区9的另一部分和N^-基区4的上表面，平面多晶硅栅6位于栅氧化层5的上表面且通过栅氧化层5与发射极7相隔离。所述一种积累层控制的平面绝缘栅双极型晶体管在阻断状态下，P⁺体区10和N^-基区4形成的内建电场构成了一个电子的势垒，阻止了电子由N⁺源区9流入N^-基区4，以使器件能承受高的耐压。所述一种积累层控制的平面绝缘栅双极型晶体管在导通状态下，在N^-基区4与栅氧化层5之间形成一个积累层，电子可通过N⁺源区9经积累层到达N^-基区4，从而控制器件的正常工作。

一种积累层控制的横向绝缘栅双极型晶体管，如图7所示，包括P⁺衬底2，N^-基区4，P⁺体区10，发射极7，N⁺源区9，栅氧化层5，多晶硅栅6，厚氧化层88，集电极1，P型集电区23；N^-基区4位于P⁺衬底2的上面，N^-基区4顶部的一侧具有P型集电区23，P型集电区23的上面是集电极1；N^-基区4顶部的另一侧具有P⁺体区10和N⁺源区9，所述N⁺源区9的一侧及下表面与P⁺体区10相连，所述N⁺源区9的另一侧与N^-基区4相连；发射极7位于P⁺体区10和N⁺源区9的部分的上表面，且分别与P⁺体区10和N⁺源区9相连；栅氧化层5位于N⁺源区9的另一部分和N^-基区4的部分上表面，多晶硅栅6位于栅氧化层5的上表面且通过栅氧化层5与发射极7相隔离并通过厚氧化层88与集电极1相隔离。所述一种积累层控制的横向绝缘栅双极型晶体管在阻断状态下，P⁺体区10和N^-基区4形成的内建电场构成了一个电子的势垒，阻止了电子由N⁺源区9流入N^-基区4，以使器件能承受高的耐压。所述一种积累层控制的横向绝缘栅双极型晶体管在导通状态下，在N^-基区4与栅氧化层5之间形成一个积累层，电子可通过N⁺源区9经积累层到达N^-基区4，从而控制器件的正常工作。

本发明的工作原理：

本发明提供的一种积累层控制的绝缘栅双极型晶体管，可以进一步减小导通电阻，增加饱和电流密度，优化导通压降与关断损耗之间的关系，增强器件的安全工作区和可靠性，简化器件制作工艺，降低生产成本。这里以一种积累层控制的沟槽栅绝缘栅双极型晶体管(附有内建电场示意，如图8所示)，说明本发明的工作原理。

当沟槽栅5不加电压时，因为N⁺源9的长度较小，P⁺N^-结(由P⁺体区10和N^-基区4组成)形成的内建电场18(图8中虚线所示的横向电场)形成一个电子的势垒，阻断电子由N⁺源9到N^-基区4的通路，故当集电极1相对于发射极7为高电位时，只有极小的泄漏电流，而且随着集电极1电压的不断升高，耗尽区将在低掺杂的N^-基区4不断扩展，从而使所述的一种积累层控制的绝缘栅双极型晶体管可以承受很高的耐压；当多晶硅栅6加正电压时，在N^-基区4与栅氧化层5之间形成一个积累层，电子可通过N⁺源区9经积累层到达N^-基区4，为宽基区PNP晶体管(由P型集电区23，N^-基区4和P⁺体区10组成)提供了基极电流，空穴由P型集电区23注入到N^-基区4，对其进行电导调制，N^-基区4的载流子不断升高，随着集电极电压的不断升高，发射极一侧的电子注入效率也不断提高，从而可实现提高发射极一侧载流子浓度的作用。对于传统的绝缘栅双极型晶体管而言，越靠近发射极载流子的浓度就越低，电导调制作用减弱，导通损耗增加，对高耐压器件越是如此。而本发明所提供的一种积累层控制的沟槽绝缘栅双极型晶体管由于采用了积累层代替了反型层，积累层中的电子浓度极高，因此电子注入效率也很高，在靠近发射极的N^-基区电导调制作用反而更强，实现了发射极一侧载流子浓度大于集电极一侧的载流子浓度分布，这种载流子分布相对于传统的集电极一侧载流子浓度大于发射极的分布可以实现更好的导通压降和关断损耗之间的折衷，而且通过调整背发射极的注入效率，可对N-基区中载流子的分布进行进一步的优化设计。由于积累层的形成较反型层更为容易，载流子浓度更高(电子注入效率更高)，迁移率更大，所以本发明所提供的积累层控制的绝缘栅双极型晶体管较传统的绝缘栅双极型晶体管具有更小的栅电荷，更低的导通压降和更大的饱和电流密度。

本发明除了大幅提高传统的绝缘栅双极型晶体管的饱和电流密度和降低导通压降，实现更好的导通压降和关断损耗之间的折衷外，还具有的优点是消除了传统绝缘栅双极型晶体管的寄生晶闸管效应，器件的安全工作区和可靠性都得到大幅度的提升，而且制造工艺得到了简化，使得制造成本降低。

对于传统的绝缘栅双极型晶体管，在此以传统沟槽栅型绝缘栅双极型晶体管(如图4所示)为例，当空穴电流流过P型基区8产生的压降大于PN结的内建电势时，电子将由N⁺源区9注入到P型基区8，从而触发由P型集电区23，N^-基区4，P型基区8，N⁺源区9组成的寄生晶闸管开启，导致栅失去控制作用，器件的安全工作区也由此而受限；而采用本发明的一种积累层控制的沟槽绝缘栅双极型晶体管(如图5所示)则去除了P型基区，以积累层取代了反型层，消除了寄生晶闸管效应，使器件的安全工作区大大增加，同时，由于不再需要制作P型基区，工艺步骤也得到了简化，生产成本也由此而降低。

借助MEDICI仿真工具，对所提供的一种积累层控制的沟槽绝缘栅双极型晶体管(如图5所示)和传统的沟槽栅绝缘栅双极型晶体管(如图4所示)进行了仿真比较。仿真模拟薄片工艺制造的600V沟槽栅非穿通型绝缘栅双极型晶体管，且仿真参数为P型集电区掺杂2×10¹⁶cm^-3，厚度为5μm；N^-基区掺杂1×10¹⁴cm^-3，厚度为95μm；栅氧化层厚度为30nm，N⁺源区掺杂1×10²⁰cm^-3，P⁺源区掺杂5×10¹⁹cm^-3，仿真元胞宽度为1μm。仿真所得的一种积累层控制的沟槽绝缘栅双极型晶体管和传统的沟槽栅绝缘栅双极型晶体管的电流曲线分别如图9和图10所示，由图可知，两者皆为电子电流为宽基区PNP晶体管提供基极电流的工作方式，不同只是电子电流提供的途径不同，前者是通过积累层提供，而后者则通过反型MOS沟道来提供。图11是所提供的一种积累层控制的沟槽绝缘栅双极型晶体管与传统的沟槽栅绝缘栅双极型晶体管击穿电压的仿真比较结果，由图可知，两者几乎可实现相同的击穿电压。本发明所提供的一种积累层控制的沟槽绝缘栅双极型晶体管与传统的沟槽栅绝缘栅双极型晶体管饱和工作时的空穴浓度分布情况如图12所示，由图可知，对于传统的沟槽栅绝缘栅双极型晶体管而言，集电极一侧的空穴浓度较高，越靠近发射极空穴的浓度就越低；而本发明所提供的积累层控制的沟槽绝缘栅双极型晶体管由于采用了积累层代替了反型层，提高了发射极一侧电子的注入效率，实现了发射极一侧空穴浓度大于集电极一侧的载流子浓度分布，可以实现更好的导通压降和关断损耗之间的折衷。本发明所提供的一种积累层控制的沟槽绝缘栅双极型晶体管与传统的沟槽栅绝缘栅双极型晶体管在不同电流密度条件下的正向导通压降如图13所示，由图可知，本发明所提供的一种积累层控制的沟槽绝缘栅双极型晶体管在200A/cm²的电流密度下，正向导通压降相对于传统的沟槽栅绝缘栅双极型晶体管降低了0.5伏。图14是本发明所提供的一种积累层控制的沟槽绝缘栅双极型晶体管与传统的沟槽栅绝缘栅双极型晶体管在栅压为20伏的条件下的I-V曲线比较图，从图中可以看出，所提供的一种积累层控制的沟槽绝缘栅双极型晶体管的最大饱和电流密度是相同条件下传统沟槽栅绝缘栅双极型晶体管的3倍以上。

综上所述，本发明提供的一种积累层控制的沟槽绝缘栅双极型晶体管，通过在传统绝缘栅双极型晶体管内部引入内建电场，以形成一个电子的势垒，以积累层取代了传统绝缘栅双极型晶体管的P型基区和MOS反型沟道，从而获得更低的导通压降和更大的饱和电流密度，而且消除了传统绝缘栅双极型晶体管的寄生晶闸管效应，器件的安全工作区、可靠性和高温工作特性都得到大幅度的提升。而且，采用本发明实现了更好的导通压降和关断损耗的优化和简化了传统绝缘栅双极型晶体管的制造工艺，使制造成本得到降低。

附图说明

图1是传统的穿通型绝缘栅双极型晶体管结构示意图。

其中，1是器件的集电极，2是P⁺衬底，3是N型缓冲层，4是N^-基区，5是栅氧化层，6是多晶硅栅，7是器件的发射极，8是P型基区，9是N⁺源区，10是P⁺体区。

图2是传统的非穿通型绝缘栅双极型晶体管结构示意图。

其中，1是器件的集电极，22是背P⁺区，4是N^-基区，5是栅氧化层，6是多晶硅栅，7是器件的发射极，8是P型基区，9是N⁺源区，10是P⁺体区。

图3是电场终止型绝缘栅双极型晶体管结构示意图。

其中，1是器件的集电极，22是背P⁺区，3是N型缓冲层，4是N^-基区，5是栅氧化层，6是多晶硅栅，7是器件的发射极，8是P型基区，9是N⁺源区，10是P⁺体区。

图4是传统沟槽栅绝缘栅双极型晶体管结构示意图。

其中，1是器件的集电极，23是P型集电区，4是N^-基区，5是栅氧化层，6是多晶硅栅，7是器件的发射极，9是N⁺源区，10是P⁺体区，8是P型基区。

图5是本发明提供的一种积累层控制的沟槽栅绝缘栅双极型晶体管结构示意图。

其中，1是器件的集电极，23是P型集电区，4是N^-基区，5是栅氧化层，6是沟槽多晶硅栅，7是器件的发射极，9是N⁺源区，10是P⁺体区。

图6是本发明提供的一种积累层控制的平面栅绝缘栅双极型晶体管结构示意图。

其中，1是器件的集电极，23是P型集电区，4是N^-基区，5是栅氧化层，6是平面多晶硅栅，9是N⁺源区，7是器件的发射极，10是P⁺体区。

图7是本发明提供的一种积累层控制的横向绝缘栅双极型晶体管结构示意图。

其中，2是P⁺衬底，4是N^-基区，10是P⁺体区，7是器件的发射极，9是N⁺源区，5是栅氧化层，6是多晶硅栅，88是厚氧化层，1是器件的集电极，23是P型集电区。

图8是本发明提供的一种积累层控制的沟槽绝缘栅双极型晶体管结构示意及内建电场示意图。

其中，1是器件的集电极，23是P型集电区，4是N^-基区，5是栅氧化层，6是多晶硅栅，7是器件的发射极，9是N⁺源区，10是P⁺体区，18是内建电场。

图9是本发明提供的一种积累层控制的沟槽绝缘栅双极型晶体管正常工作时近表面部分的电流分布曲线图。

图10是传统沟槽绝缘栅双极型晶体管正常工作时近表面部分的电流分布曲线图。

图11是本发明提供的一种积累层控制的沟槽绝缘栅双极型晶体管与传统沟槽绝缘栅双极型晶体管的击穿电压比较图。

图12是本发明提供的一种积累层控制的沟槽绝缘栅双极型晶体管与传统沟槽绝缘栅双极型晶体管饱和工作时的空穴浓度分布比较图。

图13是本发明提供的一种积累层控制的沟槽绝缘栅双极型晶体管与传统沟槽绝缘栅双极型晶体管在不同电流密度条件下的正向导通压降示意图。

图14是本发明提供的一种积累层控制的沟槽绝缘栅双极型晶体管与传统沟槽绝缘栅双极型晶体管在栅压为20伏条件下的I-V特性曲线比较图。

具体实施方式

采用本发明的积累层控制结构，可以得到低导通压降，高电流密度，大安全工作区，低成本，且能实现更好导通压降和关断损耗折衷的绝缘栅双极型晶体管。可以适用于平面栅结构，沟槽栅结构和横向结构等。随着半导体技术的发展，采用本发明还可以制作更多的低压降，大电流、高可靠性的功率器件。

引入积累层控制结构的沟槽绝缘栅双极型晶体管，如图5所示，包括集电极1，P型集电区23，N^-基区4，栅氧化层5，多晶硅栅6，发射极7，N⁺源区9，P⁺体区10。

一种积累层控制的平面栅绝缘栅双极型晶体管，如图6所示，包括集电极1，P型集电区23，N^-基区4，栅氧化层5，多晶硅栅6，N⁺源区9，发射极7，P⁺体区10。

一种积累层控制的横向绝缘栅双极型晶体管，如图7所示，包括P⁺衬底2，N^-基区4，P⁺体区10，发射极7，N⁺源区9，栅氧化层5，多晶硅栅6，厚氧化层88，集电极1，P型集电区23。

具体实施时，若采用外延工艺，则对一种积累层控制的平面栅绝缘栅双极型晶体管而言，其主要制造步骤包括：P⁺衬底的制备，N⁺外延，N^-外延，场氧化，光刻及硼注入，氧化及光刻有源区，栅氧化，淀积多品硅，光刻多晶硅，源光刻及N⁺源区注入，高能量高剂量的硼离子注入，LPCVD二氧化硅，光刻孔，淀积铝，光刻铝，BPSG钝化，光刻PAD，正面涂胶背面腐蚀，背面金属化等；对一种积累层控制的沟槽栅绝缘栅双极型晶体管而言，则主要制造步骤为：P⁺衬底的制备，N⁺外延，N^-外延，P⁺源光刻及P⁺源区注入，氧化并光刻栅Trench窗口，刻蚀栅Trench，栅氧化并淀积多晶硅，以氧化层为硬掩模反刻多晶硅，N⁺源光刻及N⁺源区注入，去除覆盖在源上的氧化层，淀积金属，完成栅源的金属化，钝化等；对一种积累层控制的横向绝缘栅双极型晶体管而言，其主要制造步骤包括：P⁺衬底的制备，N^-外延，场氧化，光刻及硼注入，氧化及光刻有源区，栅氧化，淀积多晶硅，光刻多晶硅，源光刻及N⁺源区注入，高能量高剂量的硼离子注入，LPCVD二氧化硅，光刻孔，淀积铝，光刻铝，BPSG钝化等。

具体实施时，若采用薄片工艺，则对一种积累层控制的平面栅绝缘栅双极型晶体管而言，其主要制造步骤包括：区熔N^-单晶衬垫的制备，场氧化，光刻及硼注入，氧化及光刻有源区，栅氧化，淀积多晶硅，光刻多晶硅，源光刻及N⁺源区注入，高能量高剂量的硼离子注入，LPCVD二氧化硅，光刻孔，淀积铝，光刻铝完成栅源的金属化，背面N⁺缓冲层注入(可选)，背面P型集电区注入，背面金属化，钝化等；对一种积累层控制的沟槽栅绝缘栅双极型晶体管而言，则主要制造步骤为：区熔N^-单晶衬垫的制备，P⁺源光刻及P⁺源区注入，氧化并光刻栅Trench窗口，刻蚀栅Trench，栅氧化并淀积多晶硅，以氧化层为硬掩模反刻多晶硅，N⁺源光刻及N⁺源区注入，去除覆盖在源上的氧化层，淀积金属，完成栅源的金属化，背面N⁺缓冲层注入(可选)，背面P型集电区注入，背面金属化，钝化等。

在实施过程中，可以根据具体情况，在基本结构不变的情况下，进行一定的变通设计，例如在采用外延工艺制造一种积累层控制的平面栅绝缘栅双极型晶体管时，光刻及硼注入可以放在光刻多晶硅之后制造，或者放在源光刻及N⁺源区注入之后制造；在采用外延工艺制造一种积累层控制的沟槽栅绝缘栅双极型晶体管时，N⁺源光刻及N⁺源区注入可以放在氧化并光刻栅Trench窗口之前制造等。制作器件时还可用碳化硅、砷化镓、磷化铟或锗硅等半导体材料代替体硅。

Claims (3)

1、一种积累层控制的沟槽绝缘栅双极型晶体管，包括集电极(1)、P型集电区(23)、N^-基区(4)、栅氧化层(5)、沟槽多晶硅栅(6)、发射极(7)、N⁺源区(9)和P⁺体区(10)；P型集电区(23)背面是集电极(1)，其正面是N^-基区(4)；N^-基区(4)顶部一侧是沟槽绝缘栅，所述沟槽绝缘栅由栅氧化层(5)和沟槽多晶硅栅(6)构成，其中栅氧化层(5)位于沟槽多晶硅栅(6)的表面；N^-基区(4)顶部的另一侧是P⁺体区(10)；N^-基区(4)顶部的中间是N⁺源区(9)；发射极(7)位于P⁺体区(10)、N⁺源区(9)和栅氧化层(5)的上表面；

其特征在于：所述一种积累层控制的沟槽绝缘栅双极型晶体管在阻断状态下，P⁺体区(10)和N-基区(4)形成的内建电场构成了一个电子的势垒，阻止了电子由N⁺源区(9)流入N^-基区(4)，以使器件能承受高的耐压；所述一种积累层控制的沟槽绝缘栅双极型晶体管在导通状态下，在N^-基区(4)与栅氧化层(5)之间形成一个积累层，电子可通过N⁺源区(9)经积累层到达N^-基区(4)，从而控制器件的正常工作。

2、一种积累层控制的平面绝缘栅双极型晶体管，包括集电极(1)、P型集电区(23)、N^-基区(4)、栅氧化层(5)、平面多晶硅栅(6)、发射极(7)、N⁺源区(9)和P⁺体区(10)；P型集电区(23)背面是集电极(1)，其正面是N^-基区(4)；N^-基区(4)顶部的一侧是P⁺体区(10)；N^-基区(4)顶部的中间是N⁺源区(9)，所述N⁺源区(9)的一侧及下表面与P⁺体区(10)相连，所述N⁺源区(9)的另一侧与N^-基区(4)相连；发射极(7)位于P⁺体区(10)和N⁺源区(9)的部分的上表面，且分别与P⁺体区(10)和N⁺源区(9)相连；栅氧化层(5)位于N⁺源区(9)的另一部分和N^-基区(4)的上表面，平面多晶硅栅(6)位于栅氧化层(5)的上表面且通过栅氧化层(5)与发射极(7)相隔离；

其特征在于：所述一种积累层控制的平面绝缘栅双极型晶体管在阻断状态下，P⁺体区(10)和N-基区(4)形成的内建电场构成了一个电子的势垒，阻止了电子由N⁺源区(9)流入N^-基区(4)，以使器件能承受高的耐压；所述一种积累层控制的平面绝缘栅双极型晶体管在导通状态下，在N^-基区(4)与栅氧化层(5)之间形成一个积累层，电子可通过N⁺源区(9)经积累层到达N^-基区(4)，从而控制器件的正常工作。

3、一种积累层控制的横向绝缘栅双极型晶体管，包括P⁺衬底(2)、N^-基区(4)、P⁺体区(10)、发射极(7)、N⁺源区(9)、栅氧化层(5)、多晶硅栅(6)、厚氧化层(88)、集电极(1)和P型集电区(23)；N^-基区(4)位于P⁺衬底(2)的上面，N^-基区(4)顶部的一侧具有P型集电区(23)，P型集电区(23)的上面是集电极(1)；N^-基区(4)顶部的另一侧具有P⁺体区(10)和N⁺源区(9)，所述N⁺源区(9)的一侧及下表面与P⁺体区(10)相连，所述N⁺源区(9)的另一侧与N^-基区(4)相连；发射极(7)位于P⁺体区(10)和N⁺源区(9)的部分的上表面，且分别与P⁺体区(10)和N⁺源区(9)相连；栅氧化层(5)位于N⁺源区(9)的另一部分和N^-基区(4)的部分上表面，多晶硅栅(6)位于栅氧化层(5)的上表面且通过栅氧化层(5)与发射极(7)相隔离并通过厚氧化层(88)与集电极(1)相隔离；

其特征在于：所述一种积累层控制的横向绝缘栅双极型晶体管在阻断状态下，P⁺体区(10)和N^-基区(4)形成的内建电场构成了一个电子的势垒，阻止了电子由N⁺源区(9)流入N-基区(4)，以使器件能承受高的耐压；所述一种积累层控制的横向绝缘栅双极型晶体管在导通状态下，在N^-基区(4)与栅氧化层(5)之间形成一个积累层，电子可通过N⁺源区(9)经积累层到达N^-基区(4)，从而控制器件的正常工作。

Images