CN112310204A - 绝缘栅双极型晶体管及其制作方法 - Google Patents

绝缘栅双极型晶体管及其制作方法 Download PDF

Info

Publication number
CN112310204A
CN112310204A CN201910684437.4A CN201910684437A CN112310204A CN 112310204 A CN112310204 A CN 112310204A CN 201910684437 A CN201910684437 A CN 201910684437A CN 112310204 A CN112310204 A CN 112310204A
Authority
CN
China
Prior art keywords
region
emitter
type
carriers
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910684437.4A
Other languages
English (en)
Other versions
CN112310204B (zh
Inventor
刘利书
冯宇翔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Midea Group Co Ltd
Guangdong Midea White Goods Technology Innovation Center Co Ltd
Original Assignee
Midea Group Co Ltd
Guangdong Midea White Goods Technology Innovation Center Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Midea Group Co Ltd, Guangdong Midea White Goods Technology Innovation Center Co Ltd filed Critical Midea Group Co Ltd
Priority to CN201910684437.4A priority Critical patent/CN112310204B/zh
Priority to PCT/CN2019/124857 priority patent/WO2021017369A1/zh
Publication of CN112310204A publication Critical patent/CN112310204A/zh
Application granted granted Critical
Publication of CN112310204B publication Critical patent/CN112310204B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明实施例公开一种绝缘栅双极型晶体管及其制作方法，所述绝缘栅双极型晶体管包括：体区，位于漂移区与发射极区之间，与所述漂移区、所述发射极区、发射极金属及栅极区接触；所述发射极金属，位于所述体区上方，与所述发射极区接触；所述发射极区，位于所述发射极金属与所述栅极区之间；其中，所述发射极区底部和所述体区之间的接触界面的宽度，小于所述发射极区顶部的宽度；所述栅极区，位于所述漂移区上方，与所述发射极区接触。

Description

绝缘栅双极型晶体管及其制作方法
技术领域
本发明实施例涉及半导体技术领域，特别涉及一种绝缘栅双极型晶体管及其制作方法。
背景技术
绝缘栅双极型晶体管(Insulated Gate Bipolar Transistor，简称IGBT)是由双极型三极管(BJT)和绝缘栅型场效应管(MOSFET)组成的复合全控型电压驱动式功率半导体器件，兼有MOSFET器件的高输入阻抗和电力晶体管(即巨型晶体管，简称GTR)的低导通压降两方面的优点，且驱动功率小而饱和压降低，被广泛应用到各个领域。
闩锁效应是影响绝缘栅双极型晶体管可靠性的重要原因之一。现有的绝缘栅双极型晶体管抗闩锁能力较差，降低了绝缘栅双极型晶体管的可靠性。
发明内容
有鉴于此，本发明实施例提供一种绝缘栅双极型晶体管及其制作方法。
本发明实施例的第一方面提供一种绝缘栅双极型晶体管，包括：
体区，位于漂移区与发射极区之间，与所述漂移区、所述发射极区、发射极金属及栅极区接触；
所述发射极金属，位于所述体区上方，与所述发射极区接触；
所述发射极区，位于所述发射极金属与所述栅极区之间；其中，所述发射极区底部和所述体区之间的接触界面的宽度，小于所述发射极区顶部的宽度；
所述栅极区，位于所述漂移区上方，与所述发射极区接触。
根据一种实施例，所述体区中的第一类载流子的掺杂浓度大于所述体区中的第二类载流子的掺杂浓度；其中，所述第一类载流子的带电荷类型和所述第二类载流子的带电荷类型不同；
所述栅极区，除了加压形成反型沟道，使绝缘栅双极型晶体管正常工作外，还可用于当所述绝缘栅双极型晶体管导通时，与所述发射极金属之间形成电场，促进所述体区中的所述第一类载流子向所述发射极金属移动。
根据一种实施例，所述绝缘栅双极型晶体管还包括：集电极区，位于所述漂移区下方，所述集电极区的掺杂浓度大于所述体区的掺杂浓度。
根据一种实施例，所述集电极区中第一类载流子的掺杂浓度大于所述集电极区中第二类载流子掺杂浓度；其中，所述第一类载流子的带电类型和所述第二类载流子的带电类型不同；
所述集电极区中所述第一类载流子的掺杂浓度大于所述漂移区中所述第二类载流子的掺杂浓度；其中，所述漂移区中所述第二类载流子的掺杂浓度大于所述漂移区中所述第一类载流子的掺杂浓度。
根据一种实施例，所述绝缘栅双极型晶体管还包括：栅极金属，位于所述栅极区上方，所述栅极金属与所述栅极区形成欧姆接触。
根据一种实施例，所述接触界面的宽度大于或等于0.5μm。
本发明实施例第二方面提供一种绝缘栅双极型晶体管的制作方法，包括：
形成位于漂移区和发射极区之间的体区；其中，所述体区与所述漂移区、所述发射极区、发射极金属、栅极区接触；
在所述体区上方形成与所述发射极区接触的所述发射极金属；
在所述发射极金属和所述栅极区之间形成所述发射极区；其中，所述发射极区底部与所述体区之间的接触界面的宽度，小于所述发射极区顶部的宽度；
在所述漂移区上方形成所述栅极区；其中，所述栅极区与所述发射极区接触。
根据一种实施例，所述绝缘栅双极型晶体管的制作方法还包括：在所述漂移区下方形成集电极区；其中，所述集电极区的掺杂浓度大于所述体区的掺杂浓度。
根据一种实施例，所述集电极区中第一类载流子掺杂浓度大于所述漂移区中第二类载流子掺杂浓度；其中，所述第一类载流子的带电类型和所述第二类载流子的带电类型不同；
所述集电极区中所述第一类载流子掺杂浓度大于所述漂移区区中所述第二类载流子掺杂浓度；其中，所述漂移区中所述第二类载流子的掺杂浓度大于所述漂移区中所述第一类载流子的掺杂浓度。
根据一种实施例，所述绝缘栅双极型晶体管的制作方法还包括：在所述栅极区上方形成栅极金属；其中，所述栅极金属与所述栅极区形成欧姆接触。
一方面，本发明实施例提供的上述绝缘栅双极型晶体管及其制作方法，通过将发射极金属、发射极区以及栅极区并列设置，将与栅极区接触的体区设置在发射极金属与发射极区下方，减小了体区与发射极区的接触面积，进而减小体区与发射极区的接触电阻，降低了体区与发射极区形成的PN结的压降，减小了所述PN结发生正偏的几率，提高了绝缘栅双极型晶体管的抗闩锁性能。
另一方面，本发明实施例提供的绝缘栅双极型晶体管及其制作方法，通过沿栅极区向漂移区的方向延伸发射极区和栅极区，可将发射极金属与栅极区之间形成的横向电场作用于体区中，所述横向电场的方向可加速体区中的多数载流子向发射极金属运动，缩短体区中多数载流子在体区与发射极区之间的接触界面处停留的时间，进一步降低所述PN结发生正偏的几率，提高绝缘栅双极型晶体管的抗闩锁性能。
附图说明
图1为本发明实施例提供的一种绝缘栅双极晶体管的示意图；
图2为本发明实施例提供的一种绝缘栅双极晶体管的结构示意图；
图3为本发明实施例提供的另一种绝缘栅双极型晶体管的结构示意图；
图4为本发明实施例提供的又一种绝缘栅双极型晶体管的结构示意图。
具体实施方式
以下结合说明书附图及具体实施例对本发明的技术方案进一步详细阐述。虽然附图中显示了本公开的示例性实施方法，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施方式所限制。相反，提供这些实施方式是为了能够更透彻的理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。
在下列段落中参照附图以举例方式更具体的描述本发明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施方式的目的。除非特别说明或者指出，否则本发明中的术语“第一”、“第二”等描述仅用于区分本发明中的各个组件、元素、步骤等，而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。
若本发明实施例中涉及方向性指示(诸如上、下、左、右、前、后……)，则该方向性指示仅用于解释在某一特定姿态(诸如附图所示)下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变，则该方向性指示也相应的随之改变。在本发明实施例中，术语“A在B之上/下”意味着包含A、B两者相互接触地一者在另一者之上/下的情形，或者A、B两者之间还间插有其他部件而一者非接触地位于另一者之上/下的情形。
如图1所示，本发明实施例提供一种绝缘栅双极型晶体管，包括：
体区10，位于漂移区20与发射极区30之间，与所述漂移区20、所述发射极区30、发射极金属40及栅极区50接触；
所述发射极金属40，位于所述体区10上方，与所述发射极区30接触；
所述发射极区30，位于所述发射极金属40与所述栅极区50之间；其中，所述发射极区30底部和所述体区10之间的接触界面的宽度，小于所述发射极区30顶部的宽度；
所述栅极区50，位于所述漂移区20上方，与所述发射极区30接触。
在一些发明实施例中，可以通过减小发射极区底部和所述体区之间的接触界面的宽度至预设宽度阈值，进一步提高绝缘栅双极型晶体管的抗闩锁性能。其中，所述预设宽度阈值可为0.5μm、0.8μm、1μm等。
在本发明实施例中，所述发射极区30和所述漂移区20的掺杂类型相同，其掺杂类型可为受主掺杂或施主掺杂，所述体区10与所述发射极区30的掺杂类型不同。
在本发明实施例中，当发射极区30和漂移区20为受主掺杂时，发射极区30和漂移区20的多数载流子为空穴，体区10的掺杂类型为施主掺杂，体区10的多数载流子为电子；当发射极区30和漂移区20为施主掺杂时，发射极区30和漂移区20的多数载流子为电子，体区10的掺杂类型为受主掺杂，体区10的多数载流子为空穴。此处的多数载流子为：单位体积内数量更多的载流子。在本发明实施例中，所述掺杂浓度为掺杂产生的载流子的浓度。
在一些发明实施例中，所述体区10中的第一类载流子的掺杂浓度大于所述体区10中的第二类载流子的掺杂浓度；其中，所述第一类载流子的带电荷类型和所述第二类载流子的带电荷类型不同；
所述栅极区，除了加压形成反型沟道，使绝缘栅双极型晶体管正常工作外，还可用于当所述绝缘栅双极型晶体管导通时，与所述发射极金属之间形成电场，促进所述体区中的所述第一类载流子向所述发射极金属移动。
在本发明实施例中，所述第一类载流子的带电荷类型可为带正电荷或带负电荷。当第一类载流子带正电荷时，所述第一类载流子可为空穴，所述第二类载流子为可为电子；当第一类载流子带负电荷时，所述第一类载流子可为电子，所述第二类载流子为可为空穴。
在一些发明实施例中，发射极金属40的形状也可如图1所示为梯形结构，可如图2所示为三角形结构，可如图3所示为扇形结构或其他任意形状。
在一些发明实施例中，栅极区50的形状也可如图1所示为梯形结构，可如图3所示为扇形结构或其他任意形状。
在本发明实施例中，只需保证栅极区50底部与发射极金属40底部的距离尽量较小，减小发射极区30与体区10之间的接触界面的宽度，可减小体区与发射极区的接触电阻，降低体区与发射极区之间的压降，进而降低体区与发射极区形成的PN结发生正偏的几率。
此外，通过沿栅极区向漂移区方向延伸发射极金属和栅极区，可将发射极金属与栅极区之间形成的横向电场作用于体区中。所述横向电场的方向可加速体区中的多数载流子向发射极金属运动，缩短体区中多数载流子在体区与发射极区之间的接触界面处停留的时间，降低体区与发射极区形成的PN结发生正偏的几率，提高绝缘栅双极型晶体管的抗闩锁性能。
在一些发明实施例中，如图1所示，所述绝缘栅双极型晶体管还包括：集电极区60，位于所述漂移区20下方，所述集电极区60的掺杂浓度大于所述体区的掺杂浓度。
以体区和集电极区为受主掺杂(P型掺杂)、漂移区和发射极区为施主掺杂(N型掺杂)的N型绝缘栅双极型晶体管器件为例，绝缘栅双极型晶体管的结构包括了N型绝缘栅型场效应管、由体区-漂移区-集电极区构成的PNP双极型晶体管T1及由发射极区-体区-漂移区构成的寄生NPN双极型晶体管T2；其中，晶体管T1和晶体管T2组成了N-P-N-P的四层三结的晶闸管结构。因此，当绝缘栅双极性晶体管中的电流密度大于预设电流密度阈值时，所述晶闸管导通，造成绝缘栅双极型晶体管永久性损坏。
当绝缘栅双极型晶体管正常工作时，晶闸管不会开启，这是由于正常工作电流下发射极和体区形成的短路发射极结构保证了晶体管T2的发射结不发生导通，绝缘栅双极型晶体管的电流受到栅极电压的控制，具有饱和特性。
当绝缘栅双极性晶体管中的电流密度大于预设电流密度阈值时，过高的空穴电流流过发射极下方的体区，该电流在体区路径电阻上产生压降。当所述压降大于预设压降阈值时，体区与发射极区形成的PN结发生正偏，上层的NPN晶体管T2进入放大区工作，并驱动下层的PNP晶体管T1，PNP晶体管T1开启后又反过来驱动上层NPN晶体管T2，如此形成正反馈。再生反馈效应使得绝缘栅双极型晶体管的栅极失去对电流的控制，使得绝缘栅双极型晶体管中的电流迅速增大。当电流大于预设电流阈值后，可能使绝缘栅双极型晶体管过热烧毁，因此闩锁现象限制了绝缘栅双极型晶体管的最大安全工作电流。
以体区和集电极区为施主掺杂(N型掺杂)、漂移区和发射极区为受主掺杂(P型掺杂)为例，绝缘栅双极型晶体管的结构包括了P型绝缘栅型场效应管、由体区-漂移区-集电极区构成的NPN双极型晶体管T3及由发射极区-体区-漂移区构成的寄生PNP双极型晶体管T4。其中晶体管T3和晶体管T4组成了P-N-P-N的四层三结的晶闸管结构。因此，当绝缘栅双极性晶体管中的电流密度大于预设电流密度阈值时，所述晶闸管导通，造成绝缘栅双极型晶体管永久性损坏。
当绝缘栅双极型晶体管正常工作时，晶闸管不会开启，这是由于正常工作电流下发射极和体区形成的短路发射极结构保证了晶体管T4的发射结不发生导通，绝缘栅双极型晶体管的电流受到栅极电压的控制，具有饱和特性。
当绝缘栅双极性晶体管中的电流密度大于预设电流密度阈值时，过高的电子电流流过发射极下方的体区，该电流在体区路径电阻上产生压降。当所述压降大于预设压降阈值时，体区与发射极区形成的PN结发生正偏，上层的PNP晶体管T4进入放大区工作，并驱动下层的NPN晶体管T3，NPN晶体管T3开启后又反过来驱动上层PNP晶体管T4，如此形成正反馈。再生反馈效应使得绝缘栅双极型晶体管的栅极失去对电流的控制，使得绝缘栅双极型晶体管中的电流迅速增大。当电流大于预设电流阈值后，可能使绝缘栅双极型晶体管过热烧毁，因此闩锁现象限制了绝缘栅双极型晶体管的最大安全工作电流。
在本发明实施例中，通过将发射极金属、发射极区以及栅极区并列设置，将与栅极区接触的体区设置在发射极金属与发射极区下方，可减小所述发射极区底部与所述体区之间的接触界面的宽度，从而减少体区的寄生电阻，降低电流在体区路径电阻上的压降，减小体区与发射极区形成的PN结发生正偏的几率，提高绝缘栅双极型晶体管的抗闩锁性能。
此外，本发明实施例提供的绝缘栅双极型晶体管通过沿栅极区向漂移区的方向延伸发射极区和栅极区，可将发射极金属与栅极区之间形成的横向电场作用于体区中，所述横向电场的方向可加速体区中的多数载流子向发射极金属运动，缩短体区中多数载流子在体区与发射极区之间的接触界面处停留的时间，进一步降低发射极与体区形成的PN结发生正偏的几率，提高绝缘栅双极型晶体管的抗闩锁性能。
在一些发明实施例中，所述集电极区60中第一类载流子的掺杂浓度大于所述集电极区60中第二类载流子掺杂浓度；其中，所述第一类载流子的带电类型和所述第二类载流子的带电类型不同；
所述集电极区60中所述第一类载流子的掺杂浓度大于所述漂移区20中所述第二类载流子的掺杂浓度；其中，所述漂移区20中所述第二类载流子的掺杂浓度大于所述漂移区20中所述第一类载流子的掺杂浓度。
在一些发明实施例中，所述绝缘栅双极型晶体管还包括：栅极金属70，位于所述栅极区50上方，所述栅极金属70与所述栅极区50形成欧姆接触。
在本发明实施例中，通过在栅极金属与栅极区之间形成欧姆接触，可减小栅极金属与栅极区之间的接触电阻，使栅极金属与栅极区形成等电位，增加栅压的调控性。
在一些发明实施例中，所述绝缘栅双极型晶体管还包括：集电极金属80，位于所述集电极区60下方，所述集电极金属80与所述集电极区60形成欧姆接触。
在本发明实施例中，通过在集电极金属与集电极区之间形成欧姆接触，可可减小集电极金属与集电极区之间的接触电阻，降低该接触电阻引起的能量耗散，提高绝缘栅双极型晶体管在高温状态下工作的稳定性。
在一些发明实施例中，所述接触界面的宽度大于或等于0.5μm。
在本发明实施例中，所述接触界面的宽度大于或等于预设宽度阈值，所述预设宽度阈值可为0.5μm、0.6μm、0.8μm等。当所述接触界面的宽度小于预设宽度阈值时，在电场作用下发射极金属与栅极层之间发生击穿的几率增大，导致绝缘栅双极型晶体管失效，降低了绝缘栅双极型晶体管的可靠性。
本发明实施例还提供一种绝缘栅双极型晶体管的制作方法，包括：
形成位于漂移区和发射极区之间的体区；其中，所述体区与所述漂移区、所述发射极区、发射极金属、栅极区接触；
在所述体区上方形成与所述发射极区接触的所述发射极金属；
在所述发射极金属和所述栅极区之间形成所述发射极区；其中，所述发射极区底部与所述体区之间的接触界面的宽度，小于所述发射极区顶部的宽度；
在所述漂移区上方形成所述栅极区；其中，所述栅极区与所述发射极区接触。
在本发明实施例中，可通过热氧化或者薄膜沉积的方法，分别制作特殊结构的栅极区和发射极金属。
在本发明实施例中，可通过离子注入的方法分别制备掺杂的体区、发射极区、漂移区。
在本发明实施例中，可通过自对准离子注入的方式减小所述发射极区底部与所述体区之间的接触界面的宽度，从而减少体区的寄生电阻，降低电流在体区路径电阻上的压降，提高绝缘栅双极型晶体管的抗闩锁性能。
此外，本发明实施例通过形成并列设置的发射极金属、发射极区以及栅极区，将与栅极区接触的体区设置在发射极金属与发射极区下方，可将发射极金属与栅极区之间形成的横向电场作用于体区中，所述横向电场的方向可加速体区中的多数载流子向发射极金属运动，缩短体区中多数载流子在所述接触界面处停留的时间，降低发射极与体区形成的PN结发生正偏的几率，进一步提高绝缘栅双极型晶体管的抗闩锁性能。
在一些发明实施例中，所述绝缘栅双极型晶体管的制作方法还包括：在所述漂移区下方形成集电极区；其中，所述集电极区的掺杂浓度大于所述体区的掺杂浓度。
在一些发明实施例中，所述集电极区中第一类载流子掺杂浓度大于所述漂移区中第二类载流子掺杂浓度；其中，所述第一类载流子的带电类型和所述第二类载流子的带电类型不同，所述集电极区中所述第一类载流子掺杂浓度大于所述集电极区中所述第二类载流子掺杂浓度，所述漂移区中所述第二类载流子的掺杂浓度大于所述漂移区中所述第一类载流子的掺杂浓度。
在一些发明实施例中，所述绝缘栅双极型晶体管的制作方法还包括：在所述栅极区上方形成栅极金属；其中，所述栅极金属与所述栅极区形成欧姆接触。
示例1
以漂移区为施主掺杂的N型绝缘栅双极型晶体管器件为例，绝缘栅双极型晶体管的结构包括了N型绝缘栅型场效应管、由体区-漂移区-集电极区构成的PNP双极型晶体管T1及由发射极区-体区-漂移区构成的寄生NPN双极型晶体管T2。其中晶体管T1和晶体管T2组成了N-P-N-P的四层三结的晶闸管结构。因此，当绝缘栅双极型晶体管中的电流密度大于预设电流密度阈值时，所述晶闸管可以导通，可造成绝缘栅双极型晶体管永久性损坏。
绝缘栅双极型晶体管发生闩锁的必要条件为晶体管T2导通，即绝缘栅双极型晶体管的体区与发射极形成的PN结发生正偏。由于IGBT的阴极N发射极和P体区在同一电位上，因此T2的基极-发射极正偏只可能在体区中的空穴沿着N发射极流向阴极接触面时出现。由于P体区存在一定的导通电阻，这样的空穴电流将导致一定的电压降，从而打开T2的基极-发射极PN结，最终与PNP型晶体管T1形成正反馈，使绝缘栅双极型晶体管器件过热烧毁。
要抑制寄生晶闸管的闩锁效应，就必须减小上层T2管和下层T1管的开基极电流增益，由于宽基区的下层T1管在绝缘栅双极型晶体管正常工作时需要传导通态电流，减小其电流增益会增大绝缘栅双极型晶体管的导通压降，而上层T2管通常不参与绝缘栅双极型晶体管导通态电流的传导。因此，最好是降低上层T2管的电流增益。可以通过增加体区的掺杂浓度降低T2管的电流增益，以防止闩锁效应发生。但该方法会增加绝缘栅双极型晶体管的阈值电压并降低反向耐压性能。
如图4所示，本示例提供了一种绝缘栅双极型晶体管的结构示意图。所述绝缘栅双极型晶体管包括：P型体区10、N-型漂移区20、N+型发射极区30、发射极金属40。栅极区50、P+型集电极区60、栅极金属70、集电极金属80。其中，正号(+)表示掺杂浓度较高，负号(-)表示掺杂浓度较低，E表示发射极段，G表示栅极端，C表示集电极端。栅极区50与N+型发射极区30、P型体区10、N-型漂移区20的接触面为一层薄的绝缘氧化层(图4中未标注)。
在本示例中，栅极区50和发射极金属40为梯形结构，且栅极区的底部与发射极金属的底部之间的距离，小于栅极区的顶部与发射极金属的顶部之间的距离。
在一些发明实施例中，栅极区和发射极金属的形状也可为三角形结构、扇形结构或其他任意形状，只需保证栅极区底部与发射极金属底部的距离尽量较小，以减小发射极区与体区之间的接触界面的宽度，可实现减小体区与发射极区的接触电阻，降低了体区与发射极区形成的PN结的压降，减小了所述PN结发生正偏的几率，提高了绝缘栅双极型晶体管的抗闩锁性能。
本示例提供的绝缘栅双极性晶体管还通过沿栅极区向漂移区的方向延伸发射极区和栅极区，将发射极金属与栅极区之间形成的横向电场作用于体区中，所述横向电场的方向可加速体区中的多数载流子向发射极金属运动，缩短体区中多数载流子在体区与发射极区之间的接触界面处停留的时间，进一步降低体区与发射极区形成的PN结发生正偏的几率，提高绝缘栅双极型晶体管的抗闩锁性能。
在一些发明实施例中，所述绝缘栅双极型晶体管可为常规平面栅结构、沟槽栅结构、穿通结构(PT结构)、场终止-沟槽结构(FS-Trench结构)等。
在本示例中，可通过热氧化或者薄膜沉积的方法，分别制作特殊结构的栅极区和发射极金属。
在本示例中，可通过离子注入的方法实现体区和漂移区的掺杂。
在本申请所提供的几个实施例中，应该理解到，所揭露的设备和方法，可以通过其它的方式实现。以上所描述的设备实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，如：多个单元或组件可以结合，或可以集成到另一个系统，或一些特征可以忽略，或不执行。另外，所显示或讨论的各组成部分相互之间的耦合、或直接耦合、或通信连接可以是通过一些接口，设备或单元的间接耦合或通信连接，可以是电性的、机械的或其它形式的。
上述作为分离部件说明的单元可以是、或也可以不是物理上分开的，作为单元显示的部件可以是、或也可以不是物理单元，即可以位于一个地方，也可以分布到多个网络单元上；可以根据实际的需要选择其中的部分或全部单元来实现本实施例方案的目的。
另外，在本发明各实施例中的各功能单元可以全部集成在一个处理模块中，也可以是各单元分别单独作为一个单元，也可以两个或两个以上单元集成在一个单元中；上述集成的单元既可以采用硬件的形式实现，也可以采用硬件加软件功能单元的形式实现。本领域普通技术人员可以理解：实现上述方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成，前述的程序可以存储于一计算机可读取存储介质中，该程序在执行时，执行包括上述方法实施例的步骤；而前述的存储介质包括：移动存储设备、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。
本申请所提供的几个方法实施例中所揭露的方法，在不冲突的情况下可以任意组合，得到新的方法实施例。
本申请所提供的几个产品实施例中所揭露的特征，在不冲突的情况下可以任意组合，得到新的产品实施例。
本申请所提供的几个方法或设备实施例中所揭露的特征，在不冲突的情况下可以任意组合，得到新的方法实施例或设备实施例。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (10)

1.一种绝缘栅双极型晶体管，其特征在于，包括：
体区，位于漂移区与发射极区之间，与所述漂移区、所述发射极区、发射极金属及栅极区接触；
所述发射极金属，位于所述体区上方，与所述发射极区接触；
所述发射极区，位于所述发射极金属与所述栅极区之间；其中，所述发射极区底部和所述体区之间的接触界面的宽度，小于所述发射极区顶部的宽度；
所述栅极区，位于所述漂移区上方，与所述发射极区接触。
2.根据权利要求1所述的绝缘栅双极型晶体管，其特征在于，
所述体区中的第一类载流子的掺杂浓度大于所述体区中的第二类载流子的掺杂浓度；其中，所述第一类载流子的带电荷类型和所述第二类载流子的带电荷类型不同；
所述栅极区，除了加压形成反型沟道，使绝缘栅双极型晶体管正常工作外，还可用于当所述绝缘栅双极型晶体管导通时，与所述发射极金属之间形成电场，促进所述体区中的所述第一类载流子向所述发射极金属移动。
3.根据权利要求1所述的绝缘栅双极型晶体管，其特征在于，还包括：
集电极区，位于所述漂移区下方，所述集电极区的掺杂浓度大于所述体区的掺杂浓度。
4.根据权利要求3所述的绝缘栅双极型晶体管，其特征在于，
所述集电极区中第一类载流子的掺杂浓度大于所述集电极区中第二类载流子掺杂浓度；其中，所述第一类载流子的带电类型和所述第二类载流子的带电类型不同；
所述集电极区中所述第一类载流子的掺杂浓度大于所述漂移区中所述第二类载流子的掺杂浓度；其中，所述漂移区中所述第二类载流子的掺杂浓度大于所述漂移区中所述第一类载流子的掺杂浓度。
5.根据权利要求1所述的绝缘栅双极型晶体管，其特征在于，还包括：
栅极金属，位于所述栅极区上方，所述栅极金属与所述栅极区形成欧姆接触；
所述栅极层与所述发射极区、所述体区、所述漂移区之间由一层很薄的绝缘氧化层隔开。
6.根据权利要求1至5任一项所述的绝缘栅双极型晶体管，其特征在于，
所述接触界面的宽度大于或等于0.5μm。
7.一种绝缘栅双极型晶体管的制作方法，其特征在于，包括：
形成位于漂移区和发射极区之间的体区；其中，所述体区与所述漂移区、所述发射极区、发射极金属、栅极区接触；
在所述体区上方形成与所述发射极区接触的所述发射极金属；
在所述发射极金属和所述栅极区之间形成所述发射极区；其中，所述发射极区底部与所述体区之间的接触界面的宽度，小于所述发射极区顶部的宽度；
在所述漂移区上方形成所述栅极区；其中，所述栅极区与所述发射极区接触。
8.根据权利要求7所述的制作方法，其特征在于，还包括：
在所述漂移区下方形成集电极区；其中，所述集电极区的掺杂浓度大于所述体区的掺杂浓度。
9.根据权利要求8所述的制作方法，其特征在于，
所述集电极区中第一类载流子掺杂浓度大于所述漂移区中第二类载流子掺杂浓度；其中，所述第一类载流子的带电类型和所述第二类载流子的带电类型不同；
所述集电极区中所述第一类载流子掺杂浓度大于所述漂移区中所述第二类载流子掺杂浓度；其中，所述漂移区中所述第二类载流子的掺杂浓度大于所述漂移区中所述第一类载流子的掺杂浓度。
10.根据权利要求8所述的制作方法，其特征在于，还包括：
在所述栅极区上方形成栅极金属；其中，所述栅极金属与所述栅极区形成欧姆接触。
CN201910684437.4A 2019-07-26 2019-07-26 绝缘栅双极型晶体管及其制作方法 Active CN112310204B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201910684437.4A CN112310204B (zh) 2019-07-26 2019-07-26 绝缘栅双极型晶体管及其制作方法
PCT/CN2019/124857 WO2021017369A1 (zh) 2019-07-26 2019-12-12 绝缘栅双极型晶体管及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910684437.4A CN112310204B (zh) 2019-07-26 2019-07-26 绝缘栅双极型晶体管及其制作方法

Publications (2)

Publication Number Publication Date
CN112310204A true CN112310204A (zh) 2021-02-02
CN112310204B CN112310204B (zh) 2022-04-12

Family

ID=74228822

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910684437.4A Active CN112310204B (zh) 2019-07-26 2019-07-26 绝缘栅双极型晶体管及其制作方法

Country Status (2)

Country Link
CN (1) CN112310204B (zh)
WO (1) WO2021017369A1 (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11345969A (ja) * 1998-06-01 1999-12-14 Toshiba Corp 電力用半導体装置
KR20090008112A (ko) * 2007-07-17 2009-01-21 미쓰비시덴키 가부시키가이샤 반도체 장치
CN101393927A (zh) * 2008-10-31 2009-03-25 电子科技大学 积累层控制的绝缘栅双极型晶体管
CN105448712A (zh) * 2014-09-18 2016-03-30 富士电机株式会社 半导体装置的制造方法
CN106663692A (zh) * 2015-02-03 2017-05-10 富士电机株式会社 半导体装置及其制造方法
CN208077983U (zh) * 2018-04-23 2018-11-09 广东美的制冷设备有限公司 4H-SiC的绝缘栅双极型晶体管

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102779842A (zh) * 2012-07-18 2012-11-14 电子科技大学 一种变形槽栅介质的cstbt器件
CN107293579B (zh) * 2017-06-29 2019-10-01 四川大学 一种具有低导通压降的超结igbt

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11345969A (ja) * 1998-06-01 1999-12-14 Toshiba Corp 電力用半導体装置
KR20090008112A (ko) * 2007-07-17 2009-01-21 미쓰비시덴키 가부시키가이샤 반도체 장치
CN101393927A (zh) * 2008-10-31 2009-03-25 电子科技大学 积累层控制的绝缘栅双极型晶体管
CN105448712A (zh) * 2014-09-18 2016-03-30 富士电机株式会社 半导体装置的制造方法
CN106663692A (zh) * 2015-02-03 2017-05-10 富士电机株式会社 半导体装置及其制造方法
CN208077983U (zh) * 2018-04-23 2018-11-09 广东美的制冷设备有限公司 4H-SiC的绝缘栅双极型晶体管

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
万积庆,唐元洪: "《功率晶体管》", 31 March 2009 *

Also Published As

Publication number Publication date
WO2021017369A1 (zh) 2021-02-04
CN112310204B (zh) 2022-04-12

Similar Documents

Publication Publication Date Title
US7696600B2 (en) IGBT device and related device having robustness under extreme conditions
JP3141769B2 (ja) 絶縁ゲート型サイリスタ及びその製造方法
US20110254050A1 (en) Reverse conducting igbt
US8847277B2 (en) Reverse-conducting power semiconductor device
JP6559232B2 (ja) ダブルベース双方向バイポーラトランジスタの２つの対向面上のフィールドプレート：デバイス、方法、およびシステム
US20140034995A1 (en) Active edge structures providing uniform current flow in insulated gate turn-off thyristors
US5319222A (en) MOS gated thyristor having on-state current saturation capability
JP3214343B2 (ja) 絶縁ゲート型サイリスタ
CN113782592B (zh) 一种衬底集成反并联续流二极管的rc-ligbt器件
CN112768517B (zh) 绝缘栅双极型晶体管
CN112310204B (zh) 绝缘栅双极型晶体管及其制作方法
CN109616518B (zh) 一种mos栅控晶闸管
JP2000183340A (ja) 半導体装置およびその駆動方法
KR20140074971A (ko) 베이스 폭이 결정된 래칭 및 비-래칭 상태를 갖는 ｍｃｔ 소자
CN111211167B (zh) 一种消除负阻效应的rc-igbt器件结构
US9209287B2 (en) Power semiconductor device
US10224404B2 (en) Insulated gate turn-off device with hole injector for faster turn off
CN112310207A (zh) 绝缘栅双极型晶体管及其制作方法
JP2001102392A (ja) 半導体装置及びそれを用いた電力変換装置
CN112018172A (zh) 绝缘栅双极型晶体管、智能功率器件及电子产品
JPS63104481A (ja) 伝導度変調型たて型ｍｏｓｆｅｔ
WO2021017368A1 (zh) 绝缘栅双极型晶体管及其制作方法
Parthasarathy et al. A 550 V isolated channel base resistance controlled thyristor (ICBRT)
CN112397580A (zh) 绝缘栅双极型晶体管及其制作方法
Hsu et al. A novel double-gate trench insulated gate bipolar transistor with ultra-low on-state voltage

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant