CN104143568A - 具有终端结构的场截止型igbt器件及其制造方法 - Google Patents
具有终端结构的场截止型igbt器件及其制造方法 Download PDFInfo
- Publication number
- CN104143568A CN104143568A CN201410403564.XA CN201410403564A CN104143568A CN 104143568 A CN104143568 A CN 104143568A CN 201410403564 A CN201410403564 A CN 201410403564A CN 104143568 A CN104143568 A CN 104143568A
- Authority
- CN
- China
- Prior art keywords
- conduction type
- type
- region
- buffering area
- collector region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 239000004065 semiconductor Substances 0.000 claims abstract description 65
- 239000000758 substrate Substances 0.000 claims abstract description 63
- 239000002184 metal Substances 0.000 claims abstract description 34
- 230000003139 buffering effect Effects 0.000 claims description 131
- 239000012535 impurity Substances 0.000 claims description 115
- 230000001413 cellular effect Effects 0.000 claims description 75
- 238000000137 annealing Methods 0.000 claims description 44
- 238000000034 method Methods 0.000 claims description 32
- 230000008569 process Effects 0.000 claims description 19
- 238000002347 injection Methods 0.000 claims description 9
- 239000007924 injection Substances 0.000 claims description 9
- 230000004913 activation Effects 0.000 claims description 8
- 238000002513 implantation Methods 0.000 claims description 3
- 239000000463 material Substances 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- 230000003071 parasitic effect Effects 0.000 description 5
- 238000003860 storage Methods 0.000 description 5
- 150000001875 compounds Chemical class 0.000 description 4
- 238000009825 accumulation Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 3
- 238000005215 recombination Methods 0.000 description 3
- 230000006798 recombination Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明涉及一种具有终端结构的场截止型IGBT器件及其制造方法，在所述半导体基板第一主面的元胞区内设置IGBT器件结构，在所述第一主面的终端区内设置终端保护结构；在半导体基板的第二主面上，设置有与第二导电类型集电区欧姆接触的集电极金属，第二导电类型集电区与第一导电类型漂移区间通过第一导电类型缓冲区相隔离；所述第二导电类型集电区包括位于元胞区内的第二导电类型第一集电区以及位于终端区的第二导电类型第二集电区；第一导电类型缓冲区包括位于元胞区内的第一导电类型第一缓冲区以及位于终端区内的第一导电类型第二缓冲区。本发明能有效降低现有的场截止型IGBT器件的开关损耗，提高IGBT器件的使用可靠性。
Description
技术领域
本发明涉及一种IGBT器件及其制造方法，尤其是一种具有终端结构的场截止型IGBT器件及其制造方法，属于IGBT器件的技术领域。
背景技术
绝缘栅双极型晶体管IGBT（Insulated Gate Bipolar Transistor）于二十世纪八十年代被提出和迅速推广，现已广泛应用于中高压大电流领域，并同MOSFET（金属- 氧化物- 半导体场效应晶体管）将功率电子技术推向了高频时代，对比其它种类的功率半导体，如双极型晶体管、MOSFET；所述绝缘栅双极型晶体管作为一种电压控制器件，能够以更低的功率损耗处理更高的功率，并且能够工作于高频的电路当中，是IGBT 最为突出的特点和优势。IGBT目前已经广泛应用于电力电子领域。
IGBT器件一般分为穿通型（PT型），非穿通型（NPT），场截止型（FS）三种。其中，场截止型IGBT是在靠近集电区的漂移层中设置一层浓度更高的区域，作为缓冲区。缓冲区的存在，可以使IGBT器件在达到相同电压的前提下，大幅度降低漂移层厚度，用缓冲区阻挡耗尽层扩展，达到器件耐压的效果。场截止型（FS）IGBT与PT型IGBT器件和NPT型IGBT相比较，具有更小的芯片厚度和导通损耗，产品性能优势明显。场截止型IGBT目前已经成为IGBT器件的主流产品。
常规的场截止型IGBT结构如附图1所示，以N沟道器件为例，在俯视平面上，IGBT器件包含提供器件功能的元胞区域01和围绕元胞结构的终端区域02；在器件第一主表面的元胞区域，设置有被绝缘介质层016包围的栅电极017，P型体区015，N+发射区018，结缘介质层019，发射级金属0110，栅极引出金属024；在器件第一主表面对应的终端区域，设置有P型主结021，P型分压环022，N型截止区023，截止区金属025；在器件第二主表面，设置有P+型集电区012，临近P+型集电区012的N+型缓冲区013，与P+型集电区012欧姆接触的集电极金属011。N+型缓冲区013和P+型集电区012存在与整个元胞区域01和终端区域02。
这种常规的场截止型IGBT设计和工艺比较简单，但器件也存在问题。主要问题在于：1、终端区域02的P+型集电区012与N型漂移层014和P型主结021构成PNP三极管，一般地，由于P型主结021深度大于元胞区域中的P型体区015的深度，即终端区域02的PNP三极管的基区宽度小于元胞区域01的寄生PNP三极管基区宽度。因此在终端区域02有可能在元胞区域01击穿前，发生三极管二次击穿，造成器件烧毁。2、器件导通时，P型集电极发射的空穴会同时在元胞区域01和终端区域02对应的N型漂移层014中形成积累。终端区域02对应的漂移层中存储的空穴并不会对器件的饱和压降造成影响，但当器件截止时，终端截止区域对应的漂移层中存储的空穴会被耗尽层扫出或与电子复合，增加了器件的开关损耗。
鉴于现有技术中的缺陷，一种能有效的提高IGBT性能，并且与现有IGBT工艺兼容，不增加产品技术难度和工艺成本的IGBT器件和制造工艺是极其必要的。
发明内容
本发明的目的是克服现有技术中存在的不足，提供一种具有终端结构的场截止型IGBT器件及其制造方法，其能有效降低现有的场截止型IGBT器件的开关损耗，提高IGBT器件的使用可靠性。
按照本发明提供的技术方案，所述具有终端结构的场截止型IGBT器件，在所述IGBT器件的俯视平面上，包括位于半导体基板上的元胞区和终端区，所述元胞区位于半导体基板的中心区域，终端区环绕包围所述元胞区；在所述IGBT器件的截面上，所述半导体基板具有两个相对应的主面，所述主面包括第一主面以及第二主面，半导体基板的第一主面与第二主面间包括第一导电类型漂移区；在所述半导体基板第一主面的元胞区内设置IGBT器件结构，在所述第一主面的终端区内设置终端保护结构；在半导体基板的第二主面上，设置有与第二导电类型集电区欧姆接触的集电极金属，第二导电类型集电区与第一导电类型漂移区间通过第一导电类型缓冲区相隔离；
所述第二导电类型集电区包括位于元胞区内的第二导电类型第一集电区以及位于终端区的第二导电类型第二集电区；第一导电类型缓冲区包括位于元胞区内的第一导电类型第一缓冲区以及位于终端区内的第一导电类型第二缓冲区。
所述第一导电类型第一缓冲区的第一导电类型杂质浓度、第一导电类型第二缓冲区的第一导电类型杂质浓度大于第一导电类型漂移区的第一导电类型杂质浓度；第二导电类型第一集电区的第二导电类型杂质浓度大于或等于第二导电类型第二集电区的第二导电类型杂质浓度，第一导电类型第一缓冲区的第一导电类型杂质浓度小于或等于第一导电类型第二缓冲区的第一导电类型杂质浓度；
第一导电类型第一缓冲区的第一导电类型杂质浓度、第二导电类型第一集电区的第二导电类型杂质浓度不同时与第一导电类型第二缓冲区的第一导电类型杂质浓度、第二导电类型第二集电区的第二导电类型杂质浓度相等。
所述第二导电类型第二集电区的第二导电类型杂质浓度为零，集电极金属直接与第一导电类型第二缓冲区欧姆接触。
所述第二导电类型集电区内的第二导电类型第一集电区通过第一导电类型第一缓冲区呈间隔分布，集电极金属与第二导电类型第一集电区、第一导电类型第一缓冲区欧姆接触。
一种具有终端结构的场截止型IGBT器件的制造方法，所述IGBT器件的制造方法包括如下步骤：
a、提供具有两个相对主面的第一导电类型的半导体基板，所述两个主板包括第一主面与第二主面，半导体基板的第一主面与第二主面间包括第一导电类型漂移区；
b、在上述半导体基板的第一主面上设置形成所需的IGBT器件结构以及终端保护结构，其中，IGBT器件结构位于元胞区，终端保护结构位于终端区，终端区位于元胞区的外圈；
c、在上述半导体基板的第二主面，进行两次选择性注入第一导电类型杂质，并退火激活，以在半导体基板的第二主面形成所需的第一导电类型第一缓冲区与第一导电类型第二缓冲区，第一导电类型第一缓冲区位于元胞区，第二导电类型第二缓冲区位于终端区；
d、在上述半导体基板的第二主面上，进行两次选择注入第二导电类型杂质，并退火激活，以在半导体基板的第二主面形成所需的第二导电类型第一集电区与第二导电类型第二集电区，第二导电类型第一集电区位于元胞区，第二导电类型第二集电区位于终端区；
e、在上述半导体基板的第二主面上淀积金属层，以得到集电极金属。
所述半导体基板的材料包括硅。
所述第一导电类型第一缓冲区的第一导电类型杂质浓度、第一导电类型第二缓冲区的第一导电类型杂质浓度大于第一导电类型漂移区的第一导电类型杂质浓度；第二导电类型第一集电区的第二导电类型杂质浓度大于或等于第二导电类型第二集电区的第二导电类型杂质浓度，第一导电类型第一缓冲区的第一导电类型杂质浓度小于或等于第一导电类型第二缓冲区的第一导电类型杂质浓度；
第一导电类型第一缓冲区的第一导电类型杂质浓度、第二导电类型第一集电区的第二导电类型杂质浓度不同时与第一导电类型第二缓冲区的第一导电类型杂质浓度、第二导电类型第二集电区的第二导电类型杂质浓度相等。
所述步骤c，包括如下步骤：
c1、在半导体基板的第二主面上，进行第一导电类型杂质的注入，以得到贯穿元胞区与终端区的第一导电类型缓冲区；
c2、在上述半导体基板的第二主面上设置缓冲区掩膜层，并利用缓冲区掩膜层在终端区再次注入第一导电类型杂质；
c3、进行退火激活，以形成位于元胞区内的第一导电类型第一缓冲区以及位于终端区的第一导电类型第二缓冲区，其中，退火激活采用低温退火或高温激光快速退火，低温退火温度范围为350~450摄氏度，时间范围为30~90分钟；高温激光快速退火的温度范围为1000~1200摄氏度，时间范围为0~10微秒。
所述步骤d，包括如下步骤：
d1、在半导体基板的第二主面上，进行第二导电类型杂质的注入，以得到第二导电类型集电区；
d2、在上述半导体基板的第二主面上设置集电区掩膜层，并利用集电区掩膜层在元胞区再次注入第二导电类型杂质；
d3、进行退火激活，以形成位于元胞区内的第二导电类型第一集电区以及位于终端区的第二导电类型第二集电区，其中，退火激活采用低温退火或高温激光快速退火，低温退火温度范围为350~450摄氏度，时间范围为30~90分钟；高温激光快速退火的温度范围为1000~1200摄氏度，时间范围为0~10微秒。
所述第二导电类型第二集电区的第二导电类型杂质浓度为零，集电极金属直接与第一导电类型第二缓冲区欧姆接触。
所述“第一导电类型”和“第二导电类型”两者中，对于N型绝缘栅双极型晶体管IGBT，第一导电类型指N型，第二导电类型为P型；对于P型绝缘栅双极型晶体管IGBT，第一导电类型与第二导电类型所指的类型与N型绝缘栅双极型晶体管IGBT正好相反。
本发明与现有技术相比，有如下优点：
1、由于第二导电类型第二集电区的第二导电类型杂质浓度小于或等于第二导电类型第一集电区的第二导电类型杂质杂质浓度；第一导电类型第二缓冲区的第一导电类型杂质浓度大于或等于第一导电类型第一缓冲区的第一导电类型杂质浓度；因此，降低了终端区内第二导电类型主结、第一导电类型漂移层、第二导电类型集电区形成的寄生三极管的空穴发射效率，增大了终端区的空穴在第一导电类型漂移层中被复合的数量。因此可以降低了终端区域寄生三极管二次击穿的可能性。
2、器件导通时，IGBT的第二导电类型体区、第一导电类型漂移层、第二导电类型集电区形成的等效PNP三极管中的空穴会在第一导电类型漂移区内形成积累。当器件由导通状态变化到截止状态时，第一导电类型漂移区中存储的空穴会被耗尽层扫出或与第一导电类型漂移区中的电子复合，形成开关功率损耗。本发明中由于终端区中，在器件导通时，空穴发射效率更低，在第一导电类型漂移区中被复合掉的更多，因此，终端区在第一导电类型漂移区存储的空穴数量更少。当器件从导通状态转换为截止状态时，产生的功率损耗就更小。由于终端区的空穴存储并不能器件的导通损害构成影响，所以器件的导通损耗不发生变化，仅开关损耗降低。。
附图说明
图1为现有场截止型IGBT器件的结构示意图。
图2为本发明的结构示意图。
图3~图10为本发明具体工艺步骤剖视图，其中：
图3为半导体基板的剖视图。
图4为在第一主面上形成IGBT器件结构以及终端保护结构后的剖视图。
图5为在第二主面上形成第一导电类型缓冲区后的剖视图。
图6为利用缓冲区掩膜层形成第一导电类型第一缓冲区以及第一导电类型第二缓冲区后的剖视图。
图7为在第二主面上形成第二导电类型集电区后的剖视图。
图8为利用集电区掩膜层形成第二导电类型第一集电区以及第二导电类型第二集电区后的剖视图。
图9为去除集电区掩膜层后的剖视图。
图10为在第二主面上淀积得到集电极金属后的剖视图。
具体实施方式
下面结合具体附图和实施例对本发明作进一步说明。
如图2~图10所示：以N型场截止型IGBT器件为例，本发明包括元胞区11、终端区12、集电极金属111、P+第一集电区112、N+第一缓冲区113、N型漂移区114、P型体区115、栅氧化层116、多晶硅栅电极117、N+发射区118、绝缘介质层119、发射极金属1110、P型主结121、P型分压环122、N+截止区123、栅极引出金属124、截止区金属125、多晶硅场板126、P型集电区127、N++第二缓冲区128、缓冲区掩膜层1111以及集电区掩膜层1112。
如图2和图10所示，在所述场截止型IGBT器件的俯视平面上，包括位于半导体基板上的元胞区11和终端区12，所述元胞区11位于半导体基板的中心区域，终端区12环绕包围所述元胞区11；在所述IGBT器件的截面上，所述半导体基板具有两个相对应的主面，所述主面包括第一主面1以及第二主面2，半导体基板的第一主面1与第二主面2间包括N型漂移区114；在所述半导体基板第一主面1的元胞区11内设置IGBT器件结构，在所述第一主面1的终端区12内设置终端保护结构；在半导体基板的第二主面2上，设置有与P型集电区欧姆接触的集电极金属111，P型集电区与N型漂移区114间通过N型缓冲区相隔离；
所述P型集电区包括位于元胞区11内的P+第一集电区112以及位于终端区12的P第二集电区127；N型缓冲区包括位于元胞区11内的N+第一缓冲区113以及位于终端区12内的N++第二缓冲区128。
现有技术中，P型集电区贯穿元胞区11以及终端区12，且N型缓冲区同时贯穿元胞区11以及终端区12，本发明实施例中，P型集电区位于元胞区11内的部分形成P+第一集电区112，P型集电区位于终端区12内的部分形成P第二集电区；此外，N型缓冲区位于元胞区11内的部分形成N+第一缓冲区113，N型缓冲区位于终端区12内的部分形成N++第二缓冲区128。
具体地，N+第一缓冲区113的N型杂质浓度、N++第二缓冲区128的N型杂质浓度大于N型漂移区114的N型杂质浓度；P+第一集电区112的P型杂质浓度大于或等于P第二集电区127的P型杂质浓度，N+第一缓冲区113的N型杂质浓度小于或等于N++第二缓冲区128的N型杂质浓度；
N+第一缓冲区113的N型杂质浓度、P+第一集电区112的P型杂质浓度不同时与N++第二缓冲区128的N型杂质浓度、P第二集电区127的P型杂质浓度相等。
其中，N+第一缓冲区113的N型杂质浓度、P+第一集电区112的P型杂质浓度不同时与N++第二缓冲区128的N型杂质浓度、P第二集电区127的P型杂质浓度相等，是指N+第一缓冲区113的N型杂质浓度可以与N++第二缓冲区128内的N型杂质浓度相等，P+第一集电区112的P型杂质浓度也可以与P型第二集电区127的P型杂质浓度相等，但N+第一缓冲区113的N型杂质浓度与N++第二缓冲区128的N型杂质浓度相等的情况不会与P+第一集电区112的P型杂质浓度与P型第二集电区127的P型杂质浓度相等的情况同时存在。
当然，在具体实施时，N+第一缓冲区113的N型杂质浓度可以与N++第二缓冲区128的N型杂质浓度不相等，且P+第一集电区112的P型杂质浓度与P第二集电区127的P型杂质浓度也不相等。图2中示出了P+第一集电区112贯穿元胞区11，P型第二集电区127贯穿终端区12，N+第一缓冲区113贯穿元胞区11，N++第二缓冲区128贯穿终端区12。
进一步地，所P第二集电区127的P型杂质浓度为零，集电极金属111直接与N++第二缓冲区128欧姆接触。
所述P型集电区内的P+第一集电区112通过N+第一缓冲112区呈间隔分布，集电极金属111与P+第一集电区112、N+第一缓冲区113欧姆接触。
由上可知，为了能够提高开关损耗，提高可靠性，可以只对P型集电区或N型缓冲区进行相应的调整，即只将P型集电区设置形成P+第一集电区112以及P型第二集电区127，或只将N型缓冲区设置形成N+第一缓冲区113以及N++第二缓冲区128，当然，也可以对P型集电区与N型缓冲区同时调整。
由于P型第二集电区127的P型杂质浓度要低于P+第一集电区112的P型杂质浓度，在具体实施时，P型第二集电区127的P型杂质浓度可以为零，此时，终端区12内不存在P型集电区，集电极金属111会直接与N++第二缓冲区128欧姆接触。对于P+第一集电区112在元胞区11内也可以是不连续存在的情况，即P+集电区112不完全贯穿元胞区11，P+集电区112通过N+第一缓冲区113分隔，此时，集电极金属111同时与P+第一集电区112、N+第一缓冲区113欧姆接触。
图2中示出了，一种常用的IGBT器件结构以及终端保护结构，其中，IGBT器件结构包括贯穿元胞区11的P型体区115，在P型体区115内设置元胞沟槽，元胞沟槽从第一主面向下延伸，元胞沟槽的槽底位于P型体区115的下方。元胞沟槽内具有多晶硅栅电极117，多晶硅栅电极117被覆盖在元胞沟槽内壁的栅氧化层116包围。在相邻元胞沟槽的外壁上部设置有N+发射区118。在元胞沟槽的槽口设置有绝缘介质层119，在半导体基板的第一主面1上设置发射极金属1110，发射极金属1110与P型体区115以及N+发射区118接触。终端保护结构包括连接元胞区11的P型主结121以及若干P型分压环122，P型主结121连接位于元胞区11最外圈的元胞沟槽，P型主结121的深度大于P型体区115的深度，在P型主结121上方设置多晶硅场板126、栅极引出金属124以及绝缘介质层，终端保护结构还包括N+截止区123以及与所述N+截止区123欧姆接触的截止区金属125。在具体实施时，IGBT器件结构以及终端保护结构可以采用现有常用的结构形式，具体功能以及工作原理为本技术领域人员所熟知，此处不再赘述。
如图3~图10所示，上述场截止型IGBT器件的结构可以通过下述工艺步骤制备得到，具体地包括如下步骤：
a、提供具有两个相对主面的N型的半导体基板，所述两个主板包括第一主面1与第二主面2，半导体基板的第一主面1与第二主面2间包括N型漂移区；
如图3所示，半导体基板的材料包括但不限于硅。
b、在上述半导体基板的第一主面上1设置形成所需的IGBT器件结构以及终端保护结构，其中，IGBT器件结构位于元胞区11，终端保护结构位于终端区12，终端区12位于元胞区11的外圈；
如图4所示，在半导体基板的第一主面1上设置形成IGBT器件结构以及终端保护结构可以参考现有的工艺步骤，且形成IGBT器件结构以及终端保护结构的结构及其对应的工艺步骤不是本发明实施的关注重点，只要能够形成IGBT器件结构以及终端保护结构即可，具体过程不再赘述。
c、在上述半导体基板的第二主面，进行两次选择性注入第一导电类型杂质，并退火激活，以在半导体基板的第二主面形成所需的第一导电类型第一缓冲区与第一导电类型第二缓冲区，第一导电类型第一缓冲区位于元胞区，第二导电类型第二缓冲区位于终端区；
步骤c，具体可以分为如下步骤：
c1、在半导体基板的第二主面2上，进行N型杂质的注入，以得到贯穿元胞区11与终端区12的N型缓冲区；
如图5所示，在半导体基板的第二主面2直接注入N型杂质，得到与现有技术相一致的N型缓冲区；N型缓冲区的杂质浓度大于N型漂移区的杂质浓度，N型杂质可以选择磷等，注入的工艺条件可以采用现有常用的工艺条件，具体为本技术领域人员所熟知，此处不再赘述。
c2、在上述半导体基板的第二主面2上设置缓冲区掩膜层1111，并利用缓冲区掩膜层1111在终端区12再次注入N型杂质；
如图6所示，缓冲区掩膜层1111可以采用光刻胶等，缓冲区掩膜层1111覆盖在与元胞区11相对应的第二主面2上。由于与元胞区11相对应第第二主面上覆盖，再次注入的N型杂质不会注入到元胞区11内的N型缓冲区。
c3、进行退火激活，以形成位于元胞区11内的N+第一缓冲区113以及位于终端区12的N++第二缓冲区128，其中，退火激活采用低温退火或高温激光快速退火，低温退火温度范围为350~450摄氏度，时间范围为30~90分钟；高温激光快速退火的温度范围为1000~1200摄氏度，时间范围为0~10微秒。
在退火激活前，需要将缓冲区掩膜层1111去除，经过退火激活后，能够得到N+第一缓冲区113以及N++第二缓冲区128。
d、在上述半导体基板的第二主面上，进行两次选择注入第二导电类型杂质，并退火激活，以在半导体基板的第二主面形成所需的第二导电类型第一集电区与第二导电类型第二集电区，第二导电类型第一集电区位于元胞区，第二导电类型第二集电区位于终端区；
所述步骤d，具体可以包括如下步骤：
d1、在半导体基板的第二主面2上，进行P型杂质的注入，以得到P型集电区；
如图7所示，注入的P型杂质可以采用硼等，P型集电区贯通元胞区11以及终端区12，P型杂质的注入工艺等为本技术领域人员所熟知，此处不再赘述。
d2、在上述半导体基板的第二主面2上设置集电区掩膜层1112，并利用集电区掩膜层1112在元胞区11再次注入P型杂质；
如图8所示，集电区掩膜层1112覆盖在与终端区11相对应的第二主面2上，利用集电区掩膜层1112的遮挡，再次注入P型杂质时，只会注入在元胞区11的区域，集电区掩膜层1112可以与缓冲区掩膜层1111相同。
d3、进行退火激活，以形成位于元胞区11内的P+第一集电区112以及位于终端区12的P第二集电区127，其中，退火激活采用低温退火或高温激光快速退火，低温退火温度范围为350~450摄氏度，时间范围为30~90分钟；高温激光快速退火的温度范围为1000~1200摄氏度，时间范围为0~10微秒。
如图9所示，在退火激活前，将集电区掩膜层1112去除，经过退火激活后，能够得到元胞区11内的P+第一集电区112以及位于终端区12的P第二集电区127。
e、在上述半导体基板的第二主面2上淀积金属层，以得到集电极金属111。
如图10所示，集电极金属111与P+第一集电区112以及P第二集电区127欧姆接触。
在具体实施时，对于P型集电区的P+第一集电区112以及P第二集电区127的具体实施结构，以及N型缓冲区的N+第一缓冲区113以及N++第二缓冲区128的具体实施结构，可以根据需要进行选择，相应的工艺步骤，可以参照上述工艺步骤进行相应的修改即可，不再一一赘述。
本发明的一种具有终端结构的场截止型IGBT器件，其优势在于：1）、由于P第二集电区127的P型杂质浓度小于或等于P+第一集电区112的P型杂质杂质浓度；N++第二缓冲区128的N型杂质浓度大于或等于N+第一缓冲区113的N型杂质浓度；因此，降低了终端区12内P型主结121、N型漂移层114、P型集电区形成的寄生三极管的空穴发射效率，增大了终端区12的空穴在N型漂移层114中被复合的数量。因此可以降低了终端区域寄生三极管二次击穿的可能性。2）、器件导通时，IGBT的P型体区115、N型漂移层114、P型集电区形成的等效PNP三极管中的空穴会在N型漂移区114内形成积累。当器件由导通状态变化到截止状态时，N型漂移区114中存储的空穴会被耗尽层扫出或与N型漂移区114中的电子复合，形成开关功率损耗。本发明中由于终端区12中，在器件导通时，空穴发射效率更低，在N型漂移区114中被复合掉的更多，因此，终端区12在N型漂移区114存储的空穴数量更少。当器件从导通状态转换为截止状态时，产生的功率损耗就更小。由于终端区12的空穴存储并不能器件的导通损害构成影响，所以器件的导通损耗不发生变化，仅开关损耗降低。
Claims (10)
1.一种具有终端结构的场截止型IGBT器件，在所述IGBT器件的俯视平面上，包括位于半导体基板上的元胞区和终端区，所述元胞区位于半导体基板的中心区域，终端区环绕包围所述元胞区；在所述IGBT器件的截面上，所述半导体基板具有两个相对应的主面，所述主面包括第一主面以及第二主面，半导体基板的第一主面与第二主面间包括第一导电类型漂移区；在所述半导体基板第一主面的元胞区内设置IGBT器件结构，在所述第一主面的终端区内设置终端保护结构；在半导体基板的第二主面上，设置有与第二导电类型集电区欧姆接触的集电极金属，第二导电类型集电区与第一导电类型漂移区间通过第一导电类型缓冲区相隔离；其特征是：
所述第二导电类型集电区包括位于元胞区内的第二导电类型第一集电区以及位于终端区的第二导电类型第二集电区；第一导电类型缓冲区包括位于元胞区内的第一导电类型第一缓冲区以及位于终端区内的第一导电类型第二缓冲区。
2.根据权利要求1所述的具有终端结构的场截止型IGBT器件，其特征是：所述第一导电类型第一缓冲区的第一导电类型杂质浓度、第一导电类型第二缓冲区的第一导电类型杂质浓度大于第一导电类型漂移区的第一导电类型杂质浓度；第二导电类型第一集电区的第二导电类型杂质浓度大于或等于第二导电类型第二集电区的第二导电类型杂质浓度，第一导电类型第一缓冲区的第一导电类型杂质浓度小于或等于第一导电类型第二缓冲区的第一导电类型杂质浓度；
第一导电类型第一缓冲区的第一导电类型杂质浓度、第二导电类型第一集电区的第二导电类型杂质浓度不同时与第一导电类型第二缓冲区的第一导电类型杂质浓度、第二导电类型第二集电区的第二导电类型杂质浓度相等。
3.根据权利要求2所述的具有终端结构的场截止型IGBT器件，其特征是：所述第二导电类型第二集电区的第二导电类型杂质浓度为零，集电极金属直接与第一导电类型第二缓冲区欧姆接触。
4.根据权利要求3所述的具有终端结构的场截止型IGBT器件，其特征是：所述第二导电类型集电区内的第二导电类型第一集电区通过第一导电类型第一缓冲区呈间隔分布，集电极金属与第二导电类型第一集电区、第一导电类型第一缓冲区欧姆接触。
5.一种具有终端结构的场截止型IGBT器件的制造方法，其特征是，所述IGBT器件的制造方法包括如下步骤：
（a）、提供具有两个相对主面的第一导电类型的半导体基板，所述两个主板包括第一主面与第二主面，半导体基板的第一主面与第二主面间包括第一导电类型漂移区；
（b）、在上述半导体基板的第一主面上设置形成所需的IGBT器件结构以及终端保护结构，其中，IGBT器件结构位于元胞区，终端保护结构位于终端区，终端区位于元胞区的外圈；
（c）、在上述半导体基板的第二主面，进行两次选择性注入第一导电类型杂质，并退火激活，以在半导体基板的第二主面形成所需的第一导电类型第一缓冲区与第一导电类型第二缓冲区，第一导电类型第一缓冲区位于元胞区，第二导电类型第二缓冲区位于终端区；
（d）、在上述半导体基板的第二主面上，进行两次选择注入第二导电类型杂质，并退火激活，以在半导体基板的第二主面形成所需的第二导电类型第一集电区与第二导电类型第二集电区，第二导电类型第一集电区位于元胞区，第二导电类型第二集电区位于终端区；
（e）、在上述半导体基板的第二主面上淀积金属层，以得到集电极金属。
6.根据权利要求5所述具有终端结构的场截止型IGBT器件的制造方法，其特征是：所述半导体基板的材料包括硅。
7.根据权利要求5所述具有终端结构的场截止型IGBT器件的制造方法，其特征是：所述第一导电类型第一缓冲区的第一导电类型杂质浓度、第一导电类型第二缓冲区的第一导电类型杂质浓度大于第一导电类型漂移区的第一导电类型杂质浓度；第二导电类型第一集电区的第二导电类型杂质浓度大于或等于第二导电类型第二集电区的第二导电类型杂质浓度，第一导电类型第一缓冲区的第一导电类型杂质浓度小于或等于第一导电类型第二缓冲区的第一导电类型杂质浓度；
第一导电类型第一缓冲区的第一导电类型杂质浓度、第二导电类型第一集电区的第二导电类型杂质浓度不同时与第一导电类型第二缓冲区的第一导电类型杂质浓度、第二导电类型第二集电区的第二导电类型杂质浓度相等。
8.根据权利要求5所述具有终端结构的场截止型IGBT器件的制造方法，其特征是，所述步骤（c），包括如下步骤：
（c1）、在半导体基板的第二主面上，进行第一导电类型杂质的注入，以得到贯穿元胞区与终端区的第一导电类型缓冲区；
（c2）、在上述半导体基板的第二主面上设置缓冲区掩膜层，并利用缓冲区掩膜层在终端区再次注入第一导电类型杂质；
（c3）、进行退火激活，以形成位于元胞区内的第一导电类型第一缓冲区以及位于终端区的第一导电类型第二缓冲区，其中，退火激活采用低温退火或高温激光快速退火，低温退火温度范围为350~450摄氏度，时间范围为30~90分钟；高温激光快速退火的温度范围为1000~1200摄氏度，时间范围为0~10微秒。
9.根据权利要求5所述具有终端结构的场截止型IGBT器件的制造方法，其特征是，所述步骤（d），包括如下步骤：
（d1）、在半导体基板的第二主面上，进行第二导电类型杂质的注入，以得到第二导电类型集电区；
（d2）、在上述半导体基板的第二主面上设置集电区掩膜层，并利用集电区掩膜层在元胞区再次注入第二导电类型杂质；
（d3）、进行退火激活，以形成位于元胞区内的第二导电类型第一集电区以及位于终端区的第二导电类型第二集电区，其中，退火激活采用低温退火或高温激光快速退火，低温退火温度范围为350~450摄氏度，时间范围为30~90分钟；高温激光快速退火的温度范围为1000~1200摄氏度，时间范围为0~10微秒。
10.根据权利要求7所述具有终端结构的场截止型IGBT器件的制造方法，其特征是，所述第二导电类型第二集电区的第二导电类型杂质浓度为零，集电极金属直接与第一导电类型第二缓冲区欧姆接触。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410403564.XA CN104143568A (zh) | 2014-08-15 | 2014-08-15 | 具有终端结构的场截止型igbt器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410403564.XA CN104143568A (zh) | 2014-08-15 | 2014-08-15 | 具有终端结构的场截止型igbt器件及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN104143568A true CN104143568A (zh) | 2014-11-12 |
Family
ID=51852704
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410403564.XA Pending CN104143568A (zh) | 2014-08-15 | 2014-08-15 | 具有终端结构的场截止型igbt器件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104143568A (zh) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107393831A (zh) * | 2017-07-28 | 2017-11-24 | 武汉天马微电子有限公司 | 一种薄膜晶体管及其制造方法、显示面板 |
| CN107425061A (zh) * | 2016-05-24 | 2017-12-01 | 株洲中车时代电气股份有限公司 | 新型变掺杂阳极igbt结构及其制作方法 |
| CN109256422A (zh) * | 2017-07-12 | 2019-01-22 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法和电子装置 |
| WO2020114054A1 (zh) * | 2018-12-03 | 2020-06-11 | 珠海格力电器股份有限公司 | 绝缘栅双极型晶体管及其制备方法 |
| CN111682062A (zh) * | 2020-06-24 | 2020-09-18 | 全球能源互联网研究院有限公司 | 一种igbt器件的背面结构及其制备方法、igbt器件 |
| CN114188396A (zh) * | 2021-10-30 | 2022-03-15 | 华为数字能源技术有限公司 | 一种绝缘栅双极晶体管及其制造方法、电子设备 |
| DE102018132236B4 (de) | 2018-12-14 | 2023-04-27 | Infineon Technologies Ag | Leistungshalbleiterbauelement und Verfahren zu dessen Herstellung |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050035405A1 (en) * | 2003-07-07 | 2005-02-17 | Infineon Technologies Ag | Vertical power semiconductor component |
| JP2008016763A (ja) * | 2006-07-10 | 2008-01-24 | Denso Corp | 絶縁ゲート型バイポーラトランジスタ |
| US20100078765A1 (en) * | 2008-09-30 | 2010-04-01 | Infineon Technologies Austria Ag | Power semiconductor |
| CN202282353U (zh) * | 2011-09-26 | 2012-06-20 | 上海华虹Nec电子有限公司 | 绝缘栅双极晶体管的器件结构 |
| US20130316498A1 (en) * | 2008-12-10 | 2013-11-28 | Denso Corporation | Method of manufacturing semiconductor device including insulated gate bipolar transistor and diode |
| CN103489910A (zh) * | 2013-09-17 | 2014-01-01 | 电子科技大学 | 一种功率半导体器件及其制造方法 |
| CN204029814U (zh) * | 2014-08-15 | 2014-12-17 | 无锡新洁能股份有限公司 | 具有终端结构的场截止型igbt器件 |
-
2014
- 2014-08-15 CN CN201410403564.XA patent/CN104143568A/zh active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050035405A1 (en) * | 2003-07-07 | 2005-02-17 | Infineon Technologies Ag | Vertical power semiconductor component |
| JP2008016763A (ja) * | 2006-07-10 | 2008-01-24 | Denso Corp | 絶縁ゲート型バイポーラトランジスタ |
| US20100078765A1 (en) * | 2008-09-30 | 2010-04-01 | Infineon Technologies Austria Ag | Power semiconductor |
| US20130316498A1 (en) * | 2008-12-10 | 2013-11-28 | Denso Corporation | Method of manufacturing semiconductor device including insulated gate bipolar transistor and diode |
| CN202282353U (zh) * | 2011-09-26 | 2012-06-20 | 上海华虹Nec电子有限公司 | 绝缘栅双极晶体管的器件结构 |
| CN103489910A (zh) * | 2013-09-17 | 2014-01-01 | 电子科技大学 | 一种功率半导体器件及其制造方法 |
| CN204029814U (zh) * | 2014-08-15 | 2014-12-17 | 无锡新洁能股份有限公司 | 具有终端结构的场截止型igbt器件 |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107425061B (zh) * | 2016-05-24 | 2020-01-07 | 株洲中车时代电气股份有限公司 | 变掺杂阳极igbt结构及其制作方法 |
| CN107425061A (zh) * | 2016-05-24 | 2017-12-01 | 株洲中车时代电气股份有限公司 | 新型变掺杂阳极igbt结构及其制作方法 |
| CN109256422B (zh) * | 2017-07-12 | 2022-04-29 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法和电子装置 |
| CN109256422A (zh) * | 2017-07-12 | 2019-01-22 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法和电子装置 |
| CN107393831B (zh) * | 2017-07-28 | 2020-04-10 | 武汉天马微电子有限公司 | 一种薄膜晶体管及其制造方法、显示面板 |
| CN107393831A (zh) * | 2017-07-28 | 2017-11-24 | 武汉天马微电子有限公司 | 一种薄膜晶体管及其制造方法、显示面板 |
| WO2020114054A1 (zh) * | 2018-12-03 | 2020-06-11 | 珠海格力电器股份有限公司 | 绝缘栅双极型晶体管及其制备方法 |
| DE102018132236B4 (de) | 2018-12-14 | 2023-04-27 | Infineon Technologies Ag | Leistungshalbleiterbauelement und Verfahren zu dessen Herstellung |
| CN111682062A (zh) * | 2020-06-24 | 2020-09-18 | 全球能源互联网研究院有限公司 | 一种igbt器件的背面结构及其制备方法、igbt器件 |
| WO2021259088A1 (zh) * | 2020-06-24 | 2021-12-30 | 全球能源互联网研究院有限公司 | Igbt器件的背面结构及其制备方法、igbt器件 |
| CN114188396A (zh) * | 2021-10-30 | 2022-03-15 | 华为数字能源技术有限公司 | 一种绝缘栅双极晶体管及其制造方法、电子设备 |
| WO2023071237A1 (zh) * | 2021-10-30 | 2023-05-04 | 华为数字能源技术有限公司 | 一种绝缘栅双极晶体管及其制造方法、电子设备 |
| CN114188396B (zh) * | 2021-10-30 | 2024-01-30 | 华为数字能源技术有限公司 | 一种绝缘栅双极晶体管及其制造方法、电子设备 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104143568A (zh) | 具有终端结构的场截止型igbt器件及其制造方法 | |
| CN103383958B (zh) | 一种rc-igbt器件及其制作方法 | |
| CN103208531B (zh) | 一种快恢复二极管frd芯片及其制作方法 | |
| CN102867846A (zh) | 半导体器件 | |
| CN103985746B (zh) | 沟槽型igbt器件及其制造方法 | |
| CN104995738A (zh) | 半导体装置 | |
| CN103050541A (zh) | 一种射频ldmos器件及其制造方法 | |
| CN103337498A (zh) | 一种bcd半导体器件及其制造方法 | |
| CN109192774A (zh) | 栅极双箝位的igbt器件 | |
| CN208580747U (zh) | 栅极双箝位的igbt器件 | |
| CN103855206A (zh) | 绝缘栅双极晶体管及其制造方法 | |
| US9252212B2 (en) | Power semiconductor device | |
| CN110943124A (zh) | Igbt芯片及其制造方法 | |
| CN110504314B (zh) | 一种沟槽型绝缘栅双极晶体管及其制备方法 | |
| US20150144990A1 (en) | Power semiconductor device and method of manufacturing the same | |
| CN203871337U (zh) | 沟槽型igbt器件 | |
| CN204029814U (zh) | 具有终端结构的场截止型igbt器件 | |
| CN113838914B (zh) | 具有分离栅结构的ret igbt器件结构及制作方法 | |
| CN105529370A (zh) | 一种mos触发负阻二极管及其制造方法 | |
| CN104282689A (zh) | 嵌入frd的igbt器件及制造方法 | |
| CN102983161A (zh) | 非埋层的双深n型阱高压隔离n型ldmos及制造方法 | |
| CN100452429C (zh) | 高开关速度的功率器件及其开关方法和制备方法 | |
| US20150364585A1 (en) | Power semiconductor device | |
| CN105097508A (zh) | 电荷存储型igbt的制造方法 | |
| US11329131B2 (en) | 4H-SiC MOSFET device and manufacturing method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20141112 |