CN107393831B - 一种薄膜晶体管及其制造方法、显示面板 - Google Patents
一种薄膜晶体管及其制造方法、显示面板 Download PDFInfo
- Publication number
- CN107393831B CN107393831B CN201710631958.4A CN201710631958A CN107393831B CN 107393831 B CN107393831 B CN 107393831B CN 201710631958 A CN201710631958 A CN 201710631958A CN 107393831 B CN107393831 B CN 107393831B
- Authority
- CN
- China
- Prior art keywords
- layer
- substrate
- metal layer
- insulating layer
- via hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 70
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 21
- 229910052751 metal Inorganic materials 0.000 claims abstract description 159
- 239000002184 metal Substances 0.000 claims abstract description 159
- 239000000758 substrate Substances 0.000 claims abstract description 159
- 239000004065 semiconductor Substances 0.000 claims abstract description 62
- 238000004140 cleaning Methods 0.000 claims abstract description 8
- 230000000149 penetrating effect Effects 0.000 claims abstract description 8
- 239000010408 film Substances 0.000 claims description 33
- 229920002120 photoresistant polymer Polymers 0.000 claims description 21
- 238000000034 method Methods 0.000 claims description 12
- 239000000463 material Substances 0.000 claims description 8
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 5
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 5
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 5
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 5
- 229910052782 aluminium Inorganic materials 0.000 claims description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 5
- 239000010949 copper Substances 0.000 claims description 5
- 229910044991 metal oxide Inorganic materials 0.000 claims description 5
- 150000004706 metal oxides Chemical class 0.000 claims description 5
- 229910052750 molybdenum Inorganic materials 0.000 claims description 5
- 239000011733 molybdenum Substances 0.000 claims description 5
- 239000004332 silver Substances 0.000 claims description 5
- 229910001923 silver oxide Inorganic materials 0.000 claims description 5
- 239000010936 titanium Substances 0.000 claims description 5
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 claims description 5
- 238000005229 chemical vapour deposition Methods 0.000 claims description 3
- 229910000431 copper oxide Inorganic materials 0.000 claims description 3
- 238000005530 etching Methods 0.000 claims description 3
- 238000001755 magnetron sputter deposition Methods 0.000 claims description 3
- 238000000059 patterning Methods 0.000 claims description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 12
- 239000003990 capacitor Substances 0.000 description 4
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 239000012459 cleaning agent Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
Abstract
本发明实施例提供一种薄膜晶体管及其制造方法、显示面板。薄膜晶体管的制造方法包括：在形成半导体层后，在半导体层的一侧形成第一绝缘层、第二绝缘层和位于第一绝缘层和第二绝缘层之间的栅极层，再在第二绝缘层远离基板的一侧形成第一金属层，并在垂直与基板的方向行形成贯穿第一绝缘层、第二绝缘层和第一金属层的第一过孔和第二过孔，第一过孔和第二过孔在基板上的正投影位于栅极层的两侧，在本发明实施例中，由于在垂直于基板的方向上，栅极层被部分第一金属层覆盖，因此该部分第一金属层能够阻止清洗液和第二绝缘层接触，使得第二绝缘层上不会形成孔洞，进而避免第一金属层和第二金属层与栅极层短接的现象，从而提高了薄膜晶体管的良率。
Description
技术领域
本发明涉及显示技术领域，尤其涉及一种薄膜晶体管及其制造方法、显示面板。
背景技术
在现有技术中，在制作薄膜晶体管的过程中，当制作完过孔后，需要对残留在半导体层上少量无机物进行清洗，以避免薄膜晶体管的源极和漏极通过过孔与半导体层连接时出现的接触不良的现象，但是在对半导体层上残留的无机物进行清洗时，由于残留的无机物与覆盖在栅极层上的绝缘层的材料相同，因此该绝缘层也会与清洗剂发生反应，使该绝缘层上出现孔洞，当该孔洞较深时，在该绝缘层远离栅极层的一侧制作金属层时，该金属层会通过孔洞与栅极层短接，使得该薄膜晶体管无法使用，因此通过上述现有技术制作薄膜晶体管时，薄膜晶体管的良率较低。
发明内容
本发明实施例提供一种薄膜晶体管及其制造方法、显示面板，用于解决现有技术中，在制作薄膜晶体管时，薄膜晶体管的良率较低的问题。
一方面，本发明实施例提供一种薄膜晶体管的制造方法，所述制造方法包括：
提供一基板；
在所述基板上形成半导体层；
在所述半导体层远离所述基板的一侧形成第一绝缘层；
在所述第一绝缘层远离所述基板的一侧形成栅极层；
在所述栅极层远离所述基板的一侧形成第二绝缘层；
在所述第二绝缘层远离所述基板的一侧形成第一金属层；
在垂直于所述基板的方向上形成贯穿所述第一绝缘层、所述第二绝缘层和所述第一金属层的第一过孔和第二过孔，所述第一过孔和所述第二过孔在所述基板上的正投影分别位于所述栅极层的两侧；
在所述第一金属层远离所述基板的一侧形成第二金属层，其中，所述第二金属层分别通过所述第一过孔和所述第二过孔与所述半导体层连接，以及所述第一金属层通过所述第二金属层与所述半导体层连接。
可选地，所述在所述栅极层远离所述基板的一侧形成第二绝缘层，包括：
在所述栅极层远离所述基板的一侧，通过化学气相沉淀形成所述第二绝缘层。
可选地，所述在垂直于所述基板的方向上形成贯穿所述第一绝缘层、第二绝缘层和所述第一金属层的第一过孔和第二过孔，包括：
在所述第一金属层远离所述基板的一侧形成光刻胶膜层；
所述光刻胶膜层远离所述基板的一侧覆盖掩膜版；
对所述光刻胶膜层进行曝光；
移除所述掩膜版；
对所述光刻胶层进行显影处理，以使所述光刻胶膜层形成指定图案；
利用具有指定图案的所述光刻胶膜层，对所述第一绝缘层、第二绝缘层和所述第一金属层进行刻蚀处理，以在垂直于所述基板的方向上形成贯穿所述第一绝缘层、第二绝缘层和所述第一金属层的第一过孔和第二过孔；
将具有指定图案的所述光刻胶膜层移除。
可选地，在垂直于所述基板的方向上形成贯穿所述第一绝缘层、第二绝缘层和所述第一金属层的第一过孔和第二过孔之后，且在所述第一金属层远离所述基板的一侧形成第二金属层之前，所述制造方法还包括：
清洗所述半导体层上残留的所述第一绝缘层。
可选地，所述制造方法还包括：
在所述第一金属层和所述第二金属层构成的膜层上图案化形成第一部分、第二部分和第三部分，所述第一部分、所述第二部分和所述第三部分之间相互不连接，所述第一过孔在所述基板上的正投影位于所述第一部分在所述基板上的正投影内，所述第二过孔在所述基板上的正投影位于所述第三部分在所述基板上的正投影内，所述第二部分在所述基板上的正投影位于所述第一部分和所述第三部分在所述基板上的正投影之间，所述第二部分在所述基板上的正投影与所述栅极层在所述基板上的正投影相互交叠。
可选地，所述制造方法还包括：
在所述第一金属层和所述第二金属层构成的膜层上图案化形成第一部分和第三部分，所述第一部分和所述第三部分之间相互不连接，所述第一过孔在所述基板上的正投影位于所述第一部分在所述基板上的正投影内，所述第二过孔在所述基板上的正投影位于所述第三部分在所述基板上的正投影内，所述第一部分和所述第三部分在所述基板上的正投影都不与所述栅极层在所述基板上的正投影交叠。
可选地，所述第一金属层和/或第二金属层通过物理磁控溅镀形成。
可选地，所述第一金属层和所述第二金属层的材料包括鉬、铝、铜、钛、银和金属氧化物中的至少一种。
可选地，所述第一金属层的厚度h1的取值范围为：10nm≤h1≤900nm；
所述第二金属层的厚度h2的取值范围为：15nm≤h1≤900nm。
另一方面，本发明实施例还提供了一种薄膜晶体管，所述薄膜晶体管包括：
半导体层，所述半导体层位于一基板上；
第一绝缘层，所述第一绝缘层位于所述半导体层远离所述基板的一侧；
栅极层，所述栅极层位于所述第一绝缘层远离所述基板的一侧；
第二绝缘层，所述第二绝缘层位于所述栅极层远离所述基板的一侧；
第一金属层，所述第一金属层位于所述第二绝缘层远离所述基板的一侧；
第一过孔和第二过孔，在垂直于所述基板的方向上，所述第一过孔和所述第二过孔分别贯穿所述第一绝缘层、所述第二绝缘层和所述第一金属层，所述第一过孔和所述第二过孔在所述基板上的正投影分别位于所述栅极层的两侧；
第二金属层，所述第二金属层位于所述第一金属层远离所述基板的一侧，所述第二金属层分别通过所述第一过孔和所述第二过孔与所述半导体层电连接；
其中，所述第一金属层和所述第二金属层构成的膜层具有第一部分和第三部分，所述第一部分和所述第三部分之间相互不连接，所述第一过孔在所述基板上的正投影位于所述第一部分在所述基板上的正投影内，所述第二过孔在所述基板上的正投影位于所述第三部分在所述基板上的正投影内，所述第一部分和所述第三部分在所述基板上的正投影都不与所述栅极层在所述基板上的正投影交叠。
可选地，所述第一金属层和所述第二金属层构成的膜层还具有第二部分，所述第二部分与所述第一部分和所述第三部分相互不连接，所述第二部分在所述基板上的正投影位于所述第一部分和所述第三部分在所述基板上的正投影之间，所述第二部分在所述基板上的正投影与所述栅极层在所述基板上的正投影相互交叠。
可选地，所述第一金属层和所述第二金属层的材料包括鉬、铝、铜、钛、银和金属氧化物中的至少一种。
可选地，所述第一金属层的厚度h1的取值范围为：10nm≤h1≤900nm；
所述第二金属层的厚度h2的取值范围为：15nm≤h1≤900nm。
再一方面，本发明实施例还提供了一种显示面板，包括如上述所述的薄膜晶体管。
上述技术方案中的任一个技术方案具有如下有益效果：
在本发明实施例中，在形成半导体层后，在该半导体层的一侧形成第一绝缘层、第二绝缘层和位于第一绝缘层和第二绝缘层之间的栅极层，然后在第二绝缘层远离基板的一侧形成第一金属层，并在垂直与基板的方向行形成贯穿第一绝缘层、第二绝缘层和第一金属层的第一过孔和第二过孔，该第一过孔和第二过孔在基板上的正投影位于栅极层的两侧，即在垂直于基板的方向上，位于第一过孔和第二过孔之间的第一金属层覆盖该栅极层，最后在第一金属层远离基板的一侧形成第二金属层，该第二金属层分别通过该第一过孔和该第二过孔与半导体层连接，以及第一金属层通过第二金属层与半导体层连接，在本发明实施例中，由于在垂直于基板的方向上，位于第一过孔和第二过孔之间的第一金属层覆盖该栅极层，因此，如果在形成第一过孔和第二过孔后，对残留在半导体层上的残留物进行清洗时，位于第一过孔和第二过孔之间的第一金属层能够阻止清洗液和第二绝缘层接触，使得第二绝缘层上不会形成孔洞，进而避免了第一金属层和第二金属层与栅极层短接的现象，因此，本发明实施例可以提高薄膜晶体管的良率。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的一种薄膜晶体管的制造方法；
图2为本发明实施例提供的经过步骤101后形成的结构的俯视图；
图3为图2中沿AA’方向上的截面图；
图4为本发明实施例提供的经过步骤102后形成的结构的俯视图；
图5为图4中沿AA’方向上的截面图；
图6为本发明实施例提供的经过步骤103后形成的结构的俯视图；
图7为图6中沿AA’方向上的截面图；
图8为本发明实施例提供的经过步骤104后形成的结构的俯视图；
图9为图8中沿AA’方向上的截面图；
图10为本发明实施例提供的经过步骤105后形成的结构的俯视图；
图11为图10中沿AA’方向上的截面图；
图12为本发明实施例提供的经过步骤106后形成的结构的俯视图；
图13为图12中沿AA’方向上的截面图；
图14为本发明实施例提供的经过步骤107后形成的一种结构的俯视图；
图15为图14中沿AA’方向上的截面图；
图16为本发明实施例提供的经过步骤107后形成的另一种结构的俯视图；
图17为图16中沿AA’方向上的截面图；
图18为本发明实施例提供的经过步骤108后形成的一种结构的俯视图；
图19为图20中沿AA’方向上的截面图；
图20为本发明实施例提供的经过步骤108后形成的另一种结构的俯视图；
图21为图20中沿AA’方向上的截面图；
图22为形成如图14、图15、图16和图17所示的第一过孔和第二过孔时对应的方法流程图；
图23为本发明实施例提供的另一种薄膜晶体管的俯视图；
图24为图23中沿AA’方向上的截面图；
图25为本发明实施例提供的另一种薄膜晶体管的俯视图；
图26为图25中沿AA’方向上的截面图；
图27为本发明实施例提供的一种像素驱动电路；
图28为本发明实施例提供的另一种薄膜晶体管的俯视图；
图29为图28中沿AA’方向上的截面图；
图30为本发明实施例提供的另一种薄膜晶体管的俯视图；
图31为图30中沿AA’方向上的截面图；
图32为本发明实施例提供的一种显示装置的示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明实施例中使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本发明。在本发明实施例和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。
需要注意的是，本发明实施例所描述的“上”、“下”、“左”、“右”等方位词是以附图所示的角度来进行描述的，不应理解为对本发明实施例的限定。此外在上下文中，还需要理解的是，当提到一个元件被形成在另一个元件“上”或“下”时，其不仅能够直接形成在另一个元件“上”或者“下”，也可以通过中间元件间接形成在另一元件“上”或者“下”。
需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。
如图1至图21所示，图1为本发明实施例提供的一种薄膜晶体管的制造方法，该方法包括以下步骤：
101、提供一基板11。示例性的，经过步骤101后，形成的结构如图2和图3所示，其中，图2为本发明实施例提供的经过步骤101后形成的结构的俯视图，图3为图2中沿AA’方向上的截面图。
102、在基板11上形成半导体层12。其中，该半导体层12在不施加指定电压时为截止状态，施加一定电压后呈导通状态。示例性的，经过步骤102后，形成的结构如图4和图5所示，图4为本发明实施例提供的经过步骤102后形成的结构的俯视图，图5为图4中沿AA’方向上的截面图。
103、在半导体层12远离基板11的一侧形成第一绝缘层13。其中，第一绝缘层13能够使半导体层12与薄膜晶体管的其他膜层绝缘。示例性的，经过步骤103后，形成的结构如图6和图7所示，图6本发明实施例提供的经过步骤103后形成的结构的俯视图，图7为图6中沿AA’方向上的截面图。
104、在第一绝缘层13远离基板11的一侧形成栅极层14。其中，第一绝缘层13能够使半导体层12与栅极层14绝缘，以液晶显示面板为例，栅极层可以与扫描线电连接，在扫描线提供扫描信号后，在栅极层的作用下使半导体层处于导通状态。示例性的，经过步骤104后，形成的结构如图8和图9所示，图8为本发明实施例提供的经过步骤104后形成的结构的俯视图，图9为图8中沿AA’方向上的截面图。
105、在栅极层14远离基板11的一侧形成第二绝缘层15。其中，第二绝缘层15能够使栅极层14与薄膜晶体管的其他膜层绝缘。示例性的，经过步骤105后，形成的结构如图10和图11所示，图10为本发明实施例提供的经过步骤105后形成的结构的俯视图，图11为图10中沿AA’方向上的截面图。
106、在第二绝缘层15远离基板11的一侧形成第一金属层16。其中，第二绝缘层15能够使栅极层14与第一金属层16绝缘，第一金属层16能够对第二绝缘层15起到保护作用，例如，在对薄膜晶体管中的过孔进行清洗时，第一金属层16能够防止清洗液与第二绝缘层15接触，避免在第二绝缘层15上形成孔洞，使得第二绝缘层15失去绝缘作用。示例性的，经过步骤106后，形成的结构如图12和图13所示，图12为本发明实施例提供的经过步骤106后形成的结构的俯视图，图13为图12中沿AA’方向上的截面图。
107、在垂直于基板11的方向上形成贯穿第一绝缘层13、第二绝缘层15和第一金属层16的第一过孔171和第二过孔172，第一过孔171和第二过孔172在基板11上的正投影分别位于栅极层14的两侧。在薄膜晶体管中，源极和漏极可以分别通过不同的过孔与半导体层12连接。示例性的，经过步骤107后，可以形成的结构如图14和图15所示，或者，可以形成的结构如图16和图17所示，图14为本发明实施例提供的经过步骤107后形成的一种结构的俯视图，图15为图14中沿AA’方向上的截面图，图16为本发明实施例提供的经过步骤107后形成的另一种结构的俯视图，图17为图16中沿AA’方向上的截面图。其中，图14或图15与图16或图17相比，第一过孔171和第二过孔172的设置位置不同，具体将第一过孔171和第二过孔172的设置在何处，可以根据实际需要进行设定，当然，第一过孔171和第二过孔172还可以设置在其他位置，但需要保证第一过孔171和第二过孔172在基板11上的正投影分别位于栅极层14在基板11上的正投影的两侧，且第一过孔171和第二过孔172在基板11上的正投影位于半导体层12在基板11上的正投影内，具体的设置位置在此不再一一赘述。
需要注意的时，如图14、图15、图16和图17所示，当形成第一过孔171和第二过孔172后，如果半导体层12上残留有少量的第一绝缘层13，则需要对第一过孔171和第二过孔172进行清洗，以保证与半导体层12电连接的结构与半导体层12之间不会出现接触不良的现象，并且，由于栅极层上方的第二绝缘层15覆盖有第一金属层16，可以避免第二绝缘层15与清洗剂发生接触，进而避免在第二绝缘层15上形成孔洞。
108、在第一金属层16远离基板11的一侧形成第二金属层18，其中，第二金属层18分别通过第一过孔171和第二过孔172与半导体层12连接，以及第一金属层16通过第二金属层18与半导体层12连接。位于第一过孔171左侧的第一金属层和第二金属层能够形成薄膜晶体管的源极，位于第二过孔172右侧的第一金属层和第二金属层能够形成薄膜晶体管的漏极，该源极可以通过第一过孔171与半导体层12的一侧连接，该漏极可以通过172与半导体层12的另一侧连接，在液晶显示面板中，源极与对应的数据线电连接，漏极与对应的像素电极电连接，在半导体层12处于导通状态时，在数据线提供数据信号后，可以通过依次通过源极、半导体层和漏极对该像素电极充电，使像素电极具有一定电势，液晶显示面板中还包括液晶层，液晶层中的液晶分子在像素电极和公共电极之间的电场的作用下发生旋转，使液晶显示面板中的光线射出，从而使液晶显示面板显示图像。示例性的，经过步骤108后，形成的结构如图18和图19所示，或形成的结构如图20和图21所示，图18为本发明实施例提供的经过步骤108后形成的一种结构的俯视图，图19为图20中沿AA’方向上的截面图，图20为本发明实施例提供的经过步骤108后形成的另一种结构的俯视图，图21为图20中沿AA’方向上的截面图。
在本发明实施例中，在形成半导体层12后，在该半导体层12的一侧形成第一绝缘层13、第二绝缘层15和位于第一绝缘层13和第二绝缘层15之间的栅极层14，然后在第二绝缘层15远离基板11的一侧形成第一金属层16，并在垂直与基板11的方向行形成贯穿第一绝缘层13、第二绝缘层15和第一金属层16的第一过孔171和第二过孔172，该第一过孔171和第二过孔172在基板11上的正投影位于栅极层14的两侧，即在垂直于基板11的方向上，位于第一过孔171和第二过孔172之间的第一金属层16覆盖该栅极层14，最后在第一金属层16远离基板11的一侧形成第二金属层18，该第二金属层18分别通过该第一过孔171和该第二过孔172与半导体层12连接，以及第一金属层16通过第二金属层18与半导体层12连接，在本发明实施例中，由于在垂直于基板11的方向上，位于第一过孔171和第二过孔172之间的第一金属层16覆盖该栅极层14，因此，如果在形成第一过孔171和第二过孔172后，对残留在半导体层12上的残留物进行清洗时，位于第一过孔171和第二过孔172之间的第一金属层16能够阻止清洗液和第二绝缘层15接触，使得第二绝缘层15上不会形成孔洞，进而避免了第一金属层16和第二金属层18与栅极层14短接的现象，因此，本发明实施例可以提高薄膜晶体管的良率。
可选地，在形成如图10和图11所示的第二绝缘层15时，可以在栅极层14远离基板11的一侧，通过化学气相沉淀形成第二绝缘层15。当然还可以通过其他工艺形成第二绝缘层15，具体使用何种工艺形成第二绝缘层15在此不作具体限定。
可选地，如图22所示，图22为形成如图14、图15、图16和图17所示的第一过孔171和第二过孔172时对应的方法流程图，该方法包括以下步骤：
2201、在第一金属层16远离基板11的一侧形成光刻胶膜层。
2202、在光刻胶膜层远离基板11的一侧覆盖掩膜版。
2203、对光刻胶膜层进行曝光。
2204、移除掩膜版。
2205、对光刻胶层进行显影处理，以使光刻胶膜层形成指定图案。
2206、利用具有指定图案的光刻胶膜层，对第一绝缘层13、第二绝缘层15和第一金属层16进行刻蚀处理，以在垂直于基板11的方向上形成贯穿第一绝缘层13、第二绝缘层15和第一金属层16的第一过孔171和第二过孔172。
2207、将具有指定图案的光刻胶膜层移除。
可选地，在通过如图22所示的方法后，半导体层12上会存在第一绝缘层13的少量残留物，为了避免第二金属层18通过第一过孔171和第二过孔172与半导体层12连接后出现接触不良的现象，在形成如图14、图15、图16和图17所示的第一过孔171和第二过孔172之后，且在形成如图18、图19、图20和图21所示的第二金属层18之前，还需要清洗半导体层12上残留的第一绝缘层13。
具体的，由于在垂直于基板11的方向上，位于第一过孔171和第二过孔172之间的第一金属层16覆盖该栅极层14，因此在对残留在半导体层12上的残留物进行清洗时，位于第一过孔171和第二过孔172之间的第一金属层16能够阻止清洗液与第二绝缘层15接触，使得第二绝缘层15上不会形成孔洞，进而避免了第一金属层16和第二金属层18与栅极层14短接的现象，进而可以提高薄膜晶体管的良率，并且由于在对半导体层12上的残留物进行清洗后，可以避免第二金属层18通过第一过孔171和第二过孔172与半导体层12连接后出现接触不良的现象，需要注意的是，第一绝缘层13和第二绝缘层15的材料可以包括氮化硅和氧化硅等，在对半导体层12上的残留的第一绝缘层13进行清洗时使用的清洗剂可以为氢氟酸。
可选地，如图23、图24、图25和图26，其中，图23为本发明实施例提供的另一种薄膜晶体管的俯视图，图24为图23中沿AA’方向上的截面图，图25为本发明实施例提供的另一种薄膜晶体管的俯视图，图26为图25中沿AA’方向上的截面图，为了形成完整的薄膜晶体管，还需要在第一金属层16和第二金属层18构成的膜层上图案化形成第一部分181、第二部分182和第三部分183，第一部分181、第二部分182和第三部分183之间相互不连接，第一过孔171在基板11上的正投影位于第一部分181在基板11上的正投影内，第二过孔172在基板11上的正投影位于第三部分183在基板11上的正投影内，第二部分182在基板11上的正投影位于第一部分181和第三部分183在基板11上的正投影之间，第二部分182在基板11上的正投影与栅极层14在基板11上的正投影相互交叠。
具体的，如图23、图24、图25和图26所示，由于第一金属层16和第二金属层18构成的膜层的第二部分182在基板11上的正投影与栅极层14在基板11上的正投影相互交叠，因此该第二部分182能够与栅极层14形成电容，在薄膜晶体管工作的过程中，该电容能够对通过该薄膜晶体管的电流起到稳定作用，使得通过该薄膜晶体管的电流的变化量保持在一定范围内，进而提供了薄膜晶体管的性能。
如图23、图24、图25和图26所示，第一金属层16和第二金属层18构成的膜层的第一部分181通过第一过孔171与半导体层12电连接，第一金属层16和第二金属层18构成的膜层的第三部分183通过第二过孔172与半导体层12电连接，该第一部分181和该第三部分183分别形成该薄膜晶体管的源极和漏极，其中，在液晶显示面板中，该源极与该薄膜晶体管对应的数据线(未示出)电连接，该漏极与该薄膜晶体管对应的像素电极(未示出)电连接，栅极层14与该薄膜晶体管对应的扫描线(未示出)电连接，在该扫描线通过扫描信号后，该薄膜晶体管被打开，该源极和该漏极通过该半导体层12电连接，在该数据线通过数据信号后，该薄膜晶体管为该像素电极充电，使该像素电极具有一定电势，通过对像素电极和公共电极(未示出)之间的电势差进行调节，可以控制液晶层中的液晶分子发生偏转，进而实现液晶显示面板的显示图像的功能。
需要注意的是，上述只是薄膜晶体管的一个应用场景，该薄膜晶体管还可以应用到其他场景，例如该薄膜晶体管可以应用到有机发光二极管对应的显示面板或微型发光二极管对应的显示面板中，其中，如图27所示，图27为本发明实施例提供的一种像素驱动电路，该薄膜晶体管可以作为像素驱动电路中的驱动薄膜晶体管和开关薄膜晶体管，像素驱动电路采用“2T1C”的结构，其中，T1为开关薄膜晶体管，T2为驱动薄膜晶体管，用以驱动发光元件19的发光，开关薄膜晶体管T1的栅极层14与扫描线(Vselect)电连接，开关薄膜晶体管T1的源极与数据线(Vdata)电连接，开关薄膜晶体管T1的漏极与驱动薄膜晶体管T2的栅极层14电连接，驱动薄膜晶体管T2的源极与电源(Vdd)电连接，驱动薄膜晶体管T2的漏极与发光元件19电连接，当扫描线上的扫描信号输入时，T1导通，数据线上的数据信号传输到T2的栅极层14，并同时给存储电容Cs充电。而后T2导通，驱动电流从电源流经发光元件19，发光元件19在驱动电流的作用下发光。在T1截止后，由于存储电容Cs的保持作用，T2的栅极层14电压在整个显示时间段内保持不变，使得T2在整个显示时间段内持续导通，在整个显示时间段内驱动电流均可从电源流经发光元件19，进而保证发光元件19在整个显示时间段内均能正常发光。上述像素驱动电路只是举例说明，也可以采用其他像素驱动电路，关于其他像素驱动电路的工作原理在此不再详细赘述。
可选地，如图28、图29、图30和图31所示，其中，图28为本发明实施例提供的另一种薄膜晶体管的俯视图，图29为图28中沿AA’方向上的截面图，图30为本发明实施例提供的另一种薄膜晶体管的俯视图，图31为图30中沿AA’方向上的截面图，为了形成完整的薄膜晶体管，在第一金属层16和第二金属层18构成的膜层上图案化形成第一部分181和第三部分183，第一部分181和第三部分183之间相互不连接，第一过孔171在基板11上的正投影位于第一部分181在基板11上的正投影内，第二过孔172在基板11上的正投影位于第三部分183在基板11上的正投影内，第一部分181和第三部分183在基板11上的正投影都不与栅极层14在基板11上的正投影交叠。
具体的，如图28、图29、图30和图31所示，第一金属层16和第二金属层18构成的膜层的第一部分181通过第一过孔171与半导体层12电连接，第一金属层16和第二金属层18构成的膜层的第三部分183通过第二过孔172与半导体层12电连接，该第一部分181和该第三部分183分别形成该薄膜晶体管的源极和漏极，关于该薄膜晶体管的工作原理请参照图23、图24、图25和图26所示的薄膜晶体管的工作原理，在此不再详细赘述。
可选地，在形成如图18至图21所示的第一金属层16和/或第二金属层18时可以通过物理磁控溅镀形成。
可选地，如图18至图21所示，第一金属层16和第二金属层18的材料包括鉬、铝、铜、钛、银和金属氧化物中的至少一种。当然，其他材料也可以作为第一金属层16和第二金属层18的制成材料，在此不再一一赘述。
可选地，如图18至图21所示，第一金属层16的厚度h1的取值范围为：10nm≤h1≤900nm；第二金属层18的厚度h2的取值范围为：15nm≤h1≤900nm。当然，第一金属层16和第二金属层18的厚度还可以为其他范围，具体根据实际需要和工作进行设定，在此不作具体限定。
如图28至图31所示，图28至图31为本发明实施例提供的一种薄膜晶体管，其中，薄膜晶体管包括：半导体层12，半导体层12位于一基板11上；第一绝缘层13，第一绝缘层13位于半导体层12远离基板11的一侧；栅极层14，栅极层14位于第一绝缘层13远离基板11的一侧；第二绝缘层15，第二绝缘层15位于栅极层14远离基板11的一侧；第一金属层16，第一金属层16位于第二绝缘层15远离基板11的一侧；第一过孔171和第二过孔172，在垂直于基板11的方向上，第一过孔171和第二过孔172分别贯穿第一绝缘层13、第二绝缘层15和第一金属层16，第一过孔171和第二过孔172在基板11上的正投影分别位于栅极层14的两侧；第二金属层18，第二金属层18位于第一金属层16远离基板11的一侧，第二金属层18分别通过第一过孔171和第二过孔172与半导体层12电连接；其中，第一金属层16和第二金属层18构成的膜层具有第一部分181和第三部分183，第一部分181和第三部分183之间相互不连接，第一过孔171在基板11上的正投影位于第一部分181在基板11上的正投影内，第二过孔172在基板11上的正投影位于第三部分183在基板11上的正投影内，第一部分181和第三部分183在基板11上的正投影都不与栅极层14在基板11上的正投影交叠。
关于如图28至图31所示的薄膜晶体管的详细介绍在上述有详细说明，在此不再详细赘述。
可选地，如图23至图26所示，其中，第一金属层16和第二金属层18构成的膜层还具有第二部分182，第二部分182与第一部分181和第三部分183相互不连接，第二部分182在基板11上的正投影位于第一部分181和第三部分183在基板11上的正投影之间，第二部分182在基板11上的正投影与栅极层14在基板11上的正投影相互交叠。
关于如图23至图26所示的薄膜晶体管的详细介绍在上述有详细说明，在此不再详细赘述。
本发明实施例提供的一种显示面板的示意图，该显示面板包括上述的薄膜晶体管。其中，薄膜晶体管的具体结构和原理与上述实施例相同，在此不再赘述。
如图32所示，图32为本发明实施例提供的一种显示装置的示意图，该显示装置包括上述的显示面板100。其中，显示面板100的具体结构和原理与上述实施例相同，在此不再赘述。
需要说明的是，本发明实施例中所涉及的显示装置可以包括但不限于个人计算机(Personal Computer，PC)、个人数字助理(Personal Digital Assistant，PDA)、无线手持设备、平板电脑(Tablet Computer)、手机、MP4播放器或电视机等任何具有液晶显示功能的电子设备。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明保护的范围之内。
Claims (12)
1.一种薄膜晶体管的制造方法，其特征在于，所述制造方法包括：
提供一基板；
在所述基板上形成半导体层；
在所述半导体层远离所述基板的一侧形成第一绝缘层；
在所述第一绝缘层远离所述基板的一侧形成栅极层；
在所述栅极层远离所述基板的一侧形成第二绝缘层；
在所述第二绝缘层远离所述基板的一侧形成第一金属层；
在垂直于所述基板的方向上形成贯穿所述第一绝缘层、所述第二绝缘层和所述第一金属层的第一过孔和第二过孔，所述第一过孔和所述第二过孔在所述基板上的正投影分别位于所述栅极层的两侧；
在所述第一金属层远离所述基板的一侧形成第二金属层，其中，所述第二金属层分别通过所述第一过孔和所述第二过孔与所述半导体层连接，以及所述第一金属层通过所述第二金属层与所述半导体层连接；
其中，在所述第一金属层和所述第二金属层构成的膜层上图案化形成第一部分、第二部分和第三部分，所述第一部分、所述第二部分和所述第三部分之间相互不连接，所述第一过孔在所述基板上的正投影位于所述第一部分在所述基板上的正投影内，所述第二过孔在所述基板上的正投影位于所述第三部分在所述基板上的正投影内，所述第二部分在所述基板上的正投影位于所述第一部分和所述第三部分在所述基板上的正投影之间，所述第二部分在所述基板上的正投影与所述栅极层在所述基板上的正投影相互交叠。
2.如权利要求1所述的制造方法，其特征在于，所述在所述栅极层远离所述基板的一侧形成第二绝缘层，包括：
在所述栅极层远离所述基板的一侧，通过化学气相沉淀形成所述第二绝缘层。
3.如权利要求1所述的制造方法，其特征在于，所述在垂直于所述基板的方向上形成贯穿所述第一绝缘层、第二绝缘层和所述第一金属层的第一过孔和第二过孔，包括：
在所述第一金属层远离所述基板的一侧形成光刻胶膜层；
在所述光刻胶膜层远离所述基板的一侧覆盖掩膜版；
对所述光刻胶膜层进行曝光；
移除所述掩膜版；
对所述光刻胶膜 层进行显影处理，以使所述光刻胶膜层形成指定图案；
利用具有指定图案的所述光刻胶膜层，对所述第一绝缘层、所述第二绝缘层和所述第一金属层进行刻蚀处理，以在垂直于所述基板的方向上形成贯穿所述第一绝缘层、所述第二绝缘层和所述第一金属层的第一过孔和第二过孔；
将具有指定图案的所述光刻胶膜层移除。
4.如权利要求1所述的制造方法，其特征在于，在垂直于所述基板的方向上形成贯穿所述第一绝缘层、第二绝缘层和所述第一金属层的第一过孔和第二过孔之后，且在所述第一金属层远离所述基板的一侧形成第二金属层之前，所述制造方法还包括：
清洗所述半导体层上残留的所述第一绝缘层。
5.如权利要求1所述的制造方法，其特征在于，所述第一金属层和/或第二金属层通过物理磁控溅镀形成。
6.如权利要求1所述的制造方法，其特征在于，所述第一金属层和所述第二金属层的材料包括鉬、铝、铜、钛、银和金属氧化物中的至少一种。
7.如权利要求1所述的制造方法，其特征在于，
所述第一金属层的厚度h1的取值范围为：10nm≤h1≤900nm；
所述第二金属层的厚度h2的取值范围为：15nm≤h1≤900nm。
8.一种薄膜晶体管，其特征在于，所述薄膜晶体管包括：
半导体层，所述半导体层位于一基板上；
第一绝缘层，所述第一绝缘层位于所述半导体层远离所述基板的一侧；
栅极层，所述栅极层位于所述第一绝缘层远离所述基板的一侧；
第二绝缘层，所述第二绝缘层位于所述栅极层远离所述基板的一侧；
第一金属层，所述第一金属层位于所述第二绝缘层远离所述基板的一侧；
第一过孔和第二过孔，在垂直于所述基板的方向上，所述第一过孔和所述第二过孔分别贯穿所述第一绝缘层、所述第二绝缘层和所述第一金属层，所述第一过孔和所述第二过孔在所述基板上的正投影分别位于所述栅极层的两侧；
第二金属层，所述第二金属层位于所述第一金属层远离所述基板的一侧，所述第二金属层分别通过所述第一过孔和所述第二过孔与所述半导体层电连接；
其中，所述第一金属层和所述第二金属层构成的膜层具有第一部分和第三部分，所述第一部分和所述第三部分之间相互不连接，所述第一过孔在所述基板上的正投影位于所述第一部分在所述基板上的正投影内，所述第二过孔在所述基板上的正投影位于所述第三部分在所述基板上的正投影内，所述第一部分和所述第三部分在所述基板上的正投影都不与所述栅极层在所述基板上的正投影交叠。
9.如权利要求8所述的薄膜晶体管，其特征在于，所述第一金属层和所述第二金属层构成的膜层还具有第二部分，所述第二部分与所述第一部分和所述第三部分相互不连接，所述第二部分在所述基板上的正投影位于所述第一部分和所述第三部分在所述基板上的正投影之间，所述第二部分在所述基板上的正投影与所述栅极层在所述基板上的正投影相互交叠。
10.如权利要求8所述的薄膜晶体管，其特征在于，所述第一金属层和所述第二金属层的材料包括鉬、铝、铜、钛、银和金属氧化物中的至少一种。
11.如权利要求8所述的薄膜晶体管，其特征在于，
所述第一金属层的厚度h1的取值范围为：10nm≤h1≤900nm；
所述第二金属层的厚度h2的取值范围为：15nm≤h1≤900nm。
12.一种显示面板，其特征在于，包括如上述权利要求8至11中任一项所述的薄膜晶体管。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710631958.4A CN107393831B (zh) | 2017-07-28 | 2017-07-28 | 一种薄膜晶体管及其制造方法、显示面板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710631958.4A CN107393831B (zh) | 2017-07-28 | 2017-07-28 | 一种薄膜晶体管及其制造方法、显示面板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107393831A CN107393831A (zh) | 2017-11-24 |
| CN107393831B true CN107393831B (zh) | 2020-04-10 |
Family
ID=60341466
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710631958.4A Active CN107393831B (zh) | 2017-07-28 | 2017-07-28 | 一种薄膜晶体管及其制造方法、显示面板 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107393831B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112331612A (zh) * | 2020-11-09 | 2021-02-05 | 歌尔微电子有限公司 | 半导体芯片的制作方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1828852A (zh) * | 2006-03-20 | 2006-09-06 | 友达光电股份有限公司 | 薄膜晶体管及其制造方法 |
| CN1967877A (zh) * | 2005-09-30 | 2007-05-23 | 三星Sdi株式会社 | 薄膜晶体管及其制造方法 |
| CN104143568A (zh) * | 2014-08-15 | 2014-11-12 | 无锡新洁能股份有限公司 | 具有终端结构的场截止型igbt器件及其制造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102312924B1 (ko) * | 2015-04-08 | 2021-10-14 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 이의 제조 방법 |
-
2017
- 2017-07-28 CN CN201710631958.4A patent/CN107393831B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1967877A (zh) * | 2005-09-30 | 2007-05-23 | 三星Sdi株式会社 | 薄膜晶体管及其制造方法 |
| CN1828852A (zh) * | 2006-03-20 | 2006-09-06 | 友达光电股份有限公司 | 薄膜晶体管及其制造方法 |
| CN104143568A (zh) * | 2014-08-15 | 2014-11-12 | 无锡新洁能股份有限公司 | 具有终端结构的场截止型igbt器件及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107393831A (zh) | 2017-11-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109103231B (zh) | 显示基板及其制造方法、显示装置 | |
| US10002847B2 (en) | OLED pixel unit, transparent display device, method for fabricating the same, display apparatus | |
| US9881984B2 (en) | Organic electro-luminescent display device | |
| US10254876B2 (en) | Array substrate, fabricating method thereof and display device | |
| KR101244348B1 (ko) | 유기 일렉트로루미네선스 장치 및 그 제조 방법, 전자 기기 | |
| TWI606283B (zh) | 顯示裝置 | |
| US20240014224A1 (en) | Display device | |
| JP6521534B2 (ja) | 薄膜トランジスタとその作製方法、アレイ基板及び表示装置 | |
| US7612377B2 (en) | Thin film transistor array panel with enhanced storage capacitors | |
| US9552996B2 (en) | Semiconductor device, having conductive pattern and electronic apparatus | |
| US20210225972A1 (en) | Array substrate, display apparatus, and method of fabricating array substrate | |
| US7329901B2 (en) | Thin-film semiconductor device, electro-optical device, and electronic apparatus | |
| CN105810693A (zh) | 阵列基板及其制作方法、显示装置 | |
| US9905588B2 (en) | Organic light emitting display panel and method of manufacturing the same | |
| US11374033B2 (en) | Thin film transistor, manufacturing method thereof, array substrate and display device | |
| US9343483B2 (en) | Method for manufacturing thin film transistor array substrate | |
| US9923039B2 (en) | Display panels, methods of manufacturing the same and organic light emitting display devices having the same | |
| CN107393831B (zh) | 一种薄膜晶体管及其制造方法、显示面板 | |
| US20080068522A1 (en) | Display device and a method of manufacturing the same | |
| US20200091204A1 (en) | Array substrate, manufacturing method thereof, display panel and manufacturing method thereof | |
| KR20160053383A (ko) | 박막 트랜지스터 어레이 기판 및 이를 구비하는 유기전계발광 표시장치 | |
| US20140027761A1 (en) | Thin film transistor substrate, display thereof and manufacturing method thereof | |
| JP2004304084A (ja) | 多層配線構造、半導体装置、電気光学装置、および電子機器 | |
| JP5732552B2 (ja) | 表示装置 | |
| KR102029169B1 (ko) | 디스플레이 장치와 이의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |