TWI606283B - 顯示裝置 - Google Patents
顯示裝置 Download PDFInfo
- Publication number
- TWI606283B TWI606283B TW105118719A TW105118719A TWI606283B TW I606283 B TWI606283 B TW I606283B TW 105118719 A TW105118719 A TW 105118719A TW 105118719 A TW105118719 A TW 105118719A TW I606283 B TWI606283 B TW I606283B
- Authority
- TW
- Taiwan
- Prior art keywords
- gate
- layer
- insulating layer
- disposed
- source
- Prior art date
Links
- 239000010409 thin film Substances 0.000 claims description 71
- 239000000758 substrate Substances 0.000 claims description 65
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 38
- 229920005591 polysilicon Polymers 0.000 claims description 38
- 239000000463 material Substances 0.000 claims description 30
- 229910052732 germanium Inorganic materials 0.000 claims description 21
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 21
- 229910044991 metal oxide Inorganic materials 0.000 claims description 14
- 150000004706 metal oxides Chemical class 0.000 claims description 14
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical group [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 claims description 11
- 230000002093 peripheral effect Effects 0.000 claims description 9
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical group [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 claims description 8
- 229910001936 tantalum oxide Inorganic materials 0.000 claims description 8
- 239000010410 layer Substances 0.000 description 299
- 238000000034 method Methods 0.000 description 28
- 101100214488 Solanum lycopersicum TFT2 gene Proteins 0.000 description 19
- 101100489584 Solanum lycopersicum TFT1 gene Proteins 0.000 description 15
- 238000009413 insulation Methods 0.000 description 15
- 238000004519 manufacturing process Methods 0.000 description 14
- 229910052782 aluminium Inorganic materials 0.000 description 9
- 229910052802 copper Inorganic materials 0.000 description 9
- 239000007769 metal material Substances 0.000 description 9
- 229910052804 chromium Inorganic materials 0.000 description 7
- 229910052719 titanium Inorganic materials 0.000 description 7
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 229910052750 molybdenum Inorganic materials 0.000 description 4
- 239000013078 crystal Substances 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- SIWVEOZUMHYXCS-UHFFFAOYSA-N oxo(oxoyttriooxy)yttrium Chemical compound O=[Y]O[Y]=O SIWVEOZUMHYXCS-UHFFFAOYSA-N 0.000 description 3
- 238000000149 argon plasma sintering Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 229910001925 ruthenium oxide Inorganic materials 0.000 description 2
- WOCIAKWEIIZHES-UHFFFAOYSA-N ruthenium(iv) oxide Chemical compound O=[Ru]=O WOCIAKWEIIZHES-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
- H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Liquid Crystal (AREA)
Description
本揭露之主要目的係在提供一種顯示裝置，尤指一種同時包含有低溫多晶矽薄膜電晶體單元及金屬氧化物薄膜電晶體單元之顯示裝置。
隨著顯示器技術不斷進步，所有的顯示面板均朝體積小、厚度薄、重量輕等趨勢發展，故目前市面上主流之顯示器裝置已由以往之陰極射線管發展成薄型顯示器，如液晶顯示面板、有機發光二極體顯示面板或無機發光二極體顯示面板等。其中，薄型顯示器可應用的領域相當多，舉凡日常生活中使用之手機、筆記型電腦、攝影機、照相機、音樂播放器、行動導航裝置、電視等顯示面板，大多數均使用該些顯示面板。
雖然液晶顯示裝置或有機發光二極體顯示裝置已為市面上常見之顯示裝置，特別是液晶顯示裝置的技術更是相當成熟，但隨著顯示裝置不斷發展且消費者對顯示裝置之顯示品質要求日趨提高，各家廠商無不極力發展出具有更高顯示品質的顯示裝置。其中，除了顯示區上的薄膜電晶體結構外，非顯示區中之閘極驅動電路區域所使用之薄膜電晶體元件結構，亦為影響顯示裝置整體效率之因素之一。
若顯示區及閘極驅動電路區域均使用薄膜電晶體元件，兩者若為不同薄膜電晶體元件時，兩者的製程會相互影響，也會造成顯示裝置整體的製程複雜化(例如：需更多次化學氣相沉積製程)。有鑑於此，目前仍需針對顯示區
及閘極驅動電路區域之薄膜電晶體元件結構進行改良，以在具有良好薄膜電晶體元件特性下，簡化兩者的製程及結構。
本揭露之主要目的係在提供一種顯示裝置，其同時包含有低溫多晶矽薄膜電晶體單元及金屬氧化物薄膜電晶體單元。
於本揭露之一實施態樣中，顯示裝置可包括：一基板；一第一閘極及一第二閘極，設於該基板上；一閘極絕緣層，設於該基板、該第一閘極及該第二閘極上；一第一主動層，設於該閘極絕緣層上且與該第一閘極對應，其中該第一主動層包含一多晶矽層；一第一絕緣層，設於該第一主動層及該閘極絕緣層上；一第二主動層，設於該第一絕緣層上且與該第二閘極對應，其中該第二主動層包含一金屬氧化物層；一第一源極、一第一汲極、一第二源極及一第二汲極，其中，該第一源極及該第一汲極設於該第一絕緣層上且透過複數通孔以與該第一主動層電性連接，而該第二源極及該第二汲極設於該第二主動層上並與該第二主動層電性連接；其中，該第一閘極、該閘極絕緣層、該第一主動層、該第一絕緣層、該第一源極及該第一汲極構成一第一薄膜電晶體單元，而該第二閘極、該閘極絕緣層、該第一絕緣層、該第二主動層、該第二源極及該第二汲極構成一第二薄膜電晶體單元；以及一顯示介質，位於該基板上。
於本揭露之另一實施態樣中，顯示裝置可一基板；一第一閘極，設於該基板上；一閘極絕緣層，設於該基板及該第一閘極上；一第一主動層，設於該閘極絕緣層上且與該第一閘極對應，其中該第一主動層包含一多晶矽層；一第二閘極，設於該閘極絕緣層上；一第一絕緣層，設於該第一主動層及該第二閘極上；一第二主動層，設於該第一絕緣層上且與該第二閘極對應，其中該第二主動層包含一金屬氧化物層；一第一源極、一第一汲極、一第二源極
及一第二汲極，其中，該第一源極及該第一汲極設於該第一絕緣層上且透過複數通孔以與該第一主動層電性連接，而該第二源極及該第二汲極設於該第二主動層上並與該第二主動層電性連接；其中，該第一閘極、該閘極絕緣層、該第一主動層、該第一絕緣層、該第一源極及該第一汲極構成一第一薄膜電晶體單元，而該第二閘極、該第一絕緣層、該第二主動層、該第二源極及該第二汲極構成一第二薄膜電晶體單元；以及一顯示介質，位於該基板上。
由前述可知，本揭露之顯示裝置同時包括第一主動層為多晶矽層之第一薄膜電晶體單元及第二主動層為金屬氧化物層之第二薄膜電晶體單元。特別是，藉由調整第一及第二主動層與閘極絕緣層及第一絕緣層之層與層間的關係，可使得基板上元件結構更加簡化，並可簡化形成第一及第二薄膜電晶體單元之製程；同時，所製得之第一及第二薄膜電晶體單元，仍能保有良好的薄膜電晶體單元特性。
1‧‧‧第一基板
11‧‧‧基板
121‧‧‧第一閘極
122,122’‧‧‧第二閘極
123‧‧‧第一導電層
124‧‧‧第二導電層
125‧‧‧掃描線
125a‧‧‧通孔
13‧‧‧閘極絕緣層
131‧‧‧底閘極絕緣層
132‧‧‧頂閘極絕緣層
14‧‧‧非晶矽層
14’‧‧‧多晶矽層
141‧‧‧源極區
142‧‧‧汲極區
143‧‧‧通道區
145‧‧‧非晶矽層
146‧‧‧經摻雜之非晶矽層
15‧‧‧第一絕緣層
151‧‧‧第一底絕緣層
152‧‧‧第一頂絕緣層
16‧‧‧第二主動層
171‧‧‧第一源極
171a,172a‧‧‧通孔
172‧‧‧第一汲極
173‧‧‧第二源極
174‧‧‧第二汲極
175‧‧‧第四導電層
18‧‧‧第二絕緣層
19‧‧‧像素電極
19a‧‧‧接觸孔
2‧‧‧第二基板
21,21’22‧‧‧遮罩
3‧‧‧顯示介質層
AA‧‧‧顯示區
B‧‧‧週邊區
H1,H2‧‧‧距離
TFT1‧‧‧第一薄膜電晶體單元
TFT2‧‧‧第二薄膜電晶體單元
SL‧‧‧掃描線
圖1A係本揭露實施例1之顯示裝置之上視圖。
圖1B係本揭露實施例1之顯示裝置之剖面示意圖。
圖2A至圖2G係本揭露實施例1之顯示裝置之基板上元件之製作流程剖面示意圖。
圖3A至圖3E係本揭露實施例2之顯示裝置之基板上元件之製作流程剖面示意圖。
圖4係本揭露實施例2之顯示裝置之剖面示意圖。
圖5A至圖5H係本揭露實施例3之顯示裝置之基板上元件之製作流程剖面示意圖。
圖6A係本揭露實施例4之顯示裝置之剖面示意圖。
圖6B係本揭露實施例4之顯示裝置之第二薄膜電晶體單元中之部分層別上視圖。
圖7A至圖7G係本揭露實施例5之顯示裝置之基板上元件之製作流程剖面示意圖。
圖8A係本揭露實施例6之顯示裝置之剖面示意圖。
圖8B係本揭露實施例6之顯示裝置之第二薄膜電晶體單元中之部分層別上視圖。
圖9係本揭露實施例7之顯示裝置之剖面示意圖。
圖10係本揭露實施例8之顯示裝置之剖面示意圖。
圖11係本揭露實施例9之顯示裝置之剖面示意圖。
以下係藉由特定的具體實施例說明本揭露之實施方式，熟習此技藝之人士可由本說明書所揭示之內容輕易地了解本揭露之其他優點與功效。本揭露亦可藉由其他不同的具體實施例加以施行或應用，本說明書中的各項細節亦可針對不同觀點與應用，在不悖離本創作之精神下進行各種修飾與變更。
再者，說明書與請求項中所使用的序數例如”第一”、”第二”等之用詞，以修飾請求項之元件，其本身並不意含及代表該請求元件有任何之前的序數，也不代表某一請求元件與另一請求元件的順序、或是製造方法上的順序，該些序數的使用僅用來使具有某命名的一請求元件得以和另一具有相同命名的請求元件能作出清楚區分。
實施例1
圖1A及圖1B分別為本實施例之顯示裝置上視圖及剖面示意圖。其中，本實施例之顯示裝置包括：一第一基板1；一第二基板2，與第一基板1相對設置；以及一顯示介質層3，設置於第一基板1與第二基板2間。其中，顯示裝置可包括：一顯示區AA；以及一週邊區B，圍繞顯示區AA設置。在此，所謂之週邊區B即走線分布之區域，例如：閘極驅動電路區域；而所謂之顯示區AA則為像素單元所分布之區域。
圖2A至圖2G係本實施例之顯示裝置之基板上元件之製作流程剖面示意圖，例如是第一基板1上的元件製作流程。首先，如圖2A所示，提供一基板11，並於基板11上形成一第一閘極121及一第二閘極122。在此，基板11使用例如玻璃、塑膠、可撓性材質等基材材料所製成；而第一閘極121及第二閘極122可使用如Cu或Al等金屬材料所製成。而後，於基板11、第一閘極121及第二閘極122形成一閘極絕緣層13。於本實施例中，閘極絕緣層13包括一底閘極絕緣層131及一頂閘極絕緣層132，底閘極絕緣層131設於基板11與頂閘極絕緣層132間，且底閘極絕緣層131之材料為氮化矽，而頂閘極絕緣層132之材料為氧化矽。接著，再於閘極絕緣層13上形成一非晶矽層14。
如圖2B所示，透過一雷射燒結製程及一通道摻雜製程，而可將非晶矽層14轉換成多晶矽層14’。接著，如圖2C所示，利用以光阻製成的遮罩21圖案化多晶矽層14’，且所形成的多晶矽層14’係對應第一閘極121。而後，如圖2D所示，再另用遮罩21'，進行n+或p+摻雜製程，而可使圖2C的多晶矽層14’轉換成包括摻雜的源極區141、汲極區142及一通道區143；其中，通道區143位於源極區141、汲極區142間。
移除遮罩21後，如圖2E所示，於第一主動層(多晶矽層14'(參照圖2C)，包括源極區141、汲極區142及通道區143)及閘極絕緣層13上形成一第一絕緣層15。於本實施例中，第一絕緣層15包括一第一底絕緣層151及一第一頂絕緣
層152，第一底絕緣層151設於閘極絕緣層13與第一頂絕緣層152間；其中，第一底絕緣層151的材料為氮化矽，而第一頂絕緣層152的材料為氧化矽。而後，再於第一絕緣層15上且對應第二閘極122之區域形成一圖案化後的第二主動層16；其中，第二主動層16為一氧化金屬層，如IGZO層。
如圖2F所示，再於第一主動層(多晶矽層14'(參照圖2C)，包括源極區141，汲極區142及通道區143)、第一絕緣層15及第二主動層16上形成一第一源極171、一第一汲極172、一第二源極173及一第二汲極174，且第一源極171、第一汲極172、第二源極173及第二汲極174之材料可例如為Cu或Al。其中，第一源極171及第一汲極172設於第一絕緣層15上且分別透過通孔171a,172a以與多晶矽層14'(參照圖2C)的源極區141及汲極區142電性連接，而第二源極173及第二汲極174設於第二主動層16上並與第二主動層16電性連接。
接著，如圖2G所示，於第一源極171、第一汲極172、第二源極173及第二汲極174上形成一第二絕緣層18，再於第二絕緣層18上形成一像素電極19，且像素電極19透過一接觸孔19a以與第二汲極174電性連接。在此，第二絕緣層18可具有由氧化矽所組成之單層結構、或具有下層為氧化矽而上層為氮化矽之雙層結構、或具有前述雙層結構外更層疊一有機材料層之多層結構。此外，像素電極19的材料可使用如ITO、IZO等透明導電氧化物。
經由前述製程，則完成基板11上的元件製作。如圖2G所示，本實施例之顯示裝置包括：一基板11；一第一閘極121及一第二閘極122，設於基板11上；一閘極絕緣層13，設於基板11、第一閘極121及第二閘極122上；一第一主動層(多晶矽層14'(參照圖2C)，包括源極區141、汲極區142及通道區143)，設於閘極絕緣層13上且與第一閘極121對應；一第一絕緣層15，設於第一主動層及閘極絕緣層13上；一第二主動層16，設於第一絕緣層15上且與第二閘極122對應，其中第二主動層16為一金屬氧化物層(於本實施例中，為IGZO層)；以及一
第一源極171、一第一汲極172、一第二源極173及一第二汲極174，其中，第一源極171及第一汲極172設於第一絕緣層15上且透過通孔171a,172a以與第一主動層之源極區141及汲極區142電性連接，而第二源極173及第二汲極174設於第二主動層16上並與第二主動層16電性連接；其中，第一閘極121、閘極絕緣層13、第一主動層14'、第一絕緣層15、第一源極171及第一汲極172構成一第一薄膜電晶體單元TFT1，而第二閘極122、閘極絕緣層13、第一絕緣層15、第二主動層16、第二源極173及第二汲極174構成一第二薄膜電晶體單元TFT2。
於本實施例中，顯示裝置係同時包括第一主動層為多晶矽層之第一薄膜電晶體單元TFT1及第二主動層16為金屬氧化物層之第二薄膜電晶體單元TFT2。特別是，於本實施例中，藉由調整第一主動層及第二主動層16與閘極絕緣層13及第一絕緣層15之層與層間的關係，可減少製程步驟，並避免形成低溫多晶矽薄膜電晶體單元(即第一薄膜電晶體單元TFT1)與氧化金屬(如：IGZO)薄膜電晶體單元(即第二薄膜電晶體單元TFT2)兩者製程相互影響。同時，於所得到的顯示裝置中，基板11上的元件結構可更加簡化。
進一步來說，氧化金屬薄膜電晶體單元TFT2的第二閘極122與第二主動層16間有較厚的絕緣層厚度，也就是說第一薄膜電晶體單元TFT1的第一閘極與第一主動層(多晶矽層14'，參照圖2C)之間的距離H1小於第二薄膜電晶體單元TFT2的第二閘極122與該第二主動層16之間的距離H2。
此外，由於第一薄膜電晶體單元TFT1及第二薄膜電晶體單元TFT2均為底閘極結構的薄膜電晶體單元，故於基板11上可無須額外設置遮光層，而可減少製程步驟並簡化元件結構。
特別是，於本實施例之顯示裝置中，如圖2G所示，閘極絕緣層13包括一底閘極絕緣層131及一頂閘極絕緣層132，底閘極絕緣層131設於基板11與頂閘極絕緣層132間，且底閘極絕緣層131之材料為氮化矽，而頂閘極絕緣層
132之材料為氧化矽。此外，第一絕緣層15包括一第一底絕緣層151及一第一頂絕緣層152，第一底絕緣層151設於閘極絕緣層13與第一頂絕緣層152間，且第一底絕緣層151的材料為氮化矽，而第一頂絕緣層152的材料為氧化矽。因此，於本實施例之顯示裝置中，由多晶矽材料所形成之第一主動層(多晶矽層14'(參照圖2C)，包括源極區141、汲極區142及通道區143)其上方係由氮化矽所形成之第一底絕緣層151所覆蓋，故能維持低溫多晶矽薄膜電晶體單元之元件特性；而由氧化金屬(如：IGZO)層所形成之第二主動層16則設於由氧化矽所形成之第一頂絕緣層152上，故能維持氧化金屬薄膜電晶體單元之元件特性。
此外，如圖1A、圖1B及圖2G所示，於本實施例之顯示裝置中，第一薄膜電晶體單元TFT1設於週邊區B中，以作為線路開關用；而第二薄膜電晶體單元TFT2設於顯示區AA中，以作為像素電極19開關用。
實施例2
於實施例1中，如圖2G所示，第一閘極121及第二閘極122的材料相同，可為Cu或Al。本實施例之顯示裝置之結構與實施例1相似，除了第一閘極121及第二閘極122的結構與材料不同。
圖3A至3E係本實施例之顯示裝置之基板上第一閘極、第二閘極之製作流程剖面示意圖。首先，如圖3A所示，提供一基板11，其上方依序形成有一第一導電層123及一第二導電層124。而後，利用例如半色調光罩(half tone mask)於預定形成第一薄膜電晶體單元TFT1之區域形成由光阻製成的第一遮罩21，並於預定形成第二薄膜電晶體單元TFT2之區域形成由光阻製成的第二遮罩22。接著，如圖3B所示，蝕刻第一導電層123及第二導電層124；再灰化(ash)遮罩21,22，如圖3C所示；並以蝕刻方式移除預定形成第一薄膜電晶體單元TFT1之區域之第二導電層124，如圖3D所示。最後，移除遮罩22，則完成本實施例之第一閘極121及第二閘極122。
於形成第一閘極121及第二閘極122後，薄膜電晶體單元的製程均與實施例1相似(如圖2A至圖2G所示)，故在此不再贅述。
經由前述製程後，則可得到本實施例之顯示裝置。如圖4所示，本實施例之顯示裝置與實施例1之不同點在於，於本實施例中，第一閘極121係由一第一導電層123所形成，第二閘極122係由第一導電層123及一第二導電層124依序層疊於基板11上所形成，且第二導電層124係完全覆蓋第一導電層123。於本實施例中，第一導電層123之材料較佳選用如Ti、Cr、Mo等高耐熱性金屬材料或如ITO、IZO等透明導電氧化物；如此可避免後續形成多晶矽之雷射製程破壞到第一閘極121；而第二導電層124除了可選用如Ti、Cr、Mo等高耐熱性金屬材料或透明導電氧化物外，也可選用如Cu或Al等金屬材料。
因此，於本實施例中，由於第一閘極121僅由第一導電層123所製成，故可減少第一閘極121之厚度，使得第一閘極121的厚度小於第二閘極122的厚度。同時，因第一導電層123係選用高耐熱性金屬材料或透明導電氧化物，故可避免第一閘極121因後續雷射製程受到損壞。
實施例3
本實施例之顯示裝置之結構與實施例1差異之處在於基板11上方的元件不同。圖5A至圖5H係本實施例之顯示裝置之基板上元件之製作流程剖面示意圖。首先，如圖5A所示，提供一基板11，並於基板11上形成一第一閘極121。在此，基板11使用例如玻璃、塑膠、可撓性材質等基材材料所製成；而第一閘極121可選用如Ti、Cr、Mo等高耐熱性金屬材料或透明導電氧化物所製成。
如圖5B所示，於基板11及第一閘極121形成一閘極絕緣層13。於本實施例中，閘極絕緣層13包括一底閘極絕緣層131及一頂閘極絕緣層132，底閘極絕緣層131設於基板11與頂閘極絕緣層132間，且底閘極絕緣層131之材料為
氮化矽，而頂閘極絕緣層132之材料為氧化矽。而後，再於閘極絕緣層13上形成一非晶矽層14。
如圖5C所示，透過一雷射燒結製程及一通道摻雜製程，而可將非晶矽層14轉換成多晶矽層14’。接著，如圖5D所示，利用以光阻製成的遮罩21圖案化多晶矽層14’，令多晶矽層14’是對應第一閘極121設置，並再利用遮罩21(可以跟圖案化多晶矽層14'時的遮罩相同，或是另外形成的遮罩21)，進行n+或p+摻雜製程，而可使多晶矽層14’包括源極區141、汲極區142及一通道區143，如圖5D所示。
移除遮罩21後，如圖5E所示，於閘極絕緣層13上形成一第二閘極122，其可使用如Cu或Al等金屬材料所製成。接著，再於多晶矽層14'(包括源極區141、汲極區142及通道區143)(參照圖5C)及第二閘極122形成一第一絕緣層15。於本實施例中，第一絕緣層15包括一第一底絕緣層151及一第一頂絕緣層152，第一底絕緣層151設於閘極絕緣層13與第一頂絕緣層152間；其中，第一底絕緣層151的材料為氮化矽，而第一頂絕緣層152的材料為氧化矽。而後，再於第一絕緣層15上且對應第二閘極122之區域形成一第二主動層16；其中，第二主動層16為一氧化金屬層，如IGZO層。
如圖5G及圖5H所示，後續形成第一源極171、第一汲極172、第二源極173、第二汲極174、一第二絕緣層18及一像素電極19之製程均與實施例1相似，故在此不再最述。
經由前述製程，則完成基板11上的元件製作。如圖5H所示，本實施例之顯示裝置包括：一基板11；一第一閘極121，設於基板11上；一閘極絕緣層13，設於基板11及第一閘極121上；一第一主動層(多晶矽層，包括源極區141、汲極區142及通道區143)，設於閘極絕緣層13上且與第一閘極121對應，其中第一主動層為一多晶矽層；一第二閘極122，設於閘極絕緣層13上；一第一絕
緣層15，設於第一主動層及第二閘極122上；一第二主動層16，設於第一絕緣層15上且與第二閘極122對應，其中第二主動層16為一金屬氧化物層(於本實施例中，為IGZO層)；以及一第一源極171、一第一汲極172、一第二源極173及一第二汲極174，其中，第一源極171及第一汲極172設於第一絕緣層15上且透過通孔171a,172a以與第一主動層之源極區141及汲極區142電性連接，而第二源極173及第二汲極174設於第二主動層16上並與第二主動層16電性連接；其中，第一閘極121、閘極絕緣層13、第一主動層(多晶矽層14'，參照圖5C)、第一絕緣層15、第一源極171及第一汲極172構成一第一薄膜電晶體單元TFT1，而第二閘極122、第一絕緣層15、第二主動層16、第二源極173及第二汲極174構成一第二薄膜電晶體單元TFT2。
與實施例1之顯示裝置相同，於本實施例中，顯示裝置係同時包括第一主動層為多晶矽層之第一薄膜電晶體單元TFT1及第二主動層16為金屬氧化物層之第二薄膜電晶體單元TFT2。本實施例及實施例1之顯示裝置結構最大的不同點在於，於本實施例中，第二閘極122係形成於閘極絕緣層13上，如圖5H所示；而於實施例1中，第二閘極122係形成於閘極絕緣層13下方，如圖2G所示。此外，本實施例及實施例1之顯示裝置結構另一的不同點在於，於本實施例中，第一閘極121係採用如Ti、Cr、Mo等高耐熱性金屬材料或透明導電氧化物所製成，而可避免第一閘極121受到雷射製程而損壞，並可減少第一閘極121之厚度。
實施例4
圖6A係本實施例之顯示裝置之剖面示意圖；而圖6B係第二薄膜電晶體單元中之部分層別上視圖，其顯示第二閘極122’、掃描線125、第二主動層16、第二源極173及第二汲極174間的關係。本實施例之顯示裝置之結構與實施例3相似，除了下述不同點。
於實施例3中，第二閘極122可使用如Cu或Al等金屬材料所製成，如圖5H所示。然而，於本實施例中，第二閘極122’的材料為多晶矽。更具體而言，於形成第一主動層(多晶矽層，包括源極區141、汲極區142及通道區143)時，多晶矽更形成於預定形成第二薄膜電晶體單元TFT2之區域上；而形成在第二薄膜電晶體單元TFT2區域上的多晶矽更進行n+重摻雜，以形成本實施例之第二閘極122’。
此外，於本實施例中，於形成第一源極171、第一汲極172、第二源極173及第二汲極174的同時，更於第一絕緣層15上形成掃描線125，且掃描線125透過一通孔125a以與第二閘極122’電性連接。
實施例5
本實施例之顯示裝置之結構與實施例1相似，除了第二閘極122的結構與材料不同。
圖7A至7G係本實施例之顯示裝置之基板上元件之製作流程剖面示意圖。首先，如圖7A所示，提供一基板11，其上方依序形成有一第一導電層123及一第二導電層124。而後，利用半色調光罩於預定形成第一薄膜電晶體單元TFT1之區域形成由光阻製成的第一遮罩21，並於預定形成第二薄膜電晶體單元TFT2及掃描線SL之區域形成第一遮罩22。接著，如圖7B所示，蝕刻第一導電層123及第二導電層124；再灰化遮罩21,22，並以蝕刻方式移除預定形成第一薄膜電晶體單元TFT1及第二薄膜電晶體單元TFT2之區域之第二導電層124，如圖7C所示。最後，移除遮罩22，則完成本實施例之第一閘極121及第二閘極(位於第二薄膜電晶體單元TFT2之區域之第一導電層123及第二導電層124)，如圖7D所示。
於本實施例中，第一閘極121係由第一導電層123所形成，第二閘極係由第一導電層123及第二導電層124依序層疊於基板11上所形成，且第二導
電層124係部分覆蓋第一導電層123。其中，第二薄膜電晶體單元TFT2區域之第二閘極係由第一導電層123所組成，而掃描線SL區域之第二閘極係由第一導電層123及第二導電層124所組成。第一導電層123的材料包括Ti、Cr、Mo或透明導電氧化物，而第二導電層124的材料包括Cu、Al、Ti、Cr、Mo或透明導電氧化物。
於形成第一閘極121及第二閘極後，使用與實施例1相似的製程，依序形成第一主動層(多晶矽層，包括源極區141、汲極區142及通道區143)、第一絕緣層15及第二主動層16，如圖7D及圖7E所示。其中，第二導電層124係部分覆蓋第一導電層123，且未覆蓋第二導電層124之第一導電層123之區域係與第二主動層16對應。
而後，如圖7F所示，使用與實施例1相似的製程，形成第一源極171、第一汲極172、第二源極173及第二汲極174；除了材料及結構有所差異。於本實施例中，第一源極171及第一汲極172、第二源極173及第二汲極174係由一如Ti、Cr、Mo或透明導電氧化物之第三導電層所形成；且一如Cu或Al之第四導電層175係部分覆蓋第二源極173及第二汲極174之至少一者。於本實施例中，第四導電層175係形成於第二源極173上，以作為一資料線。
最後，如圖7G所示，使用與實施例1相似的製程，形成第二絕緣層18及像素電極19，則完成本實施例基板11上各元件的製作。
實施例6
圖8A係本實施例之顯示裝置之剖面示意圖；而圖8B係第二薄膜電晶體單元中之部分層別上視圖，其顯示第二閘極之第二導電層124、第二主動層16、第二源極173、第二汲極174及第四導電層175間的關係。本實施例與實施例5製程及結構相似，除了下述不同點。
首先，於第二薄膜電晶體單元TFT2之區域中，第二導電層124係完全覆蓋第一導電層123；而此部分則可採用如實施例2之圖3A至圖3E之製程所
形成。此外，於第二薄膜電晶體單元TFT2之區域中，一如Cu或Al之第四導電層175除了如實施例5部分覆蓋於第二源極173上外，更部分覆蓋第二汲極174。
實施例7
圖9係本實施例之顯示裝置之剖面示意圖。本實施例與實施例6製程及結構相似，除了第四導電層175僅形成於第二源極173上，而未形成於第二汲極174上。
實施例8
圖10係本實施例之顯示裝置之剖面示意圖。本實施例與實施例1製程及結構相似，除了下述不同點。
於本實施例之顯示裝置中，在第一薄膜電晶體單元TFT1上，第一主動層可更包括一非晶矽層145及一經摻雜之非晶矽層146，其中非晶矽層145及經摻雜之非晶矽層146係依序設於多晶矽層之源極區141、汲極區142上。藉此，可降低低溫多晶矽薄膜電晶體單元的漏電流。
實施例9
圖11係本實施例之顯示裝置之剖面示意圖。本實施例與實施例9製程及結構相似，除了非晶矽層145更設於多晶矽層之通道區143上。
前述實施例8及9之非晶矽層145及經摻雜之非晶矽層146，除了可設置於實施例1之顯示裝置上，亦可設置於實施例1至7之顯示裝置上。
於本揭露中，前述實施例所製得之顯示裝置，可與觸控面板合併使用，而做為一觸控顯示裝置。同時，本揭露前述實施例所製得之顯示裝置或觸控顯示裝置，可應用於本技術領域已知之任何需要顯示螢幕之電子裝置上，如顯示器、手機、筆記型電腦、攝影機、照相機、音樂播放器、行動導航裝置、電視等需要顯示影像之電子裝置上。
上述實施例僅係為了方便說明而舉例而已，本揭露所主張之權利範圍自應以申請專利範圍所述為準，而非僅限於上述實施例。
11‧‧‧基板
121‧‧‧第一閘極
122‧‧‧第二閘極
13‧‧‧閘極絕緣層
131‧‧‧底閘極絕緣層
132‧‧‧頂閘極絕緣層
141‧‧‧源極區
142‧‧‧汲極區
143‧‧‧通道區
15‧‧‧第一絕緣層
151‧‧‧第一底絕緣層
152‧‧‧第一頂絕緣層
16‧‧‧第二主動層
171‧‧‧第一源極
171a,172a‧‧‧通孔
172‧‧‧第一汲極
173‧‧‧第二源極
174‧‧‧第二汲極
18‧‧‧第二絕緣層
19‧‧‧像素電極
19a‧‧‧接觸孔
H1,H2‧‧‧距離
TFT1‧‧‧第一薄膜電晶體單元
TFT2‧‧‧第二薄膜電晶體單元
Claims (14)
- 一種顯示裝置，包括：一基板；一第一閘極及一第二閘極，設於該基板上；一閘極絕緣層，設於該基板、該第一閘極及該第二閘極上；一第一主動層，設於該閘極絕緣層上且與該第一閘極對應，其中該第一主動層包含一多晶矽層；一第一絕緣層，設於該第一主動層及該閘極絕緣層上；一第二主動層，設於該第一絕緣層上且與該第二閘極對應，其中該第二主動層包含一金屬氧化物層；一第一源極、一第一汲極、一第二源極及一第二汲極，其中，該第一源極及該第一汲極設於該第一絕緣層上且透過複數通孔以與該第一主動層電性連接，而該第二源極及該第二汲極設於該第二主動層上並與該第二主動層電性連接；其中，該第一閘極、該閘極絕緣層、該第一主動層、該第一絕緣層、該第一源極及該第一汲極構成一第一薄膜電晶體單元，而該第二閘極、該閘極絕緣層、該第一絕緣層、該第二主動層、該第二源極及該第二汲極構成一第二薄膜電晶體單元；以及一顯示介質，位於該基板上。
- 如申請專利範圍第1項所述之顯示裝置，其中該第一閘極與該第一主動層之間的距離小於該第二閘極與該第二主動層之間的距離。
- 如申請專利範圍第1項所述之顯示裝置，其中該顯示裝置包括一顯示區及一週邊區，該週邊區係圍繞該顯示區設置，該第一薄膜電晶體單元設於該週邊區中，而該第二薄膜電晶體單元設於該顯示區中。
- 如申請專利範圍第1項所述之顯示裝置，其中該閘極絕緣層包括一底閘極絕緣層及一頂閘極絕緣層，該底閘極絕緣層設於該基板與該頂閘極絕緣層間，且該底閘極絕緣層之材料為氮化矽，而該頂閘極絕緣層之材料為氧化矽。
- 如申請專利範圍第1項所述之顯示裝置，其中該第一絕緣層包括一第一底絕緣層及一第一頂絕緣層，該第一底絕緣層設於該閘極絕緣層與該第一頂絕緣層間，且該第一底絕緣層的材料為氮化矽，而該第一頂絕緣層的材料為氧化矽。
- 如申請專利範圍第1項所述之顯示裝置，其中該第一閘極係由一第一導電層所形成，該第二閘極係由該第一導電層及一第二導電層層疊於該基板上所形成。
- 如申請專利範圍第1項所述之顯示裝置，其中該第一閘極的厚度小於該第二閘極的厚度。
- 如申請專利範圍第6項所述之顯示裝置，其中該第二導電層係部分覆蓋該第一導電層，且未覆蓋該第二導電層之該第一導電層之區域係與該第二主動層對應。
- 如申請專利範圍第1項所述之顯示裝置，其中該多晶矽層包括一源極區、一汲極區及一通道區，該通道區位於該源極區、該汲極區之間，該源極區、該汲極區分別與該第一源極及該第一汲極電性連接；且該第一主動層更包括一非晶矽層設於該多晶矽層上。
- 一種顯示裝置，包括：一基板；一第一閘極，設於該基板上；一閘極絕緣層，設於該基板及該第一閘極上； 一第一主動層，設於該閘極絕緣層上且與該第一閘極對應，其中該第一主動層包含一多晶矽層；一第二閘極，設於該閘極絕緣層上；一第一絕緣層，設於該第一主動層及該第二閘極上；一第二主動層，設於該第一絕緣層上且與該第二閘極對應，其中該第二主動層包含一金屬氧化物層；一第一源極、一第一汲極、一第二源極及一第二汲極，其中，該第一源極及該第一汲極設於該第一絕緣層上且透過複數通孔以與該第一主動層電性連接，而該第二源極及該第二汲極設於該第二主動層上並與該第二主動層電性連接；其中，該第一閘極、該閘極絕緣層、該第一主動層、該第一絕緣層、該第一源極及該第一汲極構成一第一薄膜電晶體單元，而該第二閘極、該第一絕緣層、該第二主動層、該第二源極及該第二汲極構成一第二薄膜電晶體單元；以及一顯示介質，位於該基板上。
- 如申請專利範圍第10項所述之顯示裝置，其中該顯示裝置包括一顯示區及一週邊區，該週邊區係圍繞該顯示區設置，該第一薄膜電晶體單元設於該週邊區中，而該第二薄膜電晶體單元設於該顯示區中。
- 如申請專利範圍第10項所述之顯示裝置，其中該閘極絕緣層包括一底閘極絕緣層及一頂閘極絕緣層，該底閘極絕緣層設於該基板與該頂閘極絕緣層間，且該底閘極絕緣層之材料為氮化矽，而該頂閘極絕緣層之材料為氧化矽。
- 如申請專利範圍第10項所述之顯示裝置，其中該第一絕緣層包括一第一底絕緣層及一第一頂絕緣層，該第一底絕緣層設於該閘極絕緣層與 該第一頂絕緣層間，且該第一底絕緣層的材料為氮化矽，而該第一頂絕緣層的材料為氧化矽。
- 如申請專利範圍第10項所述之顯示裝置，其中該多晶矽層包括一源極區、一汲極區及一通道區，該通道區位於該源極區、該汲極區之間，該源極區、該汲極區分別與該第一源極及該第一汲極電性連接；且該第一主動層更包括一非晶矽層，其中該非晶矽層設於該多晶矽層上。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US15/460,331 US10192898B2 (en) | 2016-04-08 | 2017-03-16 | Display device including hybrid types of transistors |
| US16/217,736 US20190115373A1 (en) | 2016-04-08 | 2018-12-12 | Display device |
| US16/220,634 US10586815B2 (en) | 2016-04-08 | 2018-12-14 | Display device having different types of transistors |
| US17/400,530 US12002819B2 (en) | 2016-04-08 | 2021-08-12 | Display device |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201662319965P | 2016-04-08 | 2016-04-08 | |
| US62/319,965 | 2016-04-08 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TWI606283B true TWI606283B (zh) | 2017-11-21 |
| TW201809818A TW201809818A (zh) | 2018-03-16 |
Family
ID=60052665
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW105118719A TWI606283B (zh) | 2016-04-08 | 2016-06-15 | 顯示裝置 |
Country Status (2)
| Country | Link |
|---|---|
| CN (3) | CN112133710A (zh) |
| TW (1) | TWI606283B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI699892B (zh) * | 2018-09-21 | 2020-07-21 | 友達光電股份有限公司 | 電子裝置及其製造方法 |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107946196B (zh) * | 2017-11-28 | 2021-12-28 | 合肥鑫晟光电科技有限公司 | 氧化物薄膜晶体管及其制备方法、阵列基板和显示装置 |
| CN108493198B (zh) * | 2018-04-11 | 2020-11-24 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、有机发光二极管显示装置 |
| CN109671720B (zh) | 2018-12-07 | 2021-02-02 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示装置 |
| CN109920855B (zh) * | 2019-02-13 | 2020-11-03 | 深圳市华星光电半导体显示技术有限公司 | 薄膜晶体管及其制作方法 |
| CN110534531A (zh) * | 2019-08-30 | 2019-12-03 | 京东方科技集团股份有限公司 | 一种驱动背板及其制备方法、显示面板 |
| CN110620120B (zh) * | 2019-09-25 | 2022-07-29 | 福州京东方光电科技有限公司 | 阵列基板及其制作方法、显示装置 |
| CN111668236A (zh) | 2020-06-08 | 2020-09-15 | Tcl华星光电技术有限公司 | 阵列基板及其制备方法 |
| TWI813217B (zh) * | 2021-12-09 | 2023-08-21 | 友達光電股份有限公司 | 半導體裝置及其製造方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW201133790A (en) * | 2009-08-07 | 2011-10-01 | Semiconductor Energy Lab | Semiconductor device and method for manufacturing the same |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100743103B1 (ko) * | 2001-06-22 | 2007-07-27 | 엘지.필립스 엘시디 주식회사 | 일렉트로 루미네센스 패널 |
| JP4957942B2 (ja) * | 2005-08-05 | 2012-06-20 | Ｎｌｔテクノロジー株式会社 | 薄膜トランジスタを備えた半導体装置の製造方法 |
| US7411298B2 (en) * | 2005-08-17 | 2008-08-12 | Kabushiki Kaisha Kobe Seiko Sho (Kobe Steel, Ltd.) | Source/drain electrodes, thin-film transistor substrates, manufacture methods thereof, and display devices |
| KR20070081829A (ko) * | 2006-02-14 | 2007-08-20 | 삼성전자주식회사 | 유기 발광 표시 장치 및 그 제조 방법 |
| CN101681931B (zh) * | 2007-08-09 | 2011-09-14 | 夏普株式会社 | 电路基板和显示装置 |
| JP5485517B2 (ja) * | 2008-03-17 | 2014-05-07 | 株式会社ジャパンディスプレイ | 表示装置およびその製造方法 |
| KR101651224B1 (ko) * | 2008-06-04 | 2016-09-06 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 그 제조 방법 |
| WO2011007677A1 (en) * | 2009-07-17 | 2011-01-20 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| CN103295962A (zh) * | 2013-05-29 | 2013-09-11 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法，显示装置 |
| US9818765B2 (en) * | 2013-08-26 | 2017-11-14 | Apple Inc. | Displays with silicon and semiconducting oxide thin-film transistors |
| US9691799B2 (en) * | 2014-02-24 | 2017-06-27 | Lg Display Co., Ltd. | Thin film transistor substrate and display using the same |
| US9543370B2 (en) * | 2014-09-24 | 2017-01-10 | Apple Inc. | Silicon and semiconducting oxide thin-film transistor displays |
| CN104952885A (zh) * | 2015-05-18 | 2015-09-30 | 京东方科技集团股份有限公司 | 一种显示基板及其制备方法、显示装置 |
-
2016
- 2016-06-15 CN CN202011093173.4A patent/CN112133710A/zh active Pending
- 2016-06-15 CN CN201610421390.9A patent/CN107302030B/zh active Active
- 2016-06-15 TW TW105118719A patent/TWI606283B/zh active
- 2016-10-09 CN CN201610878503.8A patent/CN107275334A/zh active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW201133790A (en) * | 2009-08-07 | 2011-10-01 | Semiconductor Energy Lab | Semiconductor device and method for manufacturing the same |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI699892B (zh) * | 2018-09-21 | 2020-07-21 | 友達光電股份有限公司 | 電子裝置及其製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107275334A (zh) | 2017-10-20 |
| CN107302030A (zh) | 2017-10-27 |
| CN107302030B (zh) | 2020-11-03 |
| CN112133710A (zh) | 2020-12-25 |
| TW201809818A (zh) | 2018-03-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI606283B (zh) | 顯示裝置 | |
| CN106684155B (zh) | 双栅薄膜晶体管及其制备方法、阵列基板及显示装置 | |
| WO2019223682A1 (zh) | 薄膜晶体管及其制作方法、阵列基板、显示装置 | |
| US11257957B2 (en) | Thin film transistor, method of fabricating the same, array substrate and display device | |
| US10586815B2 (en) | Display device having different types of transistors | |
| US9991295B2 (en) | Array substrate manufactured by reduced times of patterning processes manufacturing method thereof and display apparatus | |
| JP2022136120A (ja) | 半導体装置 | |
| TWI683164B (zh) | 顯示背板及其製作方法、顯示面板和顯示裝置 | |
| US11665940B2 (en) | Display substrate for avoiding breaks and preparation method thereof, bonding method of display panel and display apparatus | |
| US11374074B2 (en) | Display panel, display apparatus, and method of fabricating the display panel | |
| US9613986B2 (en) | Array substrate and its manufacturing method, display device | |
| WO2021036840A1 (zh) | 显示基板及其制造方法、显示装置 | |
| WO2015051646A1 (zh) | 有源矩阵有机电致发光显示器件、显示装置及其制作方法 | |
| JP2006163389A (ja) | 薄膜トランジスタ液晶ディスプレイ、積層蓄積コンデンサ構造及びその形成方法 | |
| JP6521534B2 (ja) | 薄膜トランジスタとその作製方法、アレイ基板及び表示装置 | |
| KR20140042698A (ko) | 유기 발광 다이오드, 터치 디스플레이 장치 및 그의 제조 방법 | |
| US11374033B2 (en) | Thin film transistor, manufacturing method thereof, array substrate and display device | |
| WO2016029612A1 (zh) | 薄膜晶体管及其制备方法、显示基板及显示装置 | |
| US11043545B2 (en) | Display substrate, fabricating method thereof, and display device | |
| US9484396B2 (en) | Array substrate, method for manufacturing the same, display device and electronic product | |
| WO2019242600A1 (zh) | 有机电致发光显示面板、其制作方法及显示装置 | |
| US20220238614A1 (en) | Display substrates and manufacturing methods thereof, and display devices | |
| CN109309122A (zh) | 阵列基板及其制造方法、显示装置 | |
| WO2015109667A1 (zh) | 一种阵列基板及其制作方法、显示装置及电子产品 | |
| JP2005316356A (ja) | 薄膜トランジスタアレイとその製造方法 |