CN109920855B - 薄膜晶体管及其制作方法 - Google Patents
薄膜晶体管及其制作方法 Download PDFInfo
- Publication number
- CN109920855B CN109920855B CN201910117376.3A CN201910117376A CN109920855B CN 109920855 B CN109920855 B CN 109920855B CN 201910117376 A CN201910117376 A CN 201910117376A CN 109920855 B CN109920855 B CN 109920855B
- Authority
- CN
- China
- Prior art keywords
- layer
- film
- amorphous silicon
- film layer
- forming region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 44
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 21
- 239000010408 film Substances 0.000 claims abstract description 248
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 91
- 239000000758 substrate Substances 0.000 claims abstract description 63
- 239000004065 semiconductor Substances 0.000 claims abstract description 33
- 229910052751 metal Inorganic materials 0.000 claims description 67
- 239000002184 metal Substances 0.000 claims description 67
- 229920002120 photoresistant polymer Polymers 0.000 claims description 55
- 238000000034 method Methods 0.000 claims description 47
- 238000005530 etching Methods 0.000 claims description 40
- 238000001312 dry etching Methods 0.000 claims description 23
- 238000002161 passivation Methods 0.000 claims description 18
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 13
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 12
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 12
- 238000001039 wet etching Methods 0.000 claims description 8
- JYMITAMFTJDTAE-UHFFFAOYSA-N aluminum zinc oxygen(2-) Chemical compound [O-2].[Al+3].[Zn+2] JYMITAMFTJDTAE-UHFFFAOYSA-N 0.000 claims description 6
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical group [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 6
- 239000000203 mixture Substances 0.000 claims description 6
- 239000011521 glass Substances 0.000 abstract description 30
- 230000015572 biosynthetic process Effects 0.000 description 12
- 239000004973 liquid crystal related substance Substances 0.000 description 5
- 238000012986 modification Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000004380 ashing Methods 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 238000007906 compression Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000007687 exposure technique Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
Abstract
本发明提供一种薄膜晶体管，包括：依序层迭设置的一半导体衬底、一栅电极、一闸极绝缘层、一第一非晶硅膜层、一第二非晶硅膜层、一金属膜层、一钝化层、一透明导电膜，半导体衬底，包括一非电性成膜区与一电性成膜区，对应于所述非电性成膜区的所述第一非晶硅膜层一厚度小于对应于所述电性成膜区的所述第一非晶硅膜层一厚度，使非电性成膜区可作为电性成膜区利用，提升非电性成膜区的电性均匀度，来提升整个面板的电性的均匀性，减小非电性成膜区域的大小，进而提升玻璃基板的利用率。还提供所述薄膜晶体管的制作方法。
Description
技术领域
本发明涉及液晶显示技术领域，尤其涉及一种薄膜晶体管及其制作方法，用于有效的提高面板利用率。
背景技术
液晶显示器(Liquid Crystal Display,LCD)是由彩色滤光基板(Color FilterSubstrate)、薄膜晶体管数组基板(TFT array substrate)以及位于两基板之间的液晶层所组成。近年来，由于液晶电视的需求增加，使得液晶显示器逐渐朝着大尺寸面板的方向发展。
而大尺寸面板的面板利用率(UPS：Usage Per Sheet)由于受到工厂制程的极限限制，导致利用率不高，尤其对于大尺寸面板的生产线，由于各现有制程的均匀度差，故而导致膜厚及电性呈现增长趋势，故而面板的利用率无法得到提高，进而无法实现经济切割率，进而无法有效降低成本，也就降低了产品的市场占有率。
如图1所示，为现有技术的薄膜晶体管的成膜保证区与电性成膜保证区示意图；
如图1的A区域所示，为薄膜晶体管的玻璃尺寸，玻璃基板尺寸越大，玻璃的尺寸越大米。如图1的B区域所示，为薄膜晶体管的成膜保证区，玻璃基板尺寸越大，导致面板的成膜的均匀度差，边缘的膜厚无法有效保证，所述成膜保证区域会被压缩减少，制程所使用相关组件需要设计在此区域内。如图1的B区域所示，为薄膜晶体管的电性成膜保证区域，玻璃基板尺寸越大，导致面板的成膜的均匀度差，边缘的膜厚无法有效保证，尤其由于半导体的特性较敏感，半导体成膜保证区域会被严重压缩，所使用相关开关设计必须要在此区域内。
目前面板产业皆通过压缩制程宽容度、甚至牺牲测试拦捡或者进行机台改造来压缩非成膜保证区域的大小，进而提高面板的利用率，压缩制程宽容度及牺牲测试拦捡的方式，都存在着很多潜在风险，产品品质无法有效的保证，且不良率风险很高；机台改造的方式行之有效，但改造费用昂贵，且可得回的成膜保证区域有限。
因此，有必要提供一种薄膜晶体管的制作方法，有效的增加电性成膜保证区域，从而增加面板的有效利用率，实现最经济切割，可以实现较大面板的制作。
发明内容
本发明提供一种薄膜晶体管及所述薄膜晶体管的制作方法，可以有效的解决现有的薄膜晶体管制作方法中玻璃基板尺寸越大，导致面板的成膜的均匀度差，边缘的膜厚无法有效保证，即玻璃基板的面板利用率低的技术问题。
为了解决上述技术问题，本发明提供一种薄膜晶体管，包括：
一半导体衬底，包括一非电性成膜区与一电性成膜区；
一栅电极，设置于所述半导体衬底上；
一闸极绝缘层，设置于所述栅电极上；
一第一非晶硅膜层，设置于所述闸极绝缘层上；
一第二非晶硅膜层，设置于所述第一非晶硅膜层上；
一金属膜层，设置于所述第二非晶硅膜层上，所述金属膜层包括一通道部分延伸至所述第二非晶硅膜层底部；
一钝化层，设置于所述金属膜层上，所述钝化层包括多个接触孔，以暴露出对应部分的所述金属膜层；
一透明导电膜，设置于所述钝化层上，每一透明导电膜经由所述接触孔与对应的所述金属膜层电性连接；
其中对应于所述非电性成膜区的所述第一非晶硅膜层一厚度小于对应于所述电性成膜区的所述第一非晶硅膜层一厚度。
根据本文描述的一实施例，所述闸极绝缘层为氮化硅层或者氧化硅层，或者氮化硅层和氧化硅层的混合。
根据本文描述的一实施例，所述透明导电膜通过所述接触孔与所述栅电极连接。
根据本文描述的一实施例，所述透明导电膜的材料为氧化铟锡或氧化锌铝。
为了解决上述技术问题，本发明另提供一种薄膜晶体管，包括：
一半导体衬底，包括一非电性成膜区与一电性成膜区；
一栅电极，设置于所述半导体衬底上；
一闸极绝缘层，设置于所述栅电极上；
一第一非晶硅膜层，设置于所述闸极绝缘层上；
一第二非晶硅膜层，设置于所述第一非晶硅膜层上；
一金属膜层，设置于所述第二非晶硅膜层上，所述金属膜层包括一通道部分延伸至所述第二非晶硅膜层底部；
一钝化层，设置于所述金属膜层上，所述钝化层包括多个接触孔，以暴露出对应部分的所述金属膜层；
一透明导电膜，设置于所述钝化层上，所述透明导电膜经由所述接触孔与对应的所述金属膜层电性连接；
其中对应于所述非电性成膜区的所述通道部分一纵深长度小于对应于所述电性成膜区的所述通道部分的一纵深长度。
根据本文描述的一实施例，所述闸极绝缘层为氮化硅层或者氧化硅层，或者氮化硅层和氧化硅层的混合。
根据本文描述的一实施例，所述透明导电膜通过所述接触孔与所述栅电极连接。
根据本文描述的一实施例，所述透明导电膜的材料为氧化铟锡或氧化锌铝。
为了解决上述技术问题，本发明另提供一薄膜晶体管的制作方法，包括：
提供包括一非电性成膜区与一电性成膜区的一半导体衬底；
形成一栅电极于所述半导体衬底上；
形成一闸极绝缘层于所述栅电极上；
形成一第一非晶硅膜层于所述闸极绝缘层上；
形成一第二非晶硅膜层于所述第一非晶硅膜层上；
形成一金属膜层于所述第二非晶硅膜层上；
形成一第二光阻图案于所述金属膜层上，以一第一湿式蚀刻方式蚀刻未被所述第二光阻图案覆盖的所述金属膜层，再使用一第一干式蚀刻方式除去所述金属膜层预定作为一通道部分的所述第二光阻图案；
以一第二湿式蚀刻方式除去所述通道部分的所述金属膜层，再以一第二干式蚀刻方式除去部分的未被剩余的所述第二光阻图案覆盖的所述第一非晶硅膜层及所述第二非晶硅膜层，其中所述第二干式蚀刻方式于所述非电性成膜区所进行的蚀刻持续一第一蚀刻时间，所述第二干式蚀刻方式于所述电性成膜区所进行的蚀刻持续一第二蚀刻时间，所述第一蚀刻时间和所述第二蚀刻时间不相同；
移除剩余的所述第二光阻图案，并在所述金属膜层上形成一钝化层，使用一第三光阻图案制作用以到达所述栅电极及所述金属膜层之接触孔，蚀刻接触孔内的所述第一非晶硅膜层和所述第二非晶硅膜层，使所述栅电极和所述金属膜层局部露出；
在所述半导体衬底上形成一透明导电膜，使用一第四光阻图案为屏蔽选择性蚀刻所述透明导电膜，以图案化形成像素电极，并除去所述第四光阻图案。
根据本文描述的一实施例，对应于所述非电性成膜区的所述第一非晶硅膜层一厚度小于对应于所述电性成膜区的所述第一非晶硅膜层一厚度。
根据本文描述的一实施例，对应于所述非电性成膜区的所述通道部分一纵深长度小于对应于所述电性成膜区的所述通道部分的一纵深长度。
根据本文描述的一实施例，所述第一蚀刻时间大于所述第二蚀刻时间。
根据本文描述的一实施例，形成所述栅电极于所述半导体衬底上的步骤包括：在一半导体衬底上沉积一第一金属层，形成一第一光阻图案于所述第一金属层上，蚀刻未被所述第一光阻图案遮盖的所述第一金属层，以形成所述栅电极。
根据本文描述的一实施例，形成所述第一光阻图案于所述第一金属层上的步骤包括：在所述第一金属层上涂覆一光刻胶，利用一掩膜板对所述光刻胶进行曝光，显影后形成所述第一光阻图案。
根据本文描述的一实施例，所述第二干式蚀刻方式于所述非电性成膜区的一蚀刻速率大于所述第二干式蚀刻方式于所述电性成膜区的一蚀刻速率。
根据本文描述的一实施例，所述第一干式蚀刻方式及所述第二干式蚀刻方式分别为一氧气等离子体灰化蚀刻法。
根据本文描述的一实施例，对应于所述非电性成膜区的所述第二光阻图案的一膜厚度小于对应于所述电性成膜区的所述第二光阻图案的一膜厚度。
根据本文描述的一实施例，所述闸极绝缘层为氮化硅层或者氧化硅层，或者氮化硅层和氧化硅层的混合。
根据本文描述的一实施例，所述透明导电膜通过所述接触孔与所述栅电极连接。
根据本文描述的一实施例，所述透明导电膜的材料为氧化铟锡或氧化锌铝。本发明提供的薄膜晶体管及其制作方法，由于玻璃基板的电性均匀度与玻璃基板的宽长比(W/L)成正比，而玻璃基板的电性均匀度与第一非晶硅膜层的厚度成正比，通过提升非电性成膜区(即现有玻璃基板的非成膜保证区域)的膜厚特性，调整薄膜晶体管的第一非晶硅膜层的厚度，使原本为非电性成膜区的区域转换为具有足够电性均匀度的电性成膜区，来做为增加玻璃基板的宽度的补偿手段，使对应于所述非电性成膜区的所述第一非晶硅膜层一厚度小于对应于所述电性成膜区的所述第一非晶硅膜层一厚度；或者通过调整制程中所述非电性成膜区相对于所述电性成膜区的所述第二光阻图案的一膜厚度的方式，使蚀刻后对应于所述非电性成膜区的所述通道部分一纵深长度小于对应于所述电性成膜区的所述通道部分的一纵深长度，而所述通道部分的纵深长度为薄膜晶体管的玻璃基板的长度，从而使得非电性成膜区的所述通道部分的纵深长度小于电性成膜区的所述通道部分的纵深长度，提升非电性成膜区的电性均匀度，来提升整个面板的电性的均匀性，进而减小非电性成膜区域的大小，进而提升玻璃基板的利用率，实现大尺寸面板的制作。
附图说明
图1为现有技术的薄膜晶体管的成膜保证区与电性成膜保证区示意图；
图2为本发明薄膜晶体管结构示意图；
图3为本发明薄膜晶体管制作方法的工艺流程图：
图4A-4F为本发明薄膜晶体管制作方法的工艺流程图；
图5为本发明薄膜晶体管制作方法的流程示意图。
具体实施方式
下面结合附图详细本发明实施例的实现过程。
针对薄膜晶体管的玻璃基板尺寸较大，导致玻璃基板边缘的膜厚不能得到有效的保证，玻璃基板的大板边缘的膜厚及电性不保证区域不能够使用，导致了玻璃基板的利用率无法得到有效提高的缺陷进行以下改进。
如图2至图4A-4F及图5所示，本发明提供一种薄膜晶体管，其包括：一半导体衬底101，包括一非电性成膜区与一电性成膜区；一栅电极102，设置于所述半导体衬底101上；一闸极绝缘层103，设置于所述栅电极上；一第一非晶硅膜层104，设置于所述闸极绝缘层103上；一第二非晶硅膜层105，设置于所述第一非晶硅膜层104上；一金属膜层106，设置于所述第二非晶硅膜层105上，所述金属膜层106包括一通道部分107延伸至所述第二非晶硅膜层105底部；一钝化层108，设置于所述金属膜层106上，所述钝化层108包括多个接触孔109，以暴露出对应部分的所述金属膜层106；多个一透明导电膜110，设置于所述钝化层108上，每一透明导电膜110经由所述接触孔109与对应的所述金属膜层106电性连接；其中对应于所述非电性成膜区的所述第一非晶硅膜层104一厚度小于对应于所述电性成膜区的所述第一非晶硅膜层104一厚度。
在不同实施例中，所述薄膜晶体管包括：一半导体衬底101，包括一非电性成膜区与一电性成膜区；一栅电极102，设置于所述半导体衬底101上；一闸极绝缘层103，设置于所述栅电极上；一第一非晶硅膜层10，设置于所述闸极绝缘层103上；一第二非晶硅膜层105，设置于所述第一非晶硅膜层104上；一金属膜层106，设置于所述第二非晶硅膜层105上，所述金属膜层106包括一通道部分107延伸至所述第二非晶硅膜层105底部；一钝化层108，设置于所述金属膜层106上，所述钝化层108包括多个接触孔109，以暴露出对应部分的所述金属膜层106；多个一透明导电膜110，设置于所述钝化层108上，每一透明导电膜110经由所述接触孔109与对应的所述金属膜层106电性连接；其中对应于所述非电性成膜区的所述通道部分107一纵深长度小于对应于所述电性成膜区的所述通道部分107的一纵深长度。
如图2至图4A-4F所示，为本发明薄膜晶体管制作方法的流程示意图及改进工艺流程图。本发明的薄膜晶体管制作方法改良自半色调(half tone)光制程技术之四道光罩制程(Four Mask Process)的现有技术。如下文说明，系藉由半色调曝光技术利用一片光罩进行包含通道之半导体层之岛化制程和源极、汲极配线制程的合理化技术。四道光罩制程中，第一道光罩是用来制作闸极；第二道光罩是用来制作通道层与源极、汲极；第三道光罩是用来制作钝化层/保护层中的接触窗开口；且第四道光罩是用来制作像素电极，特别是，第二道光罩通常会采用半调式光罩，以同时制作通道层与源极、汲极。
如图2至图4A-4F及图5所示，首先，步骤S01：提供包括一非电性成膜区与一电性成膜区的一半导体衬底。使用溅镀装置等制膜装置，将铬、钼、钽、铝、铜或其合金或迭层被覆于一半导体衬底101之一表面上，作为一第一金属层，所述半导体衬底101可以为一玻璃基板，并且所述半导体衬底101包括一非电性成膜区(未图示)与一电性成膜区(未图示)。接着，步骤S02：形成一栅电极于所述半导体衬底上。在第一金属层之一表面上涂布光阻，使用第一光罩选择性形成第一光阻图案(未图示)。而形成所述第一光阻图案于所述第一金属层上的步骤包括：在所述第一金属层上涂覆一光刻胶(未图示)，利用一掩膜板对所述光刻胶进行曝光，显影后形成所述第一光阻图案。
然后，将第一光阻图案作为屏蔽进行所述第一金属层的蚀刻，除去光阻，而形成图2所示的兼作为扫描线的栅电极102。栅电极102的膜厚一般设于0.1～0.3μm之范围。
接着，步骤S03～S06：形成一闸极绝缘层于所述栅电极上；形成一第一非晶硅膜层于所述闸极绝缘层上；形成一第二非晶硅膜层于所述第一非晶硅膜层上；形成一金属膜层于所述第二非晶硅膜层上。使用电浆CVD装置或溅镀装置等制膜装置，将作为一闸极绝缘层103之第一氮化硅膜、作为晶体管之通道之几乎不含杂质之第一非晶硅膜层104(a－Si)、以及作为薄膜晶体管之源极、汲极之掺杂N型杂质之第二非晶硅膜层105(N+a－Si)的三薄膜，分别以例如0.3－0.2－0.05μm之膜厚沉积。再使用溅镀装置等被覆例如铬、钼、钽、铝、铜或其合金或迭层，作为金属膜层106。金属膜层106的膜厚一般亦约为0.3μm。并且优选地，所述闸极绝缘层103为氮化硅层或者氧化硅层，或者氮化硅层和氧化硅层的混合。
接着，步骤S07：形成一第二光阻图案于所述金属膜层上，以一第一湿式蚀刻方式蚀刻未被所述第二光阻图案覆盖的所述金属膜层，再使用一第一干式蚀刻方式除去所述金属膜层预定作为一通道部分的所述第二光阻图案。如图4A-4B所示利用以缝隙图案、点图案等调整透射之曝光能量的第二光罩(未图示)或利用以半透射膜调整透射之曝光能量的第二光罩，形成具有未曝光部分、完全曝光部分以及半色调曝光部分的一第二光阻图案201，所述第二光阻图案201形成于所述金属膜层106上。如图4C所示以第二光阻图案201为屏蔽，采用一第一湿式蚀刻方式蚀刻未被所述第二光阻图案201覆盖的所述金属膜层106而形成源极、汲极配线。之后，如图4D所示利用一第一干式蚀刻方式(如氧气电浆等灰化方式)，除去所述金属膜层106上预定作为一通道部分107的所述第二光阻图案106。
然后，步骤S08：以一第二湿式蚀刻方式除去所述通道部分的所述金属膜层，再以一第二干式蚀刻方式除去部分的未被剩余的所述第二光阻图案覆盖的所述第一非晶硅膜层及所述第二非晶硅膜层。如图4E所示将膜厚减少之所述第二光阻图案201作为屏蔽，以一第二湿式蚀刻方式再次蚀刻所述通道部分107以及未被剩余的所述第二光阻图案201覆盖的所述金属膜层106，再以一第二干式蚀刻方式除去部分的未被剩余的所述第二光阻图案201覆盖的所述第一非晶硅膜层104及所述第二非晶硅膜层105，即再次蚀刻所述金属膜层106、第二非晶硅膜层105以及第一非晶硅膜层104后，除去源极、汲极配线间之第二非晶硅膜层105，使所述非电性成膜区的第一非晶硅膜层104具有一适合的厚度T1，而所述电性成膜区的第一非晶硅膜层104具有一厚度T2，而T1<T2，使半导体衬底101边缘区域(即非所述电性成膜区)的电性均匀度提高，从而使半导体衬底101边缘区域的非所述电性成膜区成为所述电性成膜区，通过减少非电性成膜区(即现有玻璃基板的非成膜保证区域)的大小，增加所述半导体衬底101的可利用率。
由于薄膜晶体管的电性均匀度与第一非晶硅膜层的厚度成正比，而玻璃基板的电性均匀度与第一非晶硅膜层的厚度成正比，为了在所述非电性成膜区留下合适的第一非晶硅膜层104的厚度，对在所述非电性成膜区的第一非晶硅膜层104的蚀刻时间将会减少，所述第二干式蚀刻方式对于所述非电性成膜区与所述第二干式蚀刻方式对于所述电性成膜区所持续的蚀刻时间并不相同。即所述第二干式蚀刻方式于所述非电性成膜区所进行的蚀刻持续一第一蚀刻时间，所述第二干式蚀刻方式于所述电性成膜区所进行的蚀刻持续一第二蚀刻时间，所述第一蚀刻时间和所述第二蚀刻时间不相同。优选地，所述第一蚀刻时间大于所述第二蚀刻时间。
此外在不同实施例中，所述第二干式蚀刻方式于所述非电性成膜区的一蚀刻速率大于所述第二干式蚀刻方式于所述电性成膜区的一蚀刻速率，如此在相同蚀刻时间下，亦可达到使所述非电性成膜区的第一非晶硅膜层104的厚度小于所述电性成膜区的第一非晶硅膜层104的厚度。
须注意的是，在不同实施例中，对应于所述非电性成膜区的所述第二光阻图案的一膜厚度小于对应于所述电性成膜区的所述第二光阻图案的一膜厚度。利用所述第二光阻图案残留的厚度(残膜量)有差异，经过所述第一干式蚀刻方式后不同区域的所述通道部分的纵深长度不同，所述第二光阻图案厚的区域会造成所述通道部分的纵深长度较小，所述第二光阻图案薄的区域会造成所述通道部分的纵深长度较大，使蚀刻后对应于所述非电性成膜区的所述通道部分一纵深长度小于对应于所述电性成膜区的所述通道部分的一纵深长度，而所述通道部分的纵深长度为薄膜晶体管的玻璃基板的长度，从而使得非电性成膜区的所述通道部分的纵深长度小于电性成膜区的所述通道部分的纵深长度，提升非电性成膜区的电性均匀度。
其后如图2及图5所示，步骤S09：移除剩余的所述第二光阻图案，并在所述金属膜层上形成一钝化层108，使用一第三光阻图案制作用以到达所述栅电极102及所述金属膜层106之接触孔109，蚀刻接触孔109内的所述第一非晶硅膜层104和所述第二非晶硅膜层105，使所述栅电极102和所述金属膜层106局部露出。然后，步骤S10：在所述半导体衬底上形成一透明导电膜110，使用一第四光阻图案为屏蔽选择性蚀刻所述透明导电膜110，以图案化形成像素电极，并除去所述第四光阻图案。
在优选实施例中所述透明导电膜通过所述接触孔与所述栅电极连接。并且所述透明导电膜的材料为氧化铟锡或氧化锌铝。本发明提供的薄膜晶体管的制作方法及薄膜晶体管，由于玻璃基板的电性均匀度与玻璃基板的宽长比(W/L)成正比，而玻璃基板的电性均匀度与第一非晶硅膜层的厚度成反比，通过提升非电性成膜区(即现有玻璃基板的非成膜保证区域)的膜厚特性，调整薄膜晶体管的第一非晶硅膜层的厚度，使原本为非电性成膜区的区域转换为具有足够电性均匀度的电性成膜区，来做为增加玻璃基板的宽度的补偿手段，使对应于所述非电性成膜区的所述第一非晶硅膜层一厚度小于对应于所述电性成膜区的所述第一非晶硅膜层一厚度；或者通过调整制程中所述非电性成膜区相对于所述电性成膜区的所述第二光阻图案的一膜厚度的方式，使蚀刻后对应于所述非电性成膜区的所述通道部分一纵深长度小于对应于所述电性成膜区的所述通道部分的一纵深长度，而所述通道部分的纵深长度为薄膜晶体管的玻璃基板的长度，从而使得非电性成膜区的所述通道部分的纵深长度小于电性成膜区的所述通道部分的纵深长度，提升非电性成膜区的电性均匀度，来提升整个面板的电性的均匀性，进而减小非电性成膜区域的大小，进而提升玻璃基板的利用率，实现大尺寸面板的制作。
以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也视为本发明的保护范围。
Claims (10)
1.一种薄膜晶体管，其特征在于，包括：
一半导体衬底，包括一非电性成膜区与一电性成膜区；
一栅电极，设置于所述半导体衬底上；
一闸极绝缘层，设置于所述栅电极上；
一第一非晶硅膜层，设置于所述闸极绝缘层上；
一第二非晶硅膜层，设置于所述第一非晶硅膜层上；
一金属膜层，设置于所述第二非晶硅膜层上，所述金属膜层包括一通道部分延伸至所述第二非晶硅膜层底部；
一钝化层，设置于所述金属膜层上，所述钝化层包括多个接触孔，以暴露出对应部分的所述金属膜层；
一透明导电膜，设置于所述钝化层上，所述透明导电膜经由所述接触孔与对应的所述金属膜层电性连接；
其中对应于所述非电性成膜区的所述第一非晶硅膜层一厚度小于对应于所述电性成膜区的所述第一非晶硅膜层一厚度。
2.根据权利要求1所述的薄膜晶体管，其特征在于，所述闸极绝缘层为氮化硅层或者氧化硅层，或者氮化硅层和氧化硅层的混合。
3.根据权利要求1所述的薄膜晶体管，其特征在于，所述透明导电膜通过所述接触孔与所述栅电极连接。
4.根据权利要求1所述的薄膜晶体管，其特征在于，所述透明导电膜的材料为氧化铟锡或氧化锌铝。
5.一种薄膜晶体管，其特征在于，包括：
一半导体衬底，包括一非电性成膜区与一电性成膜区；
一栅电极，设置于所述半导体衬底上；
一闸极绝缘层，设置于所述栅电极上；
一第一非晶硅膜层，设置于所述闸极绝缘层上；
一第二非晶硅膜层，设置于所述第一非晶硅膜层上；
一金属膜层，设置于所述第二非晶硅膜层上，所述金属膜层包括一通道部分延伸至所述第二非晶硅膜层底部；
一钝化层，设置于所述金属膜层上，所述钝化层包括多个接触孔，以暴露出对应部分的所述金属膜层；
一透明导电膜，设置于所述钝化层上，所述透明导电膜经由所述接触孔与对应的所述金属膜层电性连接；
其中对应于所述非电性成膜区的所述通道部分一纵深长度小于对应于所述电性成膜区所述通道部分的一纵深长度。
6.根据权利要求5所述的薄膜晶体管，其特征在于，所述闸极绝缘层为氮化硅层或者氧化硅层，或者氮化硅层和氧化硅层的混合。
7.根据权利要求5所述的薄膜晶体管，其特征在于，所述透明导电膜通过所述接触孔与所述栅电极连接。
8.根据权利要求5所述的薄膜晶体管，其特征在于，所述透明导电膜的材料为氧化铟锡或氧化锌铝。
9.一种薄膜晶体管的制作方法，其特征在于，所述制作方法包括步骤：
提供包括一非电性成膜区与一电性成膜区的一半导体衬底；
形成一栅电极于所述半导体衬底上；
形成一闸极绝缘层于所述栅电极上；
形成一第一非晶硅膜层于所述闸极绝缘层上；
形成一第二非晶硅膜层于所述第一非晶硅膜层上；
形成一金属膜层于所述第二非晶硅膜层上；
形成一第二光阻图案于所述金属膜层上，以一第一湿式蚀刻方式蚀刻未被所述第二光阻图案覆盖的所述金属膜层，再使用一第一干式蚀刻方式除去所述金属膜层预定作为一通道部分的所述第二光阻图案；
以一第二湿式蚀刻方式除去所述通道部分的所述金属膜层，再以一第二干式蚀刻方式除去部分的未被剩余的所述第二光阻图案覆盖的所述第一非晶硅膜层及所述第二非晶硅膜层，其中所述第二干式蚀刻方式于所述非电性成膜区所进行的蚀刻持续一第一蚀刻时间，所述第二干式蚀刻方式于所述电性成膜区所进行的蚀刻持续一第二蚀刻时间，所述第一蚀刻时间和所述第二蚀刻时间不相同；
移除剩余的所述第二光阻图案，并在所述金属膜层上形成一钝化层，使用一第三光阻图案制作用以到达所述栅电极及所述金属膜层之接触孔，蚀刻接触孔内的所述第一非晶硅膜层和所述第二非晶硅膜层，使所述栅电极和所述金属膜层局部露出；
在所述半导体衬底上形成一透明导电膜，使用一第四光阻图案为屏蔽选择性蚀刻所述透明导电膜，以图案化形成像素电极，并除去所述第四光阻图案；
其中对应于所述非电性成膜区的所述第一非晶硅膜层一厚度小于对应于所述电性成膜区的所述第一非晶硅膜层一厚度。
10.根据权利要求9所述的薄膜晶体管的制作方法，其特征在于，对应于所述非电性成膜区的所述第二光阻图案的一膜厚度小于对应于所述电性成膜区的所述第二光阻图案的一膜厚度。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910117376.3A CN109920855B (zh) | 2019-02-13 | 2019-02-13 | 薄膜晶体管及其制作方法 |
| PCT/CN2019/094671 WO2020164220A1 (zh) | 2019-02-13 | 2019-07-04 | 薄膜晶体管及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910117376.3A CN109920855B (zh) | 2019-02-13 | 2019-02-13 | 薄膜晶体管及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109920855A CN109920855A (zh) | 2019-06-21 |
| CN109920855B true CN109920855B (zh) | 2020-11-03 |
Family
ID=66961667
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910117376.3A Active CN109920855B (zh) | 2019-02-13 | 2019-02-13 | 薄膜晶体管及其制作方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN109920855B (zh) |
| WO (1) | WO2020164220A1 (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101814455A (zh) * | 2009-02-19 | 2010-08-25 | 乐金显示有限公司 | 制造阵列基板的方法 |
| CN104934330A (zh) * | 2015-05-08 | 2015-09-23 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及其制备方法、阵列基板和显示面板 |
| CN107275334A (zh) * | 2016-04-08 | 2017-10-20 | 群创光电股份有限公司 | 显示设备 |
| CN107887420A (zh) * | 2017-10-25 | 2018-04-06 | 上海中航光电子有限公司 | 一种阵列基板、其制作方法、显示面板及显示装置 |
| CN108550625A (zh) * | 2018-04-18 | 2018-09-18 | 深圳市华星光电技术有限公司 | 一种薄膜晶体管及其制作方法 |
-
2019
- 2019-02-13 CN CN201910117376.3A patent/CN109920855B/zh active Active
- 2019-07-04 WO PCT/CN2019/094671 patent/WO2020164220A1/zh active Application Filing
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101814455A (zh) * | 2009-02-19 | 2010-08-25 | 乐金显示有限公司 | 制造阵列基板的方法 |
| CN104934330A (zh) * | 2015-05-08 | 2015-09-23 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及其制备方法、阵列基板和显示面板 |
| CN107275334A (zh) * | 2016-04-08 | 2017-10-20 | 群创光电股份有限公司 | 显示设备 |
| CN107887420A (zh) * | 2017-10-25 | 2018-04-06 | 上海中航光电子有限公司 | 一种阵列基板、其制作方法、显示面板及显示装置 |
| CN108550625A (zh) * | 2018-04-18 | 2018-09-18 | 深圳市华星光电技术有限公司 | 一种薄膜晶体管及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2020164220A1 (zh) | 2020-08-20 |
| CN109920855A (zh) | 2019-06-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5346833A (en) | Simplified method of making active matrix liquid crystal display | |
| US6380009B1 (en) | Method of manufacturing thin film transistors | |
| US10663820B2 (en) | Display substrate, its manufacturing method, and display device | |
| US8178374B2 (en) | Thin film patterning method and method for manufacturing a liquid crystal display device | |
| WO2017140058A1 (zh) | 阵列基板及其制作方法、显示面板及显示装置 | |
| US7491593B2 (en) | TFT array substrate and photo-masking method for fabricating same | |
| KR100272266B1 (ko) | 박막 트랜지스터 및 그의 제조방법 | |
| JP2008042218A (ja) | 薄膜トランジスタパネルの製造方法 | |
| CN109920855B (zh) | 薄膜晶体管及其制作方法 | |
| KR100336881B1 (ko) | 박막트랜지스터액정표시소자의제조방법 | |
| US10497724B2 (en) | Manufacturing method of a thin film transistor and manufacturing method of an array substrate | |
| US7585712B2 (en) | Methods of fabricating thin film transistor array substrate and forming metal layer of thin film transistor array substrate | |
| KR100850379B1 (ko) | 고개구율 액정표시장치의 제조방법 | |
| KR100603852B1 (ko) | 회절 노광 기술을 이용한 액정 표시 장치 제조 방법 | |
| US20080105871A1 (en) | Thin film transistor array substrate having lightly doped amorphous silicon layer and method for fabricating same | |
| US20070264597A1 (en) | Method for manufacturing transflective liquid crystal display | |
| KR100663294B1 (ko) | 박막 트랜지스터 액정표시장치 제조방법 | |
| KR100707016B1 (ko) | 박막 트랜지스터 액정표시장치의 제조방법 | |
| KR100277184B1 (ko) | 액정 표시 장치의 제조방법 | |
| KR101002470B1 (ko) | 액정표시장치 제조방법 | |
| KR20020002051A (ko) | 박막 트랜지스터 액정표시장치의 제조방법 | |
| KR20020091695A (ko) | 박막트랜지스터 제조방법 | |
| KR100837884B1 (ko) | 액정표시장치의 제조방법 | |
| KR20000003179A (ko) | 액정표시소자의 데이터 라인 형성방법 | |
| WO2019010757A1 (zh) | 阵列基板及其制造方法、液晶显示面板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |