CN107887420A - 一种阵列基板、其制作方法、显示面板及显示装置 - Google Patents
一种阵列基板、其制作方法、显示面板及显示装置 Download PDFInfo
- Publication number
- CN107887420A CN107887420A CN201711009696.4A CN201711009696A CN107887420A CN 107887420 A CN107887420 A CN 107887420A CN 201711009696 A CN201711009696 A CN 201711009696A CN 107887420 A CN107887420 A CN 107887420A
- Authority
- CN
- China
- Prior art keywords
- active layer
- film transistor
- tft
- thin film
- sub
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 16
- 239000010409 thin film Substances 0.000 claims abstract description 89
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 31
- 239000010408 film Substances 0.000 claims abstract description 27
- 239000000463 material Substances 0.000 claims abstract description 26
- 229920005591 polysilicon Polymers 0.000 claims abstract description 20
- 229910021419 crystalline silicon Inorganic materials 0.000 claims abstract description 11
- 239000004020 conductor Substances 0.000 claims abstract description 6
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 42
- 239000004065 semiconductor Substances 0.000 claims description 36
- 238000000034 method Methods 0.000 claims description 31
- 238000002425 crystallisation Methods 0.000 claims description 25
- 230000008025 crystallization Effects 0.000 claims description 25
- 230000005540 biological transmission Effects 0.000 claims description 18
- 239000000758 substrate Substances 0.000 claims description 17
- 229910052751 metal Inorganic materials 0.000 claims description 14
- 239000002184 metal Substances 0.000 claims description 14
- 238000005224 laser annealing Methods 0.000 claims description 13
- 238000000059 patterning Methods 0.000 claims description 9
- 239000013078 crystal Substances 0.000 claims description 3
- 230000011664 signaling Effects 0.000 abstract description 5
- 239000002210 silicon-based material Substances 0.000 description 16
- 230000000694 effects Effects 0.000 description 10
- 238000004519 manufacturing process Methods 0.000 description 10
- 239000004973 liquid crystal related substance Substances 0.000 description 9
- 230000008054 signal transmission Effects 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 6
- 238000010304 firing Methods 0.000 description 6
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 241001062009 Indigofera Species 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 239000003086 colorant Substances 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 235000013399 edible fruits Nutrition 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000013507 mapping Methods 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 235000016768 molybdenum Nutrition 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 241001269238 Data Species 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 238000000265 homogenisation Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/30—Devices specially adapted for multicolour light emission
- H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
- H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Geometry (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本发明公开了一种阵列基板、其制作方法、显示面板及显示装置，该阵列基板，包括：位于显示区域的多个第一薄膜晶体管，第一薄膜晶体管包括第一有源层，第一有源层的材料包括非晶硅；位于非显示区域的至少一个多路复用器，多路复用器包括多个第二薄膜晶体管，一个输入端，多个控制信号线，其中，各第二薄膜晶体管的第一极分别与输入端电连接，各第二薄膜晶体管的第二极分别与位于显示区域的不同数据线电连接，各第二薄膜晶体管的控制端分别与不同的控制信号线电连接；第二薄膜晶体管包括第二有源层，第二有源层的材料包括多晶硅。由于第二有源层的材料包括多晶硅，在满足数据线的信号传输速度的基础上，可以减少与数据线连接的导线数量，缩小边框。
Description
技术领域
本发明涉及显示技术领域，尤指一种阵列基板、其制作方法、显示面板及显示装置。
背景技术
随着显示技术的不断发展，显示屏或触摸屏已经广泛应用于人们的生活中，其中，液晶显示器(Liquid Crystal Display，LCD)具有体积小、功耗低、无辐射等特点，在市场中占据重要地位。有机电致发光器件(Organic Light-Emitting Diode，OLED)具有自发光、反应快、视角广、亮度高、色彩艳、轻薄等优点，也已经被广泛应用于市场中。
薄膜晶体管(Thin Film Transistor，TFT)为显示装置的各种电路中的重要部件，已广泛应用于液晶显示器(Liquid Crystal Display，LCD)和有机电致发光(OrganicLight-Emitting Diode，OLED)中。现有技术中，由于非晶硅的制程简单，制作成本较低，因而一般采用非晶硅材料作为薄膜晶体管的有源层的材料。
随着显示技术的飞速发展，显示器除了传统的信息展示等作用外，在外形上的要求也在逐步提升，窄边框的显示器备受消费者青睐。为了减少非显示区中与数据线(source)连接的导线的数量，现有技术中，采用多路复用器(DEMUX)与各数据线连接，然而，由于多路复用器的信号传输的延迟大，无法满足数据线的信号传输速度，从而影响显示效果。
发明内容
本发明实施例提供了一种阵列基板、其制作方法、显示面板及显示装置，用以解决现有技术中存在的多路复用器的信号传输延迟大，影响显示效果的问题。
第一方面，本发明实施例提供了一种阵列基板，包括：
显示区域，非显示区域，所述非显示区域围绕所述显示区域；
位于所述显示区域的多个第一薄膜晶体管，所述第一薄膜晶体管包括第一有源层，所述第一有源层的材料包括非晶硅；
位于所述非显示区域的至少一个多路复用器，所述多路复用器包括多个第二薄膜晶体管，一个输入端，多个控制信号线，其中，各所述第二薄膜晶体管的第一极分别与所述输入端电连接，各所述第二薄膜晶体管的第二极分别与位于所述显示区域的不同数据线电连接，各所述第二薄膜晶体管的控制端分别与不同的所述控制信号线电连接；
所述第二薄膜晶体管包括第二有源层，所述第二有源层的材料包括多晶硅。
第二方面，本发明实施例还提供了一种显示面板，包括上述阵列基板。
第三方面，本发明实施例还提供了一种显示装置，包括上述显示面板。
第四方面，本发明实施例还提供了一种上述阵列基板的制作方法，包括：
在衬底基板上形成第一金属层；
对所述第一金属层进行图案化以形成所述第二薄膜晶体管的控制端和所述控制信号线；
在所述第一金属层远离所述衬底基板的一侧形成非晶硅半导体层；
在所述显示区域内，对所述非晶硅半导体层进行图案化以形成所述第一有源层；
在所述非显示区域内，对所述非晶硅半导体层进行图案化和晶化以形成所述第二有源层；
在所述非晶硅半导体层远离所述衬底基板的一侧形成所述第二薄膜晶体管的第一极和第二极；
在所述衬底基板上形成所述数据线。
本发明有益效果如下：
本发明实施例提供了一种阵列基板、其制作方法、显示面板及显示装置，该阵列基板，包括：显示区域，非显示区域，非显示区域围绕显示区域；位于显示区域的多个第一薄膜晶体管，第一薄膜晶体管包括第一有源层，第一有源层的材料包括非晶硅；位于非显示区域的至少一个多路复用器，多路复用器包括多个第二薄膜晶体管，一个输入端，多个控制信号线，其中，各第二薄膜晶体管的第一极分别与输入端电连接，各第二薄膜晶体管的第二极分别与位于显示区域的不同数据线电连接，各第二薄膜晶体管的控制端分别与不同的控制信号线电连接；第二薄膜晶体管包括第二有源层，第二有源层的材料包括多晶硅。本发明实施例提供的上述阵列基板中，在非显示区中设置了至少一个多路复用器，且多路复用器中第二薄膜晶体管的第二有源层的材料包括多晶硅，多晶硅材料的迁移率较高，增大了第二薄膜晶体管的开启电流，信号传输的延迟较小，在满足数据线的信号传输速度的基础上，可以减少与数据线连接的导线数量和占用空间，进而可以缩小边框。
附图说明
图1a为本发明实施例提供的上述阵列基板的结构示意图之一；
图1b为本发明实施例提供的上述阵列基板的截面示意图之一；
图2为本发明实施例提供的多路复用器的结构示意图；
图3a～图3d为本发明实施例中第二有源层的边缘的优选形状；
图3e为本发明实施例提供的上述阵列基板的截面示意图之二；
图3f为本发明实施例提供的上述阵列基板的截面示意图之三；
图4为本发明实施例提供的上述阵列基板的结构示意图之二；
图5为本发明实施例提供的上述阵列基板的结构示意图之三；
图6a为本发明实施例提供的显示面板的结构示意图；
图6b为本发明实施例提供的上述显示装置的结构示意图；
图7为本发明实施例提供的上述阵列基板的制作方法流程图；
图8a～图8f为本发明实例中上述阵列基板在制作过程中的结构示意图；
图9a为本发明实施例中激光退火工艺的结构示意图；
图9b为本发明实施例中激光退火工艺中采用的掩膜版的俯视图；
图9c为图9b中CD处的截面示意图；
图9d为本发明实施例提供的一种透镜组的结构示意图；
其中，11、多路复用器；111、第二薄膜晶体管；112、输入端；113、控制信号线；114、第一薄膜晶体管；12、数据线；121、第一子像素数据线；122、第二子像素数据线；123、第三子像素数据线；13、驱动芯片；14、像素；141、子像素；151、第一子像素列；152、第二子像素列；153、第三子像素列；16、激光器；17、掩膜版；171、第一子掩膜版；172、第二子掩膜版；173、第三子掩膜版；18、透镜组；181、第一微透镜；182、第二微透镜；183、第三微透镜；19、阵列基板；21、激光；201、第一极；202、第二极；203、控制端；204、第二有源层；205、第一有源层；401、衬底基板；402、第一金属层；403、绝缘层；404、非晶硅半导体层；405、对向基板；406、液晶层；500、显示面板。
具体实施方式
针对现有技术中存在的多路复用器的信号传输延迟大，影响显示效果的问题，本发明实施例提供了一种阵列基板、其制作方法、显示面板及显示装置。
下面结合附图，对本发明实施例提供的阵列基板、其制作方法、显示面板及显示装置的具体实施方式进行详细地说明。附图中各膜层的厚度和形状不反映真实比例，目的只是示意说明本发明内容。
第一方面，本发明实施例提供了一种阵列基板，图1a为阵列基板的俯视图，图2为阵列基板中多路复用器的局部放大图，如图1a和图2所示，该阵列基板，包括：
显示区域(如图1a中A所示的区域)，非显示区域(如图1a中B所示的区域)，非显示区域围绕显示区域；
位于显示区域的多个第一薄膜晶体管114，如图1b所示，第一薄膜晶体管114包括第一有源层205，第一有源层205的材料包括非晶硅；
位于非显示区域的至少一个多路复用器11，如图2所示，该多路复用器11包括多个第二薄膜晶体管111，一个输入端112，多个控制信号线113，其中，结合图1b，各第二薄膜晶体管111的第一极201分别与输入端112电连接，各第二薄膜晶体管111的第二极202分别与位于显示区域的不同数据线12电连接，各第二薄膜晶体管111的控制端203分别与不同的控制信号线113电连接；
第二薄膜晶体管111包括第二有源层204，第二有源层204的材料包括多晶硅。
本发明实施例提供的上述阵列基板中，在非显示区中设置了至少一个多路复用器11，且多路复用器11中第二薄膜晶体管111的第二有源层204的材料包括多晶硅，多晶硅材料的迁移率较高，增大了第二薄膜晶体管111的开启电流，信号传输的延迟较小，在满足数据线12的信号传输速度的基础上，可以减少与数据线12连接的导线的数量和占用空间，进而可以缩小边框。
参照图1a，非显示区域B一般围绕显示区域A设置，显示区域A中一般设有多条数据线12，每一条数据线12在显示区域A中与一列子像素连接，并延伸至非显示区域B中与驱动芯片(IC)连接，在显示时，由驱动芯片13驱动各数据线12为各子像素提供显示需要的数据信号。如图1a所示，为了减少非显示区域B中数据线扇出区域内导线的数量，以缩小非显示区域B的面积，本发明实施例中，在非显示区域B中设置了至少一个多路复用器11，参照图2，该多路复用器11包括一个输入端112以及至少两个输出端，输入端112与驱动芯片13连接，输出端与数据线12连接，从而减少了驱动芯片13与数据线12之间的导线数量，进而可以缩小在非显示区域B中，数据线扇出区域所占用的空间面积，缩小布设有驱动芯片(IC)端的边框尺寸。
然而，采用多路复用器11连接数据线12与驱动芯片13，由于同一个多路复用器11具有至少两个输出端，为了满足正常显示的需求，需要多路复用器11具有较高的信号传速率。本发明实施例中，多路复用器11中的第二薄膜晶体管111的第二有源层204采用多晶硅材料，优选为低温多晶硅(Low Temperature Poly-si1icon，LTPS)，由于低温多晶硅的原子规则排列，载流子迁移率高，因而，第二薄膜晶体管111具有较大的开启电流(Ion)，信号传输的延迟很小，使多路复用器11具有较高的信号传输速率，能够满足正常显示的需求。
此外，本发明实施例中，显示区域A中具有多个第一薄膜晶体管，该第一晶体管中的第一有源层的材料包括非晶硅，由于显示区域A中的第一薄膜晶体管一般用于开启对应的子像素，对第一薄膜晶体管的开启电流的大小要求较低，因而第一薄膜晶体管可以采用迁移率较低的非晶硅材料，这样在制作工艺过程中，无需采用激光退火工艺将显示区域A中的非晶硅材料转化为多晶硅材料，可以避免漏电流较大而引起的串扰现象，从而避免对显示效果造成不良影响。
如图1a和图2所示，多路复用器11包括多个第二薄膜晶体管111，第二薄膜晶体管111可以起到选通开关的作用，第二薄膜晶体管111的第一极201与输入端112连接，第二极202与数据线12连接，控制信号线113与第二薄膜晶体管111的控制端203连接，可以通过向控制信号线113中输入相应的电压来控制第二薄膜晶体管111开启。图2中以每一个控制信号线113连接对应的一个控制端203为例进行示意，在实际应用中，也可以设置为每一个控制信号线连接多个第二薄膜晶体管的控制端，例如每一个控制信号线可以连接一行的第二薄膜晶体管的控制端。此外，图2中控制端203与控制信号线113可以采用相同的材料，采用同一构图工艺形成，也可以采用不同的材料采用不同的构图工艺形成，此处不做限定。
具体地，每一个多路复用器11至少包括两个第二薄膜晶体管111，在同一个多路复用器11中，可以设置每一个第二薄膜晶体管111的第二极202均连接一条不同的数据线12。而在一些可选的实现方式中，对于多路复用器11还可以包括至少一个第三薄膜晶体管(图中未示出)，其中，第三薄膜晶体管的控制端可以与控制信号线连接，第一极可以与输入端连接，第二极可以悬空设置或者接地，也可以连接其他信号线，例如连接触控信号线等。
本发明实施例中，第二薄膜晶体管111中的第二有源层204的材料包括多晶硅，在制作工艺过程中，可以采用激光退火工艺将非晶硅材料转化为多晶硅材料，由于多路复用器11位于非显示区域B，即便在制作过程中采用了激光退火工艺，也不会影响显示区域A的显示效果，即不会由于激光退火工艺引起像素电流巨大，导致严重的漏电流，影响显示效果。
在本发明实施例中，图1a中以包含十二条数据线12，四个多路复用器11以及一个驱动芯片13为例进行示意，且以每一个多路复用器11与三条数据线12连接为例进行示意，此处并不对数据线12、多路复用器11以及驱动芯片13的数量，以及每一个多路复用器11连接的数据线12的数量进行限定。图2中以三个多路复用器11为例进行示意，且以每一个多路复用器11包含三个薄膜晶体管为例进行示意，此次不对多路复用器11数量，以及每一个多路复用器11中第二薄膜晶体管111的数量进行限定。
此外，本发明实施例中的薄膜晶体管(第一薄膜晶体管或第二薄膜晶体管)中，第一极201为源极，第二极202为漏极，或者，第一极201为漏电极，第二极202为源电极，控制端203为栅电极。
可选地，本发明实施例提供的上述阵列基板中，为了有利于形成均一化的多晶硅的第二有源层204，第二有源层204的外边缘形状包括矩形(如图3a所示)、圆角矩形(如图3b所示)、圆形(如图3c所示)或者椭圆形(如图3d所示)中的一种或者多种。由于在制作第二有源层204的过程中，需要采用激光退火工艺将非晶硅转化为多晶硅，在激光退火过程中，可以采用透镜掩膜的方式使激光汇聚到第二有源层204上，将第二有源层204设置为上述形状，可以使激光的聚光更加均匀，使聚光效果更好，以使形成的第二有源层204的晶化均一性更高。
本发明实施例中第二有源层204的外边缘的形状优选为矩形、圆角矩形、圆形或者椭圆形等规则图形，也可以为其他形状，例如其他具有圆角或弧度的光滑结构，也可以是轴对称的形状，此处不对第二有源层204的外边缘的形状进行限定。
可选地，本发明实施例提供的上述阵列基板中，第二有源层204的电子迁移率与第一有源层的电子迁移率之比大于或者等于10。也就是说，第二有源层204的电子迁移率是第一有源层的电子迁移率的至少十倍。多路复用器11中采用第二有源层204，由于第二有源层204的电子迁移率较高，使多路复用器11传输信号的传输速率也比较高，因而，在相同的时间内，相比于采用非晶硅材料，采用多晶硅材料的第二有源层204能够传输对应于更多条数据线12的数据信号。本发明实施例中，第二有源层204的电子迁移率与第一有源层的电子迁移率之比大于或等于10，因而，使多路复用器11中的第二薄膜晶体管111的开启电流较大，保证了数据线12的信号传输速率。可选地，本发明实施例中，第一有源层的电子迁移率大于等于0.2平方厘米/(伏·秒)且小于等于1.5平方厘米/(伏·秒)，第二有源层204的电子迁移率大于等于10平方厘米/(伏·秒)且小于等于100平方厘米/(伏·秒)。这样，保证了第二有源层204的电子迁移率与第一有源层的电子迁移率之比大于或者等于10，工艺也比较容易实现。
可选地，本发明实施例提供的上述阵列基板中，上述第二有源层204的面积小于第一有源层的面积。由于第一有源层采用非晶硅材料，第二有源层204采用多晶硅材料，相比于第一有源层，第二有源层204的电子迁移率较高，即第二有源层204传输电子的能力更强，使第二有源层204的等效电阻较小，这样，即便减小第二有源层204的面积，也不会影响第二有源层204的传输电子的能力，例如，第二有源层204的电子迁移率为第一有源层的电子迁移率的十倍时，将第二有源层204的面积设置为第一有源层的面积的二分之一，采用多晶硅材料的第二有源层204的电子传输能力仍然比采用非晶硅时的电子传输能力强很多，因此，可以根据实际需要减少第二有源层204的面积，例如可以设置第二有源层204的面积为第一有源层的面积的二分之一或三分之一等，此处只是举例说明，并不对第二有源层204的面积大小进行限定。
本发明实施例中，第二有源层204的面积小于第一有源层的面积，可以优化非显示区域B的布局空间，有利于窄边框设计。需要说明的是，本发明实施例中的第一有源层的面积是指第一有源层的边缘在阵列基板上的正投影的面积，第二有源层204的面积是指第二有源层204的边缘在阵列基板上的正投影的面积。
可选地，本发明实施例提供的上述阵列基板中，第二有源层204的厚度小于第一有源层的厚度。由于第一有源层采用非晶硅材料，第二有源层204采用多晶硅材料，相比于第一有源层，第二有源层204的电子迁移率较高，即第二有源层204传输电子的能力更强，使第二有源层204的等效电阻较小，这样，即便减小第二有源层204的厚度，也不会影响第二有源层204的传输电子的能力，例如，第二有源层204的电子迁移率为第一有源层的电子迁移率的十倍时，将第二有源层204的厚度设置为第一有源层的厚度的二分之一，采用多晶硅材料的第二有源层204的电子传输能力仍然比采用非晶硅时的电子传输能力强很多，因此，可以根据实际需要减少第二有源层204的厚度，例如可以设置第二有源层204的厚度为第一有源层的厚度的二分之一或三分之一等，此处只是举例说明，并不对第二有源层204的厚度大小进行限定。
本发明实施例中，第二有源层204的厚度小于第一有源层的厚度，可以减薄非显示区域的厚度，使显示装置更轻薄化。需要说明的是，本发明实施例中的第一有源层的厚度是指第一有源层在垂直于阵列基板方向上的长度，第二有源层204的厚度是指第二有源层204在垂直于阵列基板方向上的长度。
可选地，第二有源层204的厚度小于
可选地，本发明实施例提供的上述阵列基板中，如图3e所示，第二薄膜晶体管111的控制端203位于第二有源层204远离第二薄膜晶体管111的第一极201和第二极202的一侧，第二薄膜晶体管111的第一极201和第二极202同层设置。由于第二薄膜晶体管111的控制端(栅极)位于第二有源层204远离第一极201和第二极202的一侧，即第二薄膜晶体管111的控制端203位于有源层之下，也就是说，第二薄膜晶体管111为底栅结构。具体地，本发明实施例中，第二薄膜晶体管采用底栅结构，将控制端、第一极和第二极分别设置在第二有源层的两侧，可以利用控制端的遮光作用，无需再设计遮光层，从而可以避免，在形成有源层后，第二薄膜晶体管因光生载流子所带来的漏电流增大的问题。
本发明实施例中，将第二薄膜晶体管111设置为底栅结构是优选的实施方式，也可以根据实际需要将第二薄膜晶体管111设置为顶栅结构，如图3f所示，即也可以将第二薄膜晶体管111的控制端203设置在第二有源层204靠近第一极201和第二极202的一侧，此处不对第二薄膜晶体管111的类型进行限定。
可选地，本发明实施例提供的上述阵列基板中，多条数据线与多路复用器之间可以存在多种连接方式，以下结合附图对数据线与多路复用器之间的连接关系进行举例说明：
方式一：
如图4所示，本发明实施例中的阵列基板，还可以包括：位于显示区域的多个像素14，多个像素14呈阵列排布；
每一个像素14与多条数据线12连接，对于同一个像素14，各数据线12分别与同一个多路复用器11中不同的第二薄膜晶体管111的第二极202电连接。
参照图4，位于显示区域中的各像素14包括至少三个子像素141，图4中以每一个像素14包括红(R)、绿(G)、蓝(B)三个颜色的子像素141为例进行示意，也可以将每一个像素14设置为包括更多个不同颜色的子像素141，例如每一个像素14可以包括红(R)、绿(G)、蓝(B)、白(W)，或，(R)、绿(G)、蓝(B)、黄(Y)四个子像素141，此处不对每一个像素14中子像素141的颜色和数量进行限定。
如图4所示，每一个像素14包括多个子像素141，在显示过程中各子像素141是通过数据线12获得显示需要的数据信号的，因而，每一个子像素141均与数据线12连接，即每一个像素14与多条数据线12连接，更具体地，每一条数据线12通常与一列子像素141中的第一薄膜晶体管(图中未示出)连接。参照图4，对于同一个像素14，与该像素14连接的各数据线12连接同一个多路复用器11，具体地，与该像素14连接的各数据线12分别连接同一个多路复用器11中不同的第二薄膜晶体管111的第二极202，从图4中可以明显看出，方式一中的连接方式，同一个多路复用器11连接相邻的多条数据线12，这样，多路复用器11的结构比较简单，不会出现绕线或跨线等，可选地，可以根据实际需要来设置于同一个多路复用器11连接的数据线12的数量，例如，一个多路复用器11可以连接两个、三个、四个或更多个数据线12，此处不对多路复用器11连接的数据线12的数量进行限定。
方式二：
如图5所示，本发明实施例中的阵列基板包括多个第一子像素列151、多个第二子像素列152和多个第三子像素列153，第一子像素列151与至少一条第一子像素数据线121连接，第二子像素列152与至少一条第二子像素数据线122连接，第三子像素列153与至少一条第三子像素数据线123连接；
至少在一个多路复用器11内，所有第二薄膜晶体管111的第二极202分别与不同的第一子像素数据线121电连接；和/或，
至少在一个多路复用器11内，所有第二薄膜晶体管111的第二极202分别与不同的第二子像素数据线122电连接；和/或，
至少在一个多路复用器11内，所有第二薄膜晶体管111的第二极202分别与不同的第三子像素数据线123电连接。
如图5所示，每一条数据线12可以为一列的子像素141提供数据信号，该显示面板，包括多个第一子像素列151、多个第二子像素列152和多个第三子像素列153，其中，第一子像素列151、第二子像素列152和第三子像素列153可以按照多种方式排列，图中按照第一子像素列151、第二子像素列152和第三子像素列153的顺序重复排列为例进行示意，也可以采用其他排列方式，此处不对三个子像素列的排列方式进行限定。
每一个子像素列与至少一条数据线12连接，从而获得显示过程中需要的数据信号，具体地，第一子像素列151与至少一条第一子像素数据线121连接，第二子像素列152与至少一条第二子像素数据线122连接，第三子像素列153与至少一条第三子像素数据线123连接，图中以每一个子像素列连接一条数据线12为例进行示意，并不对每一个子像素列连接的数据线12的个数进行限定。
参照图5，同一个多路复用器11中的所有第二薄膜晶体管111的第二电极可以分别连接一条不同的第一子像素数据线121，图中各第一子像素数据线121分别通过一个第二薄膜晶体管111与同一个输入端112连接为例进行示意，同理，同一个多路复用器11中的所有第二薄膜晶体管111的第二电极可以分别连接一条不同的第二子像素数据线122，图中各第二子像素数据线122分别通过一个第二薄膜晶体管111与同一个输入端112连接为例进行示意，同理，同一个多路复用器11中的所有第二薄膜晶体管111的第二电极可以分别连接一条不同的第三子像素数据线123，图中各第三子像素数据线123分别通过一个第二薄膜晶体管111与同一个输入端112连接为例进行示意。
需要说明的是，图5中，只是示意性的设置第一子像素列151为红色子像素列，第二子像素列152为绿色子像素列，第三子像素列153为蓝色子像素列，在本发明的实施例中，第一子像素列、第二子像素列以及第三子像素列可以分别为红色子像素列、绿色子像素列、蓝色子像素列、白色子像素列以及黄色子像素列中的任意一种，只要保证互不相同即可。本发明实施例中为了区分输入给第一子像素列151、第二子像素列152和第三子像素列153的信号不同，将数据线12分为第一子像素数据线121、第二子像素数据线122和第三子像素数据线123，其中，第一子像素数据线121、第二子像素数据线122和第三子像素数据线123的结构和布线方式均相同。
第二方面，基于同一发明构思，本发明实施例还提供了一种显示面板，包括上述阵列基板。以液晶显示面板为例，如图6a所示，该显示面板还包括：与阵列基板19相对设置的对向基板405，以及位于阵列基板19和对向基板405之间的液晶层406，通过控制液晶层406中各位置处的液晶的偏转来控制显示面板显示画面。由于该显示面板解决问题的原理与上述阵列基板相似，因此该显示面板的实施可以参见上述阵列基板的实施，重复之处不再赘述。
第三方面，基于同一发明构思，本发明实施例提供一种显示装置，如图6b所示，包括上述显示面板500，该显示装置可以应用于任何具有显示功能的产品或部件，例如手机，参照图6b，该手机的显示面板可以采用本发明实施例提供的显示面板，此外，该显示装置还可以应用于平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。由于该显示装置解决问题的原理与上述显示面板相似，因此该显示装置的实施可以参见上述显示面板的实施，重复之处不再赘述。
第四方面，基于同一发明构思，本发明实施例还提供了一种上述阵列基板的制作方法。如图7所示，包括：
S301、在衬底基板401上形成第一金属层402，如图8a所示；具体地，一般在显示区域A和非显示区域B中，同时形成一层第一金属层402；具体地，第一金属层402的材料可以包括钼(Mo)等金属材料；
S302、对第一金属层402进行图案化以形成第二薄膜晶体管的控制端203和控制信号线(图中未示出)，如图8b所示，具体地，可以采用刻蚀的方式对第一金属层402进行构图，以得到第二薄膜晶体管的控制端203和控制信号线，可选地，第一薄膜晶体的控制端可以与第二薄膜晶体管的控制端采用同一制图工艺形成，以节约成本；
S303、在第一金属层402远离衬底基板401的一侧形成非晶硅半导体层404，如图8d所示；具体地，一般在显示区域A和非显示区域B中，同时形成一层非晶硅半导体层404；
S304、在显示区域内，对非晶硅半导体层404进行图案化以形成第一有源层205，如图8e所示；
S305、在非显示区域内，对非晶硅半导体层进行图案化和晶化以形成第二有源层204，如图8e所示；
S306、在非晶硅半导体层远离衬底基板401的一侧形成第二薄膜晶体管的第一极201和第二极202，如图8f所示。具体地，第二薄膜晶体管的第一极201和第二极202的材料可以采用铜、钛或钼等金属材料制作；可选地，第一薄膜晶体的第一极和第二极可以与第二薄膜晶体管的第一极201和第二极202采用同一制图工艺形成，以节约成本；
S307、在衬底基板401上形成数据线(图中未示出)；如图8f所示，数据线可以与第二薄膜晶体管的第一极201和第二极202采用同一构图工艺形成，以减少制作工艺，节省成本。
如图8c所示，在上述步骤S302和步骤S303之间，还包括在第一金属层402之上形成一层绝缘层403，以使第二晶体管的控制端和非晶硅半导体层绝缘，该绝缘层403可以采用氮化硅或碳化硅等材料；
在上述步骤S304和S305中，对显示区域A中的非晶硅半导体层进行图案化，以及对非显示区域B中的非晶硅半导体层进行图案化，可以采用同一工艺，以节省成本；
可选地，本发明实施例提供的上述阵列基板的制作方法中，上述步骤S305中，在非显示区域B内，非晶硅半导体层的图案化过程先于晶化过程，或者，非晶硅半导体层的晶化过程先于图案化过程。
具体地，在非显示区域内形成第二有源层时，包括：对非晶硅半导体层进行构图工艺形成有源层的图形，然后对有源层的图形进行晶化处理，形成第二有源层；或者，对非晶硅半导体层进行晶化处理形成多晶硅半导体层之后，对多晶硅半导体层进行构图工艺形成第二有源层的图形。采用先构图后晶化的方式，可以避免构图工艺中刻蚀液对多晶硅材料造成影响，采用先晶化后构图的方式，可以降低晶化过程中激光对下层结构的影响，可以根据实际需要来确定构图和晶化的顺序，此处不做限定。
可选地，本发明实施例提供的上述阵列基板的制作方法中，上述步骤S305中，在非显示区域B内，非晶硅半导体层的晶化过程包括：
采用透镜掩膜的方式，对位于非显示区域中的非晶硅半导体层进行激光退火；
如图9a-9c所示，在激光退火的过程中采用的掩膜版17包括遮光区域a和透光区域b，透光区域b包括多个透镜组18，透镜组18包括层叠设置的第一微透镜181、第二微透镜182以及第三微透镜183，第二微透镜182位于第一微透镜181和第三微透镜183之间，各透镜组18的焦点位于同一焦平面内。
本发明实施例中，采用透镜掩膜的方式，对非显示区域中的非晶硅半导体层进行激光退火工艺，由于透镜掩膜的方式聚光效果更好，可以使晶化的均一性更好。
如图9a所示，在激光退火工艺中，使用激光器16发射激光对非晶硅半导体层404进行照射以晶化非晶硅，如图9b所示，采用的掩膜版17包括遮光区域a和透光区域b，其中，可以由掩膜版17的遮光区域a遮挡不需要晶化的部位，例如，使遮光区域a覆盖显示区域，以及覆盖非显示区域中除第二有源层图像以外的位置，以使激光只能通过透光区域照射到第二有源层所在的目标区域内。需要说明的是，图9a中以先图案化再进行晶化为例进行示意，可选地，也可以先对整层的非晶硅半导体层进行晶化，再对晶化后得到的多晶硅层进行构图。
图9b为图9a中非显示区域中使用的掩膜版17的俯视结构图，该掩膜版17，包括：遮光区域a和透光区域b，为了形成特定的第二有源层的图形，一般将透光区域a的图形设置为与第二有源层的图形一致，透光区域b中包括多个透镜组18，例如在图9b中每一个椭圆形的透光区域中可以设置一个透镜组18。
具体地，如图9c所示，图9c为图9b中虚线CD处的截面图，该掩膜版17，可以包括：第一子掩膜版171，第二子掩膜版172，以及第三子掩膜版173；从图中看出，第一子掩膜版171，第二子掩膜版172，以及第三子掩膜版173层叠设置，且第二子掩膜版172位于第一子掩膜版171和第三子掩膜版173之间，为了使激光可以通过透光区域b照射到非晶硅半导体层上，优选为将第一子掩膜版171，第二子掩膜版172，以及第三子掩膜版173的图形设置为一致，位于同一位置的透光区域中的三个透镜构成一个透镜组18，即每一个透镜组18，包括：层叠设置的第一微透镜181、第二微透镜182以及第三微透镜183，第二微透镜182位于第一微透镜181和第三微透镜183之间，采用多个微透镜层叠设置的方式，相对于只采用一个微透镜，多个微透镜层叠设置增强了对激光的汇聚能力，使激光退火的位置更加精确，形成的第二薄膜晶体管111的性能更好。
此外，优选为将各透镜组18的焦点设置在同一焦平面内，这样可以使照射在非晶硅半导体层上的激光更加均匀，从而使晶化后的多晶硅半导体层具有均一性。
由于本发明实施例需要晶化的非晶硅半导体层均是位于非显示区域内，距离显示区域中的无需晶化的非晶硅半导体层较远(一般大于1mm)，可见，本发明实施例中采用局部晶化技术仅晶化非显示区域中的非晶硅半导体层，无需很高的对位精度，从而降低了生产成本，提高生产效率。
需要说明的是，为了能够将激光汇聚至待晶化区域，三个微透镜之间的距离可以根据实际需要，以及各微透镜的直径和厚度而确定；如图9d所示，以一个透镜组18为例，其中，当激光器16发出的一束平行的激光21经过第一微透镜181后，经过汇聚焦点P后进入第二微透镜182，以使激光从第二微透镜182射出时大致为一束平行的激光；然后，该束平行激光再经过第三微透镜183后汇聚至待晶化区域(如图9d中的第二有源层204)，以使该区域的非晶硅结晶后成为多晶硅，以完成晶化处理；因此，三个微透镜的直径和厚度可以设置为相同，以简化掩模版的制作工艺，或者三个微透镜的直径和厚度还可以设置为不相同，以减少各微透镜之间的距离，从而减薄掩模版的厚度，降低掩模版的制作难度。
本发明实施例提供的上述阵列基板、其制作方法、显示面板及显示装置中，在非显示区中设置了至少一个多路复用器，且多路复用器中第二薄膜晶体管的第二有源层的材料包括多晶硅，多晶硅材料的迁移率较高，增大了第二薄膜晶体管的开启电流，信号传输的延迟较小，在满足数据线的信号传输速度的基础上，可以减少与数据线连接的导线的数量，因而可以缩小边框。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
Claims (15)
1.一种阵列基板，其特征在于，包括：
显示区域，非显示区域，所述非显示区域围绕所述显示区域；
位于所述显示区域的多个第一薄膜晶体管，所述第一薄膜晶体管包括第一有源层，所述第一有源层的材料包括非晶硅；
位于所述非显示区域的至少一个多路复用器，所述多路复用器包括多个第二薄膜晶体管，一个输入端，多个控制信号线，其中，各所述第二薄膜晶体管的第一极分别与所述输入端电连接，各所述第二薄膜晶体管的第二极分别与位于所述显示区域的不同数据线电连接，各所述第二薄膜晶体管的控制端分别与不同的所述控制信号线电连接；
所述第二薄膜晶体管包括第二有源层，所述第二有源层的材料包括多晶硅。
2.如权利要求1所述的阵列基板，其特征在于，所述第二有源层的外边缘形状包括矩形、圆角矩形、圆形或者椭圆形中的一种或者多种。
3.如权利要求1所述的阵列基板，其特征在于，所述第二有源层的电子迁移率与所述第一有源层的电子迁移率之比大于或者等于10。
4.如权利要求3所述的阵列基板，其特征在于，所述第一有源层的电子迁移率大于等于0.2平方厘米/(伏·秒)且小于等于1.5平方厘米/(伏·秒)，所述第二有源层的电子迁移率大于等于10平方厘米/(伏·秒)且小于等于100平方厘米/(伏·秒)。
5.如权利要求3所述的阵列基板，其特征在于，所述第二有源层的面积小于所述第一有源层的面积。
6.如权利要求3所述的阵列基板，其特征在于，所述第二有源层的厚度小于所述第一有源层的厚度。
7.如权利要求6所述的阵列基板，其特征在于，所述第二有源层的厚度小于
8.如权利要求1所述的阵列基板，其特征在于，所述第二薄膜晶体管的控制端位于所述第二有源层远离所述第二薄膜晶体管的第一极和第二极的一侧，所述第二薄膜晶体管的第一极和第二极同层设置。
9.如权利要求1所述的阵列基板，其特征在于，还包括：位于所述显示区域的多个像素，所述多个像素呈阵列排布；
每一个所述像素与多条所述数据线连接，对于同一个所述像素，各所述数据线分别与同一个所述多路复用器中不同的所述第二薄膜晶体管的第二极电连接。
10.如权利要求1所述的阵列基板，其特征在于，所述阵列基板包括多个第一子像素列、多个第二子像素列和多个第三子像素列，所述第一子像素列与至少一条第一子像素数据线连接，所述第二子像素列与至少一条第二子像素数据线连接，所述第三子像素列与至少一条第三子像素数据线连接；
至少在一个所述多路复用器内，所有所述第二薄膜晶体管的第二极分别与不同的所述第一子像素数据线电连接；和/或，
至少在一个所述多路复用器内，所有所述第二薄膜晶体管的第二极分别与不同的所述第二子像素数据线电连接；和/或，
至少在一个所述多路复用器内，所有所述第二薄膜晶体管的第二极分别与不同的所述第三子像素数据线电连接。
11.一种显示面板，其特征在于，包括如权利要求1～10中任一项所述的阵列基板。
12.一种显示装置，其特征在于，包括如权利要求11所述的显示面板。
13.一种如权利要求1～10中任一项所述的阵列基板的制作方法，其特征在于，包括：
在衬底基板上形成第一金属层；
对所述第一金属层进行图案化以形成所述第二薄膜晶体管的控制端和所述控制信号线；
在所述第一金属层远离所述衬底基板的一侧形成非晶硅半导体层；
在所述显示区域内，对所述非晶硅半导体层进行图案化以形成所述第一有源层；
在所述非显示区域内，对所述非晶硅半导体层进行图案化和晶化以形成所述第二有源层；
在所述非晶硅半导体层远离所述衬底基板的一侧形成所述第二薄膜晶体管的第一极和第二极；
在所述衬底基板上形成所述数据线。
14.如权利要求13所述的制作方法，其特征在于，在所述非显示区域内，所述非晶硅半导体层的图案化过程先于晶化过程，或者，所述非晶硅半导体层的晶化过程先于图案化过程。
15.如权利要求13所述的制作方法，其特征在于，在所述非显示区域内，所述非晶硅半导体层的晶化过程包括：
采用透镜掩膜的方式，对位于所述非显示区域中的所述非晶硅半导体层进行激光退火；
在所述激光退火的过程中采用的掩膜版包括遮光区域和透光区域，所述透光区域包括多个透镜组，所述透镜组包括层叠设置的第一微透镜、第二微透镜以及第三微透镜，所述第二微透镜位于所述第一微透镜和所述第三微透镜之间，各所述透镜组的焦点位于同一焦平面内。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711009696.4A CN107887420B (zh) | 2017-10-25 | 2017-10-25 | 一种阵列基板、其制作方法、显示面板及显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711009696.4A CN107887420B (zh) | 2017-10-25 | 2017-10-25 | 一种阵列基板、其制作方法、显示面板及显示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107887420A true CN107887420A (zh) | 2018-04-06 |
| CN107887420B CN107887420B (zh) | 2020-04-24 |
Family
ID=61782288
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711009696.4A Active CN107887420B (zh) | 2017-10-25 | 2017-10-25 | 一种阵列基板、其制作方法、显示面板及显示装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107887420B (zh) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108766338A (zh) * | 2018-06-19 | 2018-11-06 | 北京小米移动软件有限公司 | 显示面板及其驱动方法、电子设备 |
| CN109920855A (zh) * | 2019-02-13 | 2019-06-21 | 深圳市华星光电半导体显示技术有限公司 | 薄膜晶体管及其制作方法 |
| CN110058466A (zh) * | 2019-04-22 | 2019-07-26 | 深圳市华星光电技术有限公司 | 显示装置及其驱动方法 |
| CN111128066A (zh) * | 2018-10-31 | 2020-05-08 | 北京小米移动软件有限公司 | 终端屏幕、屏幕结构及其控制方法、装置和终端 |
| CN111833796A (zh) * | 2020-07-23 | 2020-10-27 | Oppo广东移动通信有限公司 | 显示屏、终端及显示方法 |
| CN112331680A (zh) * | 2020-11-13 | 2021-02-05 | 武汉华星光电技术有限公司 | 阵列基板及其制备方法 |
| CN113341602A (zh) * | 2021-05-27 | 2021-09-03 | 长沙惠科光电有限公司 | 阵列基板、显示面板及显示装置 |
| WO2021223189A1 (zh) * | 2020-05-07 | 2021-11-11 | 京东方科技集团股份有限公司 | 阵列基板和显示装置 |
| WO2021248489A1 (zh) * | 2020-06-12 | 2021-12-16 | 京东方科技集团股份有限公司 | 显示基板及显示装置 |
| US11380235B2 (en) | 2019-10-02 | 2022-07-05 | Au Optronics Corporation | Pixel array substrate with narrow peripheral area and narrow bezel design of display panel |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1917015A (zh) * | 2005-08-16 | 2007-02-21 | 三星Sdi株式会社 | 有机发光显示器 |
| CN101051647A (zh) * | 2006-04-07 | 2007-10-10 | 三星Sdi株式会社 | 有机发光显示装置及其测试方法 |
| CN101969059A (zh) * | 2010-08-17 | 2011-02-09 | 友达光电股份有限公司 | 显示面板的阵列基板与显示面板的测试方法及显示方法 |
| US20110242885A1 (en) * | 2010-04-05 | 2011-10-06 | Mosaid Technologies Incorporated | Three-dimensional phase change memory |
| CN103943090A (zh) * | 2014-04-15 | 2014-07-23 | 深圳市华星光电技术有限公司 | 栅极驱动电路及栅极驱动方法 |
| CN107039467A (zh) * | 2017-05-15 | 2017-08-11 | 厦门天马微电子有限公司 | 一种阵列基板、显示面板及显示装置 |
| CN107045239A (zh) * | 2017-04-05 | 2017-08-15 | 合肥京东方光电科技有限公司 | 阵列基板及其制作方法、显示面板及显示装置 |
| CN107065336A (zh) * | 2017-06-13 | 2017-08-18 | 厦门天马微电子有限公司 | 一种阵列基板、显示面板及显示装置 |
| CN107170793A (zh) * | 2017-07-26 | 2017-09-15 | 京东方科技集团股份有限公司 | 阵列基板及其驱动方法、显示面板及显示装置 |
-
2017
- 2017-10-25 CN CN201711009696.4A patent/CN107887420B/zh active Active
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1917015A (zh) * | 2005-08-16 | 2007-02-21 | 三星Sdi株式会社 | 有机发光显示器 |
| CN101051647A (zh) * | 2006-04-07 | 2007-10-10 | 三星Sdi株式会社 | 有机发光显示装置及其测试方法 |
| US20110242885A1 (en) * | 2010-04-05 | 2011-10-06 | Mosaid Technologies Incorporated | Three-dimensional phase change memory |
| CN101969059A (zh) * | 2010-08-17 | 2011-02-09 | 友达光电股份有限公司 | 显示面板的阵列基板与显示面板的测试方法及显示方法 |
| CN103943090A (zh) * | 2014-04-15 | 2014-07-23 | 深圳市华星光电技术有限公司 | 栅极驱动电路及栅极驱动方法 |
| CN107045239A (zh) * | 2017-04-05 | 2017-08-15 | 合肥京东方光电科技有限公司 | 阵列基板及其制作方法、显示面板及显示装置 |
| CN107039467A (zh) * | 2017-05-15 | 2017-08-11 | 厦门天马微电子有限公司 | 一种阵列基板、显示面板及显示装置 |
| CN107065336A (zh) * | 2017-06-13 | 2017-08-18 | 厦门天马微电子有限公司 | 一种阵列基板、显示面板及显示装置 |
| CN107170793A (zh) * | 2017-07-26 | 2017-09-15 | 京东方科技集团股份有限公司 | 阵列基板及其驱动方法、显示面板及显示装置 |
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108766338A (zh) * | 2018-06-19 | 2018-11-06 | 北京小米移动软件有限公司 | 显示面板及其驱动方法、电子设备 |
| CN111128066B (zh) * | 2018-10-31 | 2024-01-30 | 北京小米移动软件有限公司 | 终端屏幕、屏幕结构及其控制方法、装置和终端 |
| CN111128066A (zh) * | 2018-10-31 | 2020-05-08 | 北京小米移动软件有限公司 | 终端屏幕、屏幕结构及其控制方法、装置和终端 |
| CN109920855A (zh) * | 2019-02-13 | 2019-06-21 | 深圳市华星光电半导体显示技术有限公司 | 薄膜晶体管及其制作方法 |
| WO2020164220A1 (zh) * | 2019-02-13 | 2020-08-20 | 深圳市华星光电半导体显示技术有限公司 | 薄膜晶体管及其制作方法 |
| CN109920855B (zh) * | 2019-02-13 | 2020-11-03 | 深圳市华星光电半导体显示技术有限公司 | 薄膜晶体管及其制作方法 |
| WO2020215490A1 (zh) * | 2019-04-22 | 2020-10-29 | 深圳市华星光电技术有限公司 | 显示装置及其驱动方法 |
| CN110058466A (zh) * | 2019-04-22 | 2019-07-26 | 深圳市华星光电技术有限公司 | 显示装置及其驱动方法 |
| US11380235B2 (en) | 2019-10-02 | 2022-07-05 | Au Optronics Corporation | Pixel array substrate with narrow peripheral area and narrow bezel design of display panel |
| WO2021223189A1 (zh) * | 2020-05-07 | 2021-11-11 | 京东方科技集团股份有限公司 | 阵列基板和显示装置 |
| US11404009B2 (en) | 2020-05-07 | 2022-08-02 | Chengdu Boe Optoelectronics Technology Co., Ltd. | Array substrate and display device |
| WO2021248489A1 (zh) * | 2020-06-12 | 2021-12-16 | 京东方科技集团股份有限公司 | 显示基板及显示装置 |
| CN111833796A (zh) * | 2020-07-23 | 2020-10-27 | Oppo广东移动通信有限公司 | 显示屏、终端及显示方法 |
| CN112331680A (zh) * | 2020-11-13 | 2021-02-05 | 武汉华星光电技术有限公司 | 阵列基板及其制备方法 |
| CN113341602A (zh) * | 2021-05-27 | 2021-09-03 | 长沙惠科光电有限公司 | 阵列基板、显示面板及显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107887420B (zh) | 2020-04-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107887420A (zh) | 一种阵列基板、其制作方法、显示面板及显示装置 | |
| KR101700558B1 (ko) | 유기 발광 표시 장치 | |
| KR102460555B1 (ko) | 표시 장치 | |
| CN103280162B (zh) | 显示基板及其驱动方法、显示装置 | |
| CN104576700B (zh) | Coa型woled结构及制作方法 | |
| CN106067466A (zh) | 薄膜晶体管基板及其制造方法 | |
| CN107275359A (zh) | 有机发光显示装置 | |
| CN106292103A (zh) | 一种阵列基板及其制作方法、显示面板、显示装置 | |
| CN104538428B (zh) | Coa型woled结构及制作方法 | |
| CN107799564A (zh) | 有机发光阵列和使用其的有机发光显示装置 | |
| US20220005881A1 (en) | Pixel arrangement structure and display panel | |
| WO2016065770A1 (zh) | 一种有机电致发光显示器件、其驱动方法及显示装置 | |
| TW565720B (en) | Liquid crystal display with a wide viewing angle | |
| CN107342304A (zh) | 有机发光显示装置及其制造方法 | |
| CN107863340A (zh) | 一种阵列基板、其制作方法、显示面板及显示装置 | |
| TWI663592B (zh) | 像素結構、掩膜板及顯示裝置 | |
| CN107464831A (zh) | 一种像素结构及显示装置 | |
| CN104659066A (zh) | 一种显示面板及其制作方法和显示装置 | |
| WO2014173063A1 (zh) | 显示基板及显示装置 | |
| TWM573448U (zh) | Pixel structure, mask and display device | |
| CN109285866A (zh) | 显示面板、显示面板的制造方法和显示装置 | |
| CN106950772A (zh) | 阵列基板、显示面板和显示装置 | |
| CN107562270A (zh) | 一种触控显示面板及显示装置 | |
| CN106409208A (zh) | 一种阵列基板及其制造方法、以及显示装置 | |
| CN106783915A (zh) | 一种显示装置、阵列基板及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |