CN106950772A - 阵列基板、显示面板和显示装置 - Google Patents

Abstract

本发明公开了一种阵列基板、显示面板和显示装置，阵列基板的子像素中，薄膜晶体管包括位于衬底基板一侧的有源层、栅极、源极和漏极，每个薄膜晶体管通过栅极与一条扫描线连接，通过源极与一条数据线连接，通过漏极与像素电极连接；一个薄膜晶体管中，有源层包括第一段、第二段和第三段，第一段包括相对设置的第一端和第二端，第二段包括相对设置的第三端和第四端，第三段连接于第二端和第四端，第一端在衬底基板上的正投影和第三端在衬底基板上的正投影分别位于薄膜晶体管对应连接的扫描线在衬底基板上的正投影的两侧，源极和漏极与有源层之间设置有绝缘层，源极通过源极过孔与第一端电连接，漏极通过漏极过孔与第三端电连接。本发明能减少串扰。

Description

阵列基板、显示面板和显示装置

技术领域

本发明涉及显示技术领域，特别涉及一种阵列基板、包括该阵列基板的显示面板和包括该显示面板的显示装置。

背景技术

液晶显示装置具有无辐射、轻薄和省电等优点，已广泛应用于各种信息、通讯、消费性电子产品中。液晶显示装置通常包括一液晶显示面板。液晶显示面板包括彼此相对设置的阵列基板和彩膜基板，以及设置在该两个基板之间的液晶层。

阵列基板包括扫描线和数据线，扫描线和数据线彼此交叉以限定多个子像素；每个子像素包括像素电极和薄膜晶体管，像素电极通过过孔与薄膜晶体管的漏极电连接。在一些薄膜晶体管结构中，源极需要通过源极过孔与有源层电连接，漏极需要通过漏极过孔与有源层电连接，源漏极在过孔处的面积需要扩大，以实现有效电连接。

随着高ppi(Pixels Per Inch，每英寸像素数目)产品需求的不断增加，由于像素的空间有限，导致源极过孔与漏极过孔较为接近，致使两者之间容易发生耦合，产生电场，形成寄生电容，从而影响像素电极的显示电位，形成crosstalk(串扰)干扰，从而对显示效果造成不良影响。

发明内容

有鉴于此，本发明提供一种阵列基板、包括该阵列基板的显示面板和包括该显示面板的显示装置，能够降低源极过孔与漏极过孔之间的耦合电容，从而减少由此造成的串扰，改善显示效果。

第一方面，本发明实施例提供一种阵列基板，包括：一衬底基板；位于所述衬底基板一侧的多条扫描线和多条数据线，所述多条扫描线沿第一方向并排排列，所述多条数据线沿第二方向并排排列，且所述多条扫描线和所述多条数据线绝缘交叉限定多个子像素；与每个所述子像素对应设置的薄膜晶体管和像素电极，每个所述薄膜晶体管包括位于所述衬底基板一侧的有源层、栅极、源极和漏极，每个所述薄膜晶体管通过所述栅极与一条所述扫描线连接，通过所述源极与一条所述数据线连接，通过所述漏极与所述像素电极连接；一个所述薄膜晶体管中，所述有源层包括第一段、第二段和第三段，所述第一段包括相对设置的第一端和第二端，所述第二段包括相对设置的第三端和第四端，所述第三段连接于所述第二端和所述第四端，所述第一端在所述衬底基板上的正投影和所述第三端在所述衬底基板上的正投影分别位于所述薄膜晶体管对应连接的所述扫描线在所述衬底基板上的正投影的两侧，所述源极和所述漏极与所述有源层之间设置有绝缘层，所述源极通过源极过孔与所述第一端电连接，所述漏极通过所述漏极过孔与所述第三端电连接。

第二方面，本发明实施例提供一种显示面板，包括上述第一方面提供的阵列基板。

第三方面，本发明实施例提供一种显示装置，包括上述第二方面提供的显示面板。

与现有技术相比，本发明提供的阵列基板、显示面板和显示装置中，通过改变有源层的形状，在垂直于衬底基板的方向上，使源极过孔和漏极过孔分别位于相应的扫描线的两侧，从而增加了源极过孔和漏极过孔之间的距离，降低了源极过孔与漏极过孔之间的耦合电容，亦即降低了数据线和像素电极之间的耦合电容，减少了由此造成的串扰，改善了显示效果。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本发明实施例提供的一种阵列基板的结构示意图；

图2是图1的阵列基板中局部区域的一种俯视示意图；

图3是图2中部分结构的放大示意图；

图4是图3中沿aa’向的一种剖视示意图；

图5是图1的阵列基板中局部区域的另一种俯视示意图中部分结构的放大示意图；

图6是图5中沿bb’向的一种剖视示意图；

图7是图1的阵列基板中局部区域的又一种俯视示意图中部分结构的放大示意图；

图8是图1的阵列基板中局部区域的再一种俯视示意图中部分结构的放大示意图；

图9是本发明实施例提供的一种阵列基板的触控结构的俯视示意图；

图10是现有技术提供的一种阵列基板的局部俯视示意图；

图11是现有技术(即图10)提供的阵列基板在不同颜色的测试图像下的仿真结果曲线图；

图12是本发明实施例提供的一种阵列基板在不同颜色的测试图像下的仿真结果曲线图；

图13是本发明实施例提供的一种显示面板的结构示意图；

图14是液晶层分别为负性液晶和正性液晶的显示面板的R/G/B Gamma曲线图；

图15是本发明实施例提供的一种显示装置的结构示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明实施例提供一种阵列基板，包括：一衬底基板；位于所述衬底基板一侧的多条扫描线和多条数据线，所述多条扫描线沿第一方向并排排列，所述多条数据线沿第二方向并排排列，且所述多条扫描线和所述多条数据线绝缘交叉限定多个子像素；与每个所述子像素对应设置的薄膜晶体管和像素电极，每个所述薄膜晶体管包括位于所述衬底基板一侧的有源层、栅极、源极和漏极，每个所述薄膜晶体管通过所述栅极与一条所述扫描线连接，通过所述源极与一条所述数据线连接，通过所述漏极与所述像素电极连接；一个所述薄膜晶体管中，所述有源层包括第一段、第二段和第三段，所述第一段包括相对设置的第一端和第二端，所述第二段包括相对设置的第三端和第四端，所述第三段连接于所述第二端和所述第四端，所述第一端在所述衬底基板上的正投影和所述第三端在所述衬底基板上的正投影分别位于所述薄膜晶体管对应连接的所述扫描线在所述衬底基板上的正投影的两侧，所述源极和所述漏极与所述有源层之间设置有绝缘层，所述源极通过源极过孔与所述第一端电连接，所述漏极通过所述漏极过孔与所述第三端电连接。

与现有技术相比，本发明提供的阵列基板、显示面板和显示装置中，通过改变有源层的形状，在垂直于衬底基板的方向上，使源极过孔和漏极过孔分别位于相应的扫描线的两侧，从而增加了源极过孔和漏极过孔之间的距离，降低了源极过孔与漏极过孔之间的耦合电容，亦即降低了数据线和像素电极之间的耦合电容，减少了由此造成的串扰，改善了显示效果。

请参考图1-图4，图1是本发明实施例提供的一种阵列基板的结构示意图，图2为图1的阵列基板中局部区域的一种俯视示意图，图3是图2中部分结构的放大示意图，图4是图3中沿aa’向的一种剖视示意图。该阵列基板包括一衬底基板100；位于衬底基板100一侧的多条扫描线101和多条数据线102，多条扫描线101沿第一方向x并排排列，多条数据线102沿第二方向y并排排列，且多条扫描线101和多条数据线102绝缘交叉限定多个子像素；与每个子像素对应设置的薄膜晶体管103和像素电极104(图3未示出像素电极)，每个薄膜晶体管103包括位于衬底基板100一侧的有源层1031、栅极1032、源极1033和漏极1034(图2和图3中，栅极是扫描线101的一部分，源极是数据线102的一部分)，每个薄膜晶体管103通过栅极1032与一条扫描线101连接，通过源极1033与一条数据线102连接，通过漏极1034与像素电极104连接；一个薄膜晶体管103中，有源层1031包括第一段S1、第二段S2和第三段S3，第一段S1包括相对设置的第一端S11和第二端S12，第二段S2包括相对设置的第三端S21和第四端S22，第三段S3连接于第二端S12和第四端S22，第一端S11在衬底基板100上的正投影和第三端S21在衬底基板100上的正投影分别位于薄膜晶体管103对应连接的扫描线101在衬底基板100上的正投影的两侧，即第二端S12在衬底基板100上的正投影位于第一端S11在衬底基板上的正投影靠近第三端S21在衬底基板100上的正投影的一侧，第四端S22在衬底基板100上的正投影位于第三端S21在衬底基板100上的正投影靠近第一端S11在衬底基板100上的正投影的一侧，源极1033和漏极1034与有源层1031之间设置有绝缘层(图4中为绝缘层110和120)，源极1033通过源极过孔h1与第一端S11电连接，漏极1034通过漏极过孔h2与第三端S21电连接。

本实施例中，通过改变有源层1031的形状，在垂直于衬底基板100的方向上，即图2和图3所示，有源层1031的第一段S1的的第一端S11和第二段S2的第三端S21分别位于对应的扫描线101的两侧，使源极过孔h1和漏极过孔h2分别位于相应的扫描线101的两侧，从而增加了源极过孔h1和漏极过孔h2之间的距离。通常在工艺上，通过过孔实现不同层的连接时，过孔处的层结构面积需要扩大，本实施例中，虽然过孔处的源极和漏极金属面积需要扩大，但由于增加了源极过孔h1和漏极过孔h2之间的距离，降低了源极过孔与漏极过孔之间的耦合电容，亦即降低了数据线和像素电极之间的耦合电容，不影响像素电极的显示电位，减少了由此造成的串扰，改善了显示效果。

可以理解的是，扫描线101用于传输扫描信号，即薄膜晶体管103的控制信号，数据线3用于传输数据信号，即像素电极104所需的像素电压信号。每个子像素还包括对应设置的公共电极，如图4中的公共电极105。在对应的栅线101的控制下，薄膜晶体管103的源极对应的数据线102通过薄膜晶体管103向漏极1034对应的像素电极104实施充放电，像素电极104与公共电极105之间形成电场，以达到显示功能。

需要说明的是，如图1所示，阵列基板通常包括显示区AA和非显示区N-AA，上述多个子像素通常设置在显示区AA，而非显示区N-AA则可以设置显示驱动芯片等元件，用来为上述扫描线101提供扫描信号、数据线102提供数据信号、公共电极提供公共电压信号等。此外，阵列基板除包括绝缘层110和120，还可以包括绝缘层130、140等，此处不再赘述。

可选地，本实施例的薄膜晶体管103中，第三段S3的延伸方向与扫描线101的延伸方向平行，以提高制备该阵列基板过程中工艺对位的准确性。进一步地，在垂直于衬底基板100的方向上，第三段S3与薄膜晶体管103对应连接的扫描线101至少部分交叠，以进一步提高工艺对位的准确性，并且由于第三段S3与薄膜晶体管103对应连接的扫描线101至少部分交叠，节约了膜层制作空间，使得开口率得到一定程度的提高，增加子像素在显示时的穿透率。随着子像素的尺寸越来越小，开口率的提高也是非常重要的改进和突破。

请参考图5和图6，图5是图1的阵列基板中局部区域的另一种俯视示意图中部分结构的放大示意图，图6是图5中沿bb’向的一种剖视示意图。本实施例中，与图3和图4示出的阵列基板的不同之处在于，第三段S3包括相对设置的第五端S31和第六端S32，第五端S31与第二端S12连接，第六端S32与第四端S22连接；第五端S31和第六端S32均包括在垂直于衬底基板100的方向上与薄膜晶体管103对应连接的扫描线101至少部分交叠的掺杂区，即分别包括掺杂区P1和P2，以形成有源层1031的两个沟道区(图中未示出)。本实施例中，有源层1031形成两个沟道区域，相当于形成双栅结构的薄膜晶体管，能够减小薄膜晶体管的漏电流，提升显示效果，特别是对于低温多晶硅(Low Temperature Poly-silicon，简称LTPS)技术的薄膜晶体管，漏电流的大小是一个重要指标，需要降低漏电流的产生。有源层1031的掺杂通常分为两种类型，N型半导体掺杂P⁵⁺，P型半导体掺杂B³⁺，本发明实施例对此不作限定。

请参考图7，图7是图1的阵列基板中局部区域的又一种俯视示意图中部分结构的放大示意图。本实施例中，与图3示出的阵列基板的不同之处在于，在第一方向x上，第三段S3的宽度w1大于扫描线101的宽度w2。本实施例中，薄膜晶体管103为顶栅结构的薄膜晶体管，即栅极位于有源层1031远离衬底基板的一侧，在制作该阵列基板时，先形成有源层1031，再形成扫描线101，在第一方向x上，第三段S3的宽度w1大于扫描线101的宽度w2，有利于制作扫描线101时工艺对位的准确性。进一步地，在第一方向x上，第三段S3在衬底基板上的正投影完全覆盖薄膜晶体管103对应连接的扫描线101在衬底基板上的正投影，如图7所示，即第三段S3的宽度w1完全跨过扫描线101的宽度w2，进一步提高了制作扫描线101时工艺对位的准确性，并且增加了有源层1031和扫描线101的交叠程度，进一步节约了膜层制作空间，使得开口率得到更大程度的提高，增加子像素在显示时的穿透率。

请参考图8，图8是图1的阵列基板中局部区域的再一种俯视示意图中部分结构的放大示意图。本实施例中，与图7示出的阵列基板的不同之处在于，第三段S3包括相对设置的第五端S31和第六端S32，第五端S31与第二端S12连接，第六端S32与第四端S22连接；第五端S31和第六端S32均包括在垂直于衬底基板100的方向上与薄膜晶体管103对应连接的扫描线101至少部分交叠的掺杂区，即分别包括掺杂区P1和P2，以形成有源层1031的两个沟道区(图中未示出)。本实施例中，有源层1031形成两个沟道区域，相当于形成双栅结构的薄膜晶体管，能够减小薄膜晶体管的漏电流，提升显示效果。

上述任一实施例中，可选地，源极为数据线102的一部分，薄膜晶体管103中，第一段S1与薄膜晶体管103对应连接的数据线102至少部分交叠，以节约膜层制作空间，提高子像素开口率，增加子像素在显示时的穿透率。

需要说明的是，上述各实施例中，薄膜晶体管103为顶栅的结构，即栅极1032位于有源层1031远离衬底基板100的一侧，在顶栅结构下，需要在有源层1031和衬底基板100之间设置遮光层106来遮挡薄膜晶体管的沟道区域；如果薄膜晶体管为底栅结构，即栅极位于有源层和衬底基板之间，由于栅极可以起到遮挡薄膜晶体管沟道区域的作用，因此在底栅结构下可以不设置遮光层。

还需要说明的是，上述各实施例中，像素电极104位于公共电极105远离衬底基板100的一侧，以形成边缘场开关(Fringe Filed Switching，简称FFS)模式的阵列基板。在本发明其他可选地实施方式中，还可以是公共电极位于像素电极远离衬底基板的一侧，以形成边缘场开关(Fringe Filed Switching，简称FFS)模式的阵列基板；或者，像素电极和公共电极同层设置，以形成面内转换(In-Plane Switching，简称IPS)模式的阵列基板。

请参考图9，图9是本发明实施例提供的一种阵列基板的触控结构的俯视示意图。在上述任一实施例的基础上，本发明实施例提供的阵列基板还可以包括呈m×n阵列排布的多个触控电极1050，其中m和n均为大于1的整数(图中以m＝4，n＝3为例)；多个触控电极1050在显示阶段复用为公共电极105，在触控阶段通过自电容进行触控检测。具体地，每个触控电极1050连接至少一条触控电极走线107(图中示例性地示出一条)，触控电极1050和触控电极走线107可通过过孔1071实现电连接。触控电极走线107引出至非显示区与触控驱动芯片(图中未示出)电连接，触控驱动芯片用于为触控电极提供触控扫描信号，并根据触控电极输出的触控检测信号进行触控检测。该触控驱动芯片可以与显示驱动芯片分开设置，也可以集成为同一个芯片。需要说明的是，本发明实施例对触控电极1050的具体形状不做限定，可以是矩形、风车形或者任意不规则图形。

对于集成触控结构的阵列基板而言，由于触控电极与显示相关元件之间的耦合作用，通常会导致串扰现象进一步恶化，本发明实施例提供的阵列基板能够有效减少由此造成的串扰，改善显示效果。

以下通过不同结构阵列基板模拟仿真结果的对比进一步说明本发明实施的效果：

表1

表1为现有技术(如图10所示)提供的阵列基板在不同颜色的测试图像下的仿真结果，其中，图10是现有技术提供的一种阵列基板的局部俯视示意图，该阵列基板中，多条扫描线101’和多条数据线102’绝缘交叉限定多个子像素，与每个子像素对应设置的薄膜晶体管103’和像素电极104’，每个薄膜晶体管103’包括位于衬底基板100’一侧的有源层1031’、栅极、源极和漏极1034’(图中，栅极是扫描线101’的一部分，源极是数据线102’的一部分)，薄膜晶体管103’为顶栅结构，有源层1031’和衬底基板100’之间设置遮光层106’，其有源层1031’采用U型有源层，源极过孔h1’和漏极过孔h2’位于扫描线101’的同一侧，源极过孔h1’和漏极过孔h2’之间的距离较近。该表格中，第一行表示测试图像的颜色，第一列表示测试位置，其中内容为串扰程度值，该值的绝对值越小则表示串扰越小，该值的绝对值越大则表示串扰越大。

表2

表2为本发明实施例提供的一种阵列基板在不同颜色的测试图像下的仿真结果，该表格中，第一行表示测试图像的颜色，第一列表示测试位置，其中内容为串扰程度值，该值的绝对值越小则表示串扰越小，该值的绝对值越大则表示串扰越大。需要说明的是，表2的测试位置1与表1的测试位置1所表示的位置为同一位置，表2的测试位置2与表1的测试位置2所表示的位置为同一位置。

对比表1和表2以及图11和图12，图11是现有技术(即图10)提供的阵列基板在不同颜色的测试图像下的仿真结果曲线图，图12是本发明实施例提供的一种阵列基板在不同颜色的测试图像下的仿真结果曲线图，图11与表1相对应，图12与表2相对应，与现有技术提供的阵列基板相比，本发明实施例提供的阵列基板的串扰程度发生了显著降低。另外，通过仿真，现有技术提供的阵列基板中漏极过孔和数据线之间的寄生电容值为9.74e^-16，本发明实施例提供的一种阵列基板中漏极过孔和数据线之间的寄生电容值为4.674e^-16。可见，与现有技术提供的阵列基板相比，本发明实施例提供的阵列基板中漏极过孔和数据线之间的寄生电容较小。

本发明实施例还提供了一种显示面板，参考图13，图13是本发明实施例提供的一种显示面板的结构示意图，该显示面板包括本发明任意实施例提供的阵列基板300。该显示面板还包括与阵列基板300相对设置的对置基板400，以及位于阵列基板300和对置基板400之间的液晶层500。

可选地，本实施例中，液晶层500包括负性液晶。请参考图14，图14是液晶层分别为负性液晶和正性液晶的显示面板的R/G/B Gamma曲线图，从图中可知，负性液晶对应的R/G/B Gamma曲线基本重合，而正性液晶对应的R/G/B Gamma曲线不重合，R/G Gamma曲线变化比较快，B Gamma曲线变化比较慢。因此，液晶层500采用负性液晶有利于改善显示面板亮度的不足。然而，由于采用负性液晶，在中灰阶位置(即图14中横坐标约2-3V之间)的变化率较大，在同样的电压变化量的情况下，亮度差值大，这样串扰程度会增加。因此，该显示面板采用本发明实施例提供的阵列基板，能够有效减少由此造成的串扰，改善显示效果。

可选地，本实施例中，显示面板的每英寸像素数目(PPI)大于等于500，此处每个像素包括多个子像素，如3个(红、绿、蓝3色子像素)或4个(红、绿、蓝、白4色子像素)。PPI越高，子像素的尺寸越小，源极过孔与漏极过孔靠得越近，越容易发生耦合，形成串扰干扰。因此，该显示面板采用本发明实施例提供的阵列基板，能够有效减少由此造成的串扰，改善显示效果。

本发明实施例还提供了一种显示装置，参考图15，图15是本发明实施例提供的一种显示装置的结构示意图，该显示装置包括本发明任意实施例提供的显示面板600。本实施例中，该显示装置是手机，在本发明其他可选的实施例中，该显示装置还可以是平板电脑、笔记本、显示器等任意具备显示功能的设备。

以上对本发明实施例所提供的阵列基板、显示面板和显示装置进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。

Claims (12)

1.一种阵列基板，其特征在于，包括：

一衬底基板；

位于所述衬底基板一侧的多条扫描线和多条数据线，所述多条扫描线沿第一方向并排排列，所述多条数据线沿第二方向并排排列，且所述多条扫描线和所述多条数据线绝缘交叉限定多个子像素；

与每个所述子像素对应设置的薄膜晶体管和像素电极，每个所述薄膜晶体管包括位于所述衬底基板一侧的有源层、栅极、源极和漏极，每个所述薄膜晶体管通过所述栅极与一条所述扫描线连接，通过所述源极与一条所述数据线连接，通过所述漏极与所述像素电极连接；

一个所述薄膜晶体管中，所述有源层包括第一段、第二段和第三段，所述第一段包括相对设置的第一端和第二端，所述第二段包括相对设置的第三端和第四端，所述第三段连接于所述第二端和所述第四端，所述第一端在所述衬底基板上的正投影和所述第三端在所述衬底基板上的正投影分别位于所述薄膜晶体管对应连接的所述扫描线在所述衬底基板上的正投影的两侧，所述源极和所述漏极与所述有源层之间设置有绝缘层，所述源极通过源极过孔与所述第一端电连接，所述漏极通过所述漏极过孔与所述第三端电连接。

2.根据权利要求1所述的阵列基板，其特征在于，还包括呈m×n阵列排布的多个触控电极，其中m和n均为大于1的整数；所述多个触控电极在显示阶段复用为公共电极，在触控阶段通过自电容进行触控检测。

3.根据权利要求1所述的阵列基板，其特征在于，所述栅极为所述扫描线的一部分。

4.根据权利要求3所述的阵列基板，其特征在于，一个所述薄膜晶体管中，所述第三段的延伸方向与所述扫描线的延伸方向平行。

5.根据权利要求4所述的阵列基板，其特征在于，在垂直于所述衬底基板的方向上，所述第三段与所述薄膜晶体管对应连接的所述扫描线至少部分交叠。

6.根据权利要求5所述的阵列基板，其特征在于，所述第三段包括相对设置的第五端和第六端，所述第五端与所述第二端连接，所述第六端与所述第四端连接；

所述第五端和第六端均包括在垂直于所述衬底基板的方向上与所述薄膜晶体管对应连接的所述扫描线至少部分交叠的掺杂区，以形成所述有源层的两个沟道区。

7.根据权利要求5所述的阵列基板，其特征在于，在所述第一方向上，所述第三段的宽度大于所述扫描线的宽度。

8.根据权利要求7所述的阵列基板，其特征在于，在所述第一方向上，所述第三段在所述衬底基板上的正投影完全覆盖所述薄膜晶体管对应连接的所述扫描线在所述衬底基板上的正投影。

9.根据权利要求1所述的阵列基板，其特征在于，所述源极为所述数据线的一部分，一个所述薄膜晶体管中，所述第一段与所述薄膜晶体管对应连接的所述数据线至少部分交叠。

10.一种显示面板，其特征在于，包括如权利要求1-9任一项所述的阵列基板。

11.根据权利要求10所述的显示面板，其特征在于，还包括与所述阵列基板相对设置的对置基板，以及位于所述阵列基板和所述对置基板之间的液晶层，所述液晶层包括负性液晶。

12.一种显示装置，其特征在于，包括如权利要求10或11所述的显示面板。