CN109521616A - 显示面板和显示装置 - Google Patents

显示面板和显示装置 Download PDF

Info

Publication number
CN109521616A
CN109521616A CN201811623373.9A CN201811623373A CN109521616A CN 109521616 A CN109521616 A CN 109521616A CN 201811623373 A CN201811623373 A CN 201811623373A CN 109521616 A CN109521616 A CN 109521616A
Authority
CN
China
Prior art keywords
pixel
transistor
scan line
sub
display panel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811623373.9A
Other languages
English (en)
Inventor
敦栋梁
简守甫
夏志强
秦锋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai AVIC Optoelectronics Co Ltd
Original Assignee
Shanghai AVIC Optoelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai AVIC Optoelectronics Co Ltd filed Critical Shanghai AVIC Optoelectronics Co Ltd
Priority to CN201811623373.9A priority Critical patent/CN109521616A/zh
Publication of CN109521616A publication Critical patent/CN109521616A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

本发明公开了一种显示面板和显示装置，属于显示技术领域，显示面板包括显示区，在显示区第一子像素和第二子像素交替排列形成像素行；一个像素行由一条第一扫描线和一条第二扫描线共同驱动，在驱动同一个像素行时，向第一扫描线输入扫描信号的时间与向第二扫描线输入扫描信号的时间存在交叠；多条数据线；多个像素电极，一个子像素包括一个像素电极；第一子像素包括第一晶体管，第二子像素包括第二晶体管；第一晶体管中源极和栅极之间的寄生电容为第一寄生电容，第二晶体管中源极和栅极之间的寄生电容为第二寄生电容，第二寄生电容大于第一寄生电容。本发明能够保证第二子像素的亮度与第一子像素的亮度区趋于一致，提高显示均一性。

Description

显示面板和显示装置
技术领域
本发明涉及显示技术领域，更具体地，涉及一种显示面板和显示装置。
背景技术
现有的显示面板技术中存在双扫描线的设计，即采用两条扫描线来驱动同一行子像素的设计。双扫描线的设计能降低数据线的负荷，例如，可以减少数据线的数量，或者能够降低数据线数据切换的频率，因此，双扫描线的设计能降低驱动电路的负荷，降低显示面板的功耗。然而，现有的双扫描线结构在显示时会出现竖纹感，影响观看效果。
发明内容
有鉴于此，本发明提供了一种显示面板和显示装置，解决了改善显示时竖纹感，提高显示均一性的技术问题。
为了解决上述技术问题，第一方面，本发明提供一种显示面板，包括：显示区，显示区包括：
呈阵列排布的多个子像素、子像素包括第一子像素和第二子像素，第一子像素和第二子像素沿第一方向交替排列形成像素行；
多条沿第一方向延伸的扫描线，扫描线包括第一扫描线和第二扫描线，沿第二方向上，第一扫描线和第二扫描线交替排列，一个像素行由一条第一扫描线和一条第二扫描线共同驱动，第二方向与第一方向交叉，在驱动同一个像素行时，向第一扫描线输入扫描信号的时间与向第二扫描线输入扫描信号的时间存在部分交叠；
多条沿第二方向延伸的数据线；
多个像素电极，一个子像素包括一个像素电极；
第一子像素包括第一晶体管，第一晶体管的栅极连接到第一扫描线，第一晶体管的源极连接到像素电极，第一晶体管的漏极连接到数据线；
第二子像素包括第二晶体管，第二晶体管的栅极连接到第二扫描线，第二晶体管的源极连接到像素电极，第二晶体管的漏极连接到数据线；其中，
第一晶体管中源极和栅极之间的寄生电容为第一寄生电容，第二晶体管中源极和栅极之间的寄生电容为第二寄生电容，第二寄生电容大于第一寄生电容。
基于同一发明构思，第二方面，本发明提供一种显示装置，包括本发明提供的任意一种显示面板。
与现有技术相比，本发明提供的显示面板和显示装置，至少实现了如下的有益效果：
本发明中，增大双扫描线结构中第二晶体管中栅极和源极之间的寄生电容，能够减小第二子像素的像素电极充电后的电压，从而补偿栅极和像素电极之间的边缘场电容造成的第一子像素的像素电极和第二子像素的像素电极在充电后的电压差异，保证充电后第一子像素的像素电极和第二子像素的像素电极之间的电压大致相同，保证第二子像素的亮度与第一子像素的亮度区趋于一致，提高显示均一性。
通过以下参照附图对本发明的示例性实施例的详细描述，本发明的其它特征及其优点将会变得清楚。
附图说明
被结合在说明书中并构成说明书的一部分的附图示出了本发明的实施例，并且连同其说明一起用于解释本发明的原理。
图1为相关技术中显示面板局部示意图；
图2为相关技术中驱动同一像素行的第一扫描线与第二扫描线驱动时序图；
图3为本发明实施例提供的显示面板一种可选实施方式示意图；
图4为本发明实施例提供的显示面板中驱动同一像素行的扫描线的时序图；
图5为本发明实施例提供的显示面板中晶体管的一种可选实施方式示意图；
图6为本发明实施例提供的显示面板另一种可选实施方式示意图；
图7为本发明实施例提供的显示面板另一种可选实施方式局部示意图；
图8为本发明实施例提供的显示面板另一种可选实施方式局部示意图；
图9为本发明实施例提供的显示面板另一种可选实施方式膜层结构示意图；
图10为本发明实施例提供的显示面板中第一晶体管和第二晶体管对比示意图一；
图11为本发明实施例提供的显示面板中第一晶体管和第二晶体管对比示意图二；
图12为本发明实施例提供的显示面板中第一晶体管和第二晶体管对比示意图三；
图13为本发明实施例提供的显示面板的另一种可选实施方式局部示意图；
图14为本发明实施例提供的显示面板中第一晶体管和第二晶体管对比示意图四；
图15为本发明实施例提供的显示面板的另一种可选实施方式局部示意图；
图16为本发明实施例提供的显示面板的另一种可选实施方式局部示意图；
图17为本发明实施例提供的显示面板的另一种可选实施方式局部示意图；
图18为本发明实施例提供的显示面板的另一种可选实施方式局部示意图；
图19为本发明实施例提供的显示面板中移位寄存器一种可选实施方式示意图；
图20为本发明实施例提供的显示面板中第二移位寄存器中输出驱动管与第一移位寄存器中输出驱动管对比示意图；
图21为本发明实施例提供的显示装置示意图。
具体实施方式
现在将参照附图来详细描述本发明的各种示例性实施例。应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本发明的范围。
以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本发明及其应用或使用的任何限制。
对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为说明书的一部分。
在这里示出和讨论的所有例子中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它例子可以具有不同的值。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。
图1为相关技术中显示面板局部示意图，图2为相关技术中驱动同一像素行的第一扫描线与第二扫描线驱动时序图。如图1所示的，在同一像素行中相邻的两个子像素(定义为第一子像素sp1'和第二子像素sp2')由不同的扫描线驱动，图中示意出一个子像素包括一个像素电极spX'和一个晶体管T'，而为了避免子像素充电不足，通常设计第一扫描线G1'的输入扫描信号的时间与第二扫描线G2'的输入扫描信号时间有交叠，来保证各个子像素的充电时间充足，在驱动同一像素行时，先向第一扫描线G1'输入扫描信号，第一扫描线G1'驱动的第一子像素sp1'开始充电，然后向第二扫描线G2'输入扫描信号，第二扫描线G2'驱动的第二子像素sp2'开始充电，即在驱动同一像素行时由于第一扫描线G'1的输入扫描信号与第二扫描线G2'的输入扫描信号的开始时间与结束时间不同。
在t1'时间段，第一扫描线G1'通入扫描信号，第一子像素sp1'的像素电极spX'上的电压缓慢上升，此时第二扫描线G2'还没有通入扫描信号，则在第二扫描线G2'与第一像素素sp1'的像素电极spX'的边缘之间还没有边缘场电容。其中，边缘场电容为扫描线和像素电极靠近扫描线一侧的边缘之间产生的电容，当扫描线上通入扫描信号，且与扫描线相邻像素电极处于充电状态时，在扫描线与像素电极之间会产生边缘场电容。
在t2'时间段，在第二扫描线G2'与第一像素素sp1'的像素电极spX'的边缘之间会产生边缘场电容Cpg1，第一扫描线G1'和第二扫描线G2'均通入扫描信号，此时，在第一扫描线G1'与第二子像素sp2'的像素电极spX'的边缘之间会产生边缘场电容Cpg2，此时刻，第一子像素sp1'的像素电极spX'继续充电直到趋于稳定，第二子像素sp1'的像素电极spX'上的电压缓慢上升然后直到趋于稳定。充电完成后第一子像素sp1的像素电极spX上的电压Vpixel1'＝Vdata'-Vtft-feed'-Vpg-feed'(公式一)。其中，Vdata'为数据线D'上输入的数据信号电压，Vtft-feed'为晶体管自身的寄生电容造成的耦合电压，Vpg-feed'为边缘场电容Cpg1造成的耦合电压。
在t3'时间段，第一扫描线G1'上不再通入扫描信号，则第一扫描线G1'与第二子像素sp2'的像素电极spX'的边缘之间的边缘场电容Cpg2消失，第二子像素sp1'的像素电极spX'保持充电直到完成充电，充电完成后第二子像素sp2'的像素电极spX'上的电压Vpixel2'＝Vdata'-Vtft-feed'(公式二)。可见，充电完成后的Vpixel1'受边缘场电容影响，而充电完成后的Vpixel2'不受边缘场电容影响，导致第二子像素sp2'上像素电极spX'的电压与第一子像素上像素电极spX'的电压的影响因素不同，对比上述公式一和公式二可知，在对同一个像素行充电完成后，第二子像素的像素电极充电后的电压大于第一子像素的像素电极充电后的电压，像素电极的电压大小影响子像素显示时的亮度，最终导致在同一时刻进行显示时第二子像素的亮度大于第一像素的亮度，显示面板显示时出现竖纹感而影响显示效果。
本发明提供一种显示面板，图3为本发明实施例提供的显示面板一种可选实施方式示意图，图4为本发明实施例提供的显示面板中驱动同一像素行的扫描线的时序图。
如图3所示，显示面板包括：显示区AA，显示区AA包括：呈阵列排布的多个子像素sp、子像素sp包括第一子像素sp1和第二子像素sp2，第一子像素sp1和第二子像素sp2沿第一方向a交替排列形成像素行spH。本发明中将显示区AA划分为多个子像素sp，一个子像素sp作为一个独立的显示单元，子像素sp包括像素电极spX和晶体管T，其中，晶体管T作为子像素sp的开关器件。
多条沿第一方向a延伸的扫描线G，扫描线G包括第一扫描线G1和第二扫描线G2，沿第二方向b上，第一扫描线G1和第二扫描线G2交替排列，一个像素行spH由一条第一扫描线G1和一条第二扫描线G2共同驱动，即在本发明中为双扫描线结构，即一条像素行spH中部分子像素sp由第一扫描线G1驱动，剩余部分子像素sp由第二扫描线G2驱动。第二方向b与第一方向a交叉，可选的，第二方向b与第一方向a垂直。在驱动同一个像素行spH时，向第一扫描线G1输入扫描信号的时间与向第二扫描线G2输入扫描信号的时间存在部分交叠，即开始向第一扫描线输入扫描信号的时刻和开始向第二扫描线输入扫描信号的时刻不同，但向第一扫描线输入扫描信号的时间段与向第二扫描线输入扫描信号的时间段存在交叠，即属于同一像素行的第一子像素和第二子像素的充电开始时刻和充电结束时刻均不同。
多条沿第二方向b延伸的数据线D；多个子像素sp沿第二方向b排列形成像素列spL，图3示出了一条数据线D驱动一个像素列spL，可选的，一条数据线D也可以同时驱动两个像素列spL。显示面板还包括多个像素电极spX，一个子像素sp包括一个像素电极spX；
第一子像素sp1包括第一晶体管T1，第一晶体管T1的栅极连接到第一扫描线G1，第一晶体管T1的源极连接到像素电极spX，第一晶体管T1的漏极连接到数据线D，第一晶体管T1作为第一子像素sp1的控制开关，当第一晶体管T1导通时，通过源极向像素电极spX上施加电压；第二子像素sp2包括第二晶体管T2，第二晶体管T2的栅极连接到第二扫描线G2，第二晶体管T2的源极连接到像素电极spX，第二晶体管T2的漏极连接到数据线D；第二晶体管T2作为第二子像素sp2的控制开关，当第二晶体管T2导通时，通过源极向像素电极spX上施加电压；其中，
第一晶体管T1中源极和栅极之间的寄生电容为第一寄生电容，第二晶体管T2中源极和栅极之间的寄生电容为第二寄生电容，第二寄生电容大于第一寄生电容。
本发明中一个像素行spH由一条第一扫描线G1和一条第二扫描线G2共同驱动，其中，第一扫描线G1连接到第一晶体管T1，第一扫描线G1驱动第一子像素sp1；第二扫描线G2连接到第二晶体管T2，第二扫描线G1驱动第二子像素sp2。如图4的时序图所示的，先向第一扫描线G1输入扫描信号，第一扫描线G1驱动的第一子像素sp1开始充电，然后向第二扫描线G2输入扫描信号，第二扫描线G2驱动的第二子像素sp2开始充电，即第一子像素sp1的充电时间与第二子像素sp2的充电时间存在交叠。
当向第一扫描线G1输入扫描信号时，扫描信号控制第一晶体管T1打开，则源极和漏极之间导通，与第一晶体管T1的漏极电连接的数据线D将数据信号Vdata通过漏极向源极传输，即向第一子像素sp1的像素电极spX充电。当向第二扫描线G2输入扫描信号时，扫描信号控制第二晶体管T2打开，则源极和漏极之间导通，与第二晶体管T2的漏极电连接的数据线D将数据信号Vdata通过漏极向源极传输，即向第二子像素sp2的像素电极spX充电。
如图4所示的，在t1时间段，只有第一扫描线G1通入扫描信号，第一子像素sp1的像素电极spX上的电压缓慢上升，此时第二扫描线G2还没有通入扫描信号，则在第二扫描线G2与第一像素素sp1的像素电极spX的边缘之间还没有边缘场电容。边缘场电容为扫描线和像素电极靠近扫描线一侧的边缘之间产生的电容，当扫描线上通入扫描信号，且与扫描线相邻像素电极处于充电状态时，在扫描线与像素电极之间会产生边缘场电容。
在t2时间段，在第二扫描线G2与第一像素素sp1的像素电极spX的边缘之间会产生边缘场电容Cpg，第一扫描线G1和第二扫描线G2均通入扫描信号，此时，在第一扫描线G1与第二子像素sp2的像素电极spX的边缘之间会产生边缘场电容Cpg'，此时刻，第一子像素sp1的像素电极spX继续充电直到趋于稳定，第二子像素sp2的像素电极spX上的电压缓慢上升然后直到趋于稳定。即充电完成后第一子像素sp1的像素电极spX上的电压为Vpixel1＝Vdata-Vtft-feed-Vpg-feed(公式一，与背景技术中公式相同)。其中，Vdata为数据线D上输入的数据信号电压，Vtft-feed为晶体管自身的寄生电容造成的耦合电压，Vpg-feed为边缘场电容Cpg造成的耦合电压。
在t3时间段，第一扫描线G1上不再通入扫描信号，则第一扫描线G1与第二子像素sp2的像素电极spX的边缘之间的边缘场电容Cpg'消失，第二子像素sp1的像素电极spX保持充电直到完成充电，即充电完成后第二子像素sp2的像素电极spX上的电压为Vpixel2＝Vdata-Vtft-feed(公式二，与背景技术中公式相同)。可见，Vpixel1受边缘场电容影响，而Vpixel2不受边缘场电容影响，对比上述公式一和公式二可知，在对同一个像素行充电完成后，第二子像素的像素电极充电后的电压大于第一子像素的像素电极充电后的电压，像素电极的充电后的电压大小影响子像素的亮度，最终导致在同一时刻进行显示时第二子像素的亮度大于第一像素的亮度，显示面板显示时出现竖纹感而影响显示效果。
图5为本发明实施例提供的显示面板中晶体管的一种可选实施方式示意图。图5中结构仅是示意性表示，如图5所示，晶体管包括栅极g、半导体有源层w、源极s和漏极d，栅极g和源极s交叠存在寄生电容Cgs，栅极g和漏极d交叠存在寄生电容Cgd。
本发明中设置第一晶体管T1中源极和栅极之间的寄生电容为第一寄生电容Cgs1，第二晶体管T2中源极和栅极之间的寄生电容为第二寄生电容Cgs2，第二寄生电容Cgs2大于第一寄生电容Cgs1。本发明提供一种双扫描线结构的显示面板，在本发明中增大第二晶体管中源极和栅极之间的寄生电容，即增大了第二晶体管的寄生电容，相应的能够增大第二晶体管的寄生电容造成的耦合电压，假定第二寄生电容与第一寄生电容之间的差为△Cgs，经增大第二晶体管的寄生电容后，则第二子像素充电完成后像素电极的电压Vpixel2由Vdata-Vtft-feed变为Vdata-Vtft-feed-V△Cgs，其中，V△Cgs为第二寄生电容相对于第一寄生电容增加的部分产生的耦合电压，即能够减小第二子像素的像素电极充电后的电压，从而保证第二子像素的像素电极充电后的电压与第一子像素的像素电极充电后的电压大致相同，保证第二子像素的亮度与第一子像素的亮度区趋于一致，提高显示均一性。
在一些可选的实施方式中，第二寄生电容与第一寄生电容之间的差为△Cgs，其中，△Cgs＝Cpg，Cpg为单个第一子像素sp1的像素电极和第二扫描线G2之间的边缘场电容。根据上述像素电极充电完成后的电压计算公式，该实施方式中，第二子像素sp1的像素电极spX上的电压即充电完成后的电压为Vpixel2＝Vdata-Vtft-feed-V△Cgs＝Vdata-Vtft-feed-VCpg，则保证第二子像素的像素电极充电后的电压受一个增加的寄生电容影响，该增加的寄生电容的电容值与第一子像素的像素电极和第二扫描线之间的边缘场电容的电容值大小相同，保证第二子像素和第一子像素对应的像素电极的充电电压的影响条件相同，从而保证第一子像素和第二子像素亮度相同。
在一些可选的实施方式中，图6为本发明实施例提供的显示面板另一种可选实施方式示意图。如图6所示的，多个第一子像素sp1沿第二方向b排列形成第一像素列spL1，多个第二子像素sp2沿第二方向b排列形成第二像素列spL2，相邻的第一像素列spL1和第二像素列spL2由同一条数据线D驱动。该实施方式中，首先设置第二晶体管中源极和栅极之间的寄生电容大于第一晶体管中源极和栅极之间的寄生电容，通过增大寄生电容来补偿边缘场电容造成的充电后像素电极之间的电压差异，保证第二子像素的亮度与第一子像素的亮度区趋于一致，提高显示均一性。另外设置一条数据线驱动相邻的两个像素列，能够给减少显示面板中设置的数据线的条数，通常情况下在显示面板的非显示区设置有由驱动芯片引出的连接导线连接到位于显示区的数据线，该实施方式有利于减少非显示区内设置的连接导线的条数，有利于节省非显示区的空间，同时也有利于减少驱动芯片的引脚个数。该实施方式中，数据线可以设置在其驱动的第一像素列和第二像素列之间，即在由不同的数据线驱动且相邻的第一像素列和第二像素列之间的间隔区域不需要设置数据线，则此间隔区域内可以相应的设置触控信号线或者其他信号线，此时触控信号线可以与数据线采用同一膜层制备，能够减少显示面板中膜层个数，有利于实现显示面板的减薄。
在一种实施例中，图7为本发明实施例提供的显示面板另一种可选实施方式局部示意图。如图7所示的，第一子像素sp1和第二子像素sp2沿第一方向a交替排列，沿第二方向b上，第一扫描线G1和第二扫描线G2交替排列。第一子像素sp1的第一晶体管T1连接到第一扫描线G1，第二子像素sp2的第二晶体管T2连接到第二扫描线G2。多个第一子像素sp1沿第二方向b排列形成第一像素列spL1，多个第二子像素sp2沿第二方向b排列形成第二像素列spL2，相邻的第一像素列spL1和第二像素列spL2由同一条数据线D驱动。该实施方式中，第一晶体管T1位于与其电连接的像素电极spX和第一扫描线G1之间，第二晶体管T2位于与其电连接的像素电极spX和第二扫描线G2之间。
在一种实施例中，图8为本发明实施例提供的显示面板另一种可选实施方式局部示意图。如图8所示的，在同一个像素行中，所有的像素电极spX沿第一方向a排列形成像素电极行spXH；驱动同一个像素行spH的第一扫描线G1和第二扫描线G2分别位于像素电极行spXH的两侧；在分别驱动相邻两个像素行spH的第一扫描线G1和第二扫描线G2之间设置有多个第一晶体管T1和多个第二晶体管T2。图中示意出了晶体管的栅极g、源极s、漏极d和半导体有源层w。在显示面板显示时，像素电极和公共电极之间形成电场控制液晶分子发生偏转，光线穿透偏转的液晶分子后实现子像素的显示。该实施方式与图7实施例相同均设置一条数据线驱动相邻的两个像素行列，而该实施方式与图7的区别在于晶体管的设置位置不同。该实施方式进一步将与像素电极相连的晶体管(第一晶体管和第二晶体管)设置在第一扫描线和第二扫描线之间，能够保证在同一像素行中各个像素电极的沿第一方向上边界基本齐平，同时在同一个像素列中各个像素电极沿第二方向上的边界基本齐平，能够保证像素电极和公共电极之间形成的电场的边界基本为直线，则显示时位于同一行或者同一列的各个子像素的显示区域的边界基本在同一直线，能够避免显示锯齿显现，能够提升显示效果。
在一种实施例中，图9为本发明实施例提供的显示面板另一种可选实施方式膜层结构示意图。如图9所示的，显示面板包括：衬底基板101、栅极金属层102、第一绝缘层103、有源层104、源漏金属层105、第二绝缘层106和公共电极107；其中，栅极金属层102位于衬底基板101之上，栅极g和扫描线G(图中未示出)位于栅极金属层102；第一绝缘层103位于栅极金属层102远离衬底基板101一侧；有源层104位于第一绝缘层103远离栅极金属层102一侧，在垂直于显示面板方向上，有源层104与栅极g部分交叠，晶体管的半导体有源层w位于有源层104；像素电极spX位于第一绝缘层103远离衬底基板101一侧；源漏金属层105位于有源层104远离第一绝缘层103一侧，源极s、漏极d和数据线D(图9中未示出)位于源漏金属层105，源极s的一端连接到有源层104，源极s的另一端连接到像素电极spX；漏极d的一端连接到有源层104，漏极d的另一端连接到数据线D(可参考图8中的示意)；第二绝缘层106位于源漏金属层105和像素电极spX远离第一绝缘层103一侧；公共电极107位于第二绝缘层106远离像素电极spX一侧。如图9中所示的公共电极107上具有裂缝F。可选的，在公共电极107之上还设置有平坦化层108，在平坦化层108之上设置有液晶分子层109，在液晶分子层109之上设置有彩膜基板110。该实施方式示出了本发明显示面板的一种可选实施方式的膜层结构，本申请任意实施例提供的显示面板的膜层结构均可以参考图9对应的实施例说明。
本发明提供的显示面板中可通过多种方案设计来实现第二晶体管中源极和栅极之间的寄生电容大于第一晶体管中源极和栅极之间的寄生电容。下述实施例将对本发明可选的实施方式进行举例说明。
在一种实施例中，设置第二晶体管中源极和栅极之间的交叠面积大于第一晶体管中源极和栅极之间的交叠面积。根据电容计算公式C＝εS/4πKd，在晶体管结构中，源极和栅极之间的交叠面积越大，则源极和栅极之间的寄生电容越大，该实施方式中通过设置第二晶体管中源极和栅极之间的交叠面积大于第一晶体管中源极和栅极之间的交叠面积，来实现第二晶体管中源极和栅极之间的寄生电容大于第一晶体管中源极和栅极之间的寄生电容，从而通过增加寄生电容来补偿边缘场电容造成的充电后第一子像素的像素电极和第二子像素的像素电极之间的电压差异，保证第二子像素的亮度与第一子像素的亮度区趋于一致，提高显示均一性。
在第一种实施方式中，设置第二晶体管中源极的面积大于第一晶体管中源极的面积，来实现第二晶体管中源极和栅极之间的交叠面积大于第一晶体管中源极和栅极之间的交叠面积。图10为本发明实施例提供的显示面板中第一晶体管和第二晶体管对比示意图一。图10中第一晶体管和第二晶体管的尺寸比例相同，图10中晶体管各极的形状仅是示意性表示，如图10所示的，第一晶体管T1包括栅极g1、半导体有源层w1、源极s1和漏极d1，栅极g1与源极s1存在交叠区域Zgs1，栅极g1与漏极d1存在交叠区域Zgd1；第二晶体管T2包括栅极g2、半导体有源层w2、源极s2和漏极d2，栅极g2与源极s2存在交叠区域Zgs2，栅极g2与漏极d2存在交叠区域Zgd2。第二晶体管T2中源极s2的面积大于第一晶体管T1中源极s1的面积，栅极g2与源极s2之间交叠区域Zgs2的面积大于栅极g1与源极s1之间交叠区域Zgs1的面积。
在第二种实施方式中，设置第二晶体管中栅极的面积大于第一晶体管中栅极的面积，来实现第二晶体管中源极和栅极之间的交叠面积大于第一晶体管中源极和栅极之间的交叠面积。图11为本发明实施例提供的显示面板中第一晶体管和第二晶体管对比示意图二。图11中第一晶体管和第二晶体管的尺寸比例相同，图11中晶体管各极的形状仅是示意性表示，如图11所示的，第二晶体管T2中栅极g2的面积大于第一晶体管T1中栅极g1的面积，栅极g2与源极s2之间交叠区域Zgs2的面积大于栅极g1与源极s1之间交叠区域Zgs1的面积。
在第三种实施方式中，设置第二晶体管中栅极的面积大于第一晶体管中栅极的面积，同时第二晶体管中源极的面积大于第一晶体管中源极的面积，来实现第二晶体管中源极和栅极之间的交叠面积大于第一晶体管中源极和栅极之间的交叠面积。图12为本发明实施例提供的显示面板中第一晶体管和第二晶体管对比示意图三。图12中第一晶体管和第二晶体管的尺寸比例相同，图12中晶体管各极的形状仅是示意性表示，如图12所示的，第二晶体管T2中栅极g2的面积大于第一晶体管T1中栅极g1的面积，且第二晶体管T2中源极s2的面积大于第一晶体管T1中源极s1的面积，栅极g2与源极s2之间交叠区域Zgs2的面积大于栅极g1与源极s1之间交叠区域Zgs1的面积。
在一种实施例中，图13为本发明实施例提供的显示面板的另一种可选实施方式局部示意图。如图13所示的，在第二晶体管T2中，源极s具有凸出部sc，凸出部sc沿第一方向a向远离漏极d一侧凸出，凸出部sc与栅极g交叠。该实施方式中第二晶体管的源极具有凸出部，通过设置凸出部与栅极交叠增大了第二晶体管中源极和栅极之间的寄生电容，实现第二晶体管中源极和栅极之间的寄生电容大于第一晶体管中源极和栅极之间的寄生电容，从而补偿栅极和像素电极之间的边缘场电容造成的充电后第一子像素的像素电极和第二子像素的像素电极之间的电压差异，以提升子像素亮度均一性。该实施方式提供的显示面板在制作时仅需要设计改变源极制作工艺中使用的掩膜板的图案即能实现具有凸出部的源极的制作，不需要增加工艺制程，工艺相对简单。另外，在显示面板中子像素中像素电极所在的区域基本为子像素的开口区(即子像素的发光区域)，如图11所示的，第一晶体管和第二晶体管均位于驱动不同像素行的相邻的两条第一扫描线和第二扫描线之间，在该两条第一扫描线和第二扫描线之间不设置有像素电极，则在显示面板中属于非开口区(即不发光区域)，本发明中设置该区域中的第二晶体管的源极向远离漏极一侧凸出的凸出部，实现了增大源极的面积，能够避免源极和漏极发生短接，同时不影响显示面板的开口率。
在一种实施例中，图14为本发明实施例提供的显示面板中第一晶体管和第二晶体管对比示意图四。如图14所示的，在第二晶体管T2中源极s2和栅极g2之间的距离h2小于第一晶体管T1中源极s1和栅极g1之间的距离h1。在源极和栅极交叠的不同位置，可能源极和栅极之间的距离会稍有不同，本发明中指在相同的交叠位置处，第二晶体管T2中源极s2和栅极g2之间的距离h2小于第一晶体管T1中源极s1和栅极g1之间的距离h1。实际中可以通过调整源极s2和栅极g2之间的第一绝缘层103的厚度来实现距离的调整，例如在整面制作第一绝缘层103后，可以对第二晶体管T2中源极s2对应的第一绝缘层103区域进行减薄，来实现距离上的减小。根据电容计算公式C＝εS/4πKd，在晶体管结构中，源极和栅极之间的距离越小，则源极和栅极之间的寄生电容越大，该实施方式中通过设置第二晶体管中源极和栅极之间的距离小于第一晶体管中源极和栅极之间的距离，来实现第二晶体管中源极和栅极之间的寄生电容大于第一晶体管中源极和栅极之间的寄生电容，从而通过增加寄生电容来补偿边缘场电容造成的充电后第一子像素的像素电极和第二子像素的像素电极之间的电压差异，保证第二子像素的亮度与第一子像素的亮度区趋于一致，提高显示均一性。
本发明提供一种双扫描线结构的显示面板，通过设置增大第二晶体管中源极和栅极之间的寄生电容，来补偿扫描线和像素电极之间的边缘场电容造成的充电后第一子像素的像素电极和第二子像素的像素电极之间的电压差异，保证第二子像素的亮度与第一子像素的亮度区趋于一致，提高显示均一性。由于第二晶体管的栅极与第二扫描线相连接，增大第二晶体管中源极和栅极之间的寄生电容，则导致与第二晶体管电连接的第二扫描线上的负载增大，则第二扫描线与第一扫描线之间的负载存在差异，为了解决负载差异问题，本发明进一步提出解决方案。
在一些可选的实施方式中，本发明提供的显示面板还包括补偿电容极板，补偿电容极板与第一扫描线的部分线段交叠。图15为本发明实施例提供的显示面板的另一种可选实施方式局部示意图。图15仅以上述图8中提供的显示面板为例进行说明，如图15所示的，补偿电容极板BB与第一扫描线G1的部分线段交叠，且二者互相绝缘。该实施方式中，对于补偿电容极板BB的具体设置位置、个数、补偿电容极板连接的信号线等均不做限定，图中仅是示意性表示。补偿电容极板通入电压信号后，在补偿电容极板与第一扫描线之间会形成电容，从而能够增大第一扫描线上的负载，以平衡第一扫描线与第二扫描线之间的负载差异，保证第一扫描线和第二扫描线上的负载大致相同，进而保证第一扫描线对第一子像素的充电速度与第二扫描线对第二子像素的充电速度大致相同，进一步保证显示面板显示亮度均一性。图15仅以上述图8中提供的显示面板为例进行示意说明，上述任意实施例提供的显示面板均可以采用该实施例提供的方式来平衡负载差异。
在一种实施例中，图16为本发明实施例提供的显示面板的另一种可选实施方式局部示意图。图16也仅以上述图8中提供的显示面板为例进行示意性说明，如图16所示的，补偿电容极板BB连接到数据线D，且补偿电容极板BB与数据线D同层制作。该实施方式中对于补偿电容极板BB的具体设置位置、个数等不做限定。设置补偿电容极板与数据线同层制作，在显示面板制作过程中仅需要设计改变数据线的制作工艺中使用的掩膜板的图案即能实现同时制作补偿电容极板与数据线，不需要增加工艺制程，工艺相对简单。另外，在显示面板制作过程中，薄膜晶体管的源极与数据线位于同一膜层，尤其对于上述通过增大源极的面积以实现第二晶体管中源极和栅极之间的寄生电容大于第一晶体管中源极和栅极之间的寄生电容的实施例中，能够在同一个工艺制程中完成源极和补偿电容极板的制作，即通过一个工艺制程同时解决了本发明提出的第一个问题(由于第一子像素和第二子像素充电结束时刻不同导致栅极和像素电极的边缘之间产生的边缘场电容对充电后的像素电极电压影响问题)和第二个问题(增加第二晶体管的源极和栅极之间的寄生电容之后导致的第一扫描线和第二扫描线之间的负载差异问题)。
在一种实施例中，一个补偿电容极板与第一扫描线交叠形成电容△Cgd，△Cgd的大小等于第二寄生电容Cgs2与第一寄生电容Cgs1之间的差。本发明中通过增大第二晶体管的源极和栅极之间的寄生电容(第二寄生电容)，补偿扫描线和像素电极之间的边缘场电容造成的充电后第一子像素的像素电极和第二子像素的像素电极之间的电压差异。由于第二晶体管的栅极与第二扫描线相连接，增大第二晶体管中源极和栅极之间的寄生电容，导致与第二晶体管电连接的第二扫描线上的负载增大，即与第二扫描线电连接的一个第二晶体管中源极和栅极之间的寄生电容增大后，在第二扫描线与第一扫描线相比相应的增加Cgs2-Cgs1大小的电容值引起的负载。设计对第一扫描线进行电容补偿，△Cgd＝Cgs2-Cgs1，从而保证第一扫描线上补偿的电容值与第二扫描线上增加大电容值相等，从而能够保证第一扫描线上的负载与第二扫描线上的负载相同。
图17为本发明实施例提供的显示面板的另一种可选实施方式局部示意图。如图17所示的，在第二晶体管T2中，源极s具有凸出部sc，凸出部sc沿第一方向a向远离漏极d一侧凸出，凸出部sc与栅极g交叠。补偿电容极板BB连接到数据线D，且补偿电容极板BB与数据线D同层制作。可选的，在驱动同一像素行的第一扫描线G1和第二扫描线G2中：与第二扫描线G2电连接的第二晶体管T2中设置有凸出部sc的个数等于与第一扫描线G1交叠的补偿电容极板BB的个数。该实施方式中，凸出部和补偿电容极板均与数据线同层制作，在对刻蚀工艺中使用的掩膜板进行设计改变时，可以设计凸出部对应的位置的面积大小与补偿电容极板对应的位置的面积大小相等，实现△Cgd＝Cgs2-Cgs1，从而保证第一扫描线上补偿的电容值与第二扫描线上增加大电容值相等，该实施方式在保证实现第一扫描线和第二扫描线负载一致的同时能够简化掩膜板的设计。
在一种实施例中，图18为本发明实施例提供的显示面板的另一种可选实施方式局部示意图。如图18所示的，还包括包围显示区AA的非显示区BA，在非显示区BA设置有移位寄存器ASG，移位寄存器ASG，包括第一移位寄存器ASG1和第二移位寄存器ASG2；第一扫描线G1连接到第一移位寄存器ASG1，第二扫描线G2连接到第二移位寄存器ASG2。图18中仅以一条数据线D驱动一个子像素列spL为例进行示意。该实施方式中，第一移位寄存器ASG1和第二移位寄存器ASG2分别位于显示区AA的两侧，多个第一移位寄存器ASG1级联设置，多个第二移位寄存器ASG2级联设置，通过第一移位寄存器ASG1向第一扫描线G1输入扫描信号，通过第二移位寄存器ASG2向第二扫描线G2输入扫描信号，本发明中，第一级第一移位寄存器ASG1和第一级第二移位寄存器ASG2接收起始信号的时刻不同，以实现在驱动同一像素行时，向第一扫描线G1输入扫描信号的时间与向第二扫描线G2输入扫描信号的时间存在部分交叠。该实施方式提供的显示面板中扫描线与移位寄存器的连接方式适用于上述任意实施例提供的显示面板。
为了平衡第一扫描线与第二扫描线之间的负载差异，在一种实施例中本发明设置第二移位寄存器中输出驱动管的沟道宽度大于第一移位寄存器中输出驱动管的沟道宽度。图19为本发明实施例提供的显示面板中移位寄存器一种可选实施方式示意图，如图19所示，仅以包括7个晶体管(Tr1至Tr7)和两个电容(C1和C2)的移位寄存器电路为例，其中，SET为信号控制端，IN端输入起始信号或者上一级移位寄存器的输出信号(OUT端)，RESET为复位信号输入端，VGH为高电平信号输入端，VGL为低电平信号输入端，OUT端连接到下一级移位寄存器的输入端(IN端)，GOUT连接到扫描线G。晶体管Tr6为移位寄存器中的输出驱动管，输出驱动管向扫描线输出有效电平信号。图19中仅是示意性表示不作为对本发明的限定，在任意一种电路结构的移位寄存器中都包括一个驱动管。本发明中第二移位寄存器连接第二扫描线，第一移位寄存器连接第一扫描线，由于与第二扫描线电连接的第二晶体管的源极和栅极之间的寄生电容大于与第一扫描线电连接的第一晶体管的源极和栅极之间的寄生电容，导致第二扫描线的负载变大，进而导致第一扫描线和第二扫描线对像素电极的充电速度产生差异。本发明中设置第二移位寄存器中输出驱动管的沟道宽度大于第一移位寄存器中输出驱动管的沟道宽度，移位寄存器中输出驱动管的沟道宽度影响输出驱动管的开启速度，能够保证第二移位寄存器中输出驱动管的开启速度大于第一移位寄存器中输出驱动管的开启速度，以平衡第一扫描线和第二扫描线对像素电极的充电速度的差异，保证第一扫描线和第二扫描线对像素电极的充电速度大致相同。
图20为本发明实施例提供的显示面板中第二移位寄存器中输出驱动管与第一移位寄存器中输出驱动管对比示意图。如图20所示，示意性表示出第二移位寄存器ASG2中输出驱动管ST2与第一移位寄存器ASG1中输出驱动管ST1，其中，输出驱动管ST2和输出驱动管ST1均包括栅极g、半导体有源层w、源极s和漏极d。其中，图20仅以顶栅结构的驱动管进行示意，在顶栅结构的驱动管中，栅极g和半导体有源层w交叠的区域为沟道区GD，沟道宽度为图20中沿栅极g延伸方向上沟道区GD的长度，沟道长度为沟道区GD沿由源极s指向漏极d方向上沟道区GD的长度。输出驱动管ST2的沟道宽度W2大于输出驱动管ST1的沟道宽度为W1。
可选的，W2＝W1*(1+Cpg/Cg)，Cpg为单个第一子像素的像素电极和第二扫描线之间的边缘场电容，Cg为单个第一子像素的第一晶体管的栅极的负载电容。其中，Cg大致等于第一晶体管中栅极和源极之间的寄生电容与栅极和漏极之间的寄生电容之和。本发明提供了一种公式用于表征沟道宽度W2和沟道宽度为W1的计算关系，采用本发明提供的公式对第二移位寄存器中输出驱动管的沟道宽度进行调整，能够适当的提升输出驱动管的开启速度，以平衡第一扫描线和第二扫描线对像素电极的充电速度的差异。
本发明还提供一种显示装置，图21为本发明实施例提供的显示装置示意图，如图21所示，显示装置包括本发明任意实施例提供的显示面板100。
通过上述实施例可知，本发明提供的显示面板和显示装置，至少实现了如下的有益效果：
本发明提供一种双扫描线结构的显示面板，通过增大第二晶体管中栅极和源极之间的寄生电容，能够减小第二子像素的像素电极充电后的电压，从而补偿栅极和像素电极之间的边缘场电容造成的第一子像素的像素电极和第二子像素的像素电极在充电后的电压差异，保证充电后第一子像素的像素电极和第二子像素的像素电极之间的电压大致相同，保证第二子像素的亮度与第一子像素的亮度区趋于一致，提高显示均一性。
虽然已经通过例子对本发明的一些特定实施例进行了详细说明，但是本领域的技术人员应该理解，以上例子仅是为了进行说明，而不是为了限制本发明的范围。本领域的技术人员应该理解，可在不脱离本发明的范围和精神的情况下，对以上实施例进行修改。本发明的范围由所附权利要求来限定。

Claims (17)

1.一种显示面板，其特征在于，包括：显示区，所述显示区包括：
呈阵列排布的多个子像素、所述子像素包括第一子像素和第二子像素，所述第一子像素和所述第二子像素沿第一方向交替排列形成像素行；
多条沿所述第一方向延伸的扫描线，所述扫描线包括第一扫描线和第二扫描线，沿第二方向上，所述第一扫描线和所述第二扫描线交替排列，一个所述像素行由一条所述第一扫描线和一条所述第二扫描线共同驱动，所述第二方向与所述第一方向交叉，在驱动同一个所述像素行时，向所述第一扫描线输入扫描信号的时间与向所述第二扫描线输入扫描信号的时间存在部分交叠；
多条沿所述第二方向延伸的数据线；
多个像素电极，一个所述子像素包括一个所述像素电极；
所述第一子像素包括第一晶体管，所述第一晶体管的栅极连接到所述第一扫描线，所述第一晶体管的源极连接到所述像素电极，所述第一晶体管的漏极连接到所述数据线；
所述第二子像素包括第二晶体管，所述第二晶体管的栅极连接到所述第二扫描线，所述第二晶体管的源极连接到所述像素电极，所述第二晶体管的漏极连接到所述数据线；其中，
所述第一晶体管中所述源极和所述栅极之间的寄生电容为第一寄生电容，所述第二晶体管中所述源极和所述栅极之间的寄生电容为第二寄生电容，所述第二寄生电容大于所述第一寄生电容。
2.根据权利要求1所述的显示面板，其特征在于，
多个所述第一子像素沿所述第二方向排列形成第一像素列，多个所述第二子像素沿所述第二方向排列形成第二像素列，相邻的所述第一像素列和所述第二像素列由同一条所述数据线驱动。
3.根据权利要求2所述的显示面板，其特征在于，
在同一个所述像素行中，所有的所述像素电极沿所述第一方向排列形成像素电极行；
驱动同一个所述像素行的所述第一扫描线和所述第二扫描线分别位于所述像素电极行的两侧；
在分别驱动相邻两个所述像素行的所述第一扫描线和所述第二扫描线之间设置有多个所述第一晶体管和多个所述第二晶体管。
4.根据权利要求1所述的显示面板，其特征在于，所述显示面板包括：
衬底基板、栅极金属层、第一绝缘层、有源层、源漏金属层、第二绝缘层和公共电极；其中，
所述栅极金属层位于所述衬底基板之上，所述栅极和所述扫描线位于所述栅极金属层；
所述第一绝缘层位于所述栅极金属层远离所述衬底基板一侧；
所述有源层位于所述第一绝缘层远离所述栅极金属层一侧，在垂直于所述显示面板方向上，所述有源层与所述栅极部分交叠；
所述像素电极位于所述第一绝缘层远离所述衬底基板一侧；
所述源漏金属层位于所述有源层远离所述第一绝缘层一侧，所述源极、所述漏极和所述数据线位于所述源漏金属层，所述源极的一端连接到所述有源层，所述源极的另一端连接到所述像素电极；所述漏极的一端连接到所述有源层，所述漏极的另一端连接到所述数据线；
所述第二绝缘层位于所述源漏金属层和所述像素电极远离所述第一绝缘层一侧；
所述公共电极位于所述第二绝缘层远离所述像素电极一侧。
5.根据权利要求1至4任一项所述的显示面板，其特征在于，
所述第二晶体管中所述源极和所述栅极之间的交叠面积大于所述第一晶体管中所述源极和所述栅极之间的交叠面积。
6.根据权利要求5所述的显示面板，其特征在于，
所述第二晶体管中所述源极的面积大于所述第一晶体管中所述源极的面积。
7.根据权利要求6所述的显示面板，其特征在于，
在所述第二晶体管中，所述源极具有凸出部，所述凸出部沿所述第一方向向远离所述漏极一侧凸出，所述凸出部与所述栅极交叠。
8.根据权利要求5所述的显示面板，其特征在于，
所述第二晶体管中所述栅极的面积大于所述第一晶体管中所述栅极的面积。
9.根据权利要求1至4任一项所述的显示面板，其特征在于，
在所述第二晶体管中所述源极和所述栅极之间的距离小于所述第一晶体管中所述源极和所述栅极之间的距离。
10.根据权利要求1至4任一项所述的显示面板，其特征在于，
所述第二寄生电容与所述第一寄生电容之间的差为△Cgs，其中，△Cgs＝Cpg，Cpg为单个所述第一子像素的所述像素电极和所述第二扫描线之间的边缘场电容。
11.根据权利要求1至4任一项所述的显示面板，其特征在于，
还包括补偿电容极板，所述补偿电容极板与所述第一扫描线的部分线段交叠。
12.根据权利要求11所述的显示面板，其特征在于，
所述补偿电容极板连接到所述数据线，且所述补偿电容极板与所述数据线同层制作。
13.根据权利要求11所述的显示面板，其特征在于，
一个所述补偿电容极板与所述第一扫描线交叠形成电容△Cgd，△Cgd的大小等于所述第二寄生电容与所述第一寄生电容之间的差。
14.根据权利要求1至4任一项所述的显示面板，其特征在于，还包括包围所述显示区的非显示区，在所述非显示区设置有移位寄存器，所述移位寄存器包括第一移位寄存器和第二移位寄存器；
所述第一扫描线连接到所述第一移位寄存器，所述第二扫描线连接到所述第二移位寄存器。
15.根据权利要求14所述的显示面板，其特征在于，
所述第二移位寄存器中输出驱动管的沟道宽度大于所述第一移位寄存器中输出驱动管的沟道宽度。
16.根据权利要求14所述的显示面板，其特征在于，
所述第二移位寄存器中驱动管的沟道宽度为W2，所述第一移位寄存器中驱动管的沟道宽度为W1，其中，
W2＝W1*(1+Cpg/Cg)，Cpg为单个所述第一子像素的所述像素电极和所述第二扫描线之间的边缘场电容，Cg为单个所述第一子像素的所述第一晶体管的栅极的负载电容。
17.一种显示装置，其特征在于，包括权利要求1至16任一项所述的显示面板。
CN201811623373.9A 2018-12-28 2018-12-28 显示面板和显示装置 Pending CN109521616A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811623373.9A CN109521616A (zh) 2018-12-28 2018-12-28 显示面板和显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811623373.9A CN109521616A (zh) 2018-12-28 2018-12-28 显示面板和显示装置

Publications (1)

Publication Number Publication Date
CN109521616A true CN109521616A (zh) 2019-03-26

Family

ID=65798362

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811623373.9A Pending CN109521616A (zh) 2018-12-28 2018-12-28 显示面板和显示装置

Country Status (1)

Country Link
CN (1) CN109521616A (zh)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109904214A (zh) * 2019-03-29 2019-06-18 上海天马有机发光显示技术有限公司 一种显示面板、包含其的显示装置
CN110136630A (zh) * 2019-06-18 2019-08-16 京东方科技集团股份有限公司 一种显示面板及其驱动方法、显示装置
CN110488548A (zh) * 2019-09-12 2019-11-22 合肥鑫晟光电科技有限公司 一种阵列基板和车载显示装置
CN110931504A (zh) * 2019-09-17 2020-03-27 深圳市华星光电半导体显示技术有限公司 阵列基板及显示面板
CN111798797A (zh) * 2020-07-28 2020-10-20 合肥鑫晟光电科技有限公司 一种显示控制方法及装置、显示装置、介质
CN112017593A (zh) * 2020-09-28 2020-12-01 京东方科技集团股份有限公司 一种显示基板及其制作方法、显示装置
CN112419886A (zh) * 2019-08-20 2021-02-26 友达光电股份有限公司 像素阵列基板
CN113366563A (zh) * 2019-11-29 2021-09-07 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置
CN113628588A (zh) * 2021-08-17 2021-11-09 深圳市华星光电半导体显示技术有限公司 显示驱动模组、显示装置及显示方法
CN114242008A (zh) * 2021-12-10 2022-03-25 重庆惠科金渝光电科技有限公司 显示面板、显示面板的控制方法以及显示装置
CN114938678A (zh) * 2020-12-04 2022-08-23 京东方科技集团股份有限公司 显示面板及电子设备
CN114999418A (zh) * 2022-06-28 2022-09-02 厦门天马微电子有限公司 一种液晶显示模组及其驱动方法、液晶显示装置
EP4130858A4 (en) * 2020-04-01 2023-05-31 BOE Technology Group Co., Ltd. NETWORK SUBSTRATE AND DISPLAY DEVICE

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060125238A (ko) * 2005-06-02 2006-12-06 삼성전자주식회사 박막 트랜지스터 표시판
CN102770802A (zh) * 2010-02-26 2012-11-07 夏普株式会社 液晶显示装置
CN106950772A (zh) * 2017-04-01 2017-07-14 厦门天马微电子有限公司 阵列基板、显示面板和显示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060125238A (ko) * 2005-06-02 2006-12-06 삼성전자주식회사 박막 트랜지스터 표시판
CN102770802A (zh) * 2010-02-26 2012-11-07 夏普株式会社 液晶显示装置
CN106950772A (zh) * 2017-04-01 2017-07-14 厦门天马微电子有限公司 阵列基板、显示面板和显示装置

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109904214A (zh) * 2019-03-29 2019-06-18 上海天马有机发光显示技术有限公司 一种显示面板、包含其的显示装置
CN110136630A (zh) * 2019-06-18 2019-08-16 京东方科技集团股份有限公司 一种显示面板及其驱动方法、显示装置
CN110136630B (zh) * 2019-06-18 2022-10-04 京东方科技集团股份有限公司 一种显示面板及其驱动方法、显示装置
CN112419886A (zh) * 2019-08-20 2021-02-26 友达光电股份有限公司 像素阵列基板
CN112419886B (zh) * 2019-08-20 2022-04-26 友达光电股份有限公司 像素阵列基板
CN110488548A (zh) * 2019-09-12 2019-11-22 合肥鑫晟光电科技有限公司 一种阵列基板和车载显示装置
CN110488548B (zh) * 2019-09-12 2022-04-05 合肥鑫晟光电科技有限公司 一种阵列基板和车载显示装置
CN110931504A (zh) * 2019-09-17 2020-03-27 深圳市华星光电半导体显示技术有限公司 阵列基板及显示面板
CN113366563B (zh) * 2019-11-29 2022-08-09 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置
CN113366563A (zh) * 2019-11-29 2021-09-07 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置
EP4130858A4 (en) * 2020-04-01 2023-05-31 BOE Technology Group Co., Ltd. NETWORK SUBSTRATE AND DISPLAY DEVICE
CN111798797A (zh) * 2020-07-28 2020-10-20 合肥鑫晟光电科技有限公司 一种显示控制方法及装置、显示装置、介质
CN111798797B (zh) * 2020-07-28 2022-05-13 合肥鑫晟光电科技有限公司 一种显示控制方法及装置、显示装置、介质
CN112017593A (zh) * 2020-09-28 2020-12-01 京东方科技集团股份有限公司 一种显示基板及其制作方法、显示装置
CN114938678A (zh) * 2020-12-04 2022-08-23 京东方科技集团股份有限公司 显示面板及电子设备
CN114938678B (zh) * 2020-12-04 2024-03-08 京东方科技集团股份有限公司 显示面板及电子设备
CN113628588B (zh) * 2021-08-17 2022-07-12 深圳市华星光电半导体显示技术有限公司 显示驱动模组、显示装置及显示方法
CN113628588A (zh) * 2021-08-17 2021-11-09 深圳市华星光电半导体显示技术有限公司 显示驱动模组、显示装置及显示方法
CN114242008A (zh) * 2021-12-10 2022-03-25 重庆惠科金渝光电科技有限公司 显示面板、显示面板的控制方法以及显示装置
CN114242008B (zh) * 2021-12-10 2023-09-29 重庆惠科金渝光电科技有限公司 显示面板、显示面板的控制方法以及显示装置
CN114999418A (zh) * 2022-06-28 2022-09-02 厦门天马微电子有限公司 一种液晶显示模组及其驱动方法、液晶显示装置

Similar Documents

Publication Publication Date Title
CN109521616A (zh) 显示面板和显示装置
US10424600B2 (en) Liquid crystal display device
US9715133B2 (en) Liquid crystal display and driving method thereof
CN102254917B (zh) 薄膜晶体管阵列基板及其制法
US8259249B2 (en) Display substrate, method of manufacturing the display substrate and display device having the display substrate
KR100987589B1 (ko) 액정표시장치 및 그 구동방법
US8643802B2 (en) Pixel array, polymer stablized alignment liquid crystal display panel, and pixel array driving method
CN109326631A (zh) 显示面板和显示装置
US8035767B2 (en) Liquid crystal display
CN109856874A (zh) 阵列基板、显示面板和显示装置
US9500898B2 (en) Liquid crystal display
CN111025770B (zh) 一种显示面板的制作方法及电子设备
CN110488548A (zh) 一种阵列基板和车载显示装置
CN109523970A (zh) 显示模组及显示装置
US20230251527A1 (en) Liquid crystal display
CN109300406A (zh) 显示面板及显示装置
KR20060025785A (ko) 액정 표시 장치
KR100394402B1 (ko) 액정표시장치
CN108957889A (zh) 显示面板和显示装置
US10126606B2 (en) Liquid crystal display panel
TW200405242A (en) Image display element and image display device
CN111103717A (zh) 一种阵列基板、显示面板
US8339529B2 (en) Pixels having polarity extension regions for multi-domain vertical alignment liquid crystal displays
US20220382110A1 (en) Display substrates, display panels and methods of manufacturing display substrate
CN101114087A (zh) 薄膜晶体管基板及其制造方法以及在液晶显示面板中的应用

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20190326