CN109856874A - 阵列基板、显示面板和显示装置 - Google Patents
阵列基板、显示面板和显示装置 Download PDFInfo
- Publication number
- CN109856874A CN109856874A CN201910150137.8A CN201910150137A CN109856874A CN 109856874 A CN109856874 A CN 109856874A CN 201910150137 A CN201910150137 A CN 201910150137A CN 109856874 A CN109856874 A CN 109856874A
- Authority
- CN
- China
- Prior art keywords
- pixel
- array substrate
- sub
- shielding part
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 193
- 239000000463 material Substances 0.000 claims description 14
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 claims description 6
- 229910044991 metal oxide Inorganic materials 0.000 claims description 6
- 150000004706 metal oxides Chemical class 0.000 claims description 6
- 229910052751 metal Inorganic materials 0.000 claims description 5
- 239000002184 metal Substances 0.000 claims description 5
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 3
- 229910052733 gallium Inorganic materials 0.000 claims description 3
- 229910052738 indium Inorganic materials 0.000 claims description 3
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 3
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 claims description 3
- TYHJXGDMRRJCRY-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) tin(4+) Chemical compound [O-2].[Zn+2].[Sn+4].[In+3] TYHJXGDMRRJCRY-UHFFFAOYSA-N 0.000 claims description 3
- 239000011787 zinc oxide Substances 0.000 claims description 3
- 238000000034 method Methods 0.000 abstract description 16
- 230000002349 favourable effect Effects 0.000 abstract description 4
- 238000004519 manufacturing process Methods 0.000 description 25
- 230000005684 electric field Effects 0.000 description 15
- 230000009286 beneficial effect Effects 0.000 description 13
- 230000001808 coupling effect Effects 0.000 description 11
- 230000008569 process Effects 0.000 description 11
- 238000010586 diagram Methods 0.000 description 9
- 230000000694 effects Effects 0.000 description 8
- 239000010408 film Substances 0.000 description 6
- 230000002159 abnormal effect Effects 0.000 description 3
- 230000009977 dual effect Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 230000002441 reversible effect Effects 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 101150071119 cpg-2 gene Proteins 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
Landscapes
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本发明公开了一种阵列基板、显示面板和显示装置，属于显示技术领域，具有显示区，包括：衬底基板；扫描线、数据线、子像素、公共电极；显示区包括多个沿第二方向排列的行重复单元，行重复单元包括：一条第一扫描线、一条第二扫描线和一个像素行；像素电极位于公共电极靠近衬底基板的一侧；至少一个屏蔽部，屏蔽部接固定电位；屏蔽部向衬底基板的正投影位于像素电极向衬底基板的正投影和扫描线向衬底基板的正投影之间；像素电极和扫描线之间包括至少一层绝缘层，至少部分屏蔽部位于至少一层绝缘层中的至少一层中。相对于现有技术，可以提升子像素亮度的准确性，改善竖纹等显示不良的现象，有利于提升显示品质。
Description
技术领域
本发明涉及显示技术领域，更具体地，涉及一种阵列基板、显示面板和显示装置。
背景技术
在当今人类社会中，显示技术扮演着非常重要的角色，广泛的应用于生产和生活的方方面面。
近年来，显示技术发展迅速，先后出现了各种结构的显示面板。现有技术提供的一种显示面板为双栅结构，在双栅结构的显示面板中，一个像素行由两条栅极线控制，相邻的两个像素行之间设置有两条栅极线，因此这种显示面板被形象的称为双栅结构。
研发人员发现，双栅结构的显示面板在显示时常常出现竖纹现象，严重影响了显示品质，降低了用户体验。
发明内容
有鉴于此，本发明提供了一种阵列基板、显示面板和显示装置，以解决现有技术提出的问题。
一方面，本发明提供了一种阵列基板，具有显示区，包括：衬底基板；显示区包括：多条沿第一方向延伸的扫描线、多条沿第二方向延伸的数据线、呈阵列排布的多个子像素、公共电极；扫描线包括第一扫描线和第二扫描线，子像素包括驱动开关和像素电极；子像素包括第一子像素和第二子像素，第一子像素和第二子像素沿第一方向交替排列形成像素行；显示区包括多个沿第二方向排列的行重复单元，行重复单元包括：一条第一扫描线、一条第二扫描线和一个像素行；同一行重复单元中，第一扫描线和第二扫描线分别位于像素行沿第二方向相对的两侧，第一扫描线和第一子像素的驱动开关的栅极电连接，第二扫描线和第二子像素的驱动开关的栅极电连接；像素电极位于公共电极靠近衬底基板的一侧；至少一个屏蔽部，屏蔽部接固定电位；屏蔽部向衬底基板的正投影位于像素电极向衬底基板的正投影和扫描线向衬底基板的正投影之间；像素电极和扫描线之间包括至少一层绝缘层，至少部分屏蔽部位于至少一层绝缘层中的至少一层中。
另一方面，本发明提供了一种显示面板，包括本发明提供的阵列基板，以及与阵列基板相对设置的对置基板。
又一方面，本发明提供了一种显示装置，包括本发明提供的显示面板。
与现有技术相比，本发明提供的阵列基板、显示面板和显示装置，至少实现了如下的有益效果：
在双栅结构的阵列基板中，设置了至少一个接固定电位的屏蔽部，屏蔽部向衬底基板的正投影位于像素电极向衬底基板的正投影和扫描线向衬底基板的正投影之间；并且，像素电极和扫描线之间包括至少一层绝缘层，至少部分屏蔽部位于至少一层绝缘层中的至少一层中。屏蔽部可以有效的屏蔽像素电极和扫描线之间的侧向电场，从而减小扫描线的电信号对于像素电极的耦合作用，相对于现有技术，可以提升子像素亮度的准确性，改善竖纹等显示不良的现象，有利于提升显示品质。
当然，实施本发明的任一产品不必特定需要同时达到以上所述的所有技术效果。
通过以下参照附图对本发明的示例性实施例的详细描述，本发明的其它特征及其优点将会变得清楚。
附图说明
被结合在说明书中并构成说明书的一部分的附图示出了本发明的实施例，并且连同其说明一起用于解释本发明的原理。
图1A是现有技术所述的显示面板的结构示意图；
图1B为图1A所示的显示面板中驱动同一像素行的扫描线的时序图；
图2是本发明实施例提供的一种阵列基板的平面结构示意图；
图3是图2中区域A1的一种放大图；
图4是沿图3中CC’线的一种剖面结构示意图；
图5是沿图3中CC’线的另一种剖面结构示意图；
图6是沿图3中CC’线的又一种剖面结构示意图；
图7是沿图3中CC’线的又一种剖面结构示意图；
图8A是本发明实施例提供的又一种阵列基板的局部剖面结构示意图；
图8B是本发明实施例提供的又一种阵列基板的局部剖面结构示意图；
图9是本发明实施例提供的又一种阵列基板的局部剖面结构示意图；
图10是本发明实施例提供的又一种阵列基板的局部剖面结构示意图；
图11是本发明实施例提供的又一种阵列基板的局部平面结构示意图；
图12是沿图11中DD’线的一种剖面结构示意图；
图13是本发明实施例提供的又一种阵列基板的局部平面结构示意图；
图14是沿图13中EE’线的一种剖面结构示意图；
图15是本发明实施例提供的又一种阵列基板的局部平面结构示意图；
图16是沿图15中FF’线的一种剖面结构示意图；
图17A是本发明实施例提供的又一种阵列基板的平面结构示意图；
图17B是本发明实施例提供的又一种阵列基板的平面结构示意图；
图18是本发明实施例提供的一种显示面板的局部剖面结构示意图；
图19是本发明实施例提供的一种显示装置的结构示意图。
具体实施方式
现在将参照附图来详细描述本发明的各种示例性实施例。应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本发明的范围。
以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本发明及其应用或使用的任何限制。
对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为说明书的一部分。
在这里示出和讨论的所有例子中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它例子可以具有不同的值。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。
为了解决显示面板在显示时出现的竖纹现象，发明人对现有技术提供的显示面板进行了如下研究：
图1A是现有技术所述的显示面板的结构示意图。图1B为图1A所示的显示面板中驱动同一像素行的扫描线的时序图。参考图1A和图1B，显示面板包括：显示区AA，显示区AA包括：呈阵列排布的多个子像素sp、子像素sp包括第一子像素sp1和第二子像素sp2，第一子像素sp1和第二子像素sp2沿第一方向a交替排列形成像素行spH。其中，一个子像素sp作为一个独立的显示单元，子像素sp包括像素电极spX和晶体管T，晶体管T作为子像素sp的开关器件。
多条沿第一方向a延伸的扫描线G，扫描线G包括第一扫描线G1和第二扫描线G2，沿第二方向b上，第一扫描线G1和第二扫描线G2交替排列，一个像素行spH由一条第一扫描线G1和一条第二扫描线G2共同驱动，即一条像素行spH中部分子像素sp由第一扫描线G1驱动，剩余部分子像素sp由第二扫描线G2驱动。第二方向b与第一方向a交叉，可选的，第二方向b与第一方向a垂直。在驱动同一个像素行spH时，向第一扫描线G1输入扫描信号的时间与向第二扫描线G2输入扫描信号的时间存在部分交叠，即开始向第一扫描线输入扫描信号的时刻和开始向第二扫描线输入扫描信号的时刻不同，但向第一扫描线输入扫描信号的时间段与向第二扫描线输入扫描信号的时间段存在交叠，即属于同一像素行的第一子像素和第二子像素的充电开始时刻和充电结束时刻均不同。
多条沿第二方向b延伸的数据线D；多个子像素sp沿第二方向b排列形成像素列spL，图1示出了一条数据线D驱动一个像素列spL，可选的，一条数据线D也可以同时驱动两个像素列spL。显示面板还包括多个像素电极spX，一个子像素sp包括一个像素电极spX；
第一子像素sp1包括第一晶体管T1，第一晶体管T1的栅极连接到第一扫描线G1，第一晶体管T1的源极连接到像素电极spX，第一晶体管T1的漏极连接到数据线D，第一晶体管T1作为第一子像素sp1的控制开关，当第一晶体管T1导通时，通过源极向像素电极spX上施加电压；第二子像素sp2包括第二晶体管T2，第二晶体管T2的栅极连接到第二扫描线G2，第二晶体管T2的源极连接到像素电极spX，第二晶体管T2的漏极连接到数据线D；第二晶体管T2作为第二子像素sp2的控制开关，当第二晶体管T2导通时，通过源极向像素电极spX上施加电压；其中，
现有技术中，一个像素行spH由一条第一扫描线G1和一条第二扫描线G2共同驱动，其中，第一扫描线G1连接到第一晶体管T1，第一扫描线G1驱动第一子像素sp1；第二扫描线G2连接到第二晶体管T2，第二扫描线G1驱动第二子像素sp2。如图2的时序图所示的，先向第一扫描线G1输入扫描信号，第一扫描线G1驱动的第一子像素sp1开始充电，然后向第二扫描线G2输入扫描信号，第二扫描线G2驱动的第二子像素sp2开始充电，即第一子像素sp1的充电时间与第二子像素sp2的充电时间存在交叠。
当向第一扫描线G1输入扫描信号时，扫描信号控制第一晶体管T1打开，则源极和漏极之间导通，与第一晶体管T1的漏极电连接的数据线D将数据信号Vdata通过漏极向源极传输，即向第一子像素sp1的像素电极spX充电。当向第二扫描线G2输入扫描信号时，扫描信号控制第二晶体管T2打开，则源极和漏极之间导通，与第二晶体管T2的漏极电连接的数据线D将数据信号Vdata通过漏极向源极传输，即向第二子像素sp2的像素电极spX充电。
如图2所示的，在t1时刻，只有第一扫描线G1通入扫描信号，第一子像素sp1的像素电极spX上的电压缓慢上升，此时第二扫描线G2还没有通入扫描信号，则在第二扫描线G2与第一像素素sp1的像素电极spX的边缘之间还没有边缘场电容(即图1中区域Q1位置)。边缘场电容为扫描线和像素电极靠近扫描线一侧的边缘之间产生的电容，当扫描线上通入扫描信号，且与扫描线相邻像素电极处于充电状态时，在扫描线与像素电极之间会产生边缘场电容。
在t2时刻，在第二扫描线G2与第一像素sp1的像素电极spX的边缘之间会产生边缘场电容Cpg(图1中区域Q1位置处)，第一扫描线G1和第二扫描线G2均通入扫描信号，此时，在第一扫描线G1与第二子像素sp2的像素电极spX的边缘之间会产生边缘场电容Cpg'(图1中区域Q2位置处)，此时刻，第一子像素sp1的像素电极spX继续充电直到趋于稳定，第二子像素sp1的像素电极spX上的电压缓慢上升然后直到趋于稳定。t2时刻结束时，第一子像素sp1的像素电极spX上的电压即充电完成后的电压Vpixel1＝Vdata-Vtft-feed-Vpg-feed(公式一)。其中，Vdata为数据线D上输入的数据信号电压，Vtft-feed为晶体管自身的寄生电容造成的耦合电压，Vpg-feed为边缘场电容Cpg2造成的耦合电压。
在t3时刻，第一扫描线G1上不再通入扫描信号，则第一扫描线G1与第二子像素sp2的像素电极spX的边缘之间的边缘场电容Cpg'消失，第二子像素sp1的像素电极spX保持充电直到完成充电，t3时刻结束后，第二子像素sp1的像素电极spX上的电压即充电完成后的电压Vpixel2＝Vdata-Vtft-feed(公式二)。可见，Vpixel1受边缘场电容影响，而Vpixel2不受边缘场电容影响，导致第二子像素上像素电极的电压与第一子像素上像素电极的电压的影响因素不同，即第一子像素的像素电极和第二子像素的像素电极的充电结束时刻不同，导致栅极和像素电极的边缘之间产生的边缘场电容对充电后的像素电极电压影响不同。对比上述公式一和公式二可知，在对同一个像素行充电完成后，第二子像素的像素电极充电后的电压大于第一子像素的像素电极充电后的电压，像素电极的电压大小影响子像素的亮度，最终会第二子像素的亮度大于第一像素的亮度，显示面板显示时出现竖纹感而影响显示效果。
有鉴于此，本发明提供了一种阵列基板、显示面板和显示装置，以解决现有技术提出的显示面板在显示时会出现竖纹现象等显示不良的问题。关于本发明提供的具体实施例，下文将详述。
请参考图2、图3和图4，图2是本发明实施例提供的一种阵列基板的平面结构示意图；图3是图2中区域A1的一种放大图；图4是沿图3中CC’线的一种剖面结构示意图；
本实施例提供了一种阵列基板，具有显示区AA，包括：
衬底基板00；
显示区AA包括：多条沿第一方向X延伸的扫描线GL、多条沿第二方向Y延伸的数据线DL、呈阵列排布的多个子像素P、公共电极CI；
扫描线GL包括第一扫描线GL1和第二扫描线GL2，子像素P包括驱动开关ST和像素电极PI；
子像素P包括第一子像素P1和第二子像素P2，第一子像素P1和第二子像素P2沿第一方向X交替排列形成像素行PX；
显示区AA包括多个沿第二方向Y排列的行重复单元100，行重复单元100包括：一条第一扫描线GL1、一条第二扫描线GL2和一个像素行PX；
同一行重复单元100中，第一扫描线GL1和第二扫描线GL2分别位于像素行PX沿第二方向Y相对的两侧，第一扫描线GL1和第一子像素P1的驱动开关ST的栅极电连接，第二扫描线GL2和第二子像素P2的驱动开关ST的栅极电连接；
像素电极PI位于公共电极CI靠近衬底基板00的一侧；
至少一个屏蔽部10，屏蔽部10接固定电位；屏蔽部10向衬底基板00的正投影位于像素电极PI向衬底基板00的正投影和扫描线GL向衬底基板00的正投影之间；像素电极PI和扫描线GL之间包括至少一层绝缘层IN，至少部分屏蔽部10位于至少一层绝缘层IN中的至少一层中。
本实施例提供的阵列基板为双栅结构，相邻的两个像素行PX之间设置有两条扫描线GL。具体而言，设置两条扫描线GL用于驱动同一像素行PX，扫描线GL包括第一扫描线GL1和第二扫描线GL2，第一扫描线GL1和第二扫描线GL2分别位于其驱动的像素行PX沿第二方向Y相对的两侧。第一扫描线GL1和第一子像素P1的驱动开关ST的栅极电连接，用于驱动像素行PX中的第一子像素P1。第二扫描线GL2和第二子像素P2的驱动开关ST的栅极电连接，用于驱动像素行PX中的第二子像素P2。
显示面板还包括多条沿第二方向Y延伸的数据线DL同一像素行PX中相邻的第一子像素P1和第二子像素P2电连接至同一条数据线DL。数据线DL用于向子像素P传输数据信号以控制子像素P的亮度。可选的，数据线DL的数据信号可以由安装在显示面板上的芯片或者显示面板外部的处理器提供，本实施例对此不作具体限制。
阵列基板在工作阶段，扫描线接收扫描信号，在扫描信号的控制下对应的驱动开关ST导通，数据线DL通过导通的驱动开关ST向各子像素P的像素电极PI传输数据信号。像素电极PI接收数据信号后，和其周边的带有扫描信号的扫描线GL之间形成了侧向电场。
由于本实施例提供的阵列基板为双栅结构，为了避免应用于显示面板后出现竖纹等显示不良的情况，本实施例提供的阵列基板中，设置了接固定电位的屏蔽部10，由于屏蔽部10的电位固定，不会存在高低电位的变化，因而可以避免将像素电极PI的电位拉高或者拉低。并且屏蔽部10设置在特定的位置，以阻隔像素电极PI和其周边的扫描线GL之间的侧向电场。
屏蔽部10的位置具体为，一方面，所述屏蔽部10向所述衬底基板00的正投影位于所述像素电极PI向所述衬底基板00的正投影和所述扫描线GL向所述衬底基板00的正投影之间，换言之，在平行于阵列基板所在的平面的方向上，屏蔽部10设置在像素电极PI和扫描线GL之间的区域中。需要说明的是，图2即为在垂直于衬底基板00的方向上观察阵列基板所得到的视图，因此，在图2中，屏蔽部10向衬底基板00的正投影和屏蔽部10是重合的，同理，像素电极PI向衬底基板00的正投影和像素电极PI是重合的，扫描线GL向衬底基板00的正投影和扫描线GL是重合的，图2中不再单独示意屏蔽部10向衬底基板00的正投影、像素电极PI向衬底基板00的正投影、以及扫描线GL向衬底基板00的正投影。
另一方面，至少部分屏蔽部10位于像素电极PI和扫描线GL之间的至少一层绝缘层IN中的至少一层中，具体而言，屏蔽部10的设置方式有多种。屏蔽部10的一种设置方式是，全部屏蔽部10设置在像素电极PI和扫描线GL之间的至少一层绝缘层IN中的至少一层中，即为在垂直于阵列基板所在平面的方向上，屏蔽部10背离衬底基板的一端(顶端)的高度不高于像素电极所在平面，屏蔽部10靠近衬底基板的一端(底端)的高度不低于扫描线GL所在平面。屏蔽部10的另一种设置方式是，部分屏蔽部10设置在像素电极PI和扫描线GL之间的至少一层绝缘层IN中的至少一层中，屏蔽部10可以由像素电极PI远离衬底基板的一侧延伸至至少一层绝缘层IN中的至少一层中，也可以由扫描线GL靠近衬底基板的一侧延伸至至少一层绝缘层IN中的至少一层中，本实施例不再一一附图赘述。需要说明的，图4中，以像素电极PI和扫描线GL之间的绝缘层IN有两层为例进行说明，分别为绝缘层IN1和绝缘层IN2，在其他可选的实施例中，像素电极PI和扫描线GL之间的绝缘层IN可以有一层、三层或者更多层，具体根据显示面板的实际情况进行设置，本实施例对此不作具体限制。并且，屏蔽部10可以位于像素电极PI和扫描线GL之间的部分绝缘层IN中、也可以位于全部的绝缘层IN中，图4仅示意了并且示意了部分屏蔽部10位于绝缘层IN1中的实施方式，在其他可选的实施例中，部分屏蔽部10可以位于绝缘层IN2中，或者部分屏蔽部10可以位于绝缘层IN1和绝缘层IN2中，或者全部屏蔽部10位于绝缘层IN1和绝缘层IN2中的至少一层中。本实施例不再一一附图示意。
本实施例中，由于设置了屏蔽部10，像素电极PI和扫描线GL之间的侧向电场被部分屏蔽，请参考图4，图4中示意了电场线，其中延伸经过屏蔽部10所在区域的电场线(虚线所示)被屏蔽部10阻隔，因而屏蔽部10可以有效的屏蔽像素电极PI和扫描线GL之间的侧向电场，即为减小扫描线GL的扫描信号和像素电极PI的耦合作用。
需要说明的是，本实施例中，仅以屏蔽部10的数量为一个为例进行说明。可以理解的是，屏蔽部10的数量可以有两个、三个或者更多个，具体数量需要根据显示面板的实际情况进行设置，可选的，在像素电极和扫描线的耦合作用较强的位置均可以设置屏蔽部10，本实施例对此不作具体限制。
本实施例提供的阵列基板，至少可以实现如下的有益效果：
在双栅结构的阵列基板中，设置了至少一个接固定电位的屏蔽部10，屏蔽部10向衬底基板00的正投影位于像素电极PI向衬底基板00的正投影和扫描线GL向衬底基板00的正投影之间；并且，像素电极PI和扫描线GL之间包括至少一层绝缘层IN，至少部分屏蔽部10位于至少一层绝缘层IN中的至少一层中。屏蔽部10可以有效的屏蔽像素电极PI和扫描线GL之间的侧向电场，从而减小扫描线GL的电信号对于像素电极PI的耦合作用，相对于现有技术，可以提升子像素亮度的准确性，改善竖纹等显示不良的现象，有利于提升显示品质。
在一些可选的实施例中，请参考图5，图5是沿图3中CC’线的另一种剖面结构示意图；
本实施例中，屏蔽部10远离衬底基板00的一端和衬底基板00的距离H1大于等于像素电极PI和衬底基板00的距离H3，屏蔽部10靠近衬底基板00的一端和衬底基板00的距离H2小于等于扫描线GL和衬底基板00的距离H4。
本实施例提供的阵列基板中，进一步限定了屏蔽部10在垂直于衬底基板00方向上的位置，具体的，H1≥H3，且H2≤H4。换言之，屏蔽部10远离衬底基板00的一端为顶端，屏蔽部10靠近衬底基板00的一端为底端，则屏蔽部10的顶端应不低于像素电极PI，且屏蔽部10的底端应不高于扫描线GL。又换言之，像素电极PI和扫描线GL之间的任意一层绝缘层IN中均设置了屏蔽部10，以提供较佳的屏蔽效果。可以理解的是，屏蔽部10的顶端和衬底基板00的距离H1越大、屏蔽部10的底端和衬底基板00的距离H2越小，屏蔽效果越佳。
图5中，仅示意了H1＝H3，且H2＝H4的实施方式。在本发明其他可选的实现方式中，可以设置H1＞H3，和/或H2＜H4，例如，请参考图6，图6示意了H1＞H3，且H2＜H4的实施方式，图6所示的实施方式有利于进一步屏蔽像素电极PI和扫描线GL之间的侧向电场。可以理解的是，屏蔽部10的顶端距离衬底基板00越远、且屏蔽部10的底端距离衬底基板00越近，越有利于屏蔽像素电极PI和扫描线GL之间的侧向电场。
本实施例提供的阵列基板中，进一步设置了屏蔽部10在垂直于衬底基板00方向上的位置，有利于进一步屏蔽像素电极PI和扫描线GL之间的侧向电场，从而进一步提升子像素亮度的准确性，改善竖纹等显示不良的现象，有利于提升显示品质。
可选的，本发明上述任一实施例提供的阵列基板中，屏蔽部10的材料为金属或者金属氧化物。金属或者金属氧化物均为阵列基板中常用的导电材料，使用金属或者金属氧化物制作屏蔽部，有利于降低制造的工艺难度，降低制作成本。可选的，阵列基板中常用的金属可以为钼、铝、钛等等，金属材料具有良好的导电性和延展性，是制作屏蔽部的优良材料。
可选的，屏蔽部10的材料为金属氧化物，包括铟镓锌氧化物、铟锌氧化物、铟锡氧化物、铟锡锌氧化物中的至少一者。铟镓锌氧化物、铟锌氧化物、铟锡氧化物、铟锡锌氧化物在薄膜状态下均为透明的，并且具有良好的导电性，是制作屏蔽部的优良材料。
可选的，请参考图6，图6是沿图3中CC’线的又一种剖面结构示意图；其中，公共电极CI通常使用金属氧化物材料制作，且制作工艺较为成熟，可以设置屏蔽部10和公共电极CI的材料相同，有利于减小制作阵列基板的难度，降低阵列基板的制作成本。
在一些可选的实施例中，请参考图7，图7是沿图3中CC’线的又一种剖面结构示意图；
本实施例中，屏蔽部10远离衬底基板00的一端和公共电极CI相连接。由于屏蔽部10需要接固定电位，将屏蔽部10的顶端和公共电极CI相连接，可以使屏蔽部10获得公共电极CI的公共电压，公共电压通常为恒定电压，可以无需向屏蔽部10提供额外的电信号，有利于减少阵列基板中的电信号的数量，简化阵列基板的设置。
需要说明的是，本发明各实施例提供的阵列基板中，根据有源层的材料类型，驱动开关ST可以为LTPS TFT，也可以为a-si TFT，还可以为氧化物TFT，本发明各实施例对此不作具体限制。图4-图6中仅以驱动开关ST为LTPS TFT为例进行示意，图7中仅以驱动开关ST为a-si TFT为例进行示意。
可选的，请参考图8A，图8A是本发明实施例提供的又一种阵列基板的局部剖面结构示意图；
本实施例中，屏蔽部10和公共电极CI一体成型。在制作本实施例提供的阵列基板中，可以在制作公共电极CI的工艺之前，在绝缘层IN3和绝缘层IN1、绝缘层IN2中形成过孔，而后制作公共电极CI的工艺中，公共电极CI的材料进入过孔中从而形成了屏蔽部10。可以理解是，可以通过控制过孔的深度来设置屏蔽部10的具体位置。可选的，绝缘层IN2覆盖第二扫描线GL2，屏蔽部10靠近衬底基板00的底端延伸至绝缘层IN2。一方面，如果过孔深度较深会增加工艺难度，不利于提高阵列基板的制作效率，因而屏蔽部10不宜延伸至第二扫描线GL2靠近衬底基板00一侧的膜层中；另一方面，屏蔽部10延伸至绝缘层IN2中，已经具有较好的屏蔽效果，可以屏蔽大部分的侧向电场。
本实施例提供的阵列基板，可以在制作公共电极CI的工艺中一并形成屏蔽部10，一方面，可以使屏蔽部10接收公共电极CI的公共电压，满足屏蔽部10接固定电位的需求，有利于简化阵列基板的设置；另一方面，可以通过控制过孔的深度控制屏蔽部10的位置，易于制作；又一方面，可以减小制作阵列的工艺难度，降低阵列基板的成本。
可选的，本发明上述任一实施例提供的显示面板中，公共电极CI复用为触控电极。
本实施例提供的阵列基板在驱动时可以采用分时复用的技术，具体的，阵列基板在执行显示功能时，公共电极接收公共电压，公共电压为固定电压信号；阵列基板在执行触控功能时，公共电极接收触控电压，触控电压通常为脉冲信号。将公共电极复用为触控电极，有利于丰富阵列基板的功能，并且有利于阵列基板的轻薄化。
可选的，本发明上述任一实施例提供的显示面板中，公共电极CI复用为触控电极，且触控线和数据线同层设置。请参考图8B，图8B所示的阵列基板中，触控线TPL和数据线DL设置在同一膜层。由于本发明各实施例提供的阵列基板为双栅结构，一条数据线可以驱动两个像素列，相应的数据线的数量可以减少一半，在没有设置数据线的区域可以用于设置触控线，因此数据线和触控线可以同层设置，在制作阵列基板的过程中可以在同一个制作工艺中图案化同一导电层形成，可以减少阵列基板的工艺制程，且有利于阵列基板的轻薄化。
可选的，在公共电极CI复用为触控电极的实施方式中，当屏蔽部和公共电极电连接、或者屏蔽部和公共电极一体成型时，屏蔽部仍然可以实现屏蔽像素电极和扫描线之间的侧向电场的技术效果。具体而言，由于在执行触控功能时，阵列基板不执行显示功能、即为不向子像素传输数据信号，因而屏蔽部的电信号的变化不会影响阵列基板的显示效果。
在一些可选的实施例中，请参考图9，图9是本发明实施例提供的又一种阵列基板的局部剖面结构示意图；
本实施例中，阵列基板还包括触控电极TP和触控线TPL，触控电极TP和触控线TPL均位于公共电极CI远离衬底基板00的一侧；触控线TPL位于像素电极PI和扫描线之间的膜层。
本实施例提供的阵列基板中，进一步设置了触控电极TP和触控线TPL，触控电极TP和对应的触控线TPL电连接，触控线TPL用于向触控电极TP传输触控信号。需要说明的是，触控电极TP可以为自电容式、也可以为互电容式，触控电极TP和触控线TPL的具体设置方式可以有多种，本实施例对此均不作具体限制。本实施例提供的阵列基板设置了触控电极TP和触控线TPL，可以实现触控，丰富了阵列基板的功能。
可选的，请参考图10，图10是本发明实施例提供的又一种阵列基板的局部剖面结构示意图；
本实施例中，屏蔽部10和触控电极TP一体成型。本实施例提供的阵列基板中，屏蔽部10和触控电极TP的电信号相同。需要说明的是，由于触控电极TP设置在阵列基板中，为了避免影响阵列基板的显示功能，在阵列基板执行显示功能时，触控电极TP通常接收公共电极CI的公共电压，因而屏蔽部10可以接收固定电位。本实施例中，可以在制作触控电极TP的工艺中一并形成屏蔽部10，一方面，可以使屏蔽部10接收触控电极TP的公共电压，满足屏蔽部10接固定电位的需求，有利于简化阵列基板的设置；另一方面，可以通过控制过孔的深度控制屏蔽部10的位置，易于制作；又一方面，可以减小制作阵列的工艺难度，降低阵列基板的成本。
在一些可选的实施例中，请参考图11和图12，图11是本发明实施例提供的又一种阵列基板的局部平面结构示意图；图12是沿图11中DD’线的一种剖面结构示意图；
本实施例中，屏蔽部10和触控线TPL同层设置且材料相同。触控线TPL位于像素电极PI和扫描线之间的膜层，屏蔽部10和触控线TPL可以在同一个制作工艺中制作完成，有利于降低成本。
可选的，屏蔽部10和触控电极TP电连接，屏蔽部10接收触控电极TP的电信号，在阵列基板执行显示功能时，触控电极TP通常接收公共电极CI的公共电压，因而屏蔽部10可以接收固定电位，有利于减少阵列基板的信号数量，简化阵列基板的设计。
在一些可选的实施例中，请参考图13和图14，图13是本发明实施例提供的又一种阵列基板的局部平面结构示意图；图14是沿图13中EE’线的一种剖面结构示意图；
本实施例中，屏蔽部10和触控线TPL一体成型，可以在制作触控线TPL的工艺中一并形成屏蔽部10，一方面，可以使屏蔽部10接收触控线TPL的电信号，满足屏蔽部10接固定电位的需求，有利于简化阵列基板的设置；另一方面，可以减小制作阵列的工艺难度，降低阵列基板的成本。
需要说明的是，本发明各实施例提供的设置有触控线的阵列基板中，触控线可以和数据线同层设置，也可以和数据线分别设置在不同的膜层中。图9-图12所示的实施例中，仅以触控线和数据线异层设置为例进行说明。
图13和图14所示的实施例中，示意了触控线和数据线同层设置的技术方案。需要说明的是，在图13中，当屏蔽部10和触控线一体成型时，屏蔽部10在第二扫描线GL2的延伸方向上长度可以大于第一子像素P1在第二扫描线GL2的延伸方向上的长度，这样的屏蔽效果更充分。由于本发明各实施例提供的阵列基板为双栅结构，一条数据线可以驱动两个像素列，相应的数据线的数量可以减少一半，在没有设置数据线的区域可以用于设置触控线，因此数据线和触控线可以同层设置，在制作阵列基板的过程中可以在同一个制作工艺中图案化同一导电层形成，可以减少阵列基板的工艺制程，且有利于阵列基板的轻薄化。
在一些可选的实施例中，请参考图15和图16，图15是本发明实施例提供的又一种阵列基板的局部平面结构示意图；图16是沿图15中FF’线的一种剖面结构示意图；
本实施例中，对于同一子像素P，其像素电极PI和扫描线GL之间的区域中设置有至少两个屏蔽部10。图15中，仅以屏蔽部10的数量为两个为例进行示意说明，在制作阵列基板的工艺中，需要在绝缘层IN1和绝缘层IN2中形成过孔，而后向过空中填充材料以形成屏蔽部10，可以根据形成过孔的工艺难度调整过孔的孔径。当过孔的孔径较大时，过孔的数量可以设置的较少，相应的屏蔽部的数量较少；当过孔的孔径较小时，过孔的数量可以设置的多一些，相应的屏蔽部的数量较多。在本发明其他可选的实施例中，屏蔽部10的数量可以为三个或者更多个，具体的数量需要根据显示面板的实际情况进行设置。
可选的，请继续参考图15和图16，屏蔽部10为柱体形状。或者，请参考图11和图12，屏蔽部10为平板形状，平板所在平面可以平行于衬底基板00。或者，在其他可选的实施例中，平板所在平面可以垂直于衬底基板。可选的，屏蔽部10的形状可以有多种，例如还可以为不规则的形状，本实施例不再一一赘述。
在一些可选的实施例中，请参考图17A，图17A是本发明实施例提供的又一种阵列基板的平面结构示意图；
本实施例中，屏蔽部10和驱动开关ST分别位于像素电极PI沿第二方向Y相对的两侧。像素电极PI的第一侧设置了驱动开关ST，因而该侧的扫描线GL的距离相对较远一些，扫描线GL和像素电极PI的耦合作用较小。像素电极PI的第二侧设置了屏蔽部10，以屏蔽该侧的扫描线GL和像素电极PI的侧向电场。
可选的，在同一帧中，第一扫描线GL1和第二扫描线GL2的扫描信号存在交叠，且第二扫描线GL2的扫描信号晚于第一扫描线GL1的扫描信号。
由于双栅结构的显示面板中，扫描线数量较多，在显示面板刷新频率相同的情况下，相应的每一条扫描线接收扫描信号的时间减少，如果扫描线的扫描信号时间过短，相应的造成的驱动开关ST开启时间过短，可能会导致子像素充电不充分，从而出现显示异常。本实施例中，为了避免上述显示异常现象，在同一帧中，设置第一扫描线GL1的扫描信号和第二扫描线GL2的扫描信号存在交叠，因而可以保证扫描信号有足够的时间(即为扫描信号的脉宽较大)，避免子像素充电不充分的问题。并且，第一扫描线GL1的扫描信号和第二扫描线GL2的扫描信号不是同步进行的，第二扫描线GL2的扫描信号晚于第一扫描线GL1的扫描信号，第一扫描线GL1的扫描信号在结束的时刻即为第一子像素P1充电结束；由于第一扫描线GL1的扫描信号和第二扫描线GL2的扫描信号存在交叠，在交叠的时刻中，第一子像素P1和第二子像素P2同时充电，当第一子像素P1充电结束后，第二子像素P2单独充电，并且第二扫描线GL2的扫描信号在结束的时刻即为第二子像素P2充电结束，第二子像素P2的电信号停留在第二扫描线GL2的扫描信号在结束时刻的电位。
本实施例中，第一扫描线GL1和第二扫描线GL2的扫描信号存在交叠，且第二扫描线GL2的扫描信号晚于第一扫描线GL1的扫描信号，第一扫描线GL1的扫描信号结束后，第一子像素P1充电结束并处于浮置状态。由于设置了屏蔽部10，可以改善第二扫描线GL2的扫描信号在结束时和第一子像素P1之间的耦合作用，改善显示不良的现象。
可选的，请继续参考图17A，阵列基板对于扫描线的驱动方式仅包括正扫(即为在同一帧中，第一扫描线GL1和第二扫描线GL2的扫描信号存在交叠，且第二扫描线GL2的扫描信号晚于第一扫描线GL1的扫描信号)，屏蔽部10设置在第一子像素P1的像素电极PI和第二扫描线GL2之间。可选的，任一第一子像素P1的像素电极PI和第二扫描线GL2之间均设置有屏蔽部10。阵列基板在正扫时，第一扫描线GL1的扫描信号控制第一子像素P1的驱动开关ST导通，以向第一子像素P1传输数据信号；而后，第二扫描线GL2的扫描信号控制第二子像素P2的驱动开关ST导通，以向第二子像素P2传输数据信号。第二扫描线GL2的扫描信号在结束时会和第一子像素P1之间发生耦合作用，屏蔽部10可以减小该耦合作用，从而减小第一子像素P1的电位与初始设置的电位产生的偏差，改善造成第一子像素P1的亮度异常现象，减轻显示面板显示时会出现竖纹等显示不良的情况。
可选的，请参考图17B，阵列基板对于扫描线的驱动方式包括正扫和反扫(即为在同一帧中，第一扫描线GL1和第二扫描线GL2的扫描信号存在交叠，且第一扫描线GL1的扫描信号晚于第二扫描线GL2的扫描信号)，第一子像素P1的像素电极PI和第二扫描线GL2之间设置有屏蔽部10，并且第二子像素P2的像素电极PI和第一扫描线GL1之间也设置有屏蔽部10。可选的，任一第一子像素P1的像素电极PI和第二扫描线GL2之间均设置有屏蔽部10，且任一第二子像素P2的像素电极PI和第一扫描线GL1之间均设置有屏蔽部10。具体的，当阵列基板在反扫时，第二扫描线GL2的扫描信号控制第二子像素P2的驱动开关ST导通，以向第二子像素P2传输数据信号。而后，第一扫描线GL1的扫描信号控制第一子像素P1的驱动开关ST导通，以向第一子像素P1传输数据信号；第一扫描线GL1的扫描信号在结束时会和第二子像素P2之间发生耦合作用，屏蔽部10可以减小该耦合作用，从而减小第二子像素P2的电位与初始设置的电位产生的偏差，改善造成第二子像素P2的亮度异常现象，减轻显示面板显示时会出现竖纹等显示不良的情况。
可选的，请继续参考图17A，多个第一子像素P1沿第二方向Y排列形成第一像素列PY1，多个第二子像素P2沿第二方向Y排列形成第二像素列PY2；显示区AA包括多个沿第一方向X排列的列重复单元200，列重复单元200包括：一个第一像素列PY1、一个第二像素列PY2、一条数据线DL；同一列重复单元200中的子像素P的驱动开关ST的源极均和数据线DL电连接。本实施例示意了一种双栅结构的显示面板，其中，一条数据线DL可以向两列子像素传输数据信号，因而可以减少数据线DL的数量，提高显示面板的开口率。
本发明还提供了一种显示面板，请参考图18，
本发明提供的显示面板包括本发明上述任一实施例提供的阵列基板101，以及与阵列基板相对设置的对置基板102。可选的，本实施例提供显示面板可以为液晶显示面板，对置基板102为彩膜基板。本发明实施例提供的显示面板，具有本发明实施例提供的阵列基板的有益效果，具体可以参考上述各实施例对于阵列基板的具体说明，本实施例在此不再赘述。
本发明还提供了一种显示装置，包括本发明上述任一实施例提供的显示面板。请参考图19，图19是本发明实施例提供的一种显示装置的结构示意图。图19提供的显示装置1000包括本发明上述任一实施例提供的显示面板1001。图19实施例仅以手机为例，对显示装置1000进行说明，可以理解的是，本发明实施例提供的显示装置，可以是电脑、电视、车载显示装置等其他具有显示功能的显示装置，本发明对此不作具体限制。本发明实施例提供的显示装置，具有本发明实施例提供的显示面板的有益效果，具体可以参考上述各实施例对于显示面板的具体说明，本实施例在此不再赘述。
通过上述实施例可知，本发明提供的阵列基板、显示面板和显示装置，至少实现了如下的有益效果：
在双栅结构的阵列基板中，设置了至少一个接固定电位的屏蔽部，屏蔽部向衬底基板的正投影位于像素电极向衬底基板的正投影和扫描线向衬底基板的正投影之间；并且，像素电极和扫描线之间包括至少一层绝缘层，至少部分屏蔽部位于至少一层绝缘层中的至少一层中。屏蔽部可以有效的屏蔽像素电极和扫描线之间的侧向电场，从而减小扫描线的电信号对于像素电极的耦合作用，相对于现有技术，可以提升子像素亮度的准确性，改善竖纹等显示不良的现象，有利于提升显示品质。
虽然已经通过例子对本发明的一些特定实施例进行了详细说明，但是本领域的技术人员应该理解，以上例子仅是为了进行说明，而不是为了限制本发明的范围。本领域的技术人员应该理解，可在不脱离本发明的范围和精神的情况下，对以上实施例进行修改。本发明的范围由所附权利要求来限定。
Claims (20)
1.一种阵列基板，具有显示区，其特征在于，包括：
衬底基板；
所述显示区包括：多条沿第一方向延伸的扫描线、多条沿第二方向延伸的数据线、呈阵列排布的多个子像素、公共电极；
所述扫描线包括第一扫描线和第二扫描线，所述子像素包括驱动开关和像素电极；
所述子像素包括第一子像素和第二子像素，所述第一子像素和所述第二子像素沿所述第一方向交替排列形成像素行；
所述显示区包括多个沿所述第二方向排列的行重复单元，所述行重复单元包括：一条所述第一扫描线、一条所述第二扫描线和一个所述像素行；
同一所述行重复单元中，所述第一扫描线和所述第二扫描线分别位于所述像素行沿所述第二方向相对的两侧，所述第一扫描线和所述第一子像素的驱动开关的栅极电连接，所述第二扫描线和所述第二子像素的驱动开关的栅极电连接；
所述像素电极位于所述公共电极靠近所述衬底基板的一侧；
至少一个屏蔽部，所述屏蔽部接固定电位；所述屏蔽部向所述衬底基板的正投影位于所述像素电极向所述衬底基板的正投影和所述扫描线向所述衬底基板的正投影之间；所述像素电极和所述扫描线之间包括至少一层绝缘层，至少部分所述屏蔽部位于所述至少一层绝缘层中的至少一层中。
2.根据权利要求1所述的阵列基板，其特征在于，
所述屏蔽部远离所述衬底基板的一端和所述衬底基板的距离大于等于所述像素电极和所述衬底基板的距离，所述屏蔽部靠近所述衬底基板的一端和所述衬底基板的距离小于等于所述扫描线和所述衬底基板的距离。
3.根据权利要求1所述的阵列基板，其特征在于，
所述屏蔽部的材料为金属或者金属氧化物。
4.根据权利要求3所述的阵列基板，其特征在于，
所述屏蔽部的材料包括铟镓锌氧化物、铟锌氧化物、铟锡氧化物、铟锡锌氧化物中的至少一者。
5.根据权利要求1所述的阵列基板，其特征在于，
所述屏蔽部和所述公共电极的材料相同。
6.根据权利要求5所述的阵列基板，其特征在于，
所述屏蔽部远离所述衬底基板的一端和所述公共电极相连接。
7.根据权利要求6所述的阵列基板，其特征在于，
所述屏蔽部和所述公共电极一体成型。
8.根据权利要求1所述的阵列基板，其特征在于，
所述公共电极复用为触控电极。
9.根据权利要求1所述的阵列基板，其特征在于，
所述阵列基板还包括触控电极和触控线，所述触控电极和所述触控线均位于所述公共电极远离所述衬底基板的一侧；所述触控线位于所述像素电极和扫描线之间的膜层。
10.根据权利要求9所述的阵列基板，其特征在于，
所述屏蔽部和所述触控电极一体成型。
11.根据权利要求9所述的阵列基板，其特征在于，
所述屏蔽部和所述触控线同层设置且材料相同。
12.根据权利要求11所述的阵列基板，其特征在于，
所述屏蔽部和所述触控线一体成型。
13.根据权利要求11所述的阵列基板，其特征在于，
所述屏蔽部和所述触控电极电连接。
14.根据权利要求1所述的阵列基板，其特征在于，
对于同一子像素，其像素电极和所述扫描线之间的区域中设置有至少两个所述屏蔽部。
15.根据权利要求1所述的阵列基板，其特征在于，
所述屏蔽部为柱体形状或者平板形状。
16.根据权利要求1所述的阵列基板，其特征在于，
所述屏蔽部和所述驱动开关分别位于所述像素电极沿所述第二方向相对的两侧。
17.根据权利要求1所述的阵列基板，其特征在于，
所述第一扫描线和所述第二扫描线的扫描信号存在交叠，且所述第二扫描线的扫描信号晚于所述第一扫描线的扫描信号。
18.根据权利要求1所述的阵列基板，其特征在于，
多个所述第一子像素沿所述第二方向排列形成第一像素列，多个所述第二子像素沿所述第二方向排列形成第二像素列；
所述显示区包括多个沿所述第一方向排列的列重复单元，所述列重复单元包括：一个所述第一像素列、一个所述第二像素列、一条所述数据线；同一所述列重复单元中的所述子像素的驱动开关的源极均和所述数据线电连接。
19.一种显示面板，其特征在于，包括根据权利要求1-18任一项所述阵列基板，以及与所述阵列基板相对设置的对置基板。
20.一种显示装置，其特征在于，包括根据权利要求19所述显示面板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910150137.8A CN109856874A (zh) | 2019-02-28 | 2019-02-28 | 阵列基板、显示面板和显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910150137.8A CN109856874A (zh) | 2019-02-28 | 2019-02-28 | 阵列基板、显示面板和显示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN109856874A true CN109856874A (zh) | 2019-06-07 |
Family
ID=66899405
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910150137.8A Pending CN109856874A (zh) | 2019-02-28 | 2019-02-28 | 阵列基板、显示面板和显示装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109856874A (zh) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112649994A (zh) * | 2020-12-28 | 2021-04-13 | 合肥视涯技术有限公司 | 阵列基板的设计方法、阵列基板、显示面板及显示装置 |
| WO2021104481A1 (zh) * | 2019-11-29 | 2021-06-03 | 京东方科技集团股份有限公司 | 显示基板、显示装置 |
| WO2022170458A1 (zh) * | 2021-02-09 | 2022-08-18 | 京东方科技集团股份有限公司 | 显示面板及显示装置 |
| CN114973993A (zh) * | 2022-05-24 | 2022-08-30 | Tcl华星光电技术有限公司 | 显示面板及显示装置 |
| WO2022198639A1 (zh) * | 2021-03-26 | 2022-09-29 | 京东方科技集团股份有限公司 | 阵列基板及显示装置 |
| WO2023273401A1 (zh) * | 2021-06-30 | 2023-01-05 | 京东方科技集团股份有限公司 | 显示基板及显示装置 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09244044A (ja) * | 1996-03-12 | 1997-09-19 | Fujitsu Ltd | 液晶表示装置 |
| CN102436103A (zh) * | 2011-11-17 | 2012-05-02 | 友达光电股份有限公司 | 像素结构、主动阵列基板及液晶显示面板 |
| US20130313600A1 (en) * | 2010-06-22 | 2013-11-28 | Au Optronics Corporation | Pixel structure and manufacturing method thereof |
| CN107966862A (zh) * | 2017-12-21 | 2018-04-27 | 惠科股份有限公司 | 显示器及其显示面板、显示器的制作方法 |
| CN207337026U (zh) * | 2017-11-06 | 2018-05-08 | 京东方科技集团股份有限公司 | 阵列基板和显示面板 |
-
2019
- 2019-02-28 CN CN201910150137.8A patent/CN109856874A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09244044A (ja) * | 1996-03-12 | 1997-09-19 | Fujitsu Ltd | 液晶表示装置 |
| US20130313600A1 (en) * | 2010-06-22 | 2013-11-28 | Au Optronics Corporation | Pixel structure and manufacturing method thereof |
| CN102436103A (zh) * | 2011-11-17 | 2012-05-02 | 友达光电股份有限公司 | 像素结构、主动阵列基板及液晶显示面板 |
| CN207337026U (zh) * | 2017-11-06 | 2018-05-08 | 京东方科技集团股份有限公司 | 阵列基板和显示面板 |
| CN107966862A (zh) * | 2017-12-21 | 2018-04-27 | 惠科股份有限公司 | 显示器及其显示面板、显示器的制作方法 |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2021104481A1 (zh) * | 2019-11-29 | 2021-06-03 | 京东方科技集团股份有限公司 | 显示基板、显示装置 |
| US11469291B2 (en) | 2019-11-29 | 2022-10-11 | Chengdu Boe Optoelectronics Technology Co., Ltd. | Display panel, method of manufacturing the same, and display device |
| US11968862B2 (en) | 2019-11-29 | 2024-04-23 | Chengdu Boe Optoelectronics Technology Co., Ltd. | Display substrate and display device |
| CN112649994A (zh) * | 2020-12-28 | 2021-04-13 | 合肥视涯技术有限公司 | 阵列基板的设计方法、阵列基板、显示面板及显示装置 |
| WO2022170458A1 (zh) * | 2021-02-09 | 2022-08-18 | 京东方科技集团股份有限公司 | 显示面板及显示装置 |
| US11989367B2 (en) | 2021-02-09 | 2024-05-21 | Chengdu Boe Optoelectronics Technology Co., Ltd. | Display panel and display apparatus |
| WO2022198639A1 (zh) * | 2021-03-26 | 2022-09-29 | 京东方科技集团股份有限公司 | 阵列基板及显示装置 |
| WO2023273401A1 (zh) * | 2021-06-30 | 2023-01-05 | 京东方科技集团股份有限公司 | 显示基板及显示装置 |
| CN114973993A (zh) * | 2022-05-24 | 2022-08-30 | Tcl华星光电技术有限公司 | 显示面板及显示装置 |
| CN114973993B (zh) * | 2022-05-24 | 2024-01-02 | Tcl华星光电技术有限公司 | 显示面板及显示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109856874A (zh) | 阵列基板、显示面板和显示装置 | |
| US10088930B2 (en) | Active matrix organic light emitting diode in-cell touch panel and drive method thereof | |
| US9529237B2 (en) | Display device and driving method thereof | |
| US10670932B2 (en) | Array substrate comprising a conductive layer directly contacting a first protrusion and a second protrusion that respectively protrude from a scanning line and a metal line and display device having the same | |
| CN102866815B (zh) | 一种电容式内嵌触摸屏及显示装置 | |
| JP6161782B2 (ja) | 静電容量式インセル型タッチパネル及び表示装置 | |
| EP3048479B1 (en) | Array substrate, liquid crystal display panel and display device | |
| US20140125626A1 (en) | Capacitive in-cell touch screen, driving method for the same, and display apparatus | |
| CN109521616A (zh) | 显示面板和显示装置 | |
| CN101540333B (zh) | 薄膜晶体管基板及具有薄膜晶体管基板的显示装置 | |
| KR20170039001A (ko) | 인셀 터치 방식 표시장치 | |
| US20230236691A1 (en) | Touch display substrate and display device | |
| EP2722710B1 (en) | Array substrate, LCD device and driving method | |
| KR102605983B1 (ko) | 디스플레이 장치 | |
| US10061436B2 (en) | Touch display panel, driving method and touch display device | |
| CN107544188B (zh) | 像素阵列与驱动方法 | |
| US9780126B2 (en) | Z-inversion type display device and method of manufacturing the same | |
| KR20170076187A (ko) | 인셀 터치 방식 표시장치 | |
| WO2011061964A1 (ja) | 液晶表示装置用基板、液晶表示装置、および液晶表示装置の駆動方法 | |
| CN109471562B (zh) | 显示面板、显示装置和显示面板的驱动方法 | |
| US8248565B2 (en) | Active device array substrate | |
| US9459502B2 (en) | Liquid crystal display device | |
| JP4047626B2 (ja) | 画像表示装置 | |
| US11587956B2 (en) | Array substrate, method for manufacturing same, and display device | |
| CN202736016U (zh) | 一种电容式内嵌触摸屏及显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20190607 |