CN107544188B - 像素阵列与驱动方法 - Google Patents

Abstract

本发明提供一种像素阵列与驱动方法，该像素阵列包含多个数据线、扫描线与像素单元。数据线沿第一方向延伸，并包含第一数据线。扫描线沿第二方向延伸，并包含依序的第一扫描线与第二扫描线。像素单元当中的第一像素单元包含第一与第二像素电极、第一与第二开关元件。第一开关元件具有栅极、源极与漏极。第一开关元件中，栅极耦接第一扫描线，源极耦接第一数据线，漏极耦接第一像素电极。第二开关元件具有栅极、源极与漏极。第二开关元件中，源极耦接第一像素电极，栅极耦接第二扫描线，漏极耦接第二像素电极。本发明能够兼顾显示画质和窄边框的设计需求。

Description

像素阵列与驱动方法

技术领域

本发明涉及一种显示技术，且特别是有关于一种像素阵列与驱动方法。

背景技术

随着光电与半导体技术的演进，带动了显示面板的蓬勃发展。在诸多显示器中，平面显示器近来已被广泛地使用，并取代阴极射线管(Cathode Ray Tube，CRT)显示器成为下一代显示器的主流。以液晶显示面板为例，其主要是由主动元件阵列基板、对向基板以及夹于主动元件阵列基板与对向基板之间的显示介质层所构成，其中主动元件阵列基板具有多个阵列排列的像素，而每一像素包括主动元件以及与主动元件电连接的像素电极。

为了外表上的美观效果以及特殊的视觉感受，现今一种趋势是使显示面板符合窄边框的设计需求。然而，由于使用者对于画面品质的要求越来越高，画面的分辨率也越来越高，因此，设置在周边电路区中的导电线路也势必越来越多而难以达成窄边框的设计需求，因此要如何兼顾显示画面的品质以及窄边框的设计需求，实为本领域技术人员亟欲追求的目标。

发明内容

本发明实施例提供一种像素阵列与驱动方法，以兼顾显示画面的品质和窄边框的设计需求。

本发明的一态样是提供一种像素阵列，其包含多个数据线、多个扫描线与多个像素单元。数据线沿第一方向延伸，并包含第一数据线。扫描线沿第二方向延伸，并包含依序的第一扫描线与第二扫描线。第二方向相异于第一方向。像素单元当中的第一像素单元包含第一像素电极、第二像素电极、第一开关元件与第二开关元件。第一开关元件具有栅极、源极与漏极。第一开关元件的栅极电性耦接该第一扫描线，第一开关元件的源极电性耦接该第一数据线，第一开关元件的漏极电性耦接第一像素电极。第二开关元件具有栅极、源极与漏极，第二开关元件的源极电性耦接第一像素电极，第二开关元件的栅极电性耦接该第二扫描线。第二像素电极电性耦接第二开关元件的漏极。

本发明的另一态样是提供一种驱动方法，用于驱动像素阵列。驱动方法包含以下步骤。提供像素阵列包含数据线、多条扫描线、多个像素单元，数据线沿第一方向延伸，扫描线沿第二方向延伸。第二方向相异于第一方向。所述像素单元之一像素单元包含第一像素电极、第二像素电极、第一开关元件与第二开关元件。第二像素电极与第一像素电极沿第一方向排列，第二开关元件与第一开关元件沿第一方向排列。第一开关元件电性耦接第一像素电极，第二开关元件电性耦接于第一像素电极与第二像素电极。提供多个扫描信号以同时开启第一开关元件与第二开关元件。当第一开关元件与第二开关元件开启时，将数据线的第一数据信号传送至第二像素电极。关闭第二开关元件，并传送数据线的第二数据信号至第一像素电极。

综上所述，本发明的像素阵列的第二开关元件电性耦接第一像素电极以进一步电性耦接至第一开关元件，无须跨越栅极线。因此，当栅极线传递信号至扫描线时，第一像素电极、第二像素电极的电位不受影响。此外，第二开关元件可经由导孔电性耦接第一像素电极而不需通过阻值较高的其他层材料来耦接至第一开关元件，因此可降低跨像素走线的阻值。

以下将以实施方式对上述的说明作详细的描述，并对本发明的技术方案提供更进一步的解释。

附图说明

为让本发明的上述和其他目的、特征、优点与实施例能更明显易懂，所附图示的说明如下：

图1A是绘示本发明一实施例的像素阵列的示意图；

图1B是绘示本发明一实施例中对应图1A像素阵列的局部放大示意图；

图1C是绘示图1B线段AA’的截面示意图；

图1D是绘示图1B线段BB’的截面示意图；

图1E是绘示图1B线段CC’的截面示意图；

图1F是绘示图1B线段DD’的截面示意图；

图1G是绘示本发明一实施例的扫描线、栅极线与数据线的示意图；

图2是绘示本发明实施例中对应图1A所示实施例的一等效像素阵列的示意图；以及

图3是绘示本发明一实施例的信号波形示意图。

符号说明：

100、300、400：像素阵列

R1、R2：方向

Gn-1、Gn、Gn+1、Gn+2、G1～G6：扫描线

Tn、Tn+1、Tn+2、T1～T6：栅极线

Dn、Dn+1、D1～D5：数据线

V1～V3：导孔

110、310～350、U：像素单元

111、112、311～351、312～352：像素电极

M1、M2：开关元件

11、21：漏极

12、22：源极

13、23：栅极

AA’、BB’、CC’、DD’：线段

501、504：金属层

502、506：绝缘层

503：半导体层

507：透明导电层

t1、t2、t3、t4：时间

C1、C2：列

P1、P2：像素

具体实施方式

以下揭示内容提供许多不同实施例或例证用以实施本发明的特征。本揭示内容在不同例证中可能重复引用数字符号且/或字母，这些重复皆为了简化及阐述，其本身并未指定以下讨论中不同实施例且/或配置之间的关系。

于实施方式与权利要求中，除非内文中对于冠词有所特别限定，否则“一”与“该”可泛指单一个或多个。将进一步理解的是，本文中所使用的“包含”、“包括”、“具有”及相似词汇，指明其所记载的特征、区域、整数、步骤、操作、元件与/或组件，但不排除其所述或额外的其一个或多个其它特征、区域、整数、步骤、操作、元件、组件，与/或其中的群组。

当一元件被称为“连接”或“耦接”至另一元件时，它可以为直接连接或耦接至另一元件，又或是其中有一额外元件存在。相对的，当一元件被称为“直接连接”或“直接耦接”至另一元件时，其中是没有额外元件存在。

关于本文中所使用的“约”、“大约”或“大致约”一般通常是指数值的误差或范围约百分之二十以内，较好地是约百分之十以内，而更佳地则是约百分五之以内。文中若无明确说明，其所提及的数值皆视作为近似值，即如“约”、“大约”或“大致约”所表示的误差或范围。

请参考图1A。图1A是说明本发明一实施例的像素阵列100的示意图。像素阵列100包含数据线Dn～Dn+1、扫描线Gn-1～Gn+1与数个像素单元(如：像素单元110)。数据线Dn～Dn+1沿第一方向R1延伸，扫描线Gn-1～Gn+1沿第二方向R2延伸，第二方向R2相异于第一方向R1。又，像素阵列100可包含多条栅极线Tn～Tn+2。栅极线Tn～Tn+2沿第一方向R1延伸并与数据线Dn～Dn+1间隔排列。栅极线Tn～Tn+2用以提供多个扫描信号(例如致能信号、禁能信号)至扫描线Gn-1～Gn+2。在一实施例中，上述像素单元每一者彼此类似或相同，下述为方便说明起见，以像素单元110为例进行说明。像素单元110包含第一像素电极111、第二像素电极112、第一开关元件M1与第二开关元件M2。第二像素电极112与第一像素电极111沿第一方向R1排列，第二开关元件M2与第一开关元件M1沿第一方向R1排列。

关于第一开关元件M1与第二开关元件M2与其他元件的连接方式，请参考图1B。图1B是绘示本发明一实施例中对应图1A像素阵列100的局部放大示意图。

如图1B所示，第一开关元件M1具有栅极13、源极12与漏极11，第二开关元件M2具有栅极23、源极22与漏极21。第一开关元件M1的栅极13电性耦接第n扫描线Gn，第一开关元件M1的源极12电性耦接第n数据线Dn，第一开关元件M1的漏极11经由第一导孔V1电性耦接第一像素电极111邻近第n扫描线Gn的一端。第二开关元件M2的源极22经由第二导孔V2电性耦接第一像素电极111邻近第n+1扫描线Gn+1的一端，第二开关元件M2的栅极23电性耦接第n+1扫描线Gn+1，第二开关元件M2的漏极21经由第三导孔V3电性耦接第二像素电极112邻近第n+1扫描线Gn+1的一端。须说明的是，第n+1扫描线Gn+1设置于第一开关元件M1与第二开关元件M2之间，第二开关元件M2的源极22跨越第n+1扫描线Gn+1并通过第二导孔V2电性耦接第一像素电极111。

第一开关元件M1用以根据第n数据线Dn的数据信号驱动第一像素电极111，第二开关元件M2用以根据第n数据线Dn的数据信号驱动第二像素电极112。举例而言，于第一时间，第n扫描线Gn传递致能信号开启第一开关元件M1，第一开关元件M1根据第n数据线Dn的第一数据信号驱动第一像素电极111。于第二时间，第n扫描线Gn传递致能信号开启第一开关元件M1，并且第n+1扫描线Gn+1传递致能信号开启第二开关元件M2，第二开关元件M2经由第一像素电极111与第一开关元件M1接收第n数据线Dn的第二数据信号，并根据第n数据线Dn的第二数据信号驱动第二像素电极112。

请参考图1C～1F，其是绘示像素阵列100的截面结构。图1C为图1B线段AA’的截面示意图。线段AA’位于像素单元的第一开关元件M1上方，金属层501形成于基板(未绘示)上，以作为栅极13和第n扫描线Gn，绝缘层502位于金属层501与半导体层503之间，金属层504位于半导体层503上成为漏极11与源极12，栅极13、半导体层503、漏极11与源极12共同形成第一开关元件M1，绝缘层506覆盖漏极11与源极12，像素电极111经由第一导孔V1电性耦接漏极11。在一些实施例中，像素电极111可以由各种导电性与透明性良好的材料所组成，例如氧化铟锡(Indium tin oxide，ITO)、氧化铟锌(Indium zinc oxide，IZO)以及氧化铟锌(Zinc oxide，ZnO)等。

图1D为图1B线段BB’的截面示意图。线段BB’位于像素单元的第二开关元件M2上方，金属层501作为栅极23和第n+1扫描线Gn+1，绝缘层502位于金属层501与半导体层503之间，金属层504位于半导体层503上成为漏极21与源极22，栅极23、半导体层503、漏极21与源极22共同形成第二开关元件M2，绝缘层506覆盖漏极21与源极22，源极22跨越扫描线Gn+1(亦即跨越金属层501)并经由第二导孔V2电性耦接至像素电极111，漏极21经由第三导孔V3电性耦接至像素电极112，即通过第二导孔V2、第三导孔V3可将第一像素电极111的信号通过开关元件M2连接至第二像素电极112。

图1E为图1B线段CC’的截面示意图。线段CC’位于像素单元的第n数据线Dn上方，金属层504形成在绝缘层502上作为数据线Dn，绝缘层506覆盖数据线Dn，透明导电层507作为像素电极111覆盖于绝缘层506上。

图1F为图1B线段DD’的截面示意图。线段DD’位于像素单元的栅极线Tn与第n扫描线Gn的交点上方，金属层501形成于基板(未绘示)上作为扫描线Gn，金属层504作为栅极线Tn并耦接金属层501，绝缘层502位于金属层501与金属层504之间，绝缘层506覆盖金属层504。如上所述，栅极与扫描线可由同一金属层501形成，而源极、漏极、数据线以及扫描线可由一金属层504形成，然所述仅为例示，并非用以限制本发明，前述元件亦可由不同膜层来形成。

此外，如上所述，本发明具有栅极线用以提供扫描信号(例如致能信号、禁能信号)至扫描线。如图1G所示，栅极线T1～T6与数据线D1～D5间隔排列。栅极线T1用以提供扫描信号(例如致能信号、禁能信号)至扫描线G1，栅极线T2用以提供扫描信号至扫描线G6，栅极线T3用以提供扫描信号至扫描线G3，栅极线T4用以提供扫描信号至扫描线G4，栅极线T5用以提供扫描信号至扫描线G5，栅极线T6用以提供扫描信号至扫描线G2。然，本发明不以此为限。于一实施例中，从左到右的栅极线T1～T6依序提供扫描信号至从上到下的扫描线G1～G6。于另一实施例中，从左到右的栅极线依序提供扫描信号至从下到上的扫描线G6～G1。或者，于另一实施例中，从左到右的栅极线依序提供扫描信号至从上到下的扫描线，再依序提供扫描信号至从下到上的扫描线。

如此一来，第二开关元件M2通过导孔V2电性耦接第一像素电极111，以进一步电性耦接至第一开关元件M1，无须跨越栅极线Tn～Tn+2。因此，当栅极线Tn～Tn+2传递信号至扫描线Gn-1～Gn+1时，第一像素电极111、第二像素电极112的电位不受影响。此外，第二开关元件M2经由导孔V2电性耦接第一像素电极111，而不需通过阻值较高的其他层材料来耦接至第一开关元件M1，因此可降低跨像素走线的阻值。

于一实施例中，如图2所示，其是绘示像素阵列300的等效像素电路图，于第C1列中，各像素单元U(如：310、330、350)的第一像素P1(如：311、331、351)与第二像素P2(如：312、332、352)沿着第一方向R1间隔排列。于第C2列中，各像素单元U(如：320、340)的第一像素P1(如：321、341)与第二像素P2(如：322、342)沿着第一方向R1间隔排列。在此所述第一像素P1是指其开关元件M1直接连接数据线D1，而第二像素P2是指其开关元件M2经由第一像素P1耦接数据线D1。其中第C1列与第C2列为相邻的两列，数据线D1位于所述两列像素单元U之间，且所述两列像素单元U均耦接数据线D1用以接受来自数据线D1的数据信号所驱动。此外，沿第二方向R2，各像素单元U的第一像素P1与第二像素P2是彼此交错排列，使得像素阵列300中各第一像素P1与各第二像素P2可呈点状矩阵排列，亦即任两第一像素P1不会相邻且任两第二像素P2亦不会相邻。举例而言，沿第二方向R2，像素单元330的第一像素电极331与像素单元320的第二像素电极322相邻，像素单元330的第二像素电极332与像素单元340的第一像素电极341相邻。沿第一方向R1，像素单元330的第一像素电极331与像素单元310的第二像素电极312相邻，像素单元330的第二像素电极332与像素单元350的第一像素电极351相邻。须说明的是，由于各像素单元U的第一像素P1与第二像素P2沿着第一方向R1与第二方向R2间隔排列，因此可平均亮度以提升显示效果。

关于驱动方法，请同时参照图2与图3，像素单元320的第一开关元件M1由第二扫描线G2控制，像素单元320的第二开关元件M2由第三扫描线G3控制。以像素单元320为例，于时间t1，第二扫描线G2与第三扫描线G3同时开启，第一开关元件M1与第二开关元件M2开启，藉由第二开关元件M2将第一数据线D1的数据信号传送至第二像素电极322。接着，于时间t2，第二扫描线G2开启而第三扫描线G3关闭，第一开关元件M1开启并且第二开关元件M2关闭，藉由第一开关元件M1传送第一数据线D1的数据信号至第一像素电极321。

于一实施例中，可依下列顺序驱动像素阵列300。如图3所示，于时间t1内，通过第二扫描线G2传递致能信号以开启像素单元320的第一开关元件M1，通过第三扫描线G3传递致能信号以开启像素单元320的第二开关元件M2。当像素单元320的第一开关元件M1与第二开关元件M2同时开启时，藉由像素单元320的第一开关元件M1与第二开关元件M2传送第一数据线D1的数据信号至像素单元320的第二像素电极322。然后，于时间t2内，第二扫描线G2持续传递致能信号以开启像素单元320的第一开关元件M1，并通过第三扫描线G3传递禁能信号以关闭像素单元320的第二开关元件M2。当像素单元320的第一开关元件M1开启并且第二开关元件M2关闭时，藉由像素单元320的第一开关元件M1传送第一数据线D1的数据信号至像素单元320的第一像素电极321。接着，通过第二扫描线G2传递禁能信号以关闭像素单元320的第一开关元件M1。因此，像素单元320可依上述方式驱动。

与像素单元320隔着数据线D1相邻的像素单元330可依以下方式驱动。于时间t3内，通过第三扫描线G3传递致能信号以开启像素单元330的第一开关元件M1，通过第四扫描线G4传递致能信号以开启像素单元330的第二开关元件M2。当像素单元330的第一开关元件M1与第二开关元件M2同时开启时，藉由像素单元330的第一开关元件M1与第二开关元件M2传送第一数据线D1的数据信号至像素单元330的第二像素电极332。然后，于时间t4内，通过第三扫描线G3传递致能信号以开启像素单元330的第一开关元件M1，并通过第四扫描线G4传递禁能信号以关闭像素单元330的第二开关元件M2。当像素单元330的第一开关元件M1开启并且第二开关元件M2关闭时，藉由像素单元330的第一开关元件M1传送第一数据线D1的数据信号至像素单元330的第一像素电极331。接着，通过第三扫描线G3传递禁能信号以关闭像素单元330的第一开关元件M1。

简言之，依照第二扫描线G2传递致能信号，第三扫描线G3传递致能信号(此时数据信号传递至像素单元320的第二像素电极322)，第三扫描线G3传递禁能信号(此时数据信号传递至像素单元320的第一像素电极321)，第二扫描线G2传递禁能信号的顺序来驱动像素阵列300的像素单元320。并且，依照第三扫描线G3传递致能信号，第四扫描线G4传递致能信号(此时数据信号传递至像素单元330的第二像素电极332)，第四扫描线G4传递禁能信号(此时数据信号传递至像素单元330的第一像素电极331)，第三扫描线G3传递禁能信号的顺序来驱动像素阵列300的像素单元330。

同理，与像素单元330相邻的像素单元340可依以下方式驱动。通过第四扫描线G4传递致能信号以开启像素单元340的第一开关元件M1，通过第五扫描线G5传递致能信号以开启像素单元340的第二开关元件M2。当像素单元340的第一开关元件M1与第二开关元件M2同时开启时，藉由像素单元340的第一开关元件M1与第二开关元件M2传送第一数据线D1的数据信号至像素单元340的第二像素电极342。然后，第四扫描线G4持续传递致能信号以开启像素单元340的第一开关元件M1，并通过第五扫描线G5传递禁能信号以关闭像素单元340的第二开关元件M2。当像素单元340的第一开关元件M1开启并且第二开关元件M2关闭时，藉由像素单元340的第一开关元件M1传送第一数据线D1的数据信号至像素单元340的第一像素电极341。接着，通过第四扫描线G4传递禁能信号以关闭像素单元340的第一开关元件M1。

类似地，与像素单元340隔着数据线D1相邻的像素单元350可依以下方式驱动。通过第五扫描线G5传递致能信号以开启像素单元350的第一开关元件M1，通过第六扫描线G6传递致能信号以开启像素单元350的第二开关元件M2。当像素单元350的第一开关元件M1与第二开关元件M2同时开启时，藉由像素单元350的第一开关元件M1与第二开关元件M2传送第一数据线D1的数据信号至像素单元350的第二像素电极352。然后，通过第五扫描线G5持续传递致能信号以开启像素单元350的第一开关元件M1，并通过第六扫描线G6传递禁能信号以关闭像素单元350的第二开关元件M2。当像素单元350的第一开关元件M1开启并且第二开关元件M2关闭时，藉由像素单元350的第一开关元件M1传送第一数据线D1的数据信号至像素单元350的第一像素电极351。接着，通过第五扫描线G5传递禁能信号以关闭像素单元350的第一开关元件M1。

综上所述，本发明的像素阵列的第二开关元件M2通过第二导孔V2电性耦接第一像素电极111以进一步电性耦接至第一开关元件M1，无须跨越栅极线Tn～Tn+2。因此，当栅极线Tn～Tn+2传递信号至扫描线Gn-1～Gn+1时，第一像素电极111、第二像素电极112的电位不受影响。此外，第二开关元件M2经由第二导孔V2电性耦接第一像素电极111而不需通过阻值较高的其他层材料来耦接至第一开关元件M1，因此可降低跨像素走线的阻值。

虽然本发明已以实施方式揭露如上，然其并非用以限定本案，任何本领域普通技术人员，在不脱离本案的精神和范围内，当可作各种的更动与润饰，因此本发明的保护范围当视所附的权利要求所界定者为准。

Claims (8)

1.一种像素阵列，其特征在于，包含：

多个数据线，沿一第一方向延伸，包含一第一数据线；

多个扫描线，沿一第二方向延伸，包含依序的一第一扫描线与一第二扫描线，其中所述第二方向相异于所述第一方向；

多个像素单元，其中一第一像素单元包含：

一第一像素电极；

一第一开关元件，具有一栅极、一源极与一漏极，所述第一开关元件的所述栅极电性耦接所述第一扫描线，所述第一开关元件的所述源极电性耦接所述第一数据线，所述第一开关元件的所述漏极电性耦接所述第一像素电极；

一第二开关元件，具有一栅极、一源极与一漏极，所述第二开关元件的所述源极电性耦接所述第一像素电极，所述第二开关元件的所述栅极电性耦接所述第二扫描线；以及

一第二像素电极，电性耦接所述第二开关元件的所述漏极，

其中，所述像素单元的所述第一开关元件均通过所述第一开关元件的所述源极耦接至所述第一数据线，所述多个像素单元包含一第二像素单元，所述第一像素单元与所述第二像素单元分别位于所述第一数据线两侧，其中所述第二像素单元包含:

一第一像素电极；

一第一开关元件，具有一栅极、一源极与一漏极，所述第一开关元件的所述栅极电性耦接所述第二扫描线，所述第一开关元件的所述源极电性耦接所述第一数据线，所述第一开关元件的所述漏极电性耦接所述第一像素电极；

一第二开关元件，具有一栅极、一源极与一漏极，所述第二开关元件的所述源极电性耦接所述第一像素电极，所述第二开关元件的所述栅极电性耦接一第三扫描线；以及

一第二像素电极，电性耦接所述第二开关元件的所述漏极，

其中，所述第一像素单元的第一像素电极与第二像素电极沿着所述第一方向间隔排列，所述第二像素单元的第一像素电极与第二像素电极沿着所述第一方向间隔排列。

2.如权利要求1所述的像素阵列，其特征在于，所述第二扫描线设置于所述第一像素单元的所述第一像素电极与所述第二像素电极之间。

3.如权利要求1所述的像素阵列，其特征在于，还包含：

多个栅极线，沿所述第一方向延伸并沿所述第二方向与所述数据线间隔排列，所述栅极线分别电连接所述扫描线其中之一。

4.如权利要求1所述的像素阵列，其特征在于，所述第一像素单元的所述第一开关元件位于所述第一像素单元的所述第一像素电极邻近所述第一扫描线的一端，所述第一像素单元的所述第二开关元件的所述源极跨越所述第二扫描线电性耦接于所述第一像素单元的所述第一像素电极的另一端。

5.如权利要求1所述的像素阵列，其特征在于，所述第三扫描线设置于所述第二像素单元的所述第一像素电极与所述第二像素电极之间。

6.如权利要求5所述的像素阵列，其特征在于，所述第二像素单元的所述第一开关元件位于所述第二像素单元的所述第一像素电极邻近所述第二扫描线的一端，所述第二像素单元的所述第二开关元件的所述源极跨越所述第三扫描线电性耦接于所述第二像素单元的所述第一像素电极的另一端。

7.一种驱动方法，用于驱动权利要求1-6任一项所述的像素阵列，其特征在于，所述驱动方法包含：

提供所述像素阵列包含一数据线、多条扫描线、多个像素单元，所述数据线沿一第一方向延伸，所述扫描线沿一第二方向延伸，所述第二方向相异于所述第一方向，所述像素单元的一像素单元包含一第一像素电极、一第二像素电极、一第一开关元件与一第二开关元件，所述第二像素电极与所述第一像素电极沿所述第一方向排列，所述第二开关元件与所述第一开关元件沿所述第一方向排列，所述第一开关元件电性耦接所述第一像素电极，所述第二开关元件电性耦接于所述第一像素电极与所述第二像素电极；

提供多个扫描信号以同时开启所述第一开关元件与所述第二开关元件；

当所述第一开关元件与所述第二开关元件开启时，将所述数据线的一第一数据信号传送至所述第二像素电极；以及

关闭所述第二开关元件，并传送所述数据线的一第二数据信号至所述第一像素电极。

8.如权利要求7所述的驱动方法，其特征在于，所述驱动方法还包含：

提供多个栅极线，所述栅极线沿所述第一方向延伸并与所述数据线间隔排列；

藉由所述栅极线分别提供多个扫描信号至所述扫描线。

Images