TWI682375B - 畫素陣列 - Google Patents

畫素陣列 Download PDF

Info

Publication number
TWI682375B
TWI682375B TW107135441A TW107135441A TWI682375B TW I682375 B TWI682375 B TW I682375B TW 107135441 A TW107135441 A TW 107135441A TW 107135441 A TW107135441 A TW 107135441A TW I682375 B TWI682375 B TW I682375B
Authority
TW
Taiwan
Prior art keywords
signal
signal lines
lines
line
selection
Prior art date
Application number
TW107135441A
Other languages
English (en)
Other versions
TW202015012A (zh
Inventor
詹博全
郭文瑜
Original Assignee
元太科技工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 元太科技工業股份有限公司 filed Critical 元太科技工業股份有限公司
Priority to TW107135441A priority Critical patent/TWI682375B/zh
Priority to US16/565,517 priority patent/US10957717B2/en
Application granted granted Critical
Publication of TWI682375B publication Critical patent/TWI682375B/zh
Publication of TW202015012A publication Critical patent/TW202015012A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Abstract

一種畫素陣列包括多條第一訊號線、多條第二訊號線、複數個主動元件、複數個畫素電極，以及多條選擇線。第二訊號線與第一訊號線交錯且電性絕緣。各主動元件與第一訊號線的其中一者及第二訊號線的其中一者電性連接。各畫素電極與主動元件的其中一者電性連接。選擇線與第一訊號線交錯以形成多個第一交錯處及多個第二交錯處。選擇線在第一交錯處與第一訊號線電性連接，在第二交錯處與第一訊號線電性絕緣。選擇線與第二訊號線電性絕緣。各選擇線與主動元件的任一者間設置有至少一第二訊號線。

Description

畫素陣列
本發明是關於一種畫素陣列，特別是關於一種在任一主動元件與任一選擇線間設置有至少一訊號線的畫素陣列。
顯示面板已被廣泛地應用在各式各樣的顯示器中，例如：電視、筆記型電腦、平板電腦、電子紙(e-paper)書及行動電話等。在一種傳統的顯示面板中，其畫素陣列會包括交錯設置的兩種訊號線，以及電性連接兩種訊號線的畫素單元。第一訊號線則會電性連接至選擇線，再藉由與訊號源電性連接的選擇線來接收訊號源的訊號，而第二訊號線會向訊號源延伸，連接至訊號源，以接收訊號源的訊號。然而，選擇線傳遞訊號時，訊號會對選擇線周遭的畫素單元的表現產生不利影響，特別是對第一訊號線與選擇線電性連接處附近的畫素單元的表現產生不利影響。選擇線所傳遞的訊號會與周遭的畫素單元的訊號耦合，而使得顯示器具有顏色不均(Mura)的問題，顏色不均的現象例如會發生在顯示器的對角線上，而降低顯示器的顯示品質。
有鑒於此，目前亟需一種新的畫素陣列以解決 上述問題。
本揭示內容提供一種畫素陣列，包括複數條第一訊號線、複數條第二訊號線、複數個主動元件、複數個畫素電極，以及複數條選擇線。這些第二訊號線與這些第一訊號線交錯且電性絕緣。各主動元件與這些第一訊號線的其中一者及這些第二訊號線的其中一者電性連接。各畫素電極與這些主動元件的其中一者電性連接。這些選擇線與這些第一訊號線交錯以形成複數個第一交錯處及複數個第二交錯處。這些選擇線在這些第一交錯處與這些第一訊號線電性連接，在這些第二交錯處與這些第一訊號線電性絕緣。這些選擇線與這些第二訊號線電性絕緣。各選擇線與這些主動元件中任一者間設置有至少一第二訊號線。
在一些實施方式中，相鄰兩主動元件間設置有這些第二訊號線的其中二者，以及介於這些第二訊號線的其中二者間的選擇線。
在一些實施方式中，第二訊號線的數量為選擇線的數量的兩倍。
在一些實施方式中，第二訊號線的數量為第一訊號線的數量的兩倍。
在一些實施方式中，第一訊號線的數量小於或等同於選擇線的數量。
在一些實施方式中，第一訊號線為掃描線，第 二訊號線為資料線。
在一些實施方式中，這些選擇線的材料與這些第二訊號線的材料相同。
在一些實施方式中，畫素陣列進一步包括絕緣層配置於這些第一訊號線與這些第二訊號線之間，這些第一訊號線係藉由絕緣層與這些第二訊號線電性絕緣。
在一些實施方式中，畫素陣列進一步包括絕緣層配置於這些第一訊號線與這些選擇線之間，這些第一訊號線在這些第二交錯處係藉由絕緣層與這些選擇線電性絕緣。
在一些實施方式中，這些第二訊號線與這些選擇線沿同一方向延伸。
應該理解的是，前述的一般性描述和下列具體說明僅僅是示例性和解釋性的，並旨在提供所要求的本發明的進一步說明。
100‧‧‧畫素陣列基板
102‧‧‧基板
104‧‧‧訊號源
110‧‧‧第一訊號線
120‧‧‧第二訊號線
130‧‧‧選擇線
140‧‧‧畫素單元
140a‧‧‧主動元件
140b‧‧‧畫素電極
a‧‧‧畫素陣列
A-A’、B-B’、C-C’‧‧‧剖線
AC‧‧‧主動層
D1‧‧‧第一方向
D2‧‧‧第二方向
DE‧‧‧汲極
E‧‧‧連接處
GE‧‧‧閘極
H1、H2‧‧‧開口
IL‧‧‧絕緣層
SE‧‧‧源極
PL‧‧‧保護層
R1、R2‧‧‧區域
X1‧‧‧第一交錯處
X2‧‧‧第二交錯處
本發明上述和其他態樣、特徵及其他優點參照說明書內容並配合附加圖式得到更清楚的瞭解，其中：第1圖係根據本發明之一些實施方式所繪示的畫素陣列基板的上視示意圖。
第2圖係第1圖中區域R1的放大示意圖。
第3圖係第1圖中區域R2的放大示意圖。
第4A圖繪示第2圖中剖線A-A’的剖面示意圖。
第4B圖繪示第2圖中剖線B-B’的剖面示意圖。
第4C圖繪示第3圖中剖線C-C’的剖面示意圖。
為了使本揭示內容之敘述更加詳盡與完備，可參照所附之圖式及以下所述各種實施例，圖式中相同之號碼代表相同或相似之元件。
以下將以圖式揭露本發明之複數個實施方式，為明確說明起見，許多實務上的細節將在以下敘述中一併說明。然而，應瞭解到，這些實務上的細節不應用以限制本發明。也就是說，在本發明部分實施方式中，這些實務上的細節是非必要的。此外，為簡化圖式起見，一些習知慣用的結構與元件在圖式中將以簡單示意的方式繪示之。
第1圖係根據本發明之一些實施方式所繪示的畫素陣列基板100的上視示意圖。第2圖係第1圖中區域R1的放大示意圖。第3圖係第1圖中區域R2的放大示意圖。畫素陣列基板100包括基板102、訊號源104，以及畫素陣列a。訊號源104和畫素陣列a設置於基板102上。畫素陣列a包括複數條第一訊號線110、複數條第二訊號線120、複數條選擇線130，以及複數個畫素單元140。各畫素單元140包括主動元件140a及畫素電極140b。畫素陣列a的第二訊號線120及選擇線130與訊號源104電性連接以接收來自訊號源104的訊號。
如第1圖所示，第一訊號線110與第二訊號線 120交錯且與第二訊號線120電性絕緣。各主動元件140a與第一訊號線110的其中一者及第二訊號線120的其中一者電性連接。各畫素電極140b與主動元件140a的其中一者電性連接。第1圖所示之畫素電極140b的形狀僅為示意，可根據不同的佈局設計需求，調整畫素電極140b的形狀。
在一些實施方式中，第一訊號線110沿第一方向D1延伸且沿第二方向D2排列。第二訊號線120沿第二方向D2延伸且沿第一方向D1排列。選擇線130沿第二方向D2延伸且沿第一方向D1排列。第一方向D1不同於第二方向D2。在一些實施方式中，第一方向D1實質上垂直於第二方向D2。在一些實施方式中，第二訊號線120與選擇線130沿同一方向延伸。
請仍參照第1圖，選擇線130與第一訊號線110交錯以形成複數個第一交錯處X1及複數個第二交錯處X2。選擇線130在第一交錯處X1與第一訊號線110電性連接，因此來自訊號源104的訊號可經由選擇線130傳遞至第一訊號線110。選擇線130在第二交錯處X2與第一訊號線110電性絕緣。選擇線130與第二訊號線電性絕緣。值得注意的是，各選擇線130與畫素單元140的主動元件140a的任一者間設置有至少一第二訊號線120，由於第二訊號線120可屏蔽選擇線130所傳遞的訊號，而可降低此訊號對於畫素單元140的影響。因此，當本揭示內容所述之畫素陣列基板100設置於一顯示器內，則可避免顯示器具有先前技術所述之顏色不均的問題。
請仍參照第1圖，在本揭示內容的畫素陣列a中，相鄰兩主動元件140a間設置有這些第二訊號線120的其中二者，以及介於這些第二訊號線120的其中二者間的選擇線130。因此，此選擇線130的訊號可被其左右兩側的第二訊號線120屏蔽。並且，由於第二訊號線120設置於選擇線130與主動元件140a間的緣故，選擇線130不會緊鄰主動元件140a，而可降低選擇線130所傳遞的訊號對於其周遭畫素單元140的影響，從而避免顏色不均的問題。
本揭示內容的畫素陣列基板可設置於各種顯示器中，且能夠解決如先前技術中所述之顏色不均的問題。舉例來說，本揭示內容的畫素陣列基板可做為電子紙顯示器(electronic paper displays，EPD)的主動陣列基板。電子紙顯示器可包含本揭示內容的畫素陣列基板及設置於其上的顯示薄膜，可藉由畫素陣列基板驅動顯示薄膜中的顯示粒子來獲得顯示畫面。本揭示內容的畫素陣列基板的畫素陣列的佈局設計能夠避免顯示器發生顏色不均的問題，而能夠提升顯示品質。
在一些實施方式中，第二訊號線120的數量多於選擇線130的數量。舉例來說，如第1圖所示，第二訊號線120的數量為選擇線130的數量的兩倍，但不限於此。在一些實施方式中，第二訊號線120的數量多於第一訊號線110的數量。舉例來說，如第1圖所示，第二訊號線120的數量為第一訊號線110的數量的兩倍，但不限於此。在一些實施方式中，如第1圖所示，第一訊號線110的數量等同於選 擇線130的數量，但不限於此。
接下來，請同時參照第2圖和第4A圖。第4A圖繪示第2圖中剖線A-A’的剖面示意圖。主動元件140a包含閘極GE、主動層AC、源極SE，以及汲極DE。閘極GE設置於基板102上，主動層AC設置於閘極GE上，源極SE及汲極DE設置於主動層AC上。在一些實施方式中，畫素陣列a進一步包括絕緣層IL配置於閘極GE與主動層AC之間，覆蓋閘極GE及基板102。在一些實施方式中，畫素陣列a進一步包含保護層PL，保護層PL覆蓋主動層AC、源極SE，以及汲極DE。汲極DE透過保護層PL的開口H1電性連接畫素電極250。在第2圖中，以連接處E標示出汲極DE與畫素電極250的電性連接的位置。
如第2圖和第4A圖所示，第一訊號線110與閘極GE電性連接，第二訊號線120與源極SE電性連接，因此，第一訊號線110係掃描線，第二訊號線220係資料線。第一訊號線110與選擇線130電性連接而將訊號源104的訊號傳遞至閘極GE。
接下來，請同時參照第2圖和第4B圖。第4B圖繪示第2圖中剖線B-B’的剖面示意圖。在一些實施方式中，畫素陣列a進一步包括絕緣層IL，配置於第一訊號線110與第二訊號線120之間，以及第一訊號線110與選擇線130之間。第一訊號線110係藉由絕緣層IL與第二訊號線120電性絕緣。選擇線130透過絕緣層IL的開口H2電性連接第一訊號線110。在一些實施方式中，第二訊號線120和選擇線130 可經由以下操作形成：圖案化一絕緣層以形成含有開口H2的絕緣層IL；形成導電層覆蓋絕緣層IL；圖案化此導電層以形成第二訊號線120及選擇線130。因此，選擇線130的材料與第二訊號線120的材料相同。
請同時參照第3圖和第4C圖。第3圖繪示選擇線130與第一訊號線110交錯所形成的第二交錯處X2。第4C圖繪示第3圖中剖線C-C’的剖面示意圖。如第4C圖所示，選擇線130位於第一訊號線110上。在一些實施方式中，畫素陣列a進一步包括絕緣層IL，配置於第一訊號線110與選擇線130之間，第一訊號線110係藉由絕緣層IL與選擇線130電性絕緣。在一些實施方式中，畫素陣列a進一步包括保護層PL覆蓋選擇線130。
綜上所述，在本揭示內容的畫素陣列中，各選擇線與畫素單元的主動元件的任一者間設置有至少一第二訊號線，換句話說，任何一條選擇線與任何一個主動元件間必然存在第二訊號線，由於第二訊號線可屏蔽選擇線所傳遞的訊號，而可降低此訊號對於畫素單元的影響，並且，第二訊號線亦促使選擇線不會緊鄰主動元件，因此，本揭示內容畫素陣列的佈局設計可解決先前技術所述之顏色不均的問題。
雖然本發明已以實施方式揭露如上，以上所述僅為本發明之較佳實施例，並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作各種之均等變化與修飾，皆應屬本發明之涵蓋範圍，因此本發明之 保護範圍當視後附之申請專利範圍所界定者為準。
100‧‧‧畫素陣列基板
102‧‧‧基板
104‧‧‧訊號源
110‧‧‧第一訊號線
120‧‧‧第二訊號線
130‧‧‧選擇線
140‧‧‧畫素單元
140a‧‧‧主動元件
140b‧‧‧畫素電極
a‧‧‧畫素陣列
D1‧‧‧第一方向
D2‧‧‧第二方向
R1、R2‧‧‧區域
X1‧‧‧第一交錯處
X2‧‧‧第二交錯處

Claims (10)

  1. 一種畫素陣列，包括：複數條第一訊號線；複數條第二訊號線，與該些第一訊號線交錯且電性絕緣；複數個主動元件，各該主動元件與該些第一訊號線的其中一者及該些第二訊號線的其中一者電性連接；複數個畫素電極，各該畫素電極與該些主動元件的其中一者電性連接；以及複數條選擇線，與該些第一訊號線交錯以形成複數個第一交錯處及複數個第二交錯處，該些選擇線在該些第一交錯處與該些第一訊號線電性連接，在該些第二交錯處與該些第一訊號線電性絕緣，該些選擇線與該些第二訊號線電性絕緣，其中各該選擇線與該些主動元件的任一者間設置有至少一第二訊號線。
  2. 如請求項1所述之畫素陣列，其中相鄰兩主動元件間設置有該些第二訊號線的其中二者，以及介於該些第二訊號線的其中二者間的該選擇線。
  3. 如請求項1所述之畫素陣列，其中該第二訊號線的數量為該選擇線的數量的兩倍。
  4. 如請求項1所述之畫素陣列，其中該第二訊號線的數量為該第一訊號線的數量的兩倍。
  5. 如請求項1所述之畫素陣列，其中該第一訊號線的數量小於或等同於該選擇線的數量。
  6. 如請求項1所述之畫素陣列，其中該第一訊號線為掃描線，該第二訊號線為資料線。
  7. 如請求項1所述之畫素陣列，其中該些選擇線的材料與該些第二訊號線的材料相同。
  8. 如請求項1所述之畫素陣列，進一步包括一絕緣層，配置於該些第一訊號線與該些第二訊號線之間，該些第一訊號線係藉由該絕緣層與該些第二訊號線電性絕緣。
  9. 如請求項1所述之畫素陣列，進一步包括一絕緣層，配置於該些第一訊號線與該些選擇線之間，該些第一訊號線在該些第二交錯處係藉由該絕緣層與該些選擇線電性絕緣。
  10. 如請求項1所述之畫素陣列，其中該些第二訊號線與該些選擇線沿同一方向延伸。
TW107135441A 2018-10-08 2018-10-08 畫素陣列 TWI682375B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW107135441A TWI682375B (zh) 2018-10-08 2018-10-08 畫素陣列
US16/565,517 US10957717B2 (en) 2018-10-08 2019-09-10 Pixel array

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW107135441A TWI682375B (zh) 2018-10-08 2018-10-08 畫素陣列

Publications (2)

Publication Number Publication Date
TWI682375B true TWI682375B (zh) 2020-01-11
TW202015012A TW202015012A (zh) 2020-04-16

Family

ID=69942528

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107135441A TWI682375B (zh) 2018-10-08 2018-10-08 畫素陣列

Country Status (2)

Country Link
US (1) US10957717B2 (zh)
TW (1) TWI682375B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070241999A1 (en) * 2006-04-14 2007-10-18 Toppoly Optoelectronics Corp. Systems for displaying images involving reduced mura
TW201519197A (zh) * 2013-11-12 2015-05-16 Au Optronics Corp 顯示面板之驅動方法及顯示面板
US9459445B1 (en) * 2014-03-31 2016-10-04 Amazon Technologies, Inc. Dual gate pixel reset for a display device
TW201638920A (zh) * 2015-04-29 2016-11-01 元太科技工業股份有限公司 電子紙顯示裝置及其製作方法
TW201738637A (zh) * 2016-04-27 2017-11-01 友達光電股份有限公司 畫素結構、顯示面板及曲面顯示裝置
TWI634531B (zh) * 2017-07-13 2018-09-01 友達光電股份有限公司 畫素陣列與驅動方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5320753B2 (ja) 2008-01-29 2013-10-23 セイコーエプソン株式会社 電気泳動表示装置
JP2010091612A (ja) 2008-10-03 2010-04-22 Seiko Epson Corp 電気泳動表示装置、電子機器及び電気泳動表示装置の駆動方法
KR101881084B1 (ko) 2012-04-25 2018-08-20 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치 검사 방법
JP6225511B2 (ja) 2013-07-02 2017-11-08 セイコーエプソン株式会社 表示装置及び電子機器
JP2015138096A (ja) 2014-01-21 2015-07-30 セイコーエプソン株式会社 電気泳動表示装置、電気泳動表示装置の駆動方法、制御回路および電子機器
CN108073007B (zh) * 2016-11-10 2021-08-13 元太科技工业股份有限公司 像素阵列

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070241999A1 (en) * 2006-04-14 2007-10-18 Toppoly Optoelectronics Corp. Systems for displaying images involving reduced mura
TW201519197A (zh) * 2013-11-12 2015-05-16 Au Optronics Corp 顯示面板之驅動方法及顯示面板
US9459445B1 (en) * 2014-03-31 2016-10-04 Amazon Technologies, Inc. Dual gate pixel reset for a display device
TW201638920A (zh) * 2015-04-29 2016-11-01 元太科技工業股份有限公司 電子紙顯示裝置及其製作方法
TW201738637A (zh) * 2016-04-27 2017-11-01 友達光電股份有限公司 畫素結構、顯示面板及曲面顯示裝置
TWI634531B (zh) * 2017-07-13 2018-09-01 友達光電股份有限公司 畫素陣列與驅動方法

Also Published As

Publication number Publication date
US20200111812A1 (en) 2020-04-09
US10957717B2 (en) 2021-03-23
TW202015012A (zh) 2020-04-16

Similar Documents

Publication Publication Date Title
JP4386862B2 (ja) 液晶表示装置及びその製造方法
CN104617106B (zh) 一种阵列基板及显示装置
US9240149B2 (en) Liquid crystal display device and method of fabricating the same
WO2017124810A1 (zh) 阵列基板、液晶显示面板及显示装置
CN108172174B (zh) 像素阵列基板
US10088724B2 (en) Display panel and displaying device
CN104965370B (zh) 阵列基板及其制造方法、显示装置
JP4879781B2 (ja) 表示パネル
CN103488015B (zh) 像素结构及具有此像素结构的显示面板
CN104238224B (zh) 显示面板及其制造方法
US20230152642A1 (en) Shorting bar, display panel, and display device
JP2017151702A (ja) 表示装置
US20200273884A1 (en) Pixel array substrate
JP2020529640A (ja) タッチ制御表示パネル
CN109557733B (zh) 阵列基板、显示面板和显示装置
JP5806383B2 (ja) 液晶表示装置
CN112735262A (zh) 显示基板及其制作方法、和显示装置
TWI738389B (zh) 畫素陣列基板
TW201411254A (zh) 顯示面板
US20150116605A1 (en) Display panel
CN105093730A (zh) 显示设备
CN210271564U (zh) 显示基板和显示装置
CN106444197B (zh) 一种阵列基板、显示面板以及显示装置
JP2005084180A (ja) 画素の大型化に対応したｉｐｓ液晶ディスプレイ
WO2022047793A1 (zh) 阵列基板及显示面板