JP2017151702A - 表示装置 - Google Patents

Abstract

【課題】 表示装置の表示品位を改善すること。【解決手段】 一実施形態の表示装置は、複数の映像信号線と、複数の走査信号線と、各映像信号線と各走査信号線が交差することで形成された複数の画素と、各画素を含む表示領域と、各画素に形成された複数の画素電極と、各画素電極に対向する複数の共通電極とを備える。この表示装置において、複数の共通電極は、表示領域への物体の接触又は近接を検出する電極の機能と、表示領域に画像を表示する電極の機能とを兼ねている。各共通電極は、第１方向に並ぶ第１共通電極と第２共通電極とを含む。第１共通電極と第２共通電極の間に第１スリットが形成されている。第１共通電極と第２共通電極は電気的に独立している。第１共通電極内に第２スリットが形成されている。第１スリットと第２スリットは、映像信号線と重畳し、映像信号線の延在方向に延びている。【選択図】 図５

Description

本発明の実施形態は、表示装置に関する。

近年、表示領域に配置された共通電極を、画素電極との間で電界を形成する表示用の電極、及び、表示領域に接触又は近接する物体の検出用の電極の双方として機能させる表示装置が開発されている。

例えば特許文献１においては、走査信号線（ゲート線）の延在方向に延びるとともに映像信号線（ソース線）の延在方向に並ぶ複数の共通電極を備え、この共通電極を物体の検出に用いる液晶表示装置が開示されている。この液晶表示装置においては、各共通電極の間に、走査信号線の延在方向に延びるスリットが形成される。このスリットが設けられた領域と他の領域では、液晶分子の配向が異なり得る。そこで、特許文献１では、共通電極内にもスリットを設けることで、表示領域全体におけるスリットの影響の均一化を試みている。

共通電極に検出用の電極としての機能を持たせるに際し、各共通電極が映像信号線の延在方向に延びるとともに走査信号線の延在方向に並ぶ構成を採用すれば、狭額縁化などの観点から有利である。このような構造においては、隣り合う共通電極の間のスリットが映像信号線に沿って延びるため、映像信号線からの電界がスリットを介して漏れて表示に影響を及ぼし得る。したがって、この種の表示装置においても、表示品位を改善するための手段を講じる必要がある。

特開２０１２−４７８０１号公報

本開示の一態様における目的は、表示領域に接触又は近接する物体を検出する機能を備えた表示装置において、表示品位を改善することである。

一実施形態に係る表示装置は、複数の映像信号線と、複数の走査信号線と、上記複数の映像信号線と上記複数の走査信号線とが交差することによって形成された複数の画素と、上記複数の画素を含む表示領域と、上記複数の画素の各々に形成された複数の画素電極と、上記複数の画素電極に対向する複数の共通電極と、を備える。この表示装置において、上記複数の共通電極は、上記表示領域への物体の接触又は近接を検出する電極としての機能と、上記表示領域に画像を表示する電極としての機能とを兼ねている。上記複数の共通電極は、第１方向に並ぶ第１共通電極と第２共通電極とを含む。上記第１共通電極と上記第２共通電極の間に第１スリットが形成されている。上記第１共通電極と上記第２共通電極は、電気的に独立している。上記第１共通電極内に第２スリットが形成されている。上記第１スリットと上記第２スリットは、上記映像信号線と重畳し、上記映像信号線の延在方向に延びている。

図１は、第１実施形態に係る表示装置の概略構成を示す図である。 図２は、上記表示装置の画像表示に関わる等価回路を示す図である。 図３は、副画素に適用し得る構造の一例を概略的に示す平面図である。 図４は、図３のIV−IV線に沿う断面を示す図である。 図５は、複数の共通電極の概略的な形状を示す平面図である。 図６は、共通電極のより詳細な構造を示す図である。 図７は、共通電極間のスリットの影響を説明する図である。 図８は、スリットに起因したスジに関する実験結果を示すグラフである。 図９は、表示装置の性能とスリット間の画素数の関係を示すグラフである。 図１０は、金属配線と共通電極のレイアウトの一例を示す平面図である。 図１１は、第２実施形態の構成を概略的に示す平面図である。 図１２は、第３実施形態の構成を概略的に示す平面図である。 図１３は、第４実施形態の構成を概略的に示す平面図である。 図１４は、図１３のXIV−XIV線に沿う断面を示す図である。

いくつかの実施形態につき、図面を参照しながら説明する。
なお、開示はあくまで一例に過ぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有される。また、図面は、説明をより明確にするため、実際の態様に比べて模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。各図において、連続して配置される同一又は類似の要素については符号を省略することがある。また、本明細書と各図において、既出の図に関して前述したものと同一又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する詳細な説明を省略することがある。

各実施形態においては、表示装置の一例として、タッチ検出機能を有した液晶表示装置を開示する。ただし、各実施形態は、他種の表示装置に対する、各実施形態にて開示される個々の技術的思想の適用を妨げるものではない。他種の表示装置としては、有機エレクトロルミネッセンス表示装置などの自発光型の表示装置、或いは電気泳動素子等を有する電子ペーパ型の表示装置などが想定される。

（第１実施形態）
図１は、第１実施形態に係る表示装置１の概略構成を示す図である。表示装置１は、表示パネル２と、複数の共通電極ＣＥと、各共通電極ＣＥと対向する複数の検出電極ＲＸと、画像表示を制御するドライバＩＣ３と、タッチ検出を制御するタッチ検出ＩＣ４とを備えている。

表示パネル２は、アレイ基板ＡＲ（第１基板）と、アレイ基板ＡＲよりも外形が小さい対向基板ＣＴ（第２基板）と、各基板ＡＲ，ＣＴの間に配置された液晶層（後述の液晶層ＬＣ）とを備えている。各基板ＡＲ，ＣＴの対向領域において、表示パネル２は、画像を表示する表示領域ＤＡと、表示領域ＤＡの外側の周辺領域ＳＡとを有している。さらに、アレイ基板ＡＲは、対向基板ＣＴと対向しない端子領域ＮＡを有している。

各検出電極ＲＸは、表示領域ＤＡにおいて、第１方向Ｄ１に延びるとともに第２方向Ｄ２に並んでいる。各共通電極ＣＥは、表示領域ＤＡにおいて、第２方向Ｄ２に延びるとともに第１方向Ｄ１に並んでいる。本実施形態では、各方向Ｄ１，Ｄ２が垂直に交わる。各方向Ｄ１，Ｄ２は垂直以外の角度で交わっても良い。

ドライバＩＣ３は、例えば端子領域ＮＡに実装されている。端子領域ＮＡには、画像データを表示パネル２に供給する第１フレキシブル配線基板６が実装端子５を介して接続されている。対向基板ＣＴの端部には、検出電極ＲＸからの検出信号を出力する第２フレキシブル配線基板８が実装端子７を介して接続されている。各検出電極ＲＸは、例えば周辺領域ＳＡに形成された検出配線ＤＬを介して実装端子７と接続されている。

図２は、表示装置１の画像表示に関わる概略的な等価回路を示す図である。表示装置１は、第１ドライバＤＲ１と、第２ドライバＤＲ２と、第１ドライバＤＲ１に接続された複数の走査信号線Ｇと、第２ドライバＤＲ２に接続された複数の映像信号線Ｓとを備えている。各走査信号線Ｇは、表示領域ＤＡにおいて第１方向Ｄ１に延びるとともに第２方向Ｄ２に並んでいる。各映像信号線Ｓは、表示領域ＤＡにおいて第２方向Ｄ２に延びるとともに第１方向Ｄ１に並び、各走査信号線Ｇと交差している。

各走査信号線Ｇ及び各映像信号線Ｓで区画された領域は、副画素ＳＰに相当する。本実施形態においては、１つの画素ＰＸが赤色、緑色、青色をそれぞれ表示する副画素ＳＰＲ，ＳＰＧ，ＳＰＢを１つずつ含む場合を想定する。但し、画素ＰＸは白色を表示する副画素ＳＰ等をさらに含んでも良いし、同一色に対応する複数の副画素ＳＰを含んでも良い。

各副画素ＳＰは、スイッチング素子ＳＷと、共通電極ＣＥに対向する画素電極ＰＥとを備えている。スイッチング素子ＳＷは、走査信号線Ｇ、映像信号線Ｓ、及び画素電極ＰＥと電気的に接続されている。第１ドライバＤＲ１は各走査信号線Ｇに対して走査信号を供給し、第２ドライバＤＲ２は各映像信号線Ｓに対して映像信号を供給する。画素電極ＰＥと共通電極ＣＥとの間に生じる電界が液晶層ＬＣに作用することにより、表示領域ＤＡに画像が表示される。

共通電極ＣＥは、表示用の電極として機能するとともに、表示領域ＤＡに接触又は近接するユーザの指などの物体（導体）の検出用の電極としても機能する。ドライバＩＣ３は、検出に際して各共通電極ＣＥに駆動信号を順次供給する。各検出電極ＲＸは各共通電極ＣＥと容量結合している。各検出電極ＲＸは、共通電極ＣＥに供給された駆動信号に応じた検出信号を出力する。タッチ検出ＩＣ４は、この検出信号に基づいて、表示領域ＤＡに接触又は近接する物体を検出する。なお、ここで説明した検出方式は一例であり、他の検出方式を適用することも可能である。例えば、検出電極ＲＸ或いは共通電極ＣＥ自体が有する容量（自己容量）を利用して物体を検出する方式を採用することもできる。

図３は、副画素ＳＰに適用し得る構造の一例を概略的に示す平面図である。副画素ＳＰは、隣り合う２本の走査信号線Ｇと、隣り合う２本の映像信号線Ｓとで区画されている。この図の例においては、映像信号線Ｓが屈曲しながら第２方向Ｄ２に延びている。副画素ＳＰは、映像信号線Ｓの延在方向に長尺な２本の枝部ＢＰを備えている。画素電極ＰＥの形状はここに示したものに限定されず、より多くの枝部ＢＰを有しても良い。画素電極ＰＥに対向して、共通電極ＣＥが配置されている。

第１方向Ｄ１に隣り合う副画素ＳＰの境界には、金属配線ＭＬが配置されている。金属配線ＭＬは、映像信号線Ｓと対向して映像信号線Ｓの延在方向に延びている。図３の例において、金属配線ＭＬは映像信号線Ｓと平面視で完全に重なっている。但し、金属配線ＭＬと映像信号線Ｓとは、平面視で部分的に重なっていても良い。

副画素ＳＰの境界には、遮光層ＢＭが形成されている。図３においては、遮光層ＢＭの輪郭を１点鎖線にて示している。平面視において、遮光層ＢＭは、走査信号線Ｇ、映像信号線Ｓ、及び金属配線ＭＬと重畳するとともに、副画素ＳＰ内で開口している。

図４は、図３におけるIV−IV線に沿う断面を示す図である。アレイ基板ＡＲは、第１絶縁基板１０と、第１絶縁層１１と、第２絶縁層１２と、第３絶縁層１３と、第１配向膜１４と、映像信号線Ｓと、画素電極ＰＥと、共通電極ＣＥとを備えている。

第１絶縁層１１は第１絶縁基板１０の一面を覆っている。映像信号線Ｓは、第１絶縁層１１の上に形成されている。第２絶縁層１２は、第１絶縁層１１及び映像信号線Ｓを覆っている。共通電極ＣＥは、第２絶縁層１２の上に形成されている。金属配線ＭＬは、共通電極ＣＥの上に形成されている。第３絶縁層１３は、金属配線ＭＬ及び共通電極ＣＥを覆っている。画素電極ＰＥは、第３絶縁層１３の上に形成されている。第１配向膜１４は、画素電極ＰＥ及び第３絶縁層１３を覆っている。画素電極ＰＥ及び共通電極ＣＥは、例えばインジウム・ティン・オキサイド（ＩＴＯ）等の透明導電材料で形成することができる。

対向基板ＣＴは、第２絶縁基板２０と、カラーフィルタ２１と、平坦化層２２と、第２配向膜２３と、遮光層ＢＭとを備えている。遮光層ＢＭ及びカラーフィルタ２１は、第２絶縁基板２０の一面に形成されている。平坦化層２２は、カラーフィルタ２１を覆っている。第２配向膜２３は、平坦化層２２を覆っている。

液晶層ＬＣは、第１配向膜１４と第２配向膜２３の間に封入されている。検出電極ＲＸは、例えば第２絶縁基板２０の外面に形成されている。

図４に示すように、金属配線ＭＬと共通電極ＣＥとは接触している。これにより、金属配線ＭＬと共通電極ＣＥとが電気的に接続される。なお、金属配線ＭＬは、第２絶縁層１２と共通電極ＣＥの間に形成されても良い。

ここで、共通電極ＣＥの構成について説明する。図５は、第２方向Ｄ２に並ぶ複数の共通電極ＣＥの概略的な形状を示す平面図である。隣り合う共通電極ＣＥの間には、第１スリットＳＬ１が形成されている。また、各共通電極ＣＥ内には、複数の第２スリットＳＬ２（ダミースリット）が形成されている。各スリットＳＬ１，ＳＬ２は、いずれも第２方向Ｄ２（映像信号線Ｓの延在方向）に延び、平面視において映像信号線Ｓと重畳している。

第１スリットＳＬ１は、各共通電極ＣＥを物理的に分離している。すなわち、隣り合う共通電極ＣＥは、第１スリットＳＬ１により電気的に独立している。一方で、第２スリットＳＬ２は、各共通電極ＣＥを完全には分離しない。すなわち、第２スリットＳＬ２の左右に存在する共通電極ＣＥの部分同士は、電気的に接続されている。なお、電気的に独立としている関係とは、互いに異なる電位を供給することが可能な関係をいう。

第１スリットＳＬ１の第１方向Ｄ１における幅はＷ１であり、第２スリットＳＬ２の第１方向Ｄ１における幅はＷ２である。幅Ｗ１と幅Ｗ２は、例えば同じである。但し、第１スリットＳＬ１を介して隣り合う共通電極ＣＥは確実に絶縁する必要があることから、幅Ｗ１を幅Ｗ２より大きくしても良い（Ｗ１＞Ｗ２）。

各スリットＳＬ１，ＳＬ２は、ピッチＰで第１方向Ｄ１に並んでいる。すなわち、第１スリットＳＬ１とこの第１スリットＳＬ１に隣り合う第２スリットＳＬ２との間隔、及び、隣り合う第２スリットＳＬ２同士の間隔は、いずれも同じである。

図６は、共通電極ＣＥのより詳細な構造を示す図である。ここでは、１本の第１スリットＳＬ１と、１本の第２スリットＳＬ２とを示している。各スリットＳＬ１，ＳＬ２は、例えば図３に示した映像信号線Ｓと同じく、屈曲しながら第２方向Ｄ２に延びている。

表示領域ＤＡにおいて、これらスリットＳＬ１，ＳＬ２の間には、画素ＰＸが配列されている。図６の例では、画素ＰＸにおいて、副画素ＳＰＲ（Ｒ），ＳＰＧ（Ｇ），ＳＰＢ（Ｂ）が第１方向Ｄ１に並んでいる。

各スリットＳＬ１，ＳＬ２は、第１方向Ｄ１に隣り合う画素ＰＸの境界に形成されている。したがって、図６の例では、副画素ＳＰＲ，ＳＰＢの間にスリットＳＬ１，ＳＬ２が延在している。なお、スリットＳＬ１，ＳＬ２は、他の色の副画素ＳＰの間に延在しても良い。

共通電極ＣＥは、第１領域Ａ１と、第１領域Ａ１に隣り合う第２領域Ａ２と、第２領域Ａ２に隣り合う第３領域Ａ３とを有している。各領域Ａ１〜Ａ３は、第２方向Ｄ２に並んでいる。第１領域Ａ１は、図中の上側（端子領域ＮＡの反対側）の周辺領域ＳＡに位置している。第３領域Ａ３は、図中の下側（端子領域ＮＡ側）の周辺領域ＳＡに位置している。第２領域Ａ２は、表示領域ＤＡに位置している。図６の例では、第２領域Ａ２は、上下の周辺領域ＳＡの一部にも及んでいる。

第１領域Ａ１及び第３領域Ａ３は、第２スリットＳＬ２が形成されない領域である。一方で、第２領域Ａ２は、第２スリットＳＬ２が形成される領域である。このような構成においては、第２スリットＳＬ２を介して隣り合う共通電極ＣＥの一部同士は、上下の周辺領域ＳＡにおいて接続される。

上述の遮光層ＢＭは、周辺領域ＳＡにも形成されている。図６における１点鎖線は、周辺領域ＳＡに形成された遮光層ＢＭの縁部を示す。ここでは表示領域ＤＡに形成される遮光層ＢＭの図示を省略している。第１領域Ａ１及び第３領域Ａ３は、平面視において遮光層ＢＭと重畳している。

なお、第２スリットＳＬ２を介して隣り合う共通電極ＣＥの一部同士の接続態様は、ここで挙げた例に限られない。例えば、これら一部同士は、上下のいずれか一方の周辺領域ＳＡのみで接続されても良いし、表示領域ＤＡにおいて例えば走査信号線Ｇと重畳する位置で接続されても良い。

ここで、第１スリットＳＬ１が表示品位に与え得る影響につき、図７を用いて説明する。この図においては、表示パネル２の平面形状を示している。表示領域ＤＡに、例えば白色の画像である矩形状の高輝度領域ＨＡと、その周囲の低輝度領域ＬＡとが表示されている場合を想定する。

上述のように、第１スリットＳＬ１は、映像信号線Ｓと平面視で重畳する。そのため、第１スリットＳＬ１を介して映像信号線Ｓと画素電極ＰＥとの間で電界が生じ、この電界が液晶層ＬＣに作用する。これにより、第１スリットＳＬ１に沿った不所望なスジが視認され得る。

このスジは、高輝度領域ＨＡを通る映像信号線Ｓ（本実施形態では青副画素用の映像信号線とする）と重畳する第１スリットＳＬ１において顕著となる。図７の例では、高輝度領域ＨＡの下側（端子領域ＮＡ側）の領域ＭＡ１に生じたスジＬ１と、上側（端子領域ＮＡの反対側）の領域ＭＡ２に生じたスジＬ２とを示している。スジＬ１，Ｌ２から漏れる光の色は、第１スリットＳＬ１を介して隣り合う副画素ＳＰの色（本実施形態では赤と青）の中間調となる。また、端子領域ＮＡから離れるほど映像信号線Ｓに印加された電圧は弱まるため、スジＬ１よりもスジＬ２の方が映像信号線Ｓからの電界漏れが少ない。この場合、例えば、低輝度領域ＬＡが青色であれば、青色用の電界漏れの影響でスジＬ１は、輝度の高い明線となり、電界漏れの影響が少ないスジＬ２は、スジＬ１よりも輝度の低い暗線となる。また、低輝度領域ＬＡが赤色であれば、青色用の電界漏れは、赤色表示に影響を与えるためスジＬ１は暗線となり、電界漏れの影響が少ないスジＬ２は、スジＬ１よりも明線となる。

本実施形態では、第１スリットＳＬ１の間に第２スリットＳＬ２が設けられている。この場合、第２スリットＳＬ２においても、同様のスジが生じる。但し、各スリットＳＬ１，ＳＬ２によるスジは、第２スリットＳＬ２を設けない場合に比べて小さいピッチ（高周波数）で並ぶ。このピッチを十分に小さくすることで、人の目では個々のスジを視認できなくなり、画質への影響を抑えることができる。

発明者らは、各スリットＳＬ１，ＳＬ２のピッチＰと、スジの視認性との関連性を実験により検証した。図８は、この実験の結果を示すグラフである。実験は、ピッチＰを複数通りに変化させ、各ピッチＰにおいて生じるスジを複数人で観察することにより行った。横軸はピッチＰ［μｍ］であり、縦軸はスジを視認できた人の割合（視認率）である。

ピッチＰが２０００μｍと大きい場合には、視認率が略１００％となった。ピッチＰを低下させるほど視認率は低下し、１８０μｍ付近では十分に低い値となり、さらに１５０μｍ以下では０％となった。この結果から、ピッチＰは１８０μｍ以下であれば十分であり、１５０μｍとすれば一層好適である。

なお、ピッチＰを小さくし過ぎると、スジは視認できないものの、電界漏れの影響を受ける副画素が増え過ぎてしまう。この結果、図７に示した領域ＭＡ１，ＭＡ２の表示色が目標の表示色と異なってしまう可能性がある。この現象を防ぐために、ピッチＰは、１８０μｍ以下或いは１５０μｍ以下の条件のもとで、出来るだけ大きい方が良い。例えば、ピッチＰは８０μｍ以上であることが好ましい。ピッチＰを１００μｍ以上とすれば一層好適である。

各スリットＳＬ１，ＳＬ２は、画素ＰＸの境界に形成することが好ましい。これにより、各スリットＳＬ１，ＳＬ２を介して隣り合う副画素ＳＰの色が統一されるので、各スジの色が近くなり、ピッチＰを高めた際にスジの視認性が低下し易くなる。また、各スリットＳＬ１，ＳＬ２と重畳する映像信号線Ｓは、同一色用の映像信号線Ｓであるとよい。例えば、共に青副画素用の映像信号線Ｓであるとよい。

各スリットＳＬ１，ＳＬ２を画素ＰＸの境界に形成する場合、ピッチＰは画素ＰＸのサイズによる制約を受ける。図９は、表示装置１のｐｐｉ（pixel per inch）と、各スリットＳＬ１，ＳＬ２の間に配置すべき画素ＰＸの数（画素数ｍ）との関係を示すグラフである。ここでは、ピッチＰを１５０μｍ以下の範囲で出来る限り大きくする場合を想定している。このグラフから分かるように、３５０ｐｐｉ程度以下の表示装置であればｍ＝１とすれば良く、６５０ｐｐｉ程度以上の高精細な表示装置であればｍ＝４とすれば良い。また、これらの間のｐｐｉにおいては、ｍ＝３、４と段階的に定めれば良い。

ここで、画素ＰＸに含まれる副画素ＳＰの数をｎ個と定義する。各スリットＳＬ１，ＳＬ２を画素ＰＸの境界に形成する場合、隣り合うスリットＳＬ１，ＳＬ２の間、及び、隣り合う２本の第２スリットＳＬ２の間において第１方向Ｄ１に並ぶ副画素ＳＰの数は、ｎの整数倍となる。本実施形態では、ｎ＝３である。

第１方向Ｄ１において、１つの共通電極ＣＥと重畳する画素ＰＸの数（重畳画素数ｑ）と上述の画素数ｍとの関係次第では、ピッチＰを一定にできない箇所が生じ得る。例えばｍ＝３の場合においてｑ＝４３であれば、少なくとも一箇所において、隣り合うスリット間の画素ＰＸの数を２個又は４個に調整しなければならない。この場合、ピッチＰの周期性が崩れるので、当該調整した箇所に応じたスジが視認され得る。そこで、重畳画素数ｑが画素数ｍの整数倍となるように共通電極ＣＥの形状等を定めることが好ましい。この場合には、ピッチＰを一定に定めることが可能である。

各共通電極ＣＥの重畳画素数ｑは、異なる値であっても良い。この場合であっても、各共通電極ＣＥの重畳画素数ｑをそれぞれ画素数ｍの整数倍とすれば良い。例えば、ｍ＝３の場合において、ある共通電極ＣＥの重畳画素数ｑ１を４２個とし、その隣の共通電極ＣＥの重畳画素数ｑ２を４５個とすれば、これら共通電極ＣＥに亘ってピッチＰを一定にできる。

続いて、金属配線ＭＬ及び共通電極ＣＥの関係の詳細について説明する。図１０は、金属配線ＭＬ及び共通電極ＣＥのレイアウトの一例を概略的に示す平面図である。ここでは、連続する３本の走査信号線Ｇの近傍における２つの共通電極ＣＥと金属配線ＭＬの一部とを示している。これら２つの共通電極ＣＥを、第１共通電極ＣＥ１及び第２共通電極ＣＥ２と呼ぶ。

金属配線ＭＬは、各スリットＳＬ１，ＳＬ２が形成されていない位置のみならず、各スリットＳＬ１，ＳＬ２が形成された位置にも設けられている。以下、各共通電極ＣＥ１，ＣＥ２の間の第１スリットＳＬ１に対応する金属配線ＭＬを第１金属配線ＭＬ１と呼び、第１共通電極ＣＥ１が有する第２スリットＳＬ２に対応する金属配線ＭＬを第２金属配線ＭＬ２と呼ぶ。

共通電極ＣＥは、複数の構成電極ＳＥで構成されている。構成電極ＳＥは、隣り合う２本の走査信号線Ｇと、隣り合う２本のスリット（ＳＬ１とＳＬ２、或いはＳＬ２とＳＬ２）とで区画される領域に相当する。図１０においては、６つの構成電極ＳＥを示している。以下、これら構成電極ＳＥを、第１乃至第６構成電極ＳＥ１〜ＳＥ６と呼ぶ。

各構成電極ＳＥ１，ＳＥ２，ＳＥ４，ＳＥ５は第１共通電極ＣＥ１に含まれ、各構成電極ＳＥ３，ＳＥ６は第２共通電極ＣＥ２に含まれる。第１構成電極ＳＥ１と第２構成電極ＳＥ２は、第２スリットＳＬ２を介して隣り合う。第２構成電極ＳＥ２と第３構成電極ＳＥ３は、第１スリットＳＬ１を介して隣り合う。第４構成電極ＳＥ４と第５構成電極ＳＥ５は、第２スリットＳＬ２を介して隣り合う。第５構成電極ＳＥ５と第６構成電極ＳＥ６は、第１スリットＳＬ１を介して隣り合う。第１構成電極ＳＥ１と第４構成電極ＳＥ４、第２構成電極ＳＥ２と第５構成電極ＳＥ５、第３構成電極ＳＥ３と第６構成電極ＳＥ６は、いずれも第２方向Ｄ２において隣り合う。

第１金属配線ＭＬ１は、第１スリットＳＬ１の一部を覆っている。第１金属配線ＭＬ１は、各構成電極ＳＥ３，ＳＥ６の縁部に接するとともに、各構成電極ＳＥ２，ＳＥ５との間に隙間を有している。

第２金属配線ＭＬ２は、第２スリットＳＬ２の一部を覆っている。第２金属配線ＭＬ２は、各構成電極ＳＥ１，ＳＥ４の縁部に接するとともに、各構成電極ＳＥ２，ＳＥ５との間に隙間を有している。

例えば、第１金属配線ＭＬ１が第１スリットＳＬ１と重畳する幅は、第１金属配線ＭＬ１が各構成電極ＳＥ３，ＳＥ６と重畳する幅よりも大きい。第２金属配線ＭＬ２と第２スリットＳＬ２及び各構成電極ＳＥ１，ＳＥ４との関係も同様である。各共通電極ＣＥ１，ＣＥ２の短絡を防ぐ観点から、第１金属配線ＭＬ１の幅を第２金属配線ＭＬ２や他の金属配線ＭＬに比べて小さくしても良い。

図１０の例において、各スリットＳＬ１，ＳＬ２の左方の副画素は副画素ＳＰＢであり、右方の副画素は副画素ＳＰＲである。本実施形態においては、金属配線ＭＬが副画素ＳＰＢ側の構成電極ＳＥの縁部と接するスリットと、副画素ＳＰＲ側の縁部に接するスリットとが、第１方向Ｄ１において交互に繰り返される。

なお、図１０においては３本の走査信号線Ｇの間のレイアウトのみを示しているが、金属配線ＭＬの配置態様は、例えば金属配線ＭＬの全長に亘って同一である。

仮に、各スリットＳＬ１，ＳＬ２に金属配線ＭＬを配置しない場合には、表示領域ＤＡを視認する視野角に応じて、画素ＰＸの表示色が目標の色から異なる色へシフトし得る。これは、副画素ＳＰＢの領域においてアレイ基板ＡＲ側から入射した光が副画素ＳＰＲと対向するカラーフィルタ２１を通過したり、この逆が生じたりすることに起因する。本実施形態では、各スリットＳＬ１，ＳＬ２に配置した金属配線ＭＬが副画素ＳＰＲ，ＳＰＢの境界において遮光層として機能するために、このような色シフトが抑制される。

また、仮にスリットＳＬ１，ＳＬ２において金属配線ＭＬを副画素ＳＰＲ，ＳＰＢのいずれか一方側に統一して配置した場合、色シフトの防止機能が副画素ＳＰＲ，ＳＰＢのいずれか一方に偏る可能性がある。この点、図１０の構成では、スリットごとに金属配線ＭＬの配置位置を変えているので、色シフトの影響を副画素ＳＰＲ，ＳＰＢに分散することができる。
以上説明したように、本実施形態においては、共通電極ＣＥに映像信号線Ｓと重畳する第２スリットＳＬ２を設けたこと、さらには各スリットＳＬ１，ＳＬ２のピッチＰや金属配線ＭＬの配置態様を工夫したことにより、表示装置１の表示品位を高めることができる。その他にも、本実施形態からは種々の好適な効果を得ることができる。

（第２実施形態）
第２実施形態について説明する。第１実施形態と同一又は類似の要素には同一の符号を付す。また、特に言及しない構成は第１実施形態と同様である。
図１１は、第２実施形態の構成を概略的に示す平面図である。ここでは、第１スリットＳＬ１を介して隣り合う第１共通電極ＣＥ１及び第２共通電極ＣＥ２の一部に着目している。

表示領域ＤＡには、多数の第１スペーサＳＰ１及び第２スペーサＳＰ２が配置されている。例えば、第１スペーサＳＰ１はアレイ基板ＡＲに形成され、第２スペーサＳＰ２は対向基板ＣＴに形成されている。各スペーサＳＰ１，ＳＰ２は、アレイ基板ＡＲと対向基板ＣＴの間において互いに接触し、第１配向膜１４と第２配向膜２３との間にセルギャップを形成する。

各スペーサＳＰ１，ＳＰ２の形成位置は、例えば、走査信号線Ｇ、映像信号線Ｓ、及び遮光層ＢＭと平面視において重畳する位置である。図１１の例では、第１スペーサＳＰ１が第２方向Ｄ２に長尺であり、第２スペーサＳＰ２が第１方向Ｄ１に長尺である。このような形状であれば、各スペーサＳＰ１，ＳＰ２が十分なマージンを有して接触する。そのため、製造誤差で各スペーサＳＰ１，ＳＰ２の位置がずれたり、外力により対向基板ＣＴとアレイ基板ＡＲが相対的にずれたりした場合であっても、セルギャップを良好に保つことができる。

本実施形態において、第１スリットＳＬ１の近傍の第１金属配線ＭＬ１は、基本的には第１実施形態と同じく第１スリットＳＬ１に沿って連続的に延びている。但し、第１金属配線ＭＬ１は、平面視において第１スペーサＳＰ１と重畳しないように、第１スペーサＳＰ１の近傍で分断されている。さらに、第１スペーサＳＰ１の近傍において、各共通電極ＣＥ１，ＣＥ２は凹部ＲＰを有している。第１スペーサＳＰ１は、これら凹部ＲＰで囲われた領域に形成されているため、各共通電極ＣＥ１，ＣＥ２と重畳しない。

本実施形態のように、第１スペーサＳＰ１と、各共通電極ＣＥ１，ＣＥ２及び第１金属配線ＭＬ１とが重畳しなければ、第１スペーサＳＰ１の高さを正確に定めることができる。

なお、図１１では第１スリットＳＬ１と重畳するスペーサＳＰ１，ＳＰ２に着目したが、第２スリットＳＬ２と重畳するスペーサＳＰ１，ＳＰ２の近傍の構成も同様である。さらに、各スリットＳＬ１，ＳＬ２と重畳しない金属配線ＭＬについても同様に、第１スペーサＳＰ１の位置で金属配線ＭＬが分断されている。この場合には、第１スペーサＳＰ１と共通電極ＣＥとが重畳しないように、第１スペーサＳＰ１の近傍で共通電極ＣＥを開口させれば良い。

本実施形態では、２つのスペーサＳＰ１，ＳＰ２によりセルギャップが形成される場合を想定したが、アレイ基板ＡＲ或いは対向基板ＣＴから延出する１つのスペーサでセルギャップが形成されても良い。この場合でも、当該スペーサの近傍で、図１１と同様の構成を適用することができる。

（第３実施形態）
第３実施形態について説明する。第１実施形態と同一又は類似の要素には同一の符号を付す。また、特に言及しない構成は第１実施形態と同様である。
図１２は、第３実施形態における金属配線ＭＬ及び共通電極ＣＥのレイアウトの一例を概略的に示す平面図である。この図の例は、各スリットＳＬ１，ＳＬ２の近傍で金属配線ＭＬが断続的に形成されている点で、図１０に示した例と異なる。

図１２においては、第１スリットＳＬ１の近傍に第１金属配線ＭＬ１及び第３金属配線ＭＬ３が配置され、第２スリットＳＬ２の近傍に第２金属配線ＭＬ２及び第４金属配線ＭＬ４が配置されている。各金属配線ＭＬ１〜ＭＬ４は、隣り合う走査信号線Ｇの間で各スリットＳＬ１，ＳＬ２に沿って延びている。

各金属配線ＭＬ１，ＭＬ３は、第１スリットＳＬ１の一部を覆っている。第１金属配線ＭＬ１は、第３構成電極ＳＥ３の縁部に接するとともに、第２構成電極ＳＥ２との間に隙間を有している。第３金属配線ＭＬ３は、第５構成電極ＳＥ５の縁部に接するとともに、第６構成電極ＳＥ６との間に隙間を有している。

各金属配線ＭＬ２，ＭＬ４は、第２スリットＳＬ２の一部を覆っている。第２金属配線ＭＬ２は、第１構成電極ＳＥ１の縁部に接するとともに、第２構成電極ＳＥ２との間に隙間を有している。第４金属配線ＭＬ４は、第５構成電極ＳＥ５の縁部に接するとともに、第４構成電極ＳＥ４との間に隙間を有している。

図１２の例においては、各金属配線ＭＬ１〜ＭＬ４の両端部に突出部分ＰＲが形成されている。各金属配線ＭＬ１〜ＭＬ４の突出部分ＰＲは、各金属配線ＭＬ１〜ＭＬ４が接する構成電極ＳＥの方向に延びている。突出部分ＰＲは、各金属配線ＭＬ１〜ＭＬ４の一方の端部にのみ設けられても良い。

以上の本実施形態では、各スリットＳＬ１，ＳＬ２において、副画素ＳＰＲ寄りに配置される金属配線ＭＬと、副画素ＳＰＢ寄りに配置される金属配線ＭＬとが、スリットの延在方向において交互に並ぶ。第１方向Ｄ１においても、図１０の例と同様に、副画素ＳＰＲ寄りに配置される金属配線ＭＬと、副画素ＳＰＢ寄りに配置される金属配線ＭＬとが交互に並ぶ。このように各スリットＳＬ１，ＳＬ２における金属配線ＭＬの配置位置を第１方向Ｄ１だけでなく各スリットＳＬ１，ＳＬ２の延在方向にも分散すれば、上述の色シフトやスリットからの電界漏れによるスジの影響を一層抑制することができる。

さらに、突出部分ＰＲを設けることで、各スリットＳＬ１，ＳＬ２の近傍の金属配線ＭＬと構成電極ＳＥとの電気的な接続を確実なものとすることができる。これにより、製造誤差などによって金属配線ＭＬが構成電極ＳＥと接触せずにフローティングとなることを防止できる。
以上の他にも、本実施形態からは第１実施形態と同様の効果を得ることができる。

（第４実施形態）
第４実施形態について説明する。第１実施形態と同一又は類似の要素には同一の符号を付す。また、特に言及しない構成は第１実施形態と同様である。
図１３は、第４実施形態の構成を概略的に示す平面図である。ここでは、第１スリットＳＬ１を介して隣り合う第１共通電極ＣＥ１及び第２共通電極ＣＥ２の一部に着目している。本実施形態においては、第１実施形態の構成に対し、シールド電極３０をさらに追加している。シールド電極３０は、例えばＩＴＯなどの透明導電材料で形成されている。シールド電極３０の電位は任意であるが、例えば共通電極ＣＥと同電位であり、共通電圧が印加される。

シールド電極３０は、第１金属配線ＭＬ１とともに映像信号線Ｓの延在方向に延びている。図１３の例において、シールド電極３０は、第１スリットＳＬ１の全領域と重畳している。他の例として、シールド電極３０は、第１スリットＳＬ１の第１金属配線ＭＬ１に覆われていない部分と重畳し、第１スリットＳＬ１の第１金属配線ＭＬ１に覆われた部分と重畳していなくても良い。

図１４は、図１３におけるXIV−XIV線に沿う断面の一例を概略的に示す図である。この図の例において、シールド電極３０は、画素電極ＰＥと同層、すなわち第３絶縁層１３と第１配向膜１４との間に形成されている。シールド電極３０は、遮光層ＢＭと対向している。

なお、シールド電極３０は、画素電極ＰＥと異なる層に配置されても良い。例えば、第３絶縁層１３を２つの層に分け、これらの層の間にシールド電極３０が配置されても良い。図１３及び図１４では第１スリットＳＬ１の近傍に着目したが、第２スリットＳＬ２においても同様にシールド電極３０が配置されている。

本実施形態のようにシールド電極３０を配置すれば、各スリットＳＬ１，ＳＬ２において、金属配線ＭＬのみでは防ぎきれない電界漏れを防ぐことができる。したがって、表示装置１の表示品位を一層高めることが可能となる。

以上、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

例えば、各実施形態にて開示した構成は、適宜に組み合わせることができる。
また、各実施形態においては、タッチ検出機能を有する表示装置１を例示した。しかしながら、各実施形態にて開示した技術的思想は、タッチ検出機能を有さない表示装置に適用することもできる。

また、各実施形態においては、各スリットＳＬ１，ＳＬ２が副画素ＳＰＲ，ＳＰＢの間に配置された例を示した。しかしながら、各スリットＳＬ１，ＳＬ２は、副画素ＳＰＲ，ＳＰＧの間、或いは副画素ＳＰＧ，ＳＰＢの間に配置されても良い。

また、各実施形態における共通電極ＣＥは、構成電極ＳＥごとに物理的に分離していても良い。この場合には、金属配線ＭＬによって各構成電極ＳＥを電気的に接続することで、１つの共通電極ＣＥを構成することができる。

１…表示装置、２…表示パネル、ＡＲ…アレイ基板、ＣＴ…対向基板、ＬＣ…液晶層、１０…第１絶縁基板、１１…第１絶縁層、１２…第２絶縁層、１３…第３絶縁層、１４…第１配向膜、２０…第２絶縁基板、２１…カラーフィルタ、２２…平坦化層、２３…第２配向膜、ＤＡ…表示領域、ＳＡ…周辺領域、ＣＥ…共通電極、ＳＥ…構成電極、ＰＥ…画素電極、Ｇ…走査信号線、Ｓ…映像信号線、ＰＸ…画素、ＳＰ…副画素、ＳＷ…スイッチング素子、ＭＬ…金属配線、ＢＭ…遮光層、Ｐ…スリットのピッチ、ＤＲ１…第１ドライバ、ＳＬ１…第１スリット、ＳＬ２…第２スリット。

Claims (9)

1. 複数の映像信号線と、複数の走査信号線と、前記複数の映像信号線と前記複数の走査信号線とが交差することによって形成された複数の画素と、前記複数の画素を含む表示領域と、前記複数の画素の各々に形成された複数の画素電極と、前記複数の画素電極に対向する複数の共通電極と、を備えた液晶表示装置であって、
   前記複数の共通電極は、前記表示領域への物体の接触又は近接を検出する電極としての機能と、前記表示領域に画像を表示する電極としての機能とを兼ねており、
   前記複数の共通電極は、第１方向に並ぶ第１共通電極と第２共通電極とを含み、
   前記第１共通電極と前記第２共通電極の間に第１スリットが形成され、
   前記第１共通電極と前記第２共通電極は、電気的に独立しており、
   前記第１共通電極内に第２スリットが形成され、
   前記第１スリットと前記第２スリットは、前記映像信号線と重畳し、前記映像信号線の延在方向に延びている、表示装置。
2. 前記第１スリットと前記第２スリットの間隔は、１８０μｍ以下である、
   請求項１に記載の表示装置。
3. 前記第１共通電極は、前記延在方向に沿って、第１領域と、前記第１領域に隣り合う第２領域と、前記第２領域に隣り合う第３領域と、を有し、
   前記第２スリットは、前記第２領域に形成され、前記第１領域及び前記第３領域には形成されていない、
   請求項１又は２に記載の表示装置。
4. 前記表示領域の外側に位置する周辺領域と、前記周辺領域に重畳する遮光層と、をさらに備え、
   前記第１領域及び前記第３領域は、前記周辺領域に位置し、前記遮光層と重畳している、
   請求項３に記載の表示装置。
5. １つの前記画素は、ｎ個の副画素を含み、
   前記第１共通電極内に、前記第１方向に並ぶ複数の前記第２スリットが形成され、
   隣り合う前記第２スリットの間において前記第１方向に並ぶ前記副画素の個数は、前記ｎの整数倍である、
   請求項１乃至４のうちいずれか１項に記載の表示装置。
6. 前記第１方向において、前記第１共通電極に重畳する前記画素の個数と、前記第２共通電極に重畳する前記画素の個数とが異なる、
   請求項１乃至５のうちいずれか１項に記載の表示装置。
7. 前記映像信号線と重畳し、前記延在方向に延びるとともに前記共通電極に接した複数の金属配線を備え、
   前記複数の金属配線は、第１金属配線と、第２金属配線とを含み、
   前記第１金属配線は前記第１スリットの一部を覆い、前記第２金属配線は前記第２スリットの一部を覆う、
   請求項１乃至６のうちいずれか１項に記載の表示装置。
8. 前記第１共通電極は、第１構成電極と、第２構成電極とを含み、
   前記第２共通電極は、第３構成電極を含み、
   前記第１構成電極及び前記第２構成電極は、前記第２スリットを介して隣り合い、
   前記第２構成電極及び前記第３構成電極は、前記第１スリットを介して隣り合い、
   前記第１金属配線は、前記第３構成電極に接するとともに、前記第２構成電極との間に隙間を有し、
   前記第２金属配線は、前記第１構成電極に接するとともに、前記第２構成電極との間に隙間を有する、
   請求項７に記載の表示装置。
9. 前記複数の金属配線は、第３金属配線と、第４金属配線とをさらに含み、
   前記第１共通電極は、第４構成電極と、第５構成電極とをさらに含み、
   前記第２共通電極は、第６構成電極をさらに含み、
   前記第１構成電極と前記第４構成電極、前記第２構成電極と前記第５構成電極、前記第３構成電極と前記第６構成電極は、いずれも前記延在方向において隣り合い、
   前記第４構成電極と前記第５構成電極は、前記第２スリットを介して隣り合い、
   前記第５構成電極と前記第６構成電極は、前記第１スリットを介して隣り合い、
   前記第３金属配線は、前記第５構成電極に接するとともに、前記第６構成電極との間の隙間を有し、
   前記第４金属配線は、前記第５構成電極に接するとともに、前記第４構成電極との間の隙間を有する、
   請求項８に記載の表示装置。

Images