JP6335112B2 - センサ付き表示装置及びセンサ装置 - Google Patents

Description

本発明の実施形態は、センサ付き表示装置及びセンサ装置に関する。

近年、物体の接触あるいは接近を検出するセンサ（あるいは、タッチパネルと称される場合もある）を備えたセンサ付き表示装置が実用化されている。センサの一例として、静電容量の変化に基づいて物体の接触あるいは接近を検出する静電容量型センサがある。このようなセンサを構成する検出電極及びセンサ駆動電極は、画像を表示する表示領域に配置され、誘電体を介して対向している。検出電極は、表示領域の外側に位置するリード線と電気的に接続されている。

表示領域が拡大する一方で表示装置の小型化への要求が高まっており、表示領域よりも外側の周辺は狭額縁化する傾向にある。このため、センサ駆動電極とリード線とが接近して配置されることがある。この場合、センサ駆動電極とリード線との間の容量結合によって、リード線がセンサの如く機能してしまう。例えば、表示領域の最外周付近に被検出物が接触あるいは接近した場合に、当該リード線での静電容量の変化が検出されてしまう。このため、本来被検出物を検出すべき位置の検出電極とは異なる位置で、当該リード線に接続された検出電極があたかも被検出物を検出したかの如く、誤動作してしまう。

そこで、センサ駆動電極と外周配線（リード線）との間の表示領域外に、接地された導電体素材を設け、センサ駆動電極と外周配線との容量結合を遮る技術が提案されている。

特開２０１２−２０８７４９号公報

本実施形態の目的は、センサの誤動作を抑制することが可能なセンサ付き表示装置及びセンサ装置を提供することにある。

本実施形態によれば、
画像を表示する表示領域に配置されたセンサ駆動電極と、前記表示領域において前記センサ駆動電極と対向する検出電極と、前記表示領域の外側の非表示領域に配置されるとともに前記検出電極と電気的に接続されたリード線と、を備えた表示パネルと、前記センサ駆動電極にセンサ駆動信号を供給すると共に、前記検出電極から当該センサ駆動電極に供給されたセンサ駆動信号に基づく検出信号を読み出す駆動部と、を備え、前記検出電極は、前記リード線に接続され前記表示領域と前記非表示領域との境界に沿って配置されるとともに第１幅を有する拡幅部と、前記拡幅部に繋がり前記リード線から離間する方向に延出し前記表示領域に配置されるとともに前記第１幅よりも小さい第２幅を有する本体部と、を備えた、センサ付き表示装置が提供される。

本実施形態によれば、
画像を表示する表示領域に配置された共通電極及び画素電極と、前記表示領域において前記共通電極と対向する検出電極と、前記表示領域の外側の非表示領域に配置されるとともに前記検出電極と電気的に接続されたリード線と、を備えた表示パネルを備え、前記検出電極は、前記非表示領域に配置され前記リード線に接続された接続線と、前記接続線に接続された複数の検出線と、によって形成され、前記表示領域と前記非表示領域との境界を跨ぐ拡幅部における前記検出線の本数は、前記表示領域に位置する本体部における前記検出線の本数よりも多い、センサ付き表示装置が提供される。

本実施形態によれば、
第１領域に配置されたセンサ駆動電極と、前記第１領域において前記センサ駆動電極と対向する検出電極と、前記第１領域の外側の第２領域に配置されるとともに前記検出電極と電気的に接続されたリード線と、を備えたセンサパネルと、前記センサ駆動電極にセンサ駆動信号を供給すると共に、前記検出電極から当該センサ駆動電極に供給されたセンサ駆動信号に基づく検出信号を読み出す駆動部と、を備え、前記検出電極は、前記リード線に接続され前記第１領域と前記第２領域との境界に沿って配置されるとともに第１幅を有する拡幅部と、前記拡幅部に繋がり前記リード線から離間する方向に延出して前記第１領域に配置されるとともに前記第１幅よりも小さい第２幅を有する本体部と、を備えた、センサ装置が提供される。

本実施形態によれば、
画像を表示する表示領域に配置された共通電極及び画素電極と、前記表示領域において前記共通電極と対向する第１検出電極及び第２検出電極と、を備えた表示パネルを備え、前記第１検出電極は、前記表示領域の外側の非表示領域に配置された第１接続線と、前記第１接続線に接続された複数の第１検出線と、によって形成され、前記表示領域と前記非表示領域との境界を跨ぐ第１拡幅部における前記第１検出線の本数は、前記表示領域に位置する第１本体部における前記第１検出線の本数よりも多く、前記第２検出電極は、前記非表示領域に配置された第２接続線と、前記第２接続線に接続された複数の第２検出線と、によって形成され、前記境界を跨ぎ前記第１拡幅部に隣り合う第２拡幅部における前記第２検出線の本数は、前記表示領域に位置する第２本体部における前記第２検出線の本数よりも多く、しかも、前記境界に沿って前記第１検出線及び前記第２検出線が等間隔に並んでいる、センサ付き表示装置が提供される。

図１は、本実施形態に係るセンサ付き表示装置の構成を概略的に示す斜視図である。 図２は、図１に示した液晶表示装置ＤＳＰの基本構成及び等価回路を概略的に示す図である。 図３は、図２に示した画素ＰＸを示す等価回路図である。 図４は、液晶表示装置ＤＳＰの一部の構造を概略的に示す断面図である。 図５は、本実施形態におけるセンサＳＥの構成を概略的に示す平面図である。 図６Ａは、図５に示したセンサＳＥの一部を拡大して概略的に示す平面図である。 図６Ｂは、図６Ａに示した２つの検出電極Ｒｘのそれぞれの拡幅部ＲＳＬを拡大した概略平面図である。 図６Ｃは、図６Ａに示した２つの検出電極Ｒｘのそれぞれの拡幅部ＲＳＬを拡大した他の概略平面図である。 図７は、図６Ａに示したセンサＳＥの一部を含む液晶表示パネルＰＮＬの構造を概略的に示す断面図である。 図８は、センシング方法の一例の原理を説明するための図である。 図９は、本実施形態の一例である機種Ａ及び機種Ｂについて、第１電極幅Ｗ１と第２電極幅Ｗ２との比に対する配線ノイズ量を測定した実験の実験結果を示す図である。 図１０は、本実施形態の一例である機種Ａ及び機種Ｂについて、第１電極幅Ｗ１と第２電極幅Ｗ２との比に対するタッチシグナルを測定した実験の実験結果を示す図である。 図１１は、本実施形態の一例である機種Ａ及び機種Ｂについて、第３幅ＷＲ３と第２電極幅Ｗ２との差分に対するタッチシグナルを測定した実験の実験結果を示す図である。 図１２は、図５に示したセンサＳＥの一部を拡大して概略的に示す他の平面図である。 図１３は、本実施形態におけるセンサＳＥの他の構成を概略的に示す平面図である。 図１４は、本実施形態におけるセンサＳＥの他の構成を概略的に示す平面図である。

以下、本実施形態について、図面を参照しながら説明する。なお、開示はあくまで一例に過ぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は、説明をより明確にするため、実際の態様に比べて、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同一又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する詳細な説明を適宜省略することがある。

図１は、本実施形態に係るセンサ付き表示装置の構成を概略的に示す斜視図である。なお、本実施形態においては、表示装置が液晶表示装置である場合について説明するが、これに限らず、有機エレクトロルミネッセンス表示装置等の自発光型表示装置、あるいは電気泳動素子等を有する電子ペーパ型表示装置等、あらゆるフラットパネル型の表示装置であっても良い。

液晶表示装置ＤＳＰは、アクティブマトリクス型の液晶表示パネルＰＮＬ、液晶表示パネルＰＮＬを駆動する駆動ＩＣチップＩＣ１、静電容量型のセンサＳＥ、センサＳＥを駆動する駆動ＩＣチップＩＣ２、液晶表示パネルＰＮＬを照明するバックライトユニットＢＬ、制御モジュールＣＭ、フレキシブル配線基板ＦＰＣ１、ＦＰＣ２、ＦＰＣ３などを備えている。

液晶表示パネルＰＮＬは、平板状の第１基板ＳＵＢ１と、第１基板ＳＵＢ１に対向配置された平板状の第２基板ＳＵＢ２と、第１基板ＳＵＢ１と第２基板ＳＵＢ２との間に挟持された液晶層（後述する液晶層ＬＱ）と、を備えている。なお、本実施形態において、第１基板ＳＵＢ１をアレイ基板と、第２基板ＳＵＢ２を対向基板と、それぞれ言い換えることができる。液晶表示パネルＰＮＬは、画像を表示する表示領域（アクティブエリア）ＤＡを備えている。この液晶表示パネルＰＮＬは、バックライトユニットＢＬからの光を選択的に透過させることで画像を表示する透過表示機能を備えた透過型である。なお、液晶表示パネルＰＮＬは、透過表示機能に加えて、外光や補助光といった表示面側からの光を選択的に反射させることで画像を表示する反射表示機能を備えた反射型であっても良い。また、これらの透過表示機能及び反射表示機能を備えた半透過型(refractive)であっても良い。

バックライトユニットＢＬは、第１基板ＳＵＢ１の背面側に配置されている。このようなバックライトユニットＢＬとしては、種々の形態が適用可能である。また、光源は、発光ダイオード（ＬＥＤ）や冷陰極管（ＣＣＦＬ）などのいずれでも適用可能である。これらの詳細な構造については説明を省略する。なお、液晶表示パネルＰＮＬが反射表示機能のみを備えた反射型である場合には、バックライトユニットＢＬは省略される。

センサＳＥは、複数の検出電極Ｒｘを備えている。これらの検出電極Ｒｘは、例えば液晶表示パネルＰＮＬの表示面上に設けられている。ここでは、検出電極Ｒｘは概略的に図示されており、図示した例では、各検出電極Ｒｘは、概ね第１方向Ｘに延出し、第２方向Ｙに並んでいる。なお、各検出電極Ｒｘは、第２方向Ｙに延出し第１方向Ｘに並んでいても良いし、島状に形成され第１方向Ｘ及び第２方向Ｙにマトリクス状に配置されていてもよい。ここでは、第１方向Ｘ及び第２方向Ｙは、互いに直交している。なお、第１方向Ｘ及び第２方向Ｙは、９０°以外の角度で交差していても良い。第３方向Ｚは、第１方向Ｘ及び第２方向Ｙのそれぞれと互いに直交している。

駆動ＩＣチップＩＣ１は、液晶表示パネルＰＮＬの第１基板ＳＵＢ１上に搭載されている。フレキシブル配線基板ＦＰＣ１は、液晶表示パネルＰＮＬと制御モジュールＣＭとを接続している。フレキシブル配線基板ＦＰＣ２は、センサＳＥの検出電極Ｒｘと制御モジュールＣＭとを接続している。駆動ＩＣチップＩＣ２は、フレキシブル配線基板ＦＰＣ２上に搭載されている。フレキシブル配線基板ＦＰＣ３は、バックライトユニットＢＬと制御モジュールＣＭとを接続している。ここで、制御モジュールＣＭをアプリケーションプロセッサと言い換えることができる。

駆動ＩＣチップＩＣ１及び駆動ＩＣチップＩＣ２は、フレキシブル配線基板ＦＰＣ２等を介して接続されている。例えば、フレキシブル配線基板ＦＰＣ２が第１基板ＳＵＢ１上に接続された分岐部ＦＰＣＢを有している場合、駆動ＩＣチップＩＣ１及び駆動ＩＣチップＩＣ２は、上記分岐部ＦＰＣＢに含まれる配線及び第１基板ＳＵＢ１上の配線を介して接続されていてもよい。また、駆動ＩＣチップＩＣ１及び駆動ＩＣチップＩＣ２は、フレキシブル配線基板ＦＰＣ１及びフレキシブル配線基板ＦＰＣ２のそれぞれに含まれる配線を介して接続されていてもよい。駆動ＩＣチップＩＣ１及び駆動ＩＣチップＩＣ２は、いずれか一方の駆動ＩＣチップでセンサＳＥの駆動時期を知らせるタイミング信号を生成し、このタイミング信号を他方の駆動ＩＣチップに与えることができる。駆動ＩＣチップＩＣ１及び駆動ＩＣチップＩＣ２は、いずれか一方の駆動ＩＣチップで後述する共通電極ＣＥの駆動時期を知らせるタイミング信号を生成し、このタイミング信号を他方の駆動ＩＣチップに与えることができる。又は、制御モジュールＣＭは、駆動ＩＣチップＩＣ１及びＩＣ２にタイミング信号を与えることができる。上記タイミング信号により、駆動ＩＣチップＩＣ１の駆動と、駆動ＩＣチップＩＣ２の駆動との同期化を図ることができる。

図２は、図１に示した液晶表示装置ＤＳＰの基本構成及び等価回路を概略的に示す図である。

液晶表示装置ＤＳＰは、液晶表示パネルＰＮＬなどに加えて、表示領域ＤＡの外側の非表示領域ＮＤＡにおいて、ソース線駆動回路ＳＤ、ゲート線駆動回路ＧＤ、共通電極駆動回路ＣＤなどを備えている。一例では、ソース線駆動回路ＳＤ及び共通電極駆動回路ＣＤの少なくとも一部は、駆動ＩＣチップＩＣ１に内蔵されている。なお、非表示領域ＮＤＡは、表示領域ＤＡを囲む額縁状に形成されている。

液晶表示パネルＰＮＬは、表示領域ＤＡにおいて、複数の画素ＰＸを備えている。複数の画素ＰＸは、第１方向Ｘ及び第２方向Ｙにマトリクス状に設けられ、ｍ×ｎ個配置されている（但し、ｍ及びｎは正の整数である）。第１方向Ｘに並んだ複数の画素ＰＸは画素行を構成し、第２方向Ｙに並んだ複数の画素ＰＸは画素列を構成する。また、液晶表示パネルＰＮＬは、表示領域ＤＡにおいて、ｎ本のゲート線Ｇ（Ｇ１〜Ｇｎ）、ｍ本のソース線Ｓ（Ｓ１〜Ｓｍ）、共通電極ＣＥなどを備えている。

ゲート線Ｇは、第１方向Ｘに略直線的に延出し、表示領域ＤＡの外側に引き出され、ゲート線駆動回路ＧＤに接続されている。また、ゲート線Ｇは、第２方向Ｙに間隔を置いて並べられている。ソース線Ｓは、第２方向Ｙに略直線的に延出し、表示領域ＤＡの外側に引き出され、ソース線駆動回路ＳＤに接続されている。また、ソース線Ｓは、第１方向Ｘに間隔を置いて並べられ、ゲート線Ｇと交差している。なお、ゲート線Ｇ及びソース線Ｓは、必ずしも直線的に延出していなくても良く、それらの一部が屈曲していてもよい。共通電極ＣＥは、表示領域ＤＡの外側に引き出され、共通電極駆動回路ＣＤに接続されている。この共通電極ＣＥは、複数の画素ＰＸで共用されている。共通電極ＣＥの詳細については後述する。

図３は、図２に示した画素ＰＸを示す等価回路図である。

各画素ＰＸは、画素スイッチング素子ＰＳＷ、画素電極ＰＥ、共通電極ＣＥ、液晶層ＬＱ等を備えている。画素スイッチング素子ＰＳＷは、例えば薄膜トランジスタで形成されている。画素スイッチング素子ＰＳＷは、ゲート線Ｇ及びソース線Ｓと電気的に接続されている。画素スイッチング素子ＰＳＷは、トップゲート型あるいはボトムゲート型のいずれであっても良い。また、画素スイッチング素子ＰＳＷの半導体層は、例えば、ポリシリコンによって形成されているが、アモルファスシリコンや酸化物半導体などによって形成されていても良い。画素電極ＰＥは、画素スイッチング素子ＰＳＷに電気的に接続されている。画素電極ＰＥは、共通電極ＣＥと対向している。共通電極ＣＥ、絶縁膜及び画素電極ＰＥは、保持容量ＣＳを形成している。

図４は、液晶表示装置ＤＳＰの一部の構造を概略的に示す断面図である。

すなわち、液晶表示装置ＤＳＰは、上述した液晶表示パネルＰＮＬ及びバックライトユニットＢＬに加えて、第１光学素子ＯＤ１及び第２光学素子ＯＤ２等も備えている。なお、図示した液晶表示パネルＰＮＬは、表示モードとしてＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モードに対応した構成を有しているが、他の表示モードに対応した構成を有していても良い。例えば、液晶表示パネルＰＮＬは、ＦＦＳモード等の主として基板主面に略平行な横電界を利用するＩＰＳ（Ｉｎ−Ｐｌａｎｅ Ｓｗｉｔｃｈｉｎｇ）モードに対応した構成を有していても良い。横電界を利用する表示モードでは、例えば第１基板ＳＵＢ１に画素電極ＰＥ及び共通電極ＣＥの双方が備えられた構成が適用可能である。又は、液晶表示パネルＰＮＬは、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｅｎｄ）モード、ＶＡ（Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｅｄ）モード等の主として基板主面に交差する向きに生じる縦電界を利用する表示モードに対応した構成を有していても良い。縦電界を利用する表示モードでは、例えば第１基板ＳＵＢ１に画素電極ＰＥが備えられ、第２基板ＳＵＢ２に共通電極ＣＥが備えられた構成が適用可能である。なお、ここでの基板主面とは、互いに直交する第１方向Ｘと第２方向Ｙとで規定されるＸ−Ｙ平面と平行な面である。

液晶表示パネルＰＮＬは、第１基板ＳＵＢ１、第２基板ＳＵＢ２、及び、液晶層ＬＱを備えている。第１基板ＳＵＢ１と第２基板ＳＵＢ２とは所定の間隙を形成した状態で貼り合わされている。液晶層ＬＱは、第１基板ＳＵＢ１と第２基板ＳＵＢ２との間の間隙に封入されている。

第１基板ＳＵＢ１は、ガラス基板や樹脂基板などの光透過性を有する第１絶縁基板１０を用いて形成されている。第１基板ＳＵＢ１は、第１絶縁基板１０の第２基板ＳＵＢ２に対向する側に、ゲート線、画素スイッチング素子、ソース線Ｓ、共通電極ＣＥ、画素電極ＰＥ、第１絶縁膜１１、第２絶縁膜１２、第３絶縁膜１３、第１配向膜ＡＬ１などを備えている。

第１絶縁膜１１は、第１絶縁基板１０の上に配置されている。なお、詳述しないが、本実施形態では、例えばトップゲート構造の画素スイッチング素子が適用されている。このような実施形態では、第１絶縁膜１１は、第３方向Ｚに積層された複数の絶縁層を含んでいる。例えば、第１絶縁膜１１は、第１絶縁基板１０と画素スイッチング素子の半導体層との間に介在するアンダーコート層、半導体層とゲート電極との間に介在するゲート絶縁層、ゲート電極とソース電極及びドレイン電極を含む複数の電極との間に介在する層間絶縁層などの各種絶縁層を含んでいる。ゲート線は、ゲート電極と同様に、ゲート絶縁層と層間絶縁層との間に配置されている。ソース線Ｓは、第１絶縁膜１１の上に形成されている。また、画素スイッチング素子のソース電極及びドレイン電極なども第１絶縁膜１１の上に形成されている。図示した例では、ソース線Ｓは、第２方向Ｙに延出している。

第２絶縁膜１２は、ソース線Ｓ及び第１絶縁膜１１の上に配置されている。共通電極ＣＥは、帯状を呈して第２絶縁膜１２の上に形成されている。このような共通電極ＣＥは、インジウム・ティン・オキサイド（ＩＴＯ）やインジウム・ジンク・オキサイド（ＩＺＯ）などの透明な導電材料によって形成されている。なお、図示した例では、共通電極ＣＥの上に金属層ＭＬが形成され、共通電極ＣＥを低抵抗化しているが、金属層ＭＬは省略してもよい。

第３絶縁膜１３は、共通電極ＣＥ及び第２絶縁膜１２の上に配置されている。画素電極ＰＥは、第３絶縁膜１３の上に形成されている。各画素電極ＰＥは、隣接するソース線Ｓの間にそれぞれ位置し、共通電極ＣＥと対向している。また、各画素電極ＰＥは、共通電極ＣＥと対向する位置にスリットＳＬを有している。このような画素電極ＰＥは、例えば、ＩＴＯやＩＺＯなどの透明な導電材料によって形成されている。第１配向膜ＡＬ１は、画素電極ＰＥ及び第３絶縁膜１３を覆っている。

このように、共通電極ＣＥは、ゲート線Ｇやソース線Ｓ、或いは画素電極ＰＥとは異なる層に設けられている。このため、共通電極ＣＥは、Ｘ−Ｙ平面において、ゲート線Ｇやソース線Ｓ、或いは画素電極ＰＥと交差する位置関係で配置することが可能となる。すなわち、共通電極ＣＥは、隣り合う画素ＰＸに亘って設けることができる。本実施形態では、共通電極ＣＥは、複数列の画素列と対向可能な幅を有する帯状を呈して第２方向に延在している。

一方、第２基板ＳＵＢ２は、ガラス基板や樹脂基板などの光透過性を有する第２絶縁基板２０を用いて形成されている。第２基板ＳＵＢ２は、第２絶縁基板２０の第１基板ＳＵＢ１に対向する側に、ブラックマトリクスＢＭ、カラーフィルタＣＦＲ、ＣＦＧ、ＣＦＢ、オーバーコート層ＯＣ、第２配向膜ＡＬ２などを備えている。

ブラックマトリクスＢＭは、第２絶縁基板２０の内面に形成され、各画素を区画している。カラーフィルタＣＦＲ、ＣＦＧ、ＣＦＢは、それぞれ第２絶縁基板２０の内面に形成され、それらの一部がブラックマトリクスＢＭに重なっている。カラーフィルタＣＦＲは、赤色画素に配置された赤色カラーフィルタであり、赤色の樹脂材料によって形成されている。カラーフィルタＣＦＧは、緑色画素に配置された緑色カラーフィルタであり、緑色の樹脂材料によって形成されている。カラーフィルタＣＦＢは、青色画素に配置された青色カラーフィルタであり、青色の樹脂材料によって形成されている。図示した例は、カラー画像を構成する最小単位である単位画素が赤色画素、緑色画素、及び、青色画素の３個の色画素によって構成された場合に相当する。但し、単位画素は、上記の３個の色画素の組み合わせによるものに限らない。例えば、単位画素は、赤色画素、緑色画素、青色画素に加えて、白色画素の４個の色画素によって構成されても良い。この場合、白色あるいは透明のカラーフィルタが白色画素に配置されても良いし、白色画素のカラーフィルタそのものを省略しても良い。オーバーコート層ＯＣは、カラーフィルタＣＦＲ、ＣＦＧ、ＣＦＢを覆っている。オーバーコート層ＯＣは、透明な樹脂材料によって形成されている。第２配向膜ＡＬ２は、オーバーコート層ＯＣを覆っている。

検出電極Ｒｘは、第２絶縁基板２０の外面ＥＳ側に形成されている。図示した例では、検出電極Ｒｘは、第２絶縁基板２０の外面ＥＳに接しているが、外面ＥＳから離間していても良い。検出電極Ｒｘが外面ＥＳから離間している構成では、外面ＥＳと検出電極Ｒｘとの間に絶縁部材が介在している。この検出電極Ｒｘの詳細な構造については後述する。また、ここでは、簡略化して図示しており、後述するリード線Ｌの図示を省略している。このような検出電極Ｒｘは、例えば、後述するアルミニウムなどの金属材料によって形成されている。検出電極Ｒｘの電気抵抗値を低くすることにより、検出に要する時間を短縮することができる。このため、検出電極Ｒｘを金属で形成することは、液晶表示パネルＰＮＬの大型化及び高精細化に対して有利になる。なお、検出電極Ｒｘは、ＩＴＯやＩＺＯなどの透明な導電材料によって形成されていてもよく、さらには、金属材料（例えば、微細な金属線）と透明な導電材料（例えば、帯状の導電層）との組合せ（集合体）によって形成されていてもよい。各検出電極Ｒｘは、第３絶縁膜１３、第１配向膜ＡＬ１、液晶層ＬＱ、第２配向膜ＡＬ２、オーバーコート層ＯＣ、カラーフィルタＣＦＲ、ＣＦＧ、ＣＦＢ、第２絶縁基板２０といった誘電体を介して共通電極ＣＥと対向している。

第１光学素子ＯＤ１は、第１絶縁基板１０とバックライトユニットＢＬとの間に配置されている。第２光学素子ＯＤ２は、検出電極Ｒｘの上方に配置されている。第１光学素子ＯＤ１及び第２光学素子ＯＤ２は、それぞれ少なくとも偏光板を含んでおり、必要に応じて位相差板を含んでいても良い。第１光学素子ＯＤ１に含まれる偏光板及び第２光学素子ＯＤ２に含まれる偏光板は、例えば、それぞれの吸収軸が直交するクロスニコルの位置関係となるように配置される。

次に、本実施形態の液晶表示装置ＤＳＰに搭載される静電容量型のセンサＳＥについて説明する。

図５は、本実施形態におけるセンサＳＥの構成を概略的に示す平面図である。本実施形態では、センサＳＥは、第１基板ＳＵＢ１の共通電極ＣＥ及び第２基板ＳＵＢ２の検出電極Ｒｘを備えている。つまり、共通電極ＣＥは、画素電極ＰＥとの間で電界を発生させることにより表示用の電極として機能するとともに、検出電極Ｒｘとの間で容量を発生させることでセンサ駆動電極として機能する。

液晶表示パネルＰＮＬは、上記の共通電極ＣＥ及び検出電極Ｒｘに加えて、さらにリード線Ｌを備えている。共通電極ＣＥ及び検出電極Ｒｘは、表示領域ＤＡに配置されている。図示した例では、共通電極ＣＥは、表示領域ＤＡにおいて、それぞれ第１方向Ｘに間隔を置いて並び、第２方向Ｙに略直線的に延出した複数の帯状の分割電極Ｃを備えている。これに対し、検出電極Ｒｘは、表示領域ＤＡにおいて、それぞれ第２方向Ｙに間隔をおいて並び、第１方向Ｘに略直線的に延出している。つまり、ここでは、検出電極Ｒｘは、分割電極Ｃと交差する方向に延出している。これらの共通電極ＣＥ及び検出電極Ｒｘは、上記の通り、各種誘電体を挟んで対向している。Ｘ−Ｙ平面において、１個の分割電極Ｃは、図２に示した複数の画素列及び複数のソース線Ｓと対向し、複数のゲート線Ｇと交差している。一方、１個の検出電極Ｒｘは、図２に示した複数の画素行及び複数のゲート線Ｇと対向し、複数のソース線Ｓと交差している。

なお、分割電極Ｃの個数やサイズ、形状は特に限定されるものではなく種々変更可能である。また、共通電極ＣＥは、後述する例のように、第２方向Ｙに間隔を置いて並び、第１方向Ｘに略直線的に延出していても良い。さらには、共通電極ＣＥは、分割されることなく、表示領域ＤＡにおいて連続的に形成された単個の平板電極であっても良い。

リード線Ｌは、第２基板ＳＵＢ２上の非表示領域ＮＤＡに配置され、検出電極Ｒｘと一対一で電気的に接続されている。リード線Ｌの各々は、検出電極Ｒｘからのセンサ出力値を出力する。図示した例では、リード線Ｌは、表示領域ＤＡを挟んで非表示領域ＮＤＡの両側にそれぞれ配置されている。例えば、第２方向Ｙに並んだ検出電極Ｒｘのうち、奇数番目の検出電極Ｒｘに接続されたリード線Ｌは図面の左側の非表示領域ＮＤＡに配置され、また、偶数番目の検出電極Ｒｘに接続されたリード線Ｌは図面の右側の非表示領域ＮＤＡに配置されている。このようなリード線Ｌのレイアウトは、非表示領域ＮＤＡの両側の幅の均一化、及び、狭額縁化に対応したものである。このようなリード線Ｌは、例えば、検出電極Ｒｘと同様に、第２基板ＳＵＢ２に配置されている。

なお、リード線Ｌは、表示領域上にＹ方向に並ぶ複数の検出電極Ｒｘに対し、上半分の複数の検出電極Ｒｘに対応するリード線Ｌを非表示領域ＮＤＡの一方の端部に配置し、下半分の複数の検出電極Ｒｘに対応するリード線Ｌを非表示領域ＮＤＡの他方の端部に配置する構成を採用することも可能である。

液晶表示装置ＤＳＰは、非表示領域ＮＤＡに配置された共通電極駆動回路ＣＤを備えている。分割電極Ｃのそれぞれは、共通電極駆動回路ＣＤに電気的に接続されている。一例では、共通電極駆動回路ＣＤの少なくとも一部は、駆動ＩＣチップＩＣ１に内蔵されているが、この例に限らない。例えば、共通電極駆動回路ＣＤは、駆動ＩＣチップＩＣ１の外部に設けられても良い。共通電極駆動回路ＣＤは、共通電極ＣＥに対して、画像を表示する表示駆動時にコモン駆動信号を供給し、センシングを行うセンシング駆動時にセンサ駆動信号を供給する駆動部として機能する。

フレキシブル配線基板ＦＰＣ２は、第２基板ＳＵＢ２に接続され、リード線Ｌの各々と電気的に接続されている。検出回路ＲＣは、例えば、駆動ＩＣチップＩＣ２に内蔵されている。この検出回路ＲＣは、共通電極ＣＥからのセンサ駆動信号を検出電極Ｒｘで検出信号として検出させ、検出信号の変化をセンサ出力値として読み出す駆動部として機能する。このような機能を有する検出回路ＲＣは、検出電極Ｒｘからのセンサ出力値に基づいて、液晶表示装置ＤＳＰへの被検出物の接触あるいは接近を検出する。さらに、検出回路ＲＣは、被検出物が接触あるいは接近した箇所の位置情報を検出することも可能である。なお、検出回路ＲＣは、制御モジュールＣＭに備えられていても良い。

図６Ａは、図５に示したセンサＳＥの一部を拡大して概略的に示す平面図である。

非表示領域ＮＤＡには、周辺遮光層ＬＳが配置されている。この周辺遮光層ＬＳは、非表示領域ＮＤＡの略全域に亘って延在している。共通電極ＣＥの各分割電極Ｃは、表示領域ＤＡにおいて、第１方向Ｘに並んでいる。分割電極Ｃは、それぞれ第１方向Ｘに第１電極幅Ｗ１を有している。ここでは、表示領域ＤＡと非表示領域ＮＤＡとの境界Ｂは、周辺遮光層ＬＳの表示領域側のエッジの位置に相当する。表示領域ＤＡの端部とは、表示領域内の領域のうち、境界Ｂの近傍の領域である。なお、共通電極ＣＥのうち、最も非表示領域ＮＤＡに近い分割電極Ｃの端辺は、図示した例では、境界Ｂと重なる位置に配置されているが、その端辺は表示領域ＤＡまたは非表示領域ＮＤＡのいずれに位置していても良い。

リード線Ｌは、非表示領域ＮＤＡに配置されている。つまり、リード線Ｌは、周辺遮光層ＬＳと重なる位置に配置されている。リード線Ｌの各々は、非表示領域ＮＤＡにおいて、概ね第２方向Ｙに延出し、第１方向Ｘに略等間隔に並んでいる。

検出電極Ｒｘは、拡幅部ＲＳＬ及び本体部ＲＲを備えている。拡幅部ＲＳＬは、リード線Ｌに接続され、しかも、表示領域ＤＡと非表示領域ＮＤＡとの境界Ｂに沿って配置されている。図示した例では、拡幅部ＲＳＬは、境界Ｂを跨いで配置されている。なお、拡幅部ＲＳＬの少なくとも一部は、図６Ａに示したＸ−Ｙ平面内において、最も非表示領域ＮＤＡに近い分割電極Ｃの端辺とリード線Ｌとの間に位置している。このような拡幅部ＲＳＬは、第２方向Ｙに第１幅ＷＲ１を有している。本体部ＲＲは、拡幅部ＲＳＬに繋がり、表示領域ＤＡに配置されている。このような本体部ＲＲは、第２方向Ｙに第２幅ＷＲ２を有している。第２幅ＷＲ２は、第１幅ＷＲ１よりも小さい。図示した例では、拡幅部ＲＳＬは、本体部ＲＲに対して第１方向Ｘに並び、本体部ＲＲに対して第２方向Ｙの両方向に突出するような領域に亘って形成されている。図示した検出電極Ｒｘの一部に着目すると、検出電極Ｒｘは略Ｔ字状に形成されている。なお、図示しない表示領域ＤＡの反対側についても同様の形状であり、１つの検出電極Ｒｘは略Ｉ字状に形成されている。拡幅部ＲＳＬは、本体部ＲＲよりも第２方向Ｙに突出した第３幅ＷＲ３を有している。

表示領域ＤＡに位置する拡幅部ＲＳＬは、第１方向Ｘに第２電極幅Ｗ２を有している。第２電極幅Ｗ２は、第１電極幅Ｗ１を超えない範囲で種々設定可能である。後述する発明者による検討結果によれば、第２電極幅Ｗ２は、電極幅Ｗ１の半分以下であることが望ましい。また、第２電極幅Ｗ２は、第３幅ＷＲ３よりも小さいことが望ましい。但し、第１電極幅Ｗ１及び第２電極幅Ｗ２は、いずれも画素ＰＸの第１方向Ｘに沿った画素ピッチＰｕの整数倍であることが望ましい。ここでの画素ピッチＰｕとは、図４に示した隣接するソース線Ｓの中心の第１方向Ｘのピッチである。

本実施形態では、検出電極Ｒｘは、接続線ＬＣ、及び、複数の検出線ＬＢによって形成されている。接続線ＬＣは、非表示領域ＮＤＡに位置する拡幅部ＲＳＬに配置されている。なお、検出電極Ｒｘの端部に相当する接続線ＬＣは、図示した例のように、非表示領域ＮＤＡに配置されてもよいし、境界Ｂと重なる位置に配置されていても良い。この接続線ＬＣは、リード線Ｌに接続されている。また、接続線ＬＣは、第２方向Ｙに延出し、その両端がそれぞれ接続線ＬＣの一端及び他端に相当する。複数の検出線ＬＢは、いずれも非表示領域ＮＤＡから表示領域ＤＡに亘って配置されている。検出線ＬＢの各々は、非表示領域ＮＤＡにおいて接続線ＬＣの一端側から他端側に亘って接続され、表示領域ＤＡにおいて概ね第１方向Ｘに延出している。図示した例では、検出線ＬＢの各々は、第１方向Ｘに沿って、波形（より具体的には三角波形）に形成されている。これらの検出線ＬＢは、境界Ｂに沿って第２方向Ｙに略等間隔に並んでいる。なお、第２方向Ｙに隣り合う検出電極Ｒｘの各々の検出線ＬＢについても、境界Ｂに沿って第２方向Ｙに略等間隔に並んでいる。このような検出線ＬＢは、拡幅部ＲＳＬのみに配置された第１検出線ＬＢ１、及び、第１検出線ＬＢ１よりも長く拡幅部ＲＳＬ及び本体部ＲＲに亘って延出した第２検出線ＬＢ２を含んでいる。図示した例では、２本の第１検出線ＬＢ１が接続線ＬＣの一端側及び他端側にそれぞれ接続され、４本の第２検出線ＬＢ２は接続線ＬＣの中央部に接続されている。

換言すると、拡幅部ＲＳＬは、第１検出線ＬＢ１、及び、第２検出線ＬＢ２の基端部の集合体によって形成されている。また、本体部ＲＲは、拡幅部ＲＳＬから延びた第２検出線ＬＢ２の集合体によって形成されている。つまり、拡幅部ＲＳＬにおける検出線ＬＢの本数（第１検出線ＬＢ１及び第２検出線ＬＢ２の総数であり、例えば８本）は、本体部ＲＲにおける検出線ＬＢの本数（第２検出線ＬＢ２の総数であり、例えば４本）よりも多い。

ここで、拡幅部ＲＳＬの第１幅ＷＲ１、及び、本体部ＲＲの第２幅ＷＲ２とは、いずれも、接続線ＬＣの一端側及び他端側にそれぞれ接続された検出線ＬＢ間の第２方向Ｙに沿った距離に相当する。図示した例では、第１幅ＷＲ１は、接続線ＬＣの一端側に接続された第１検出線ＬＢ１ａ（第１検出線ＬＢ１ａのうちの図面の上側に凸の頂点部分）と、接続線ＬＣの他端側に接続された第１検出線ＬＢ１ｂ（第１検出線ＬＢ１ｂのうちの図面の下側に凸の頂点部分）との第２方向Ｙに沿った第１距離である。第２幅ＷＲ２は、接続線ＬＣの一端側に接続された第２検出線ＬＢ２ａ（第２検出線ＬＢ２ａのうちの図面の上側に凸の頂点部分）と、接続線ＬＣの他端側に接続された第２検出線ＬＢ２ｂ（第２検出線ＬＢ２ｂのうちの図面の下側に凸の頂点部分）との第２方向Ｙに沿った第２距離である。第１距離は、第２距離よりも長い。

隣接する検出電極Ｒｘの間には、ダミー電極ＤＲが配置されている。ダミー電極ＤＲは、検出線ＬＢと平行に、且つ、略等間隔に配置されている。このようなダミー電極ＤＲは、リード線Ｌなどの配線には接続されず、電気的にフローティング状態にある。図示した例では、ダミー電極ＤＲは、隣接する本体部ＲＲの間に配置され、隣接する拡幅部ＲＳＬの間には配置されていない。

複数の検出電極Ｒｘは、第２方向Ｙに並んでいる。隣り合って配置される検出電極Ｒｘの各々の拡幅部ＲＳＬは、互いに電気的に絶縁され、隣り合って配置されている。

図６Ｂは、図６Ａに示した２つの検出電極Ｒｘのそれぞれの拡幅部ＲＳＬを拡大した概略平面図である。

すなわち、検出電極Ｒｘ１は、本体部ＲＲ１及び拡幅部ＲＳＬ１を有している。検出電極Ｒｘ２は、本体部ＲＲ２及び拡幅部ＲＳＬ２を有している。拡幅部ＲＳＬ１及び拡幅部ＲＳＬ２は、表示領域ＤＡと非表示領域ＮＤＡとの境界Ｂに沿って第２方向Ｙに並んでいる。

検出電極Ｒｘ１において、複数の検出線ＬＢ１０は、１本の接続線ＬＣ１に接続されている。複数の検出線ＬＢ１０は、拡幅部ＲＳＬ１に配置された第１検出線ＬＢ１１、及び、拡幅部ＲＳＬ１及び本体部ＲＲ１に配置された第２検出線ＬＢ１２を含んでいる。これらの複数の検出線ＬＢ１０は、第２方向Ｙに沿って等間隔Ｄで並んでいる。

検出電極Ｒｘ２において、複数の検出線ＬＢ２０は、１本の接続線ＬＣ２に接続されている。複数の検出線ＬＢ２０は、拡幅部ＲＳＬ２に配置された第１検出線ＬＢ２１、及び、拡幅部ＲＳＬ２及び本体部ＲＲ２に配置された第２検出線ＬＢ２２を含んでいる。これらの複数の検出線ＬＢ２０は、第２方向Ｙに沿って等間隔Ｄで並んでいる。また、検出電極Ｒｘ１において検出電極Ｒｘ２と隣接する検出線ＬＢ１１１は、検出電極Ｒｘ２において検出電極Ｒｘ１と隣接する検出線ＬＢ２１１と、第２方向Ｙに沿って間隔Ｄをおいて並んでいる。これらの検出線ＬＢ１０及び検出線ＬＢ２０は、一例では上記の通り、三角波形に形成されている。ここでは、このような検出線において、第２方向Ｙに沿った正の方向（つまり、図面の下側）に向かって凸の頂点部分を『谷（bottom）』と称し、第２方向Ｙに沿った負の方向（つまり、図面の上方）に向かって凸の頂点部分を『山(top)』と称する。

ここで、隣り合う検出線ＬＢ１１１と検出線ＬＢ２１１とに着目する。一例では、検出線ＬＢ１１１の谷ＢＴ１、及び、検出線ＬＢ２１１の山ＴＰ２は、図中の破線で示した同一直線ＬＮ上に位置している。検出線ＬＢ１１１が複数の谷ＢＴ１を有する場合、検出線ＬＢ２１１の山ＴＰ２は、複数の谷ＢＴ１を結ぶ直線ＬＮ上に位置している。または、検出線ＬＢ２１１が複数の山ＴＰ２を有する場合、検出線ＬＢ１１１の谷ＢＴ１は、複数の山ＴＰ２を結ぶ直線ＬＮ上に位置している。換言すると、図示した例では、検出線ＬＢ１１１と検出線ＬＢ２１１との第２方向Ｙに沿った距離Ｄは、検出線ＬＢ１１１の山ＴＰ１と谷ＢＴ１との第２方向Ｙに沿った距離Ｄ１（つまり、三角波形の検出線ＬＢ１１１の波高）、及び、検出線ＬＢ２１１の山ＴＰ２と谷ＢＴ２との第２方向Ｙに沿った距離Ｄ２（つまり、三角波形の検出線ＬＢ２１１の波高）と同等である。

つまり、各検出電極Ｒｘにおける拡幅部ＲＳＬの検出線ＬＢのみならず、隣り合う拡幅部ＲＳＬの検出線ＬＢ同士についても互いに噛み合うように設けられている。このため、隣り合う拡幅部ＲＳＬの間についても、相互の検出線ＬＢによって埋められ、当該拡幅部間の隙間からの電界の漏れがなくなる。

これらの拡幅部ＲＳＬは、第２方向Ｙに沿った同一直線上に並んだ包囲部を形成している。つまり、隣り合う検出電極Ｒｘにおいて、それらの本体部ＲＲ間に共通電極ＣＥと対向する隙間が形成される一方で、表示領域ＤＡと非表示領域ＮＤＡとの境界Ｂ及びその周辺領域では、同一直線上に並んだ拡幅部ＲＳＬによって本体部間の当該隙間が包囲されている。このような拡幅部ＲＳＬによって形成された包囲部は、共通電極ＣＥとリード線Ｌとの間での寄生容量の発生を抑制する、これらの間のいわば障壁として機能する。このため、本体部間の隙間を通じて、共通電極ＣＥと検出電極Ｒｘの拡幅部ＲＳＬとの間で静電容量が形成され、結果として、当該隙間を通じての共通電極ＣＥとリード線Ｌとの間での容量形成（ひいては被検出物を検出する際のノイズ抽出）を抑制することができる。また、境界Ｂ及びその周辺領域では、共通電極ＣＥと拡幅部ＲＳＬとの間で静電容量が形成されることとなり、当該領域における被検出物も確実に検出できるものとなる。

図６Ｃは、図６Ａに示した２つの検出電極Ｒｘのそれぞれの拡幅部ＲＳＬを拡大した他の概略平面図である。

図６Ｃに示した例は、図６Ｂに示した例と比較して、検出線ＬＢがより密の等間隔Ｄで並んでいる点で相違している。すなわち、検出電極Ｒｘ１において、接続線ＬＣ１に接続された複数の検出線ＬＢ１０は、第２方向Ｙに沿って等間隔Ｄで並んでいる。検出電極Ｒｘ２において、接続線ＬＣ２に接続された複数の検出線ＬＢ２０は、第２方向Ｙに沿って等間隔Ｄで並んでいる。また、検出電極Ｒｘ１において検出電極Ｒｘ２と隣接する検出線ＬＢ１１１は、検出電極Ｒｘ２において検出電極Ｒｘ１と隣接する検出線ＬＢ２１１と、第２方向Ｙに沿って間隔Ｄをおいて並んでいる。

一例では、検出線ＬＢ１１１と検出線ＬＢ２１１との第２方向Ｙに沿った距離Ｄは、検出線ＬＢ１１１の山ＴＰ１と谷ＢＴ１との第２方向Ｙに沿った距離Ｄ１（つまり、三角波形の検出線ＬＢ１１１の波高）、及び、検出線ＬＢ２１１の山ＴＰ２と谷ＢＴ２との第２方向Ｙに沿った距離Ｄ２（つまり、三角波形の検出線ＬＢ２１１の波高）よりも小さい。換言すると、検出線ＬＢ２１１の山ＴＰ２は、検出線ＬＢ１１１の谷ＢＴ１を通り図中に破線で示した直線ＬＮよりも検出線ＬＢ１１１側に位置している。検出線ＬＢ１１１が複数の谷ＢＴ１を有する場合、検出線ＬＢ２１１の山ＴＰ２は、複数の谷ＢＴ１を結ぶ直線ＬＮよりも検出線ＬＢ１１１の山ＴＰ１に近接する側に位置している。

このように検出線ＬＢがより密に配置された場合であっても、図６Ｂを参照して説明したのと同様の効果が得られる。

図７は、図６Ａに示したセンサＳＥの一部を含む液晶表示パネルＰＮＬの構造を概略的に示す断面図である。なお、ここでは説明に必要な主要部のみを図示している。

共通電極ＣＥ及び画素電極ＰＥは、第１基板ＳＵＢ１の第２基板ＳＵＢ２と対向する内面側に位置している。すなわち、共通電極ＣＥは、第２絶縁膜１２の上に形成され、第３絶縁膜１３によって覆われている。画素電極ＰＥは、第３絶縁膜１３の上に形成され、共通電極ＣＥと対向している。なお、共通電極ＣＥの直上に位置する画素電極ＰＥの個数はこの例に限らない。なお、ソース線などの各種配線や第１配向膜の図示は省略している。

ブラックマトリクスＢＭ、カラーフィルタＣＦＲ、ＣＦＧ、ＣＦＢ、オーバーコート層ＯＣ、及び、周辺遮光層ＬＳは、第２基板ＳＵＢ２の第１基板ＳＵＢ１と対向する内面側に位置している。すなわち、表示領域ＤＡにおいては、各画素電極ＰＥと対向する位置にカラーフィルタＣＦＲ、ＣＦＧ、ＣＦＢが形成されている。ブラックマトリクスＢＭは、これらのカラーフィルタＣＦＲ、ＣＦＧ、ＣＦＢの境界に位置している。非表示領域ＮＤＡにおいて、周辺遮光層ＬＳは、第２絶縁基板２０の内面に形成されている。この周辺遮光層ＬＳは、ブラックマトリクスＢＭと同様の材料によって形成されている。オーバーコート層ＯＣは、表示領域ＤＡ及び非表示領域ＮＤＡに亘って延在している。なお、第２配向膜の図示は省略している。

検出電極Ｒｘ及びリード線Ｌは、第２基板ＳＵＢ２の第１基板ＳＵＢ１と対向する側とは反対の外面側に位置している。検出電極Ｒｘ及びリード線Ｌは、アルミニウム（Ａｌ）、チタン（Ｔｉ）、銀（Ａｇ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、銅（Ｃｕ）、クロム（Ｃｒ）などの金属材料によって形成されている。検出電極Ｒｘにおいて、本体部ＲＲのみならず、表示領域ＤＡに位置する拡幅部ＲＳＬは、共通電極ＣＥ及び画素電極ＰＥの上方に位置している。なお、表示領域ＤＡに位置する検出電極Ｒｘは、上記の不透明な金属材料によって形成されているが、例えば３〜５μｍ程度の幅の細線からなる検出線ＬＢによって形成されているため、各画素の透過率を著しく低下させることはない。また、各検出線ＬＢは、画素の配列方向（第１方向Ｘ及び第２方向Ｙ）とは異なる方向に延出した細線からなるため、画素レイアウトとのモアレが抑制され、表示品位の劣化が抑制されている。なお、検出電極Ｒｘは、金属材料からなる複数の検出線ＬＢに代えて、後述すように、ＩＴＯなどの透明な導電材料からなる帯状電極によって構成されていても良い。

次に、上記したＦＦＳモードの液晶表示装置ＤＳＰにおいて画像を表示する表示駆動時の動作について説明する。

まず、液晶層ＬＱにフリンジ電界が形成されていないオフ状態について説明する。オフ状態は、画素電極ＰＥと共通電極ＣＥとの間に電位差が形成されていない状態に相当する。このようなオフ状態では、液晶層ＬＱに含まれる液晶分子は、第１配向膜ＡＬ１及び第２配向膜ＡＬ２の配向規制力によりＸ−Ｙ平面内において一方向に初期配向している。バックライトユニットＢＬからのバックライト光の一部は、第１光学素子ＯＤ１の偏光板を透過し、液晶表示パネルＰＮＬに入射する。液晶表示パネルＰＮＬに入射した光は、偏光板の吸収軸と直交する直線偏光である。このような直線偏光の偏光状態は、オフ状態の液晶表示パネルＰＮＬを通過した際にほとんど変化しない。このため、液晶表示パネルＰＮＬを透過した直線偏光のほとんどが、第２光学素子ＯＤ２の偏光板によって吸収される（黒表示）。つまり、バックライトユニットＢＬからの光は、表示に寄与せず、表示領域ＤＡには黒画面が表示される。このようにオフ状態で液晶表示パネルＰＮＬが黒表示となるモードをノーマリーブラックモードという。

続いて、液晶層ＬＱにフリンジ電界が形成されるオン状態について説明する。オン状態は、画素電極ＰＥと共通電極ＣＥとの間に電位差が形成された状態に相当する。つまり、共通電極ＣＥに対しては共通電極駆動回路ＣＤからコモン駆動信号が供給される。その一方で、画素電極ＰＥには、コモン電位に対して電位差を形成するような映像信号が供給される。これにより、オン状態では、画素電極ＰＥと共通電極ＣＥとの間にフリンジ電界が形成される。

このようなオン状態では、液晶分子は、Ｘ−Ｙ平面内において、液晶層内に形成されるフリンジ電界の影響を受けて初期配向方向とは異なる方位に配向する。オン状態では、第１光学素子ＯＤ１の偏光板の吸収軸と直交する直線偏光は、液晶表示パネルＰＮＬに入射し、その偏光状態は、液晶層ＬＱを通過する際に液晶分子の配向状態に応じて変化する。このため、オン状態においては、液晶層ＬＱを通過した少なくとも一部の光は、第２光学素子ＯＤ２の偏光板を透過する（白表示）。

このような構成により、ノーマリーブラックモードが実現される。表示領域ＤＡにおいては、共通電極ＣＥと画素電極ＰＥとが対向する領域が表示に寄与する。

次に、上記した液晶表示装置ＤＳＰにおいて被検出物の接触あるいは接近を検出するためのセンシングを行うセンシング駆動時の動作について説明する。

すなわち、共通電極ＣＥに対しては、共通電極駆動回路ＣＤからセンサ駆動信号が供給される。このような状態で、センシングが行われる。ここで、センシング方法の一例の原理について図８を参照しながら説明する。

分割電極Ｃと検出電極Ｒｘとの間には、容量Ｃｃが存在する。分割電極Ｃの各々には、順次、所定の周期でパルス状の書込信号（センサ駆動信号）Ｖｗが供給される。この例では、被検出物となる利用者の指が特定の検出電極Ｒｘと分割電極Ｃとが交差する位置に近接して存在するものとする。検出電極Ｒｘに近接している被検出物により、容量Ｃｘが生ずる。分割電極Ｃにパルス状の書込信号Ｖｗが供給されたときに、特定の検出電極Ｒｘからは、他の検出電極から得られるパルスよりもレベルの低いパルス状の読取信号（センサ出力値）Ｖｒが得られる。

図５に示した検出回路ＲＣでは、書込信号Ｖｗが分割電極Ｃに供給されるタイミングと、各検出電極Ｒｘからの読取信号Ｖｒとに基づいて、センサＳＥのＸ−Ｙ平面内での被検出物の２次元位置情報を検出することができる。また、上記の容量Ｃｘは、被検出物が検出電極Ｒｘに近い場合と、遠い場合とで異なる。このため、読取信号Ｖｒのレベルも被検出物が検出電極Ｒｘに近い場合と、遠い場合とで異なる。したがって、検出回路ＲＣでは、読取信号Ｖｒのレベルに基づいて、センサＳＥに対する被検出物の近接度（センサＳＥの法線方向の距離）を検出することもできる。

上記の表示駆動及びセンシング駆動は、例えば１フレーム期間内に行われる。一例では、１フレーム期間は、第１期間と、第２期間とに分けられる。第１期間では、表示領域ＤＡの全ての画素に映像信号を書き込む表示駆動が行われる。また、第１期間に続く第２期間では、表示領域ＤＡの全域において被検出物を検出するセンシング駆動が行われる。

また、他の例では、１フレーム期間はさらに複数の期間に分けられる。また、表示領域ＤＡは複数のブロックに分けられ、ブロック毎に表示駆動及びセンシング駆動が行われる。すなわち、１フレーム期間の第１期間では、表示領域ＤＡのうちの第１表示ブロックの画素に映像信号を書き込む第１表示駆動が行われる。第１期間に続く第２期間では、表示領域ＤＡの第１センシングブロックにおいて被検出物を検出する第１センシング駆動が行われる。第１センシングブロックと第１表示ブロックとは同一の領域であっても良いし、異なる領域であっても良い。第２期間に続く第３期間では、第１表示ブロックとは異なる第２表示ブロックの画素に映像信号を書き込む第２表示駆動が行われる。第３期間に続く第４期間では、第１センシングブロックとは異なる第２センシングブロックにおいて被検出物を検出する第２センシング駆動が行われる。このように、１フレーム期間内に表示駆動とセンシング駆動とを交互に行い、表示領域ＤＡの全ての画素に映像信号を書き込む一方で、表示領域ＤＡの全域において被検出物を検出することも可能である。

本実施形態によれば、隣り合って配置される検出電極Ｒｘにおいて、隣り合う本体部ＲＲの間には共通電極ＣＥと対向する隙間が形成される一方で、表示領域ＤＡと非表示領域ＮＤＡとの境界Ｂ及びその周辺領域では、複数の拡幅部ＲＳＬが隣り合って並んでいる。このため、本体部間の隙間を通じて、共通電極ＣＥ〜検出電極Ｒｘの拡幅部ＲＳＬでの静電容量が形成され、結果として、当該隙間を通じての共通電極ＣＥ〜リード線Ｌでの容量形成（ひいては被検出物を検出する際のノイズ抽出）が抑制される（シールドされる）こととなる。このため、狭額縁化の要望によって共通電極ＣＥとリード線Ｌとが接近して配置された構成であっても、共通電極ＣＥとリード線Ｌとの不所望な容量形成を抑制することが可能となる。したがって、センシング駆動時において、共通電極ＣＥとリード線Ｌとの間の容量結合に起因したセンサＳＥの誤動作を抑制することが可能となる。

また、境界Ｂ及びその周辺領域では、拡幅部ＲＳＬは、共通電極ＣＥと対向し、共通電極ＣＥ〜拡幅部ＲＳＬ間で容量形成される。このため、センシング駆動時において、本体部ＲＲのみならず、拡幅部ＲＳＬも検出電極として機能する。したがって、境界Ｂ及びその周辺領域においても、高精度の被検出物の検出が可能となる。しかも、拡幅部ＲＳＬは、本体部ＲＲとともに検出電極Ｒｘとして形成されるため、拡幅部ＲＳＬを形成するための別途の工程が不要である。

また、検出電極Ｒｘの検出線ＬＢ及びリード線Ｌは、第２絶縁基板２０の外面に配置されるため、これらは同一材料を用いて同一工程で形成することが可能である。しかも、検出線ＬＢ及びリード線Ｌは、透明導電材料よりも電気抵抗値の非常に低い金属材料で形成可能であるため、線幅を細くすることができ、しかも、細い線幅を維持しつつ長い距離を引き回すことが可能である。

検出線ＬＢの線幅が細いため、表示領域ＤＡにおいて各画素の透過率を著しく低下させることはない。また、各検出線ＬＢは、画素の配列方向（第１方向Ｘ及び第２方向Ｙ）とは異なる方向に延出しているため、画素レイアウトとのモアレが抑制され、表示品位の劣化が抑制されている。また、リード線Ｌの線幅が細いため、非表示領域ＮＤＡに接触あるいは接近した被検出物との間に不所望な容量の形成を抑制することができ、ノイズを低減することが可能となる。

本実施形態において、拡幅部ＲＳＬの第２電極幅Ｗ２は、分割電極Ｃの第１電極幅Ｗ１の半分以下であることが望ましい。また、第２電極幅Ｗ２は、第３幅ＷＲ３よりも小さいことが望ましい。すなわち、共通電極ＣＥの各分割電極Ｃは、等ピッチで配置され、しかも、均一な電極幅Ｗ１を有している。拡幅部ＲＳＬの第２電極幅Ｗ２が大きいほど、共通電極ＣＥとリード線Ｌとの電界シールド効果が高まり、共通電極ＣＥとリード線Ｌとの容量に起因したノイズを低減することが可能である一方、表示領域ＤＡと非表示領域ＮＤＡとの境界Ｂから拡幅部ＲＳＬの表示領域側端部が遠ざかってしまうこととなり、表示領域ＤＡの端部付近でのセンシング感度の低下を招く。

そこで、発明者は、第１電極幅Ｗ１を一定値とし、第２電極幅Ｗ２を種々変更して、リード線Ｌでの配線ノイズ量、及び、表示領域ＤＡの端部付近で被検出物が接触した際のタッチシグナルを測定する実験を行った。図９は、本実施形態の一例である機種Ａ及び機種Ｂについて、第１電極幅Ｗ１と第２電極幅Ｗ２との比に対する配線ノイズ量を測定した実験の実験結果を示す図である。図の縦軸は配線ノイズの相対値であり、横軸はＷ２／Ｗ１の値である。図１０は、本実施形態の一例である機種Ａ及び機種Ｂについて、第１電極幅Ｗ１と第２電極幅Ｗ２との比に対するタッチシグナルを測定した実験の実験結果を示す図である。図の縦軸はタッチシグナルの相対値であり、横軸はＷ２／Ｗ１の値である。

まず、第１電極幅Ｗ１を４２５０μｍに設定した機種Ａにおいて、第２電極幅Ｗ２を０μｍ〜３０００μｍの範囲で変更し、配線ノイズ量及びタッチシグナルを測定した。この実験結果によれば、Ｗ２／Ｗ１の値が０．５以下の場合に配線ノイズ量が略ゼロとなり、且つ、タッチシグナルの劣化を抑制できることが確認できた。但し、Ｗ２／Ｗ１の値が０．２以下の場合には、共通電極ＣＥとリード線Ｌとの電界シールド効果が低減するため、配線ノイズを生ずることが確認された。

また、第１電極幅Ｗ１を２３５０μｍに設定した機種Ｂにおいて、第２電極幅Ｗ２を０μｍ〜１８００μｍの範囲で変更し、配線ノイズ量及びタッチシグナルを測定した。この実験結果においても、機種Ａと同様に、Ｗ２／Ｗ１の値が０．５以下の場合に配線ノイズ量が略ゼロとなり、且つ、タッチシグナルの劣化を抑制できることが確認できた。但し、Ｗ２／Ｗ１の値が０．１３以下の場合には、配線ノイズを生ずることが確認された。

上記の実験結果によれば、配線ノイズ及びセンシング感度の観点から、第２電極幅Ｗ２は、第１電極幅Ｗ１の０．５倍以下であることが望ましく、さらには、０．２倍以上であることが望ましい。

次に、発明者は、第３幅ＷＲ３及び第２電極幅Ｗ２を種々変更して、表示領域ＤＡの端部付近で被検出物が接触した際のタッチシグナルを測定する実験を、上記の機種Ａ及び機種Ｂの双方について行った。図１１に実験結果を示す。図の縦軸はタッチシグナルの相対値であり、横軸は（ＷＲ３−Ｗ２）の値である。

上記の実験結果によれば、（ＷＲ３−Ｗ２）が正の場合に、タッチシグナルの劣化を抑制できることが確認できた。したがって、第２電極幅Ｗ２は、第３幅ＷＲ３よりも小さいことが望ましい。

次に、本実施形態の液晶表示装置ＤＳＰに搭載される静電容量型のセンサＳＥの変形例について説明する。

図１２は、図５に示したセンサＳＥの一部を拡大して概略的に示す他の平面図である。

図１２に示した例は、図６Ａに示した例と比較して、検出電極Ｒｘを形成する検出線ＬＢについて、第２方向Ｙに第１検出線ＬＢ１と第２検出線ＬＢ２とが交互に配置された点で相違している。

すなわち、検出線ＬＢは、拡幅部ＲＳＬのみに配置された第１検出線ＬＢ１、及び、第１検出線ＬＢ１よりも長く拡幅部ＲＳＬ及び本体部ＲＲに亘って延出した第２検出線ＬＢ２を含んでいる。図示した例では、４本の第１検出線ＬＢ１と、４本の第２検出線ＬＢ２とが交互に配置され、いずれも接続線ＬＣに接続されている。

検出電極Ｒｘにおいて、拡幅部ＲＳＬは第２方向Ｙに第１幅ＷＲ１を有し、本体部ＲＲは第２方向Ｙに第２幅ＷＲ２を有している。第２幅ＷＲ２は、第１幅ＷＲ１よりも小さい。図示した例では、拡幅部ＲＳＬは、本体部ＲＲに対して第１方向Ｘに並び、本体部ＲＲに対して第２方向Ｙの片側に突出するような領域に亘って形成されている。図示した検出電極Ｒｘの一部に着目すると、検出電極Ｒｘは略Ｌ字状に形成されている。

図示した例では、第１幅ＷＲ１は、接続線ＬＣの一端側に接続された第２検出線ＬＢ２ａ（第２検出線ＬＢ２ａのうちの図面の上側に凸の頂点部分）と、接続線ＬＣの他端側に接続された第１検出線ＬＢ１ｂ（第１検出線ＬＢ１ｂのうちの図面の下側に凸の頂点部分）との第２方向Ｙに沿った第１距離である。第２幅ＷＲ２は、接続線ＬＣの一端側に接続された第２検出線ＬＢ２ａ（第２検出線ＬＢ２ａのうちの図面の上側に凸の頂点部分）と、接続線ＬＣの他端側に接続された第２検出線ＬＢ２ｂ（第２検出線ＬＢ２ｂのうちの図面の下側に凸の頂点部分）との第２方向Ｙに沿った第２距離である。第１距離は、第２距離よりも長い。

隣接する第２検出線ＬＢ２の間（あるいは、第１検出線ＬＢ１の延長線上）には、ダミー電極ＤＲが配置されている。表示領域ＤＡにおいては、第２検出線ＬＢ２とダミー電極ＤＲとが交互に配置されている。

このような変形例においても、上記の例と同様の効果が得られる。加えて、図６Ａに示した例と比較して、表示領域ＤＡにおいて、第２検出線ＬＢ２とダミー電極ＤＲとが交互に配置されているため、第２検出線ＬＢ２が横切る画素の分布を均一化することが可能となり、表示領域ＤＡの透過率あるいは見栄えを均一化することが可能となる。

図１３は、本実施形態におけるセンサＳＥの他の構成を概略的に示す平面図である。

図１３に示した例は、上記した例と比較して、検出電極Ｒｘ及びダミー電極ＤＲがいずれもＩＴＯやＩＺＯなどの透明な導電材料によって形成された点で相違している。

すなわち、共通電極ＣＥは、表示領域ＤＡにおいて、それぞれ第１方向Ｘに間隔を置いて並び、第２方向Ｙに略直線的に延出した複数の分割電極Ｃを備えている。検出電極Ｒｘは、表示領域ＤＡにおいて、それぞれ第２方向Ｙに間隔をおいて並び、第１方向Ｘに略直線的に延出している。リード線Ｌは、非表示領域ＮＤＡに配置され、検出電極Ｒｘと電気的に接続されている。図示した例では、リード線Ｌは、表示領域ＤＡを挟んで非表示領域ＮＤＡの両側にそれぞれ配置され、１個の検出電極Ｒｘに対して、その両側で接続されている。なお、ここでは、共通電極駆動回路やフレキシブル配線基板の図示を省略している。

検出電極Ｒｘは、表示領域ＤＡに位置する本体部ＲＲと、本体部ＲＲの両端に接続された拡幅部ＲＳＬと、を備えている。本体部ＲＲは、第１方向Ｘに延出した帯状に形成されている。拡幅部ＲＳＬは、リード線Ｌに接続され、しかも、表示領域ＤＡと非表示領域ＮＤＡとの境界を跨いで配置されている。拡幅部ＲＳＬは、本体部ＲＲよりも幅広に形成されている。図示した例では、拡幅部ＲＳＬの各々は、本体部ＲＲに対して第２方向Ｙの両方向に突出している。このため、検出電極Ｒｘは、略Ｉ字状に形成されている。

隣接する検出電極Ｒｘの間には、島状のダミー電極ＤＲが配置されている。図示した例では、ダミー電極ＤＲは、隣接する本体部ＲＲの間に配置され、隣接する拡幅部ＲＳＬの間には配置されていない。

このような変形例においても、検出電極Ｒｘの拡幅部ＲＳＬにより、上記の例と同様の効果が得られる。加えて、金属材料によって形成された検出線ＬＢからなる検出電極Ｒｘを適用した上記の例と比較して、検出電極Ｒｘが透明な導電材料によって形成されているため、表示領域ＤＡにおける透過率のロスを低減することが可能となる。

図１４は、本実施形態におけるセンサＳＥの他の構成を概略的に示す平面図である。

図１４に示した例は、図１３に示した例と比較して、共通電極ＣＥの各分割電極Ｃが第１方向Ｘに延出し、検出電極Ｒｘが概ね第２方向Ｙに延出している点で相違している。ここに示した例では、検出電極Ｒｘ及びダミー電極ＤＲは、いずれも透明な導電材料によって形成されている。

すなわち、共通電極ＣＥは、表示領域ＤＡにおいて、それぞれ第２方向Ｙに間隔を置いて並び、第１方向Ｘに略直線的に延出した複数の分割電極Ｃを備えている。検出電極Ｒｘは、表示領域ＤＡにおいて、それぞれ第１方向Ｘに間隔をおいて並び、第２方向Ｙに略直線的に延出している。これらの共通電極ＣＥ及び検出電極Ｒｘは、上記の通り、各種誘電体を挟んで対向している。分割電極Ｃのそれぞれは、図示しない共通電極駆動回路に電気的に接続されている。リード線Ｌは、非表示領域ＮＤＡに配置され、検出電極Ｒｘと一対一で電気的に接続されている。図示した例では、リード線Ｌは、表示領域ＤＡの一端部に沿った非表示領域ＮＤＡに配置されている。

検出電極Ｒｘは、表示領域ＤＡに位置する本体部ＲＲと、本体部ＲＲの一端に接続された拡幅部ＲＳＬと、を備えている。本体部ＲＲは、第２方向Ｙに延出した帯状に形成されている。拡幅部ＲＳＬは、リード線Ｌに接続され、しかも、表示領域ＤＡと非表示領域ＮＤＡとの境界を跨いで配置されている。拡幅部ＲＳＬは、本体部ＲＲよりも幅広に形成されている。図示した例では、拡幅部ＲＳＬの各々は、本体部ＲＲに対して第１方向Ｘの両方向に突出している。このため、検出電極Ｒｘは、略Ｔ字状に形成されている。

隣接する検出電極Ｒｘの間には、島状のダミー電極ＤＲが配置されている。図示した例では、ダミー電極ＤＲは、隣接する本体部ＲＲの間に配置され、隣接する拡幅部ＲＳＬの間には配置されていない。

このような変形例においても、検出電極Ｒｘの拡幅部ＲＳＬにより、図１３に示した例と同様の効果が得られる。加えて、図５などに示した例と比較して、各検出電極Ｒｘに接続されるリード線Ｌの長さを短縮することができ、リード線Ｌのノイズをさらに低減することが可能となる。

なお、検出電極Ｒｘ及びダミー電極ＤＲは、金属材料によって形成されていても良い。この場合には、検出電極Ｒｘ及びダミー電極ＤＲは細線によって形成される。また、検出電極Ｒｘ及びダミー電極ＤＲは、いずれも透明な導電材料によって形成され、これらの上層または下層で金属材料によって形成される細線と積層されていても良い。

上記の実施形態では、表示パネルＰＮＬに内蔵された共通電極ＣＥがセンサ駆動電極として機能し、さらにセンサ駆動電極と対向する検出電極及びこの検出電極と電気的に接続されたリード線を備えたセンサ付き表示装置について説明したが、センサ駆動電極や検出電極などのセンサ要素を備えていない表示パネルに貼り付けるなどして組み合わせられるセンサ装置についても、本実施形態を適用可能である。より具体的には、センサ装置は、センサ駆動電極、検出電極、及びリード線を備えたセンサパネルと、駆動部とを備えて構成される。センサ駆動電極は、表示装置の表示領域と対向する位置に設けられる。検出電極は、センサ駆動電極と対向している。リード線は、表示装置の表示領域の外側となる非表示領域と対向する位置に配置されるとともに、検出電極と電気的に接続され、検出電極からのセンサ出力値を出力する。駆動部は、センサ駆動電極にセンサ駆動信号を供給すると共に、当該センサ駆動電極からのセンサ駆動信号を検出電極で検出信号として検出させ、当該検出信号の変化を読み出す。このようなセンサ装置において、検出電極は、リード線に接続され表示領域と非表示領域との境界に沿って配置されるとともに第１幅を有する拡幅部と、当該拡幅部から離間する方向に延出して表示領域と対向する位置に配置されるとともに前記第１幅よりも小さい第２幅を有する本体部と、を備えている。このようなセンサ装置においても、上記の実施形態と同様の効果が得られる。

以上説明したように、本実施形態によれば、センサの誤動作を抑制することが可能なセンサ付き表示装置及びセンサ装置を提供することができる。

なお、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

ＤＳＰ…液晶表示装置
ＳＥ…センサ Ｒｘ…検出電極 ＲＲ…本体部 ＲＳＬ…拡幅部
ＬＣ…接続線 ＬＢ…検出線 Ｌ…リード線
ＰＮＬ…液晶表示パネル ＤＡ…表示領域 ＮＤＡ…非表示領域
ＣＥ…共通電極 Ｃ…分割電極
ＰＥ…画素電極

Claims (13)

1. 画像を表示する表示領域に配置されたセンサ駆動電極と、前記表示領域において前記センサ駆動電極と対向する検出電極と、前記表示領域の外側の非表示領域に配置されるとともに前記検出電極と電気的に接続されたリード線と、を備えた表示パネルと、
   前記センサ駆動電極にセンサ駆動信号を供給すると共に、前記検出電極から当該センサ駆動電極に供給されたセンサ駆動信号に基づく検出信号を読み出す駆動部と、を備え、
   前記検出電極は、前記リード線に接続され前記表示領域と前記非表示領域との境界に沿って配置されるとともに第１幅を有する拡幅部と、前記拡幅部に繋がり前記リード線から離間する方向に延出し前記表示領域に配置されるとともに前記第１幅よりも小さい第２幅を有する本体部と、を備え、
   前記センサ駆動電極は、第１方向に間隔をおいて並び第１方向に交差する第２方向にそれぞれ延出した複数の分割電極を含み、
   前記分割電極の各々は第１方向に第１電極幅を有し、前記拡幅部は前記表示領域において第１方向に第２電極幅を有し、前記第２電極幅は前記第１電極幅の半分以下である、センサ付き表示装置。
2. 画像を表示する表示領域に配置されたセンサ駆動電極と、前記表示領域において前記センサ駆動電極と対向する検出電極と、前記表示領域の外側の非表示領域に配置されるとともに前記検出電極と電気的に接続されたリード線と、を備えた表示パネルと、
   前記センサ駆動電極にセンサ駆動信号を供給すると共に、前記検出電極から当該センサ駆動電極に供給されたセンサ駆動信号に基づく検出信号を読み出す駆動部と、を備え、
   前記検出電極は、前記リード線に接続され前記表示領域と前記非表示領域との境界に沿って配置されるとともに第１幅を有する拡幅部と、前記拡幅部に繋がり前記リード線から離間する方向に延出し前記表示領域に配置されるとともに前記第１幅よりも小さい第２幅を有する本体部と、を備え、
   前記拡幅部及び前記本体部は第１方向に並び、前記拡幅部は前記表示領域において第１方向に第２電極幅を有し、前記拡幅部は第１方向に交差する第２方向に前記本体部よりも突出した部分の第２方向に第３幅を有し、前記第２電極幅は前記第３幅よりも小さい、センサ付き表示装置。
3. さらに、前記拡幅部と隣り合う第２拡幅部を備え、前記拡幅部及び前記第２拡幅部は、前記表示領域と前記非表示領域との境界に沿って並んで包囲部を形成する、請求項１または２に記載のセンサ付き表示装置。
4. 前記拡幅部に配置された第１検出線、及び、前記第２拡幅部に配置された第２検出線の各々は、同等の波高を有する波形に形成され、
   前記拡幅部の前記第２拡幅部に隣接する前記第１検出線と、前記第２拡幅部の前記拡幅部に隣接する前記第２検出線との間隔は、前記波高と同等以下である、請求項３に記載のセンサ付き表示装置。
5. 前記検出電極は、前記拡幅部に配置され前記リード線に接続された接続線と、前記接続線に接続され前記拡幅部に配置された第１検出線と、前記接続線に接続され前記第１検出線よりも長く前記拡幅部及び前記本体部に亘って延出した第２検出線と、によって形成された、請求項１または２に記載のセンサ付き表示装置。
6. 前記接続線、前記第１検出線、及び、前記第２検出線は、金属材料によって形成された、請求項５に記載のセンサ付き表示装置。
7. 前記検出電極は、透明な導電材料によって形成された、請求項１または２に記載のセンサ付き表示装置。
8. 第１領域に配置されたセンサ駆動電極と、前記第１領域において前記センサ駆動電極と対向する検出電極と、前記第１領域の外側の第２領域に配置されるとともに前記検出電極と電気的に接続されたリード線と、を備えたセンサパネルと、
   前記センサ駆動電極にセンサ駆動信号を供給すると共に、前記検出電極から当該センサ駆動電極に供給されたセンサ駆動信号に基づく検出信号を読み出す駆動部と、を備え、
   前記検出電極は、前記リード線に接続され前記第１領域と前記第２領域との境界に沿って配置されるとともに第１幅を有する拡幅部と、前記拡幅部に繋がり前記リード線から離間する方向に延出して前記第１領域に配置されるとともに前記第１幅よりも小さい第２幅を有する本体部と、を備え、
   前記センサ駆動電極は、第１方向に間隔をおいて並び第１方向に交差する第２方向にそれぞれ延出した複数の分割電極を含み、
   前記分割電極の各々は第１方向に第１電極幅を有し、前記拡幅部は前記第１領域において第１方向に第２電極幅を有し、前記第２電極幅は前記第１電極幅の半分以下である、センサ装置。
9. 第１領域に配置されたセンサ駆動電極と、前記第１領域において前記センサ駆動電極と対向する検出電極と、前記第１領域の外側の第２領域に配置されるとともに前記検出電極と電気的に接続されたリード線と、を備えたセンサパネルと、
   前記センサ駆動電極にセンサ駆動信号を供給すると共に、前記検出電極から当該センサ駆動電極に供給されたセンサ駆動信号に基づく検出信号を読み出す駆動部と、を備え、
   前記検出電極は、前記リード線に接続され前記第１領域と前記第２領域との境界に沿って配置されるとともに第１幅を有する拡幅部と、前記拡幅部に繋がり前記リード線から離間する方向に延出して前記第１領域に配置されるとともに前記第１幅よりも小さい第２幅を有する本体部と、を備え、
   前記拡幅部及び前記本体部は第１方向に並び、前記拡幅部は前記第１領域において第１方向に第２電極幅を有し、前記拡幅部は第１方向に交差する第２方向に前記本体部よりも突出した部分の第２方向に第３幅を有し、前記第２電極幅は前記第３幅よりも小さい、センサ装置。
10. 前記センサパネルは、画像を表示する表示領域及び前記表示領域の外側の非表示領域を有する表示装置に対して、前記第１領域が前記表示領域に対向するとともに、前記第２領域が前記非表示領域に対向する、請求項８または９に記載のセンサ装置。
11. 前記検出電極は、前記拡幅部に配置され前記リード線に接続された接続線と、前記接続線に接続され前記拡幅部に配置された第１検出線と、前記接続線に接続され前記第１検出線よりも長く前記拡幅部及び前記本体部に亘って延出した第２検出線と、によって形成された、請求項８または９に記載のセンサ装置。
12. 前記接続線、前記第１検出線、及び、前記第２検出線は、金属材料によって形成された、請求項１１に記載のセンサ装置。
13. 前記検出電極は、透明な導電材料によって形成された、請求項８または９に記載のセンサ装置。

Images