JP6400935B2 - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
JP6400935B2
JP6400935B2 JP2014085475A JP2014085475A JP6400935B2 JP 6400935 B2 JP6400935 B2 JP 6400935B2 JP 2014085475 A JP2014085475 A JP 2014085475A JP 2014085475 A JP2014085475 A JP 2014085475A JP 6400935 B2 JP6400935 B2 JP 6400935B2
Authority
JP
Japan
Prior art keywords
layer
wiring layer
common electrode
display device
electrode layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014085475A
Other languages
English (en)
Other versions
JP2015206830A (ja
JP2015206830A5 (ja
Inventor
光隆 沖田
光隆 沖田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Japan Display Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Display Inc filed Critical Japan Display Inc
Priority to JP2014085475A priority Critical patent/JP6400935B2/ja
Priority to CN201510182061.9A priority patent/CN105022184A/zh
Priority to US14/688,420 priority patent/US9958720B2/en
Publication of JP2015206830A publication Critical patent/JP2015206830A/ja
Publication of JP2015206830A5 publication Critical patent/JP2015206830A5/ja
Priority to US15/935,116 priority patent/US10466522B2/en
Application granted granted Critical
Publication of JP6400935B2 publication Critical patent/JP6400935B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本開示は表示装置に関し、例えばインセル型タッチパネルを有する表示装置に適用可能である。
近年、モバイル用途の液晶表示装置ではスマートフォン向けを中心に入力機能としての静電容量タッチパネルが導入されている。さらにこの静電容量タッチパネルは、液晶表示装置内にその機能を組み込むインセル化がすすめられている。
国際公開第2012/073792号(特許文献1)に開示されるように、コモン電極(共通電極)はインセルタッチパネル用の駆動電極および検出電極と兼ねるために、コモン電極が複数に分離されている。コモン電極の分離領域は色画素境界上を行方向(走査線延在方向)および/または列方向(信号線延在方向)に延びるように形成されている。さらに、共通電極にスリットを設け、このスリット(細長い孔)が色画素境界上を行方向および/または列方向に延びるように形成されている。
国際公開第2012/073792号
特許文献1のような共通電極の分離領域が信号線上に位置すると、信号線からの漏れ電界が共通電極の分離領域を通して液晶層に影響を与える。このため、共通電極の分離領域に隣接する画素では信号線から電界の影響で所望の表示ができないことがあり、特に対向基板とアレイ基板の組立てずれが生じた場合には共通電極の分離領域がスジとして見えてしまう。
その他の課題と新規な特徴は、本開示の記述および添付図面から明らかになるであろう。
本開示のうち、代表的なものの概要を簡単に説明すれば、下記のとおりである。
(1)表示装置は第1の基板と第2の基板とを備える。前記アレイ基板は、第1の方向に延在する第1の信号配線層と、前記第1の方向と異なる第2の方向に延在する第2の信号配線層と、前記第2の信号配線層よりも上層に配置される画素電極層と、前記画素電極層よりも上層に配置される共通電極層と、前記共通電極層の上に接するように配置される配線層と、を備える。前記共通電極層は平面視で前記第2の信号配線層を覆う位置に配置するようにされる。前記配線層は平面視で前記第2の信号配線層を覆う位置に配置するようにされる。前記共通電極層は前記第2の方向に分割するようにされる。
(2)表示装置は第1の基板と第2の基板とを備える。前記第1の基板は、第1の方向に延在する第1の信号配線層と、前記第1の方向と異なる第2の方向に延在する第2の信号配線層と、前記第2の方向に延在する第1の配線層と、第1の絶縁層と、第2の絶縁層と、前記第1の配線層よりも下層に前記第1の絶縁層を介して配置される共通電極層と、前記第1の配線層よりも上層に前記第2の絶縁層を介して配置される画素電極層と、を備える。前記第1の配線層は平面視で前記第2の信号配線層を覆う位置に配置するようにされる。前記共通電極層は前記第2の信号配線層上で前記第2の方向に分割するようにされる。
実施例および比較例に係る表示装置の構成を示す平面図である。 実施例および比較例に係る表示装置の構成を示す側面図である。 比較例に係る表示装置の構造を説明するための平面図である。 図1のA−A’線における断面図である。 実施例1に係る表示装置の構造を説明するための平面図である。 図5の破線Cの箇所の拡大図である。 図5のA−A’線における断面図である。 実施例2に係る表示装置の構造を説明するための平面図である。 図8の破線Cの箇所の拡大図である。 図8のA−A’線における断面図である。 アレイ基板周辺部における断面図である。
以下に、実施例および比較例について、図面を参照しつつ説明する。なお、開示はあくまで一例にすぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。
まず、本開示に先立って検討した技術(以下、比較例という。)、実施例1および実施例2に共通する内容について図1および図2を用いて説明する。
図1は実施例および比較例に係る表示装置の構成を示す平面図である。図2は実施例および比較例に係る表示装置の構成を示す側面図である。比較例、実施例1および実施例2に係る液晶表示装置100、100A、100Bは、インセルタイプのタッチパネル機能を有し、共通電極層がタッチパネルの駆動電極層の機能を兼ねている。
表示装置100、100A、100Bは、アレイ基板10、10A、10Bと対向基板20と液晶層30とバックライト41と偏光板42と制御回路43とタッチIC45とケーブル49a、49b、49cを有する。表示装置100、100A、100Bは縦長である(Y方向の長さがX方向の長さよりも大きい)。アレイ基板10、10A、10Bには、LCD走査回路46と共通電極選択回路(COM選択回路)47と信号線選択回路48がTFTで形成されている。また、アレイ基板10、10A、10Bには、CMOS等の半導体集積回路(IC)で構成された駆動回路44がCOG(Chip on Glass)実装されている。駆動回路44はケーブル49aを介してICで構成された制御回路43に接続されている。対向基板20の上面(液晶層30とは反対側)にはX方向に延在する複数の検出電極配線層24が形成され、検出電極配線層24はケーブル49bを介して、ケーブル49b上に実装されたタッチIC(Touch IC)45に接続されている。ケーブル49bは制御回路43と接続されている。バックライト41は、ケーブル49cを介して制御回路43に接続されている。偏光板42は、バックライト41とアレイ基板10、10A、10Bとの間および対向基板20の上面に配置されている。
タッチパネルの駆動電極配線層の機能を兼ねる共通電極配線層14はY方向に延在し、X方向に分割されて周期的に配置されており、検出電極配線層24はX方向に延在し、Y方向に複数配置されている。共通電極配線層(タッチパネルの駆動電極配線層)がY方向に延在することにより、タッチパネルの駆動電極配線層がソース配線層と交わらないため、タッチパネルの駆動電極配線層−ソース配線層容量の影響でタッチパネルの駆動電極の負荷が増大するのを抑えることができる。
なお、比較例、実施例1および実施例2に係る液晶表示装置100、100A、100Bは、アレイ基板10、10A、10Bの構造の除き、基本的に同じ構成である。
次に、比較例について図3および図4を用いて説明する。
図3は比較例に係る表示装置の構造を説明するための平面図である。図4は図3のA−A’線における断面図である。
比較例に係る表示装置100は赤(R)、緑(G)、青(B)、白(W)の縦ストライプ形状の副画素を備え、RGBおよびRGWをそれぞれ1画素とし、RGB画素とRGW画素が交互に配置される。BおよびWのそれぞれはRまたはGの半分の画素数である。表示装置100は、アレイ基板10と、対向基板20と、アレイ基板10と対向基板20との間に配置される液晶層30とを備える。
アレイ基板10において、信号配線層12の上に平坦化膜13を介して共通電極層14が配置される。共通電極層14の上に絶縁層16を介して画素電極層17が配される。共通電極層14は信号配線層12と平行な方向(Y方向)に延在し、X方向に分割されて周期的に配置されており、信号配線層12の上には共通電極層14と接する形で補助配線層15が配置されている。言い換えると補助配線層15は異色副画素間に配置されている。ただし、分割された共通電極層14同士をショートしないようにするために、共通電極層14の分割位置(分割領域)18には補助配線層15は配置されていない。共通電極層14および画素電極層17はITO(Indium Tin Oxide)等の透光導体膜で形成され、補助配線層15および信号配線層12は遮光導体膜(低抵抗導体膜、金属膜)で形成されている。補助配線層15は共通電極層14の抵抗を低減するために設けられている。
対向基板20は、ブラックマトリクス(遮光層)22と、R、G、B、Wのカラーフィルタ(着色層)23と、を備える。カラーフィルタ23は、行方向(X方向)にR、G、B、R、G、Wの順に繰り返し配置されている。また、カラーフィルタ23のRとGは、列方向(Y方向)に同色が配置され、BとWは交互に配置されている。カラーフィルタ23は平面視で、X方向の長さがY方向の長さより短いストライプ形状(矩形状)をしている。
上述したように、表示装置100では信号配線層12上に分割領域18が位置するので、分割領域18を通した信号配線層12からの漏れ電界が液晶層30に影響を与える。このため、分割領域18に隣接する副画素では信号配線層12から電界の影響で所望の表示ができないことがあり、特に対向基板20とアレイ基板10の組立てずれが生じた場合には分割領域18がスジとして見えてしまう。
そこで、実施の形態に係る表示装置は、信号配線層12の上にシールド層を設けて、信号配線層12からの漏れ電界が液晶層30に影響を与えないようにする。シールド層としては電位が固定される配線層を用いるのが好ましい。
以下に説明する実施例では、FFS(Fringe Field Switching)方式の液晶表示パネルを例に説明するが、それに限定されるものではない。IPS(In-Plane-Switching)方式等の横電界の液晶表示パネルにも適用することができる。
信号配線層の上にシールド層を設ける第1の実施例(実施例1)について図5から図7を用いて説明する。
図5は実施例1に係る表示装置の構造を説明するための平面図である。図6は図5の破線Cの箇所の拡大図である。図7は図5のA−A’線における断面図である。
実施例1に係る表示装置100Aは、比較例に係る表示装置100と画素構成および配列は同じである。すなわち、対向基板20の構造は同じである。表示装置100Aは、アレイ基板10Aと、対向基板20と、アレイ基板10Aと対向基板20との間に配置される液晶層30とを備える。なお、R、G、Bの縦ストライプ形状の副画素を備え、RGBを1画素とするものであってもよい。すなわち、カラーフィルタ23は、行方向(X方向)にR、G、Bの順に繰り返し配置され、カラーフィルタ23の列方向(Y方向)に同色が配置されているものであってもよい。
アレイ基板10Aにおいて、信号配線層(映像信号配線層、第2の信号配線層)12の上に平坦化膜13を介して画素電極層17Aが配置される。画素電極層17Aの上に絶縁層16を介して共通電極層14Aが配される。共通電極層14Aは信号配線層12と平行な方向(Y方向)に延在し、X方向に分割されて周期的に配置されている。走査配線層(走査信号配線層、第1の信号配線層)11はX方向に延在している。共通電極14Aの分割領域18Aは信号配線層12が配置されない位置であって走査配線層11を横切る位置に配置される。副画素の開口部分の共通電極層14Aにはスリットが形成されている。信号配線層12は共通電極層14Aで覆われている。また、信号配線層12の上には共通電極層14Aと接する形で補助配線層(第1の配線層)15Aが配置されている。言い換えると補助配線層15Aは異色副画素間に配置されている。補助配線層15Aは遮光層22に覆われるように配置される。走査配線層11の上には共通電極14Aがある。分割領域18Aは補助配線層15Aが配置されない位置であって走査配線層11を横切る位置に配置される。分割領域18Aは遮光層22に覆われるように配置される。共通電極層14Aおよび画素電極層17AはITO(Indium Tin Oxide)等の透光導体膜で形成され、補助配線層15Aおよび信号配線層12は金属膜(遮光性導電膜)で形成されている。
上述したように、表示装置100Aでは信号配線層12上に共通電極層14Aを配置するので、信号配線層12からの漏れ電界を共通電極層14Aでシールドすることができる。これにより、比較例に係る表示装置のような分割領域18がスジとして見えることを防止することができる。
なお、信号配線層12からの漏れ電界をシールドするためには、補助配線層15Aは必ずしも必要ない。ただし、補助配線層15Aが遮光膜で形成される場合は、高精細パネルにおいて、対向基板20とアレイ基板10の組立ずれが起きたときに生じる視野角混色を低減することができる。また、補助配線層15Aが低抵抗の導電膜で形成される場合は、共通電極層14Aの抵抗を低減することができる。
以上の実施例1の概要を簡単に説明すれば、下記のとおりである。
(1)表示装置は、アレイ基板と、対向基板と、前記アレイ基板と前記対向基板の間に配置される液晶層と、を備える。前記アレイ基板は、第1の方向に延在する走査信号配線層と、前記第1の方向と異なる第2の方向に延在する映像信号配線層と、前記映像信号配線層よりも上層に配置される画素電極層と、前記画素電極層よりも上層に配置される共通電極層と、を備える。前記共通電極層は平面視で前記映像信号配線層を覆う位置に配置するようにされ、前記共通電極層は前記第2の方向に分割するようにされる。
(2)上記(1)の表示装置において、前記共通電極層が分割される個所はいずれかの隣接する映像信号配線層間の前記走査信号配線層を横切る位置にするようにされる。
(3)上記(1)の表示装置において、前記共通電極層の上に接するように配置される補助配線層を有し、前記補助配線層は平面視で前記映像信号配線層を覆う位置に配置する
ようにされる。
(4)上記(3)の表示装置において、前記共通電極層が分割される個所は前記補助配線層が配置されていない位置にするようにされる。
(5)上記(3)の表示装置において、前記補助配線層は遮光性導電膜である。
(6)上記(1)の表示装置において、前記共通電極層は平面視で前記走査信号配線層を覆う位置に配置するようにされる。
(7)上記(1)の表示装置において、前記対向基板は遮光層と着色層を備える。前記遮光層は平面視で前記補助配線層を覆う位置に配置するようにされる。
(8)上記(7)の表示装置において、前記遮光層は平面視で前記共通電極層が分割される個所を覆う位置に配置するようにされる。
(9)上記(1)の表示装置において、前記画素電極および共通電極層は透明性導電膜である。
(10)上記(1)の表示装置において、前記対向基板は、前記第1の方向に延在する検出電極配線層を備える。前記共通電極層はインセルタッチパネルの駆動電極配線層の機能を兼ねる。
(11)表示装置は第1の基板と第2の基板とを備える。前記アレイ基板は、第1の方向に延在する第1の信号配線層と、前記第1の方向と異なる第2の方向に延在する第2の信号配線層と、前記第2の信号配線層よりも上層に配置される画素電極層と、前記画素電極層よりも上層に配置される共通電極層と、前記共通電極層の上に接するように配置される第1の配線層と、を備える。前記共通電極層は平面視で前記第2の信号配線層を覆う位置に配置するようにされる。前記第1の配線層は平面視で前記第2の信号配線層を覆う位置に配置するようにされる。前記共通電極層は前記第2の方向に分割するようにされる。
(12)上記(11)の表示装置において、前記共通電極層が分割される個所は前記第1の配線層が配置されていない位置にするようにされる。
(13)上記(11)の表示装置において、前記共通電極層は平面視で前記第1の信号配線層を覆う位置に配置するようにされる。
(14)上記(11)の表示装置において、前記第2の基板は遮光層を備える。前記遮光層は平面視で前記配線層を覆う位置に配置するようにされる。
(15)上記(11)の表示装置において、前記第1の配線層は平面視で異色副画素間に配置するようにされる。
(16)上記(11)の表示装置において、前記画素電極および共通電極層は透明性導電膜である。前記第1の配線層は遮光性導電膜である。
(17)上記(11)の表示装置において、前記第2の基板は、前記第1の方向に延在する検出電極配線層を備える。前記共通電極層はインセルタッチパネルの駆動電極配線層の機能を兼ねる。
(18)上記(11)の表示装置において、前記第1の信号配線層は走査信号配線層である。前記第2の信号配線層は映像信号配線層である。
(19)上記(11)の表示装置において、さらに、前記第1の基板と前記第2の基板の間に配置される液晶層を備える。
信号配線層の上にシールド層を設ける第2の実施例(実施例2)について図8から図11を用いて説明する。
図8は実施例2に係る表示装置の構造を説明するための平面図である。図9は図8の破線Cの箇所の拡大図である。図10は図8のA−A’線における断面図である。図11はアレイ基板周辺部における断面図である。
実施例2に係る表示装置100Bは、比較例に係る表示装置と画素構成および配列は同じである。すなわち、対向基板20の構造は同じである。表示装置100Bは、アレイ基板(第1の基板)10Bと、対向基板(第2の基板)20と、アレイ基板10Bと対向基板20との間に配置される液晶層30とを備える。なお、R、G、Bの縦ストライプ形状の副画素を備え、RGBを1画素とするものであってもよい。すなわち、カラーフィルタ23は、行方向(X方向)にR、G、Bの順に繰り返し配置され、カラーフィルタ23の列方向(Y方向)に同色が配置されているものであってもよい。
アレイ基板10Bにおいて、信号配線層(映像信号配線層、第2の信号配線層)12の上に平坦化膜13を介して共通電極層14が配置される。共通電極層14の上に絶縁層(第1の絶縁層)16aを介して補助配線層(第1の配線層)15が配置される。補助配線層15の上に絶縁層(第2の絶縁層)16bを介して画素電極層17が配置される。共通電極層14は信号配線層12と平行な方向(Y方向)に延在し、X方向に分割されて周期的に配置されている。走査配線層(走査信号配線層、第1の信号配線層)11はX方向に延在している。補助配線層15は信号配線層12と平行な方向(Y方向)に延在し、各異色副画素間に配置されている。補助配線層15は高精細パネルにおいて、対向基板20とアレイ基板10Bの組立ずれが起きたときに生じる視野角混色を防止する遮光層の役割と共通電極層14の抵抗低減する役割を兼ねている。補助配線層15は共通電極層14の分割位置(分割領域)18の上にも配置されている。共通電極層14および画素電極層17はITO等の透光導体層で形成され、補助配線層15および信号配線層12は遮光導体層(低抵抗導体層、金属層)で形成されている。
図11に示すように、アレイ基板10Bの表示領域外の周辺領域において、共通電極層14と補助配線層15とは配線層(第2の配線層)17aを介して接続される。配線層17aは画素電極層17と同層の配線である。絶縁層16aと絶縁層16bとを同時にパターニングしてコンタクトホールCH1を形成する。また、絶縁層16bパターニングしてコンタクトホールCH2を形成する。コンタクトホールCH1とコンタクトホールCH2の中および絶縁層16bの上面にITO膜を成膜し、パターニングすることにより、画素電極層17と配線層17aを形成する。
上述したように、表示装置100Bでは信号配線12の分割領域18の上に補助配線層15を配置するので、信号配線層12からの画素電極17へ漏れ電界シールドすることができる。これにより、比較例に係る表示装置のような分割領域18がスジとして見えることを防止することができる。
また、比較例に係る表示装置とは異なりすべての信号配線上に補助配線層15を配置することができるので、対向基板20とアレイ基板10Bの組立ずれが起きたときに生じる視野角混色を低減することができる。
共通電極層14と画素電極層17との間の絶縁膜を複数層とするが、複数層の絶縁膜は同時にパターニングすることで、成膜回数は増えるがフォトリソ工程の回数は比較例と同じであるため製造プロセスへの負荷を小さくすることできる。
共通電極層14と補助配線層15は例えば表示領域外のパネル周辺部で接続することで画素内に開口率を低下要因となるコンタクトホールを設けることなく信号配線層からの画素電極層への漏れ電界のシールド効果を高めることができる。補助配線層15が共通電極層14と接続することができるので、共通電極層14の抵抗を低減することができる。
以上の実施例2の概要を簡単に説明すれば、下記のとおりである。
(1)表示装置は、アレイ基板と、対向基板と、前記アレイ基板と前記対向基板の間に配置される液晶層と、を備える。前記アレイ基板は、第1の方向に延在する走査信号配線層と、前記第1の方向と異なる第2の方向に延在する映像信号配線層と、前記第2の方向に延在する補助配線層と、第1の絶縁層と、第2の絶縁層と、前記補助配線層よりも下層に前記第1の絶縁層を介して配置される共通電極層と、前記補助配線層よりも上層に前記第2の絶縁層を介して配置される画素電極層と、を備える。前記補助配線層は平面視で前記映像信号配線層を覆う位置に配置するようにされる。前記共通電極層は前記映像信号配線層上で前記第2の方向に分割するようにされる。
(2)上記(1)の表示装置において、前記画素電極層とは孤立しかつ前記画素電極層とは同層の配線層を有する。前記共通電極層は、前記配線層を介して前記補助配線層と接続するようにされる。
(3)上記(2)の表示装置において、前記共通電極上の前記第1の絶縁層と前記第2の絶縁層を貫通する第1のコンタクトホールと、前記補助配線層上の前記第2の絶縁層の第2のコンタクトホールと、を有する。前記配線層は前記第1のコンタクトホール内の前記共通電極層と前記第2のコンタクトホール内の前記補助配線層とを接続するようにされる。
(4)上記(1)の表示装置において、前記対向基板は着色層と遮光層を備える。前記遮光層は平面視で前記補助配線層を覆う位置に配置するようにされる。
(5)上記(1)の表示装置において、前記補助配線層は平面視で異色副画素間に配置するようにされる。
(6)上記(1)の表示装置において、前記共通電極層および前記画素電極層は透明性導電膜である。前記補助配線層は遮光性導電膜である。
(7)上記(1)の表示装置において、前記対向基板は、前記第1の方向に延在する検出電極配線層を備える。前記共通電極層はインセルタッチパネルの駆動電極配線層の機能を兼ねる。
(8)表示装置は第1の基板と第2の基板とを備える。前記第1の基板は、第1の方向に延在する第1の信号配線層と、前記第1の方向と異なる第2の方向に延在する第2の信号配線層と、前記第2の方向に延在する第1の配線層と、第1の絶縁層と、第2の絶縁層と、前記第1の配線層よりも下層に前記第1の絶縁層を介して配置される共通電極層と、前記第1の配線層よりも上層に前記第2の絶縁層を介して配置される画素電極層と、を備える。前記第1の配線層は平面視で前記第2の信号配線層を覆う位置に配置するようにされる。前記共通電極層は前記第2の信号配線層上で前記第2の方向に分割するようにされる。
(9)上記(8)の表示装置において、前記画素電極層とは孤立しかつ前記画素電極層とは同層の第2の配線層を有する。前記共通電極層は前記第2の配線層を介して前記第1の配線層と接続するようにされる。
(10)上記(9)の表示装置において、前記共通電極上の前記第1の絶縁層と前記第2の絶縁層を貫通する第1のコンタクトホールと、前記第1の配線層上の前記第2の絶縁層の第2のコンタクトホールと、を有する。前記第2の配線層は前記第1のコンタクトホール内の前記共通電極層と前記第2のコンタクトホール内の前記補助配線層とを接続するようにされる。
(11)上記(8)の表示装置において、前記第2の基板は遮光層および着色層を備える。前記遮光層は平面視で前記第1の配線層を覆う位置に配置するようにされる。
(12)上記(8)の表示装置において、前記第1の配線層は平面視で異色副画素間に配置するようにされる。
(13)上記(8)の表示装置において、前記共通電極層および画素電極層は透明性導電膜である。前記第1の配線層は遮光性導電膜である。
(14)上記(8)の表示装置において、前記第2の基板は前記第1の方向に延在する検出電極配線層を備える。前記共通電極層はインセルタッチパネルの駆動電極配線層の機能を兼ねる。
(15)上記(8)の表示装置において、前記第1の信号配線層は走査信号の配線層である。前記第2の信号配線層は映像信号の配線層である。
(16)上記(8)の表示装置において、さらに、前記第1の基板と前記第2の基板の間に配置される液晶層を備える。
10、10A、10B・・・アレイ基板
20・・・対向基板
11・・・走査配線層(走査信号配線層、第1の信号配線層)
12・・・信号配線層(映像信号配線層、第2の信号配線層)
13・・・平坦化層
14、14A・・・共通電極層
15、15A・・・補助配線層(第1の配線層)
16・・・絶縁層
16a・・・絶縁層(第1の絶縁層)
16b・・・絶縁層(第2の絶縁層)
17、17A・・・画素電極層
17a・・・配線層(第2の配線層)
18・・・分割領域(分割位置)
21・・・ブラックマトリクス(遮光層)
22・・・カラーフィルタ(着色層)
24・・・検出電極配線層
30・・・液晶層
41・・・バックライト
42・・・偏光板
43・・・制御回路
44・・・駆動回路
45・・・タッチIC
46・・・LCD走査回路
47・・・共通電極選択回路
48・・・信号線選択回路
49a、49b、49c・・・ケーブル
100、100A、100B・・・表示装置

Claims (16)

  1. 表示装置は、
    アレイ基板と、
    対向基板と、
    前記アレイ基板と前記対向基板の間に配置される液晶層と、
    を備え、
    前記アレイ基板は、
    第1の方向に延在する走査信号配線層と、
    前記第1の方向と異なる第2の方向に延在する映像信号配線層と、
    前記第2の方向に延在する遮光性の補助配線層と、
    第1の絶縁層と、
    第2の絶縁層と、
    通電極層と、
    素電極層と、
    を備え、
    前記補助配線層は平面視で複数の前記映像信号配線層を覆う位置に配置するようにされ、
    前記補助配線層は前記共通電極層との間に前記第1の絶縁層を介して配置され、
    前記共通電極層は前記映像信号配線層上で前記第2の方向に分割され、
    分割された前記共通電極層の間に間隙を有し、
    前記補助配線層は、前記共通電極層及び前記間隙に重なって配置される。
  2. 請求項1の表示装置において、
    さらに、前記画素電極層とは孤立しかつ前記画素電極層とは同層の配線層を有し、
    前記共通電極層は、前記配線層を介して前記補助配線層と接続するようにされる。
  3. 請求項2の表示装置において、さらに、
    前記共通電極上の前記第1の絶縁層と前記第2の絶縁層を貫通する第1のコンタクトホールと、
    前記補助配線層上の前記第2の絶縁層の第2のコンタクトホールと、
    を有し、
    前記配線層は前記第1のコンタクトホール内の前記共通電極層と前記第2のコンタクトホール内の前記補助配線層とを接続するようにされる。
  4. 請求項1の表示装置において、
    前記対向基板は着色層と遮光層を備え、
    前記遮光層は平面視で前記補助配線層を覆う位置に配置するようにされる。
  5. 請求項1の表示装置において、
    前記補助配線層は平面視で異色副画素間に配置するようにされる。
  6. 請求項1の表示装置において、
    前記共通電極層および前記画素電極層は透明性導電膜であり、
    前記補助配線層は遮光性導電膜である。
  7. 請求項1の表示装置において、
    前記対向基板は、前記第1の方向に延在する検出電極配線層を備え、
    前記共通電極層はインセルタッチパネルの駆動電極配線層の機能を兼ねる。
  8. 表示装置は、
    第1の基板と、
    第2の基板と、
    を備え、
    前記第1の基板は、
    第1の方向に延在する第1の信号配線層と、
    前記第1の方向と異なる第2の方向に延在する第2の信号配線層と、
    前記第2の方向に延在する遮光性の第1の配線層と、
    第1の絶縁層と、
    第2の絶縁層と、
    通電極層と、
    素電極層と、
    を備え、
    前記第1の配線層は平面視で複数の前記第2の信号配線層を覆う位置に配置するようにされ、
    前記第1の配線層は前記共通電極層との間に前記第1の絶縁層を介して配置され、
    前記共通電極層は前記第2の信号配線層上で前記第2の方向に分割され、
    分割された前記共通電極層の間に間隙を有し、
    前記第1の配線層は、前記共通電極層及び前記間隙に重なって配置される。
  9. 請求項8の表示装置において、
    さらに、前記画素電極層とは孤立しかつ前記画素電極層とは同層の第2の配線層を有し、
    前記共通電極層は前記第2の配線層を介して前記第1の配線層と接続するようにされる。
  10. 請求項9の表示装置において、さらに、
    前記共通電極層上の前記第1の絶縁層と前記第2の絶縁層を貫通する第1のコンタクトホールと、
    前記第1の配線層上の前記第2の絶縁層の第2のコンタクトホールと、
    を有し、
    前記第2の配線層は前記第1のコンタクトホール内の前記共通電極層と前記第2のコンタクトホール内の前記第1の配線層とを接続するようにされる。
  11. 請求項8の表示装置において、
    前記第2の基板は遮光層および着色層を備え、
    前記遮光層は平面視で前記第1の配線層を覆う位置に配置するようにされる。
  12. 請求項8の表示装置において、
    前記第1の配線層は平面視で異色副画素間に配置するようにされる。
  13. 請求項8の表示装置において、
    前記共通電極層および画素電極層は透明性導電膜であり、
    前記第1の配線層は遮光性導電膜である。
  14. 請求項8の表示装置において、
    前記第2の基板は、前記第1の方向に延在する検出電極配線層を備え、
    前記共通電極層はインセルタッチパネルの駆動電極配線層の機能を兼ねる。
  15. 請求項8の表示装置において、
    前記第1の信号配線層は走査信号の配線層であり、
    前記第2の信号配線層は映像信号の配線層である。
  16. 請求項8の表示装置において、さらに、
    前記第1の基板と前記第2の基板の間に配置される液晶層を備える。
JP2014085475A 2014-04-17 2014-04-17 表示装置 Active JP6400935B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2014085475A JP6400935B2 (ja) 2014-04-17 2014-04-17 表示装置
CN201510182061.9A CN105022184A (zh) 2014-04-17 2015-04-16 显示装置
US14/688,420 US9958720B2 (en) 2014-04-17 2015-04-16 Display device
US15/935,116 US10466522B2 (en) 2014-04-17 2018-03-26 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014085475A JP6400935B2 (ja) 2014-04-17 2014-04-17 表示装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2018165677A Division JP6657345B2 (ja) 2018-09-05 2018-09-05 表示装置

Publications (3)

Publication Number Publication Date
JP2015206830A JP2015206830A (ja) 2015-11-19
JP2015206830A5 JP2015206830A5 (ja) 2017-04-27
JP6400935B2 true JP6400935B2 (ja) 2018-10-03

Family

ID=54603680

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014085475A Active JP6400935B2 (ja) 2014-04-17 2014-04-17 表示装置

Country Status (1)

Country Link
JP (1) JP6400935B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101727108B1 (ko) * 2014-12-31 2017-04-17 엘지디스플레이 주식회사 인셀 터치 액정 디스플레이 장치와 이의 제조방법
JP2018077387A (ja) 2016-11-10 2018-05-17 株式会社ジャパンディスプレイ 液晶表示装置
US11143900B2 (en) 2019-10-28 2021-10-12 Sharp Kabushiki Kaisha Active matrix substrate, method for manufacturing same and in-cell touch panel display device

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4449953B2 (ja) * 2006-07-27 2010-04-14 エプソンイメージングデバイス株式会社 液晶表示装置
JP4968276B2 (ja) * 2009-02-24 2012-07-04 ソニー株式会社 表示装置およびその製造方法
KR101770319B1 (ko) * 2010-11-25 2017-08-22 엘지디스플레이 주식회사 액정표시장치
US20130250225A1 (en) * 2010-11-30 2013-09-26 Sharp Kabushiki Kaisha Display device
WO2012165221A1 (ja) * 2011-05-30 2012-12-06 京セラ株式会社 液晶表示装置およびその製造方法
KR20130032743A (ko) * 2011-09-23 2013-04-02 삼성디스플레이 주식회사 액정 표시 장치
CN104662502A (zh) * 2012-09-24 2015-05-27 松下知识产权经营株式会社 液晶显示装置
KR101318448B1 (ko) * 2012-12-11 2013-10-16 엘지디스플레이 주식회사 터치센서 일체형 표시장치 및 그 제조방법

Also Published As

Publication number Publication date
JP2015206830A (ja) 2015-11-19

Similar Documents

Publication Publication Date Title
US10466522B2 (en) Display device
US10175818B2 (en) Display device
US11506949B2 (en) Liquid crystal display device
JP5275861B2 (ja) 液晶表示装置および電子機器
CN107121804B (zh) 显示装置
JP6427403B2 (ja) 表示装置
JP2014126674A (ja) 液晶表示装置
JP2019028095A (ja) 表示装置
JP2015206829A (ja) 表示装置
JP6400935B2 (ja) 表示装置
JP2015206829A5 (ja)
US9835919B2 (en) Display device including a plurality of metal lines in contact with a common electrode
JP2020079949A (ja) 表示装置
JP2015206830A5 (ja)
JP6657345B2 (ja) 表示装置
JP2019191616A (ja) 表示装置
JP6395903B2 (ja) 表示装置
JP2014149444A (ja) 液晶表示装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170323

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170323

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171205

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20180205

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180329

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180807

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180906

R150 Certificate of patent or registration of utility model

Ref document number: 6400935

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250