CN112419886A - 像素阵列基板 - Google Patents

Abstract

一种像素阵列基板，包括沿着第一方向延伸的第1级扫描线至第n级扫描线、沿着第二方向延伸的第1级传输线至第n级传输线、沿着第二方向延伸的多条数据线以及多个子像素，其中n为大于3的整数。第1级传输线至第n级传输线分别电性连接至第1级扫描线至第n级扫描线。第一、第二以及第三子像素电性连接至第3级扫描线。第一子像素的第一开关元件的漏极与栅极之间的电容为Cgd1。第二子像素的第二开关元件的漏极与栅极之间的电容为Cgd2。第三子像素的第三开关元件的漏极与栅极之间的电容为Cgd3。Cgd2大于Cgd3大于Cgd1。

Description

像素阵列基板

技术领域

本发明涉及一种像素阵列基板，且特别涉及一种包含扫描线以及数据线的像素阵列基板。

背景技术

由于显示面板具有体积小、辐射低等优点，显示面板已经普遍地被应用在各式各样的电子产品中。在现有的显示面板中，通常会于显示区的外围保留大面积的驱动电路区来设置驱动电路，并通过驱动电路来控制子像素。然而，位于显示区外侧的驱动电路区使显示面板具有很宽的边框，并限缩了产品的屏占比。随着科技的进步，消费者对显示面板外观的要求越来越高，为了要提高消费者的购买意愿，如何增加显示面板的屏占比已经成为目前各家厂商欲解决的问题之一。

一些厂商将显示面板中的驱动电路集中于显示区的同一侧，借此缩小驱动电路区的面积。然而，前述方法需要于显示区中设置转线结构来调整信号的传递路径。这些转线结构容易使子像素的电压分布不均匀，导致画面产生亮度不均匀的问题。

发明内容

本发明提供一种像素阵列基板，能解决显示画面亮度不均匀的问题。

本发明的至少一实施例提供一种像素阵列基板，包括多条扫描线、多条传输线、多条数据线以及多个子像素。扫描线、传输线以及数据线位于基板上。第1级扫描线至第n级扫描线沿着第一方向延伸，其中n为大于3的整数。第1级传输线至第n级传输线，沿着第二方向延伸，且分别电性连接至第1级扫描线至第n级扫描线。数据线沿着第二方向延伸。各子像素电性连接至对应的一条扫描线以及对应的一条数据线。第一子像素重叠于第3级传输线。第一子像素的第一开关元件电性连接至第3级扫描线，且第一开关元件的漏极与第一开关元件的栅极之间的电容为Cgd1。第二子像素重叠于第3+x级传输线，其中x为小于3的整数。第二子像素的第二开关元件电性连接至第3级扫描线，且第二开关元件的漏极与第二开关元件的栅极之间的电容为Cgd2。第三子像素重叠于第3-x级传输线。第三子像素的第三开关元件电性连接至第3级扫描线。第三开关元件的漏极与第三开关元件的栅极之间的电容为Cgd3。Cgd2大于Cgd3大于Cgd1。

本发明的至少一实施例提供一种像素阵列基板，包括基板、驱动电路、多条扫描线、多条传输线、多条数据线、第一子像素以及第二子像素。扫描线位于基板上，且包括第1级扫描线至第n级扫描线。第1级扫描线至第n级扫描线沿着第一方向延伸，其中n为大于3的整数。传输线位于基板上，且包括第1级传输线至第n级传输线。第1级传输线至第n级传输线沿着第二方向延伸，且第1级传输线至第n级传输线分别电性连接驱动电路至第1级扫描线至第n级扫描线。第1级传输线至第n级传输线中的其中一者电性连接至第1级扫描线至第n级扫描线中的其中一者，且驱动电路与第1级扫描线至第n级扫描线中的其中一者之间的第1级传输线至第n级传输线中的其中一者的长度为Y1。第1级传输线至第n级传输线中的其中另一者电性连接至第1级扫描线至第n级扫描线中的其中另一者，且驱动电路与第1级扫描线至第n级扫描线中的其中另一者之间的第1级传输线至第n级传输线中的其中另一者的长度为Y2，其中长度Y2大于长度Y1。数据线位于基板上，且沿着第二方向延伸。第一子像素包括第一开关元件以及电性连接至第一开关元件的第一像素电极。第一开关元件电性连接至第1级传输线至第n级传输线中的其中一者，且第一开关元件的漏极与栅极的重叠面积为A1，第一开关元件的栅极与第一像素电极的重叠面积为B1。第二子像素包括一第二开关元件以及电性连接至第二开关元件的第二像素电极。第二开关元件电性连接至第1级传输线至第n级传输线中的该其中另一者，且第二开关元件的漏极与栅极的重叠面积为A2，第二开关元件的栅极与第二像素电极的重叠面积为B2。面积A1>面积A2，及/或面积B1>面积B2。

附图说明

图1是依照本发明的一实施例的一种像素阵列基板的俯视图。

图2是依照本发明的一实施例的一种像素阵列基板的显示区俯视图。

图3是依照本发明的一实施例的一种像素阵列基板的扫描线信号波形图。

图4A至图4F分别是依照本发明的一实施例的不同个子像素俯视图。

图5是沿着图4A的线aa’的剖面示意图。

图6是依照本发明的一实施例的一种像素阵列基板的扫描线信号以及像素电极信号波形图。

图7A和图7B分别是依照本发明的一实施例的不同个子像素俯视图。

图8A和图8B分别是依照本发明的一实施例的不同个子像素俯视图。

图9是依照本发明的一实施例的一种像素阵列基板的显示区俯视图。

图10是依照本发明的一实施例的一种像素阵列基板的俯视图。

图11A和图11B分别是依照本发明的一实施例的不同个子像素俯视图。

图12是依照本发明的一实施例的一种像素阵列基板的俯视图。

附图标记说明：

10、20、30、40：像素阵列基板

A、C、D、E：子像素

AA：显示区

BA：周边区

CL1、CL2、CL3：共用信号线

CH：通道层

CS：转接结构

DL：数据线

DE：漏极

DC、DR：驱动电路

DR1、DR2：方向

EP：延伸部

GE：栅极

GI：栅极绝缘层

L、L1～L3、L5、L6、Y1、Y2、Y3：长度

N：标准子像素

O：开口

PE：像素电极

PL：绝缘层

SB：基板

SE：源极

SL、SL1～SL5：扫描线

T：标准开关元件

TL、TL1～TL9、TLm、TLa、TLb、TLc：传输线

T1～T3、T5、T6：开关元件

U：绝缘层

W1、W2、X、X1：宽度

具体实施方式

在整个说明书中，相同的附图标记表示相同或类似的元件。在附图中，为了清楚起见，放大了层、膜、面板、区域等的厚度。应当理解，当诸如层、膜、区域或基板的元件被称为“在另一元件上”或“连接另一元件”时，其可以直接在另一元件上或与另一元件连接，或者所述元件与所述另一元件中间可以也存在其他元件。相反，当元件被称为“直接在另一元件上”或“直接连接另一元件”时，所述元件与所述另一元件中间不存在其他元件。如本文所使用的，“连接”可以指物理及/或电性连接。再者，二元件互相“电性连接”或“耦合”可为二元件间存在其它元件。

应当理解，尽管术语“第一”与“第二”等在本文中可以用于描述各种元件、部件、区域、层及/或部分，但是这些元件、部件、区域、及/或部分不应受这些术语的限制。这些术语仅用于将一个元件、部件、区域、层或部分与另一个元件、部件、区域、层或部分区分开。

图1是依照本发明的一实施例的一种像素阵列基板的俯视图。图1示出了像素阵列基板的基板、扫描线、数据线、传输线以及驱动电路，并省略了其他构件。

请参考图1，像素阵列基板10包括基板SB、扫描线SL、数据线DL、传输线TL以及驱动电路DC。扫描线SL、数据线DL、传输线TL以及驱动电路DC位于基板SB上。

基板SB上具有显示区AA以及位于显示区AA外侧的周边区BA。驱动电路DC设置于周边区BA。扫描线SL位于显示区AA中，且沿着第一方向DR1延伸。数据线DL以及传输线TL沿着第二方向DR2延伸，且自驱动电路DC延伸至显示区AA中。每条传输线TL电性连接至对应的一条扫描线SL。在本实施例中，传输线TL通过转接结构CS而电性连接至对应的扫描线SL。

图2是依照本发明的一实施例的一种像素阵列基板的显示区俯视图。举例来说，图2例如为图1的像素阵列基板10的显示区AA的局部放大示意图。

请参考图2，像素阵列基板包括多条扫描线、多条传输线、多条数据线以及多个子像素。在本实施例中，像素阵列基板还包括沿着第一方向DR1延伸的共用信号线CL1、CL2以及沿着第二方向DR2延伸的共用信号线CL3。

扫描线包括第1级扫描线SL1至第n级扫描线SLn，其中n为大于3的整数。在图2仅绘出了第1级扫描线SL1至第5级扫描线SL5，但本发明不以此为限。扫描线的数量可以依照需求而进行调整。在本实施例中，第1级扫描线SL1至第n级扫描线SLn以及共用信号线CL1、CL2属于相同导电层(例如第一导电层)。

传输线包括第1级传输线TL1至第n级传输线TLn。在图2仅绘出了第1级传输线TL1至第5级传输线TL5，但本发明不以此为限。传输线的数量可以依照需求而进行调整。第1级传输线TL1至第n级传输线TLn分别电性连接至第1级扫描线SL1至第n级扫描线SLn。举例来说，第1级传输线TL1电性连接至第1级扫描线SL1，第2级传输线TL2电性连接至第2级扫描线SL2，第3级传输线TL3电性连接至第3级扫描线SL3，其他的传输线与扫描线以类似的方式电性连接。在本实施例中，第1级传输线TL1至第n级传输线TLn、数据线DL以及共用信号线CL3属于相同导电层(例如第二导电层)。第一导电层与第二导电层之间夹有绝缘层，而转接结构CS贯穿前述绝缘层。

各子像素电性连接至对应的一条扫描线以及对应的一条数据线。图2用于说明不同子像素的位置关系，子像素的结构可以参考图4A至图4F的实施例。

请继续参考图2，在本实施例中，元件符号A标记了重叠于对应阶级的传输线的子像素。举例来说，电性连接至第3级扫描线SL3且重叠于第3级传输线TL3的子像素被元件符号A所标记，电性连接至第4级扫描线SL4且重叠于第4级传输线TL4的子像素被元件符号A所标记，其他元件符号A所标记的子像素以此类推。

在本实施例中，元件符号B标记了重叠于后一阶级(post-stage)的传输线的子像素。举例来说，电性连接至第3级扫描线SL3且重叠于第4级传输线TL4的子像素被元件符号B所标记，电性连接至第4级扫描线SL4且重叠于第5级传输线TL4的子像素被元件符号B所标记，其他元件符号B所标记的子像素以此类推。

在本实施例中，元件符号C标记了重叠于后两阶级的传输线的子像素。举例来说，电性连接至第3级扫描线SL3且重叠于第5级传输线TL5的子像素被元件符号C所标记，电性连接至第4级扫描线SL4且重叠于第6级传输线TL6的子像素被元件符号C所标记，其他元件符号C所标记的子像素以此类推。

在本实施例中，元件符号D标记了重叠于前一阶级(pre-stage)的传输线的子像素。举例来说，电性连接至第3级扫描线SL3且重叠于第2级传输线TL2的子像素被元件符号D所标记，电性连接至第4级扫描线SL4且重叠于第3级传输线TL3的子像素被元件符号D所标记，其他元件符号D所标记的子像素以此类推。

在本实施例中，元件符号E标记了重叠于前两阶级的传输线的子像素。举例来说，电性连接至第3级扫描线SL3且重叠于第1级传输线TL1的子像素被元件符号E所标记，电性连接至第4级扫描线SL4且重叠于第2级传输线TL2的子像素被元件符号E所标记，其他元件符号E所标记的子像素以此类推。

图3是依照本发明的一实施例的一种像素阵列基板的扫描线信号波形图。

请参考图2与图3，在本实施例中，对子像素进行预充电以使子像素能即时达到预定的电压。每级扫描线的充电时间会部分重叠于前级扫描线的充电时间以及后级扫描线的充电时间。举例来说，第3级扫描线SL3的充电时间t3部分重叠于第3+x级扫描线SL3+x的充电时间以及第3-x级扫描线SL3-x的充电时间，其中x为小于3的整数。在本实施例中，第3级扫描线SL3的充电时间t3部分重叠于第1级扫描线SL1的充电时间t1、第2级扫描线SL2的充电时间t2、第4级扫描线SL4的充电时间t4以及第5级扫描线SL5的充电时间t5。在本时实施例中，各级扫描线的充电时间不重叠于超过其3级以上的扫描线的充电时间。举例来说，第3级扫描线SL3的充电时间t3不重叠于第6级扫描线SL6的充电时间t6。

每条扫描线的预充电的时间可以依照需求而进行调整，换句话说，有多少条扫描线的充电时间彼此重叠可以依照需求而进行调整。

在本实施例中，同一条扫描线所电性连接的多个子像素会重叠于不同条传输线，而不同条传输线上的信号彼此不同，因此，不同个子像素上可能会有亮度分布不均匀的问题。在一些实施例中，子像素A、子像素B、子像素C、子像素D以及子像素E具有补偿设计，借此消减亮度分布不均匀的问题，相关设计请参考后续实施例的说明。

在本实施例中，不具有补偿设计的子像素被元件符号N所标记。在一些实施例中，标准子像素N所重叠的传输线的阶级与对应阶级的传输线相差较大。举例来说，电性连接至第1级扫描线SL1且重叠于第4级扫描线SL4的子像素可以被元件符号N所标记。在一些实施例中，标准子像素N重叠于共用信号线CL3而非传输线。

图4A至图4F分别是依照本发明的一实施例的不同个子像素俯视图。图5是沿着图4A的线aa’的剖面示意图。

请参考图2、图4A与图5，标准子像素N包括标准开关元件T以及像素电极PE，标准开关元件T包括栅极GE、通道层CH、源极SE以及漏极DE。

栅极GE位于基板SB上，且电性连接至对应的扫描线。在本实施例中，以栅极GE电性连接至第3级扫描线SL3为例。通道层CH重叠于栅极GE，且通道层CH与栅极GE之间夹有栅极绝缘层GI。

源极SE以及漏极DE电性连接至通道层CH，源极SE电性连接至数据线DL。标准开关元件T的漏极DE与标准开关元件T的栅极GE(或第3级扫描线SL1)之间的电容为Cgd0。绝缘层PL设置于源极SE以及漏极DE上。在一些实施例中，绝缘层PL为彩色滤光层，并构成彩色滤光层于像素阵列上(color filter on array,COA)的结构，但本发明不以此为限。在其他实施例中，彩色滤光层设置于其他基板上。

绝缘层U设置于绝缘层PL上，绝缘层U例如为有机材料或无机材料。像素电极PE设置于绝缘层U上，且通过贯穿绝缘层U以及绝缘层PL的开口O而电性连接至漏极DE。

虽然在本实施例中，在俯视图中，每个子像素的开口区位于对应的扫描线的上方，但本发明不以此为限。在其他实施例中，通过调整像素电极PE的延伸方向，使各子像素的开口区位于对应的扫描线的下方。

标准子像素N重叠于共用信号线CL3及/或第m级传输线TLm，且标准子像素N中的第3级扫描线SL3亦重叠于共用信号线CL3及/或第m级传输线TLm其中1<m<n。在本实施例中，第m级传输线TLm(或第m级扫描线)的充电时间不与第3级扫描线SL3的充电时间重叠。

请参考图4A与图4B，图4B的子像素A与图4A的标准子像素N有类似的结构，差异在于子像素A重叠于第3级传输线TL3，且子像素A的漏极DE重叠于栅极GE的长度L1小于标准子像素N的标准开关元件T的漏极DE重叠于栅极GE的长度L。

在本实施例中，子像素A的开关元件T1的栅极GE电性连接至第3级扫描线SL3，且开关元件T1的漏极DE与开关元件T1的栅极GE(或第3级扫描线SL3)之间的电容为Cgd1。

在本实施例中，开关元件T1的漏极DE重叠于栅极GE的长度L1小于标准开关元件T的漏极DE重叠于栅极GE的长度L，使开关元件T1的漏极DE与栅极GE之间的重叠面积小于标准开关元件T的漏极DE与栅极GE之间的重叠面积。因此，开关元件T1的电容Cgd1小于标准开关元件T的电容Cgd0。

子像素A除了开关元件T1的漏极DE会与栅极GE产生电容Cgd1之外，子像素A的像素电极PE也会与第3级传输线TL3之间产生电容Cvg1。然而，标准子像素N的像素电极PE并非重叠于第3级传输线TL3，导致子像素A与标准子像素N容易出现亮度不一致的问题。在本实施例中，通过使开关元件T1的电容Cgd1小于标准开关元件T的电容Cgd0能够改善前述亮度不一致的问题。

图6是依照本发明的一实施例的一种像素阵列基板的扫描线信号以及像素电极信号波形图。

请参考图4A、图4B以及图6，子像素A以及标准子像素N电性连接至第3级扫描线SL3。在本实施例中，子像素A重叠于第3级传输线TL3，而标准子像素N重叠于第m级传输线TLm，其中1<m<n。

第m级传输线TLm电性连接至第m级扫描线SLm，且第m级扫描线SLm的充电时间不重叠于第3级传输线TL3的充电时间。

在图6中，子像素A的像素电极PE上具有电压P(A)，标准子像素N的像素电极PE上具有电压P(N)。当启动第3级扫描线SL3时，子像素A的像素电极PE以及标准子像素N的像素电极PE开始充电。在关闭第3级扫描线SL3时(在时间范围x之中)，子像素A的像素电极PE上的电压以及标准子像素N的像素电极PE上的电压会下降。

当未对子像素A加上补偿设计时(即补偿前)，子像素A的像素电极PE的电压下降的幅度会不同于标准子像素N的像素电极PE的电压下降的幅度，使得电压P(A)与电压P(N)在后续的电压保持阶段(holding time)时彼此不同，这容易导致显示面板亮度分布不均的问题。

当对子像素A加上补偿设计时(即补偿后)，由于子像素A的电容Cgd1小于标准子像素N的电容Cgd0，子像素A的像素电极PE在关闭第3级扫描线SL3时(在时间范围x之中)电压下降的程度能够接近标准子像素N的像素电极PE在电压下降的程度，使得电压P(A)与电压P(N)在后续的电压保持阶段(holding time)时彼此相近，借此改善显示面板亮度分布不均的问题。

请参考图4A与图4C，图4C的子像素D与图4A的标准子像素N有类似的结构，差异在于子像素D重叠于第3-y级传输线TL3-y，且子像素D的漏极DE重叠于栅极GE的长度L5小于标准子像素N的漏极DE重叠于栅极GE长度L。在本实施例中，y等于1，且子像素D重叠于第2级传输线TL2。

在本实施例中，子像素D的开关元件T5的栅极GE电性连接至第3级扫描线SL3，且开关元件T5的漏极DE与开关元件T5的栅极GE(或第3级扫描线SL3)之间的电容为Cgd5。

开关元件T5的漏极DE重叠于栅极GE的长度L5小于标准开关元件T的漏极DE重叠于栅极GE的长度L，使开关元件T5的漏极DE与栅极GE之间的重叠面积小于标准开关元件T的漏极DE与栅极GE之间的重叠面积。因此，开关元件T5的电容Cgd5小于标准开关元件T的电容Cgd0。

子像素D除了开关元件T5的漏极DE会与栅极GE产生电容Cgd5之外，子像素D的像素电极PE也会与第2级传输线TL2之间产生电容Cvg2。然而，标准子像素N的像素电极PE并非重叠于第2级传输线TL2，导致子像素D与标准子像素N容易出现亮度不一致的问题。在本实施例中，通过使开关元件T5的电容Cgd5小于标准开关元件T的电容Cgd0能够改善前述亮度不一致的问题。

请参考图4B与图4C，开关元件T1的漏极DE重叠于栅极GE的长度L1小于开关元件T5的漏极DE重叠于栅极GE的长度L5，使开关元件T1的漏极DE与栅极GE之间的重叠面积小于开关元件T5的漏极DE与栅极GE之间的重叠面积。因此，开关元件T1的电容Cgd1小于开关元件T5的电容Cgd5。

请参考图4A与图4D，图4D的子像素E与图4A的标准子像素N有类似的结构，差异在于子像素E重叠于第3-x级传输线TL3-x，且子像素E的漏极DE重叠于栅极GE的长度L3小于标准子像素N的漏极DE重叠于栅极GE的长度L。在本实施例中，x等于2，且子像素E重叠于第1级传输线TL1。

在本实施例中，子像素E的开关元件T3的栅极GE电性连接至第3级扫描线SL3，且开关元件T3的漏极DE与开关元件T3的栅极GE(或第3级扫描线SL3)之间的电容为Cgd3。

开关元件T3的漏极DE重叠于栅极GE的长度L3小于标准开关元件T的漏极DE重叠于栅极GE的长度L，使开关元件T3的漏极DE与栅极GE之间的重叠面积小于标准开关元件T的漏极DE与栅极GE之间的重叠面积。因此，开关元件T3的电容Cgd3小于标准开关元件T的电容Cgd0。

子像素E除了开关元件T3的漏极DE会与栅极GE产生电容Cgd3之外，子像素E的像素电极PE也会与第1级传输线TL1之间产生电容Cvg3。然而，标准子像素N的像素电极PE并非重叠于第1级传输线TL1，导致子像素E与标准子像素N容易出现亮度不一致的问题。在本实施例中，通过使开关元件T3的电容Cgd3小于标准开关元件T的电容Cgd0能够改善前述亮度不一致的问题。

请参考图4C与图4D，开关元件T5的漏极DE重叠于栅极GE的长度L5小于开关元件T3的漏极DE重叠于栅极GE的长度L3，使开关元件T5的漏极DE与栅极GE之间的重叠面积小于开关元件T3的漏极DE与栅极GE之间的重叠面积。因此，开关元件T5的电容Cgd5小于开关元件T3的电容Cgd3。

请参考图4A与图4E，图4E的子像素B与图4A的标准子像素N有类似的结构，差异在于子像素B重叠于第3+y级传输线TL3+y，且子像素B的开关元件T6的漏极DE重叠于栅极GE的长度L6小于标准子像素N的标准开关元件T的漏极DE重叠于栅极GE的长度L。在本实施例中，y等于1，且子像素B重叠于第4级传输线TL4。

在本实施例中，子像素B的开关元件T6的栅极GE电性连接至第3级扫描线SL3，且开关元件T6的漏极DE与开关元件T6的栅极GE(或第3级扫描线SL3)之间的电容为Cgd6。

开关元件T6的漏极DE重叠于栅极GE的长度L6小于标准开关元件T的漏极DE重叠于栅极GE的长度L，使开关元件T6的漏极DE与栅极GE之间的重叠面积小于标准开关元件T的漏极DE与栅极GE之间的重叠面积。因此，开关元件T6的电容Cgd6小于标准开关元件T的电容Cgd0。

子像素B除了开关元件T6的漏极DE会与栅极GE产生电容Cgd6之外，子像素B的像素电极PE也会与第4级传输线TL4之间产生电容Cvg4。然而，标准子像素N的像素电极PE并非重叠于第4级传输线TL4，导致子像素B与标准子像素N容易出现亮度不一致的问题。在本实施例中，通过使开关元件T6的电容Cgd6小于标准开关元件T的电容Cgd0能够改善前述亮度不一致的问题。

请参考图4D与图4E，开关元件T3的漏极DE的长度L3小于开关元件T6的漏极DE长度L6，使开关元件T3的漏极DE与栅极GE之间的重叠面积小于开关元件T6的漏极DE与栅极GE之间的重叠面积。因此，开关元件T3的电容Cgd3小于开关元件T6的电容Cgd6。

请参考图4A与图4F，图4F的子像素C与图4A的标准子像素N有类似的结构，差异在于子像素C重叠于第3+x级传输线TL3+x，且子像素C的开关元件T2的漏极DE重叠于栅极GE的长度L2小于标准子像素N的标准开关元件T的漏极DE重叠于栅极GE的长度L。在本实施例中，x等于2，且子像素C重叠于第5级传输线TL5。

在本实施例中，子像素C的开关元件T2的栅极GE电性连接至第3级扫描线SL3，且开关元件T2的漏极DE与开关元件T2的栅极GE(或第3级扫描线SL3)之间的电容为Cgd2。

开关元件T2的漏极DE重叠于栅极GE的长度L2小于标准开关元件T的漏极DE重叠于栅极GE的长度L，使开关元件T2的漏极DE与栅极GE之间的重叠面积小于标准开关元件T的漏极DE与栅极GE之间的重叠面积。因此，开关元件T2的电容Cgd2小于标准开关元件T的电容Cgd0。

子像素C除了开关元件T2的漏极DE会与栅极GE产生电容Cgd2之外，子像素C的像素电极PE也会与第5级传输线TL5之间产生电容Cvg2。然而，标准子像素N的像素电极PE并非重叠于第5级传输线TL5，导致子像素C与标准子像素N容易出现亮度不一致的问题。在本实施例中，通过使开关元件T2的电容Cgd2小于标准开关元件T的电容Cgd0能够改善前述亮度不一致的问题。

请参考图4E与图4F，开关元件T6的漏极DE重叠于栅极GE的长度L6小于开关元件T2的漏极DE重叠于栅极GE的长度L2，使开关元件T6的漏极DE与栅极GE之间的重叠面积小于开关元件T2的漏极DE与栅极GE之间的重叠面积。因此，开关元件T6的电容Cgd3小于开关元件T2的电容Cgd2。

在本实施例中，长度L1小于长度L5小于长度L3小于长度L6小于长度L2小于长度L。长度L1与长度L的差值介于0.5微米至1微米。长度L1与长度L2的差值介于0.5微米至1微米。

子像素A的电容Cgd1小于子像素D的电容Cgd5小于子像素E的电容Cgd3小于子像素B的电容Cgd6小于子像素C的电容Cgd2，因此，降低像素阵列基板电容分布不均匀的问题。

在一些实施例中，子像素的像素电极与其所重叠的传输线之间的重叠面积相同，因此电容Cvg1、电容Cvg2、电容Cvg3、电容Cvg4以及电容Cvg5大约彼此相同。

图7A与图7B分别是依照本发明的一实施例的不同个子像素俯视图。在此必须说明的是，图7A和图7B的实施例沿用图4A至图4F的实施例的元件标号与部分内容，其中采用相同或近似的标号来表示相同或近似的元件，并且省略了相同技术内容的说明。关于省略部分的说明可参考前述实施例，在此不赘述。

请参考图7A和图7B，在本实施例中，标准子像素N的标准开关元件T与第一子像素A的第一开关元件T1电性连接至第3级扫描线SL3。第一子像素A重叠于第3级传输线TL3，标准子像素N重叠于第m级传输线TLm，其中1<m<n。第m级扫描线SLm的充电时间不重叠于第3级扫描线SL3的充电时间。

在本实施例中，标准开关元件T的漏极DE的宽度W1大于第一开关元件T1的漏极DE的宽度W2。借此使开关元件T1的电容Cgd1小于标准开关元件T的电容Cgd0，并改善显示面板亮度不一致的问题。

图8A与图8B分别是依照本发明的一实施例的不同个子像素俯视图。在此必须说明的是，图8A和图8B的实施例沿用图4A至图4F的实施例的元件标号与部分内容，其中采用相同或近似的标号来表示相同或近似的元件，并且省略了相同技术内容的说明。关于省略部分的说明可参考前述实施例，在此不赘述。

请参考图8A和图8B，在本实施例中，标准子像素N的标准开关元件T与第一子像素A的第一开关元件T1电性连接至第3级扫描线SL3。第一子像素A重叠于第3级传输线TL3，标准子像素N重叠于第m级传输线TLm，其中1<m<n。第m级扫描线SLm的充电时间不重叠于第3级扫描线SL3的充电时间。

在本实施例中，第一子像素A的像素电极PE重叠于第一开关元件T1的栅极GE的面积小于标准子像素N的像素电极PE重叠于标准开关元件T的栅极GE的面积。举例来说，像素电极PE具有重叠于栅极GE的延伸部EP，而标准子像素N的延伸部EP的面积大于第一子像素A的延伸部EP的面积。

在一些实施例中，标准子像素N的像素电极PE重叠于标准开关元件T的栅极，而第一子像素A的像素电极PE未重叠于第一开关元件T1的栅极GE。举例来说，第一子像素A的像素电极PE不具有延伸部EP。

通过调整像素电极PE的面积使开关元件T1的电容Cgd1小于标准开关元件T的电容Cgd0，并改善显示面板亮度不一致的问题。

图9是依照本发明的一实施例的一种像素阵列基板的显示区俯视图。在此必须说明的是，图9的实施例沿用图4A至图4F的实施例的元件标号与部分内容，其中采用相同或近似的标号来表示相同或近似的元件，并且省略了相同技术内容的说明。关于省略部分的说明可参考前述实施例，在此不赘述。

请参考图9，在本实施例中，像素阵列基板20还包括子像素F。子像素F重叠于传输线中的两者。举例来说，在本实施例中，电性连接至第3级扫描线SL3的部分子像素F重叠于第3级传输线SL3以及第2传输线SL2，电性连接至第3级扫描线SL3的另一部分子像素F重叠于第4级传输线SL4以及第5传输线SL5。

以电性连接至第3级扫描线SL3的子像素为例，子像素F的开关元件的漏极与栅极之间的电容为Cgd4，而标准子像素N的开关元件的漏极与栅极之间的电容为Cgd0。通过前述任一实施例的补偿设计来调整电容Cgd4，使电容Cgd4小于电容Cgd0，借此改善显示画面亮度分布不均的问题。

在一些实施例中，以电性连接至第3级扫描线SL3的子像素为例，子像素A的电容Cgd1大于子像素F的电容Cgd4，借此进一步改善显示画面亮度分布不均的问题。

图10是依照本发明的一实施例的一种像素阵列基板的俯视图。在此必须说明的是，图10的实施例沿用图1的实施例的元件标号与部分内容，其中采用相同或近似的标号来表示相同或近似的元件，并且省略了相同技术内容的说明。关于省略部分的说明可参考前述实施例，在此不赘述。

请参考图10，在像素阵列基板30中，每条扫描线SL电性连接至多条传输线TL。举例来说，第一级扫描线电性连接至三条第一级传输线，三条第一级传输线分别电性连接至不同个驱动电路DR。

利用多条传输线提供信号给同一条扫描线，借此能改善扫描线电阻过大造成的问题。

虽然在本实施例中，每条扫描线电性连接至三条传输线，但本发明不以此为限。在其他实施例中，每条扫描线电性连接至四条以上的传输线。

图11A和图11B分别是依照本发明的一实施例的不同个子像素俯视图。在此必须说明的是，图11A和图11B的实施例沿用图4A至图4F的实施例的元件标号与部分内容，其中采用相同或近似的标号来表示相同或近似的元件，并且省略了相同技术内容的说明。关于省略部分的说明可参考前述实施例，在此不赘述。

为了方便说明，图11A和图11B示出了开关元件、扫描线以及数据线，并省略示出其他构件，关于其他构件的描述可参考前述实施例，在此不赘述。

图11B的子像素A与图11A的标准子像素N有类似的结构，差异在于子像素A的漏极DE重叠于栅极GE的长度L1小于标准子像素N的标准开关元件T的漏极DE重叠于栅极GE的长度L。

在本实施例中，子像素A的栅极GE的宽度X1小于标准子像素N的标准开关元件T的栅极GE的宽度X。通过调整栅极GE的宽度X1来改变漏极DE重叠于栅极GE的长度L1。

在本实施例中，开关元件T1的漏极DE重叠于栅极GE的长度L1小于标准开关元件T的漏极DE重叠于栅极GE的长度L，使开关元件T1的漏极DE与栅极GE之间的重叠面积小于标准开关元件T的漏极DE与栅极GE之间的重叠面积。因此，开关元件T1的电容Cgd1小于标准开关元件T的电容Cgd0。

在本实施例中，通过使开关元件T1的电容Cgd1小于标准开关元件T的电容Cgd0能够改善显示装置亮度不一致的问题。

图12是依照本发明的一实施例的一种像素阵列基板的俯视图。在此必须说明的是，图12的实施例沿用图10的实施例的元件标号与部分内容，其中采用相同或近似的标号来表示相同或近似的元件，并且省略了相同技术内容的说明。关于省略部分的说明可参考前述实施例，在此不赘述。

为了方便说明，图12示出了传输线、扫描线以及数据线，并省略示出其他构件，关于其他构件的描述可参考前述实施例，在此不赘述。

请参考图12，在本实施例中，像素阵列基板40的传输线Tla电性连接驱动电路DR至对应的扫描线SL，且驱动电路DR与对应的扫描线SL之间的传输线Tla的长度为Y1。在本实施例中，传输线Tlb电性连接驱动电路DR至对应的扫描线SL，且驱动电路DR与对应的扫描线SL之间的传输线Tlb的长度为Y2。在本实施例中，传输线Tlc电性连接驱动电路DR至对应的扫描线SL，且驱动电路DR与对应的扫描线SL之间的传输线Tlc的长度为Y3。在本实施例中，长度Y3大于长度Y2大于长度Y1。

由于长度Y3、长度Y2以及长度Y1彼此不同，因此，电性连接至传输线Tla的子像素、电性连接至传输线Tlb的子像素以及电性连接至传输线Tlc的子像素具有不同程度的补偿设计。在一些实施例中，电性连接至传输线Tlc的子像素的补偿设计的程度大于电性连接至传输线Tlb的子像素的补偿设计的程度，电性连接至传输线Tlb的子像素的补偿设计的程度大于电性连接至传输线Tlc的子像素的补偿设计的程度。举例来说，电性连接至传输线Tla的第一开关元件的漏极与栅极的重叠面积为A1，电性连接至传输线Tlb的第二开关元件的漏极与栅极的重叠面积为A2，电性连接至传输线Tlc的第三开关元件的漏极与栅极的重叠面积为A3，通过调整漏极的长度、漏极的宽度及/或栅极的宽度，使面积A1>面积A2>面积A3。换句话说，子像素的补偿设计的补偿值越大，漏极与栅极的重叠面积越小。举例来说，第一开关元件的漏极的长度大于第二开关元件的漏极的长度大于第三开关元件的漏极的长度。举例来说，第一开关元件的漏极的宽度大于第二开关元件的漏极的宽度大于第三开关元件的漏极的宽度。

举例来说，电性连接至传输线Tla的第一开关元件的漏极与栅极之间的电容为Cgda，电性连接至传输线Tlb的第二开关元件的漏极与栅极之间的电容为Cgdb，电性连接至传输线Tlb的第二开关元件的漏极与栅极之间的电容为Cgdc，其中Cgda>Cgdb>Cgdc。

在其他实施例中，也可以通过调整像素电极重叠于开关元件的栅极的面积来改变子像素的补偿设计的程度(如图8A与图8B)。举例来说，电性连接至传输线Tla的第一开关元件的栅极与第一像素电极的重叠面积为B1，电性连接至传输线Tlb的第二开关元件的栅极与第二像素电极的重叠面积为B2，电性连接至传输线Tlc的第三开关元件的栅极与第三像素电极的重叠面积为B3，面积B1>面积B2>面积B3。换句话说，子像素的补偿设计的补偿值越大，像素电极与栅极的重叠面积越小。

Claims (20)

1.一种像素阵列基板，包括：

多条扫描线，位于一基板上，包括：

第1级扫描线至第n级扫描线，沿着一第一方向延伸，其中n为大于3的整数；

多条传输线，位于该基板上，包括：

第1级传输线至第n级传输线，沿着一第二方向延伸，且分别电性连接至该第1级扫描线至该第n级扫描线；

多条数据线，位于该基板上，且沿着该第二方向延伸；

多个子像素，各该子像素电性连接至对应的一条扫描线以及对应的一条数据线，其中该些子像素包括：

一第一子像素，重叠于第3级传输线，其中该第一子像素的一第一开关元件电性连接至第3级扫描线，且该第一开关元件的漏极与该第一开关元件的栅极之间的电容为Cgd1；

一第二子像素，重叠于第3+x级传输线，其中x为小于3的整数，其中该第二子像素的一第二开关元件电性连接至该第3级扫描线，且该第二开关元件的漏极与该第二开关元件的栅极之间的电容为Cgd2；以及

一第三子像素，重叠于第3-x级传输线，其中该第三子像素的一第三开关元件电性连接至该第3级扫描线，且该第三开关元件的漏极与该第三开关元件的栅极之间的电容为Cgd3，其中Cgd2大于Cgd3大于Cgd1。

2.如权利要求1所述的像素阵列基板，其中该第一开关元件的漏极与该第3级传输线之间的电容为Cvg1，该第二开关元件的漏极与该第3+x级传输线之间的电容为Cvg2，该第三开关元件的漏极与该第3-x级传输线之间的电容为Cvg3，且Cvg1、Cvg2以及Cvg3大约彼此相同。

3.如权利要求1所述的像素阵列基板，其中该些子像素还包括：

一第四子像素，重叠于该第3级传输线以及第2传输线，其中该第四子像素电性连接至该第3级扫描线。

4.如权利要求3所述的像素阵列基板，其中该第四子像素的一第四开关元件的漏极与该第四开关元件的栅极之间的电容为Cgd4，且Cgd1大于Cgd4。

5.如权利要求1所述的像素阵列基板，其中x等于2，且该些子像素还包括：

一第五子像素，重叠于第2级传输线，其中该第五子像素的一第五开关元件电性连接至该第3级扫描线，且该第五开关元件的漏极与该第五开关元件的栅极之间的电容为Cgd5，且Cgd1小于Cgd5小于Cgd3。

6.如权利要求1所述的像素阵列基板，其中x等于2，且该些子像素还包括：

一第六子像素，重叠于第4级传输线，其中该第六子像素的一第六开关元件电性连接至该第3级扫描线，且该第六开关元件的漏极与该第六开关元件的栅极之间的电容为Cgd6，Cgd1小于Cgd6小于Cgd2。

7.如权利要求1所述的像素阵列基板，还包括：

一标准子像素，重叠于第m级传输线，其中1<m<n，且该标准子像素的一标准开关元件电性连接至该第3级扫描线，其中第m级扫描线的充电时间不重叠于该第3级扫描线的充电时间，且该第一开关元件的漏极重叠于该第一开关元件的栅极的长度为L1，该标准开关元件的漏极重叠于该标准开关元件的栅极的长度为L，L1小于L。

8.如权利要求7所述的像素阵列基板，其中L1与L的差值介于0.5微米至1微米。

9.如权利要求1所述的像素阵列基板，其中该第3级扫描线的充电时间部分重叠于该第3+x级扫描线的充电时间以及该第3-x级扫描线的充电时间。

10.如权利要求1所述的像素阵列基板，还包括：

一标准子像素，重叠于第m级传输线，其中1<m<n，且该标准子像素的一标准开关元件电性连接至该第3级扫描线，其中第m级扫描线的充电时间不重叠于该第3级扫描线的充电时间，且该标准开关元件的漏极的宽度大于该第一开关元件的漏极的宽度。

11.如权利要求1所述的像素阵列基板，还包括：

一标准子像素，重叠于第m级传输线，其中1<m<n，且该标准子像素的一标准开关元件电性连接至该第3级扫描线，其中第m级扫描线的充电时间不重叠于该第3级扫描线的充电时间，其中该第一子像素还包括电性连接至该第一开关元件的一第一像素电极，且该标准子像素还包括电性连接至该标准开关元件的一第二像素电极，其中该第一像素电极重叠于该第一开关元件的栅极的面积不同于该第二像素电极重叠于该标准开关元件的栅极的面积。

12.如权利要求1所述的像素阵列基板，还包括：

一驱动电路，该第1级传输线至该第n级传输线分别电性连接该驱动电路至该第1级扫描线至该第n级扫描线；其中

该第1级传输线至该第n级传输线中的其中一者电性连接至该第1级扫描线至该第n级扫描线中的其中一者，且该驱动电路与该第1级扫描线至该第n级扫描线中的该其中一者之间的该第1级传输线至该第n级传输线中的该其中一者的长度为Y1，电性连接至该第1级传输线至该第n级传输线中的该其中一者的一第七开关元件的漏极与栅极的重叠面积为A1；

该第1级传输线至该第n级传输线中的其中另一者电性连接至该第1级扫描线至该第n级扫描线中的其中另一者，且该驱动电路与该第1级扫描线至该第n级扫描线中的该其中另一者之间的该第1级传输线至该第n级传输线中的该其中另一者的长度为Y2，电性连接至该第1级传输线至该第n级传输线中的该其中另一者的一第八开关元件的漏极与栅极的重叠面积为A2；

该第1级传输线至该第n级传输线中的其中又另一者电性连接至该第1级扫描线至该第n级扫描线中的其中又另一者，且该驱动电路与该第1级扫描线至该第n级扫描线中的该其中又另一者之间的该第1级传输线至该第n级传输线中的该其中又另一者的长度为Y3，电性连接至该第1级传输线至该第n级传输线中的该其中又另一者的一第九开关元件的漏极与栅极的重叠面积为A3，其中长度Y3大于长度Y2大于长度Y1，且面积A1>面积A2>面积A3。

13.如权利要求1所述的像素阵列基板，还包括：

一驱动电路，该第1级传输线至该第n级传输线分别电性连接该驱动电路至该第1级扫描线至该第n级扫描线；其中

该第1级传输线至该第n级传输线中的其中一者电性连接至该第1级扫描线至该第n级扫描线中的其中一者，且该驱动电路与该第1级扫描线至该第n级扫描线中的该其中一者之间的该第1级传输线至该第n级传输线中的该其中一者的长度为Y1，电性连接至该第1级传输线至该第n级传输线中的该其中一者的一第七开关元件的栅极与一第七像素电极的重叠面积为B1；

该第1级传输线至该第n级传输线中的其中另一者电性连接至该第1级扫描线至该第n级扫描线中的其中另一者，且该驱动电路与该第1级扫描线至该第n级扫描线中的该其中另一者之间的该第1级传输线至该第n级传输线中的该其中另一者的长度为Y2，电性连接至该第1级传输线至该第n级传输线中的该其中另一者的一第八开关元件的栅极与一第八像素电极的重叠面积为B2；

该第1级传输线至该第n级传输线中的其中又另一者电性连接至该第1级扫描线至该第n级扫描线中的其中又另一者，且该驱动电路与该第1级扫描线至该第n级扫描线中的该其中又另一者之间的该第1级传输线至该第n级传输线中的该其中又另一者的长度为Y3，电性连接至该第1级传输线至该第n级传输线中的该其中又另一者的一第九开关元件的栅极与一第九像素电极的重叠面积为B3，其中，其中长度Y3大于长度Y2大于长度Y1，且面积B1>面积B2>面积B3。

14.一种像素阵列基板，包括：

一驱动电路；

多条扫描线，位于一基板上，包括：

第1级扫描线至第n级扫描线，沿着一第一方向延伸，其中n为大于3的整数；

多条传输线，位于该基板上，包括：

第1级传输线至第n级传输线，沿着一第二方向延伸，且该第1级传输线至该第n级传输线分别电性连接该驱动电路至该第1级扫描线至该第n级扫描线，其中该第1级传输线至该第n级传输线中的其中一者电性连接至该第1级扫描线至该第n级扫描线中的其中一者，且该驱动电路与该第1级扫描线至该第n级扫描线中的该其中一者之间的该第1级传输线至该第n级传输线中的该其中一者的长度为Y1，该第1级传输线至该第n级传输线中的其中另一者电性连接至该第1级扫描线至该第n级扫描线中的其中另一者，且该驱动电路与该第1级扫描线至该第n级扫描线中的该其中另一者之间的该第1级传输线至该第n级传输线中的该其中另一者的长度为Y2，其中长度Y2大于长度Y1；

多条数据线，位于该基板上，且沿着该第二方向延伸；

一第一子像素，包括一第一开关元件以及电性连接至该第一开关元件的一第一像素电极，其中该第一开关元件电性连接至该第1级传输线至该第n级传输线中的该其中一者，且该第一开关元件的漏极与栅极的重叠面积为A1，该第一开关元件的栅极与该第一像素电极的重叠面积为B1；以及

一第二子像素，包括一第二开关元件以及电性连接至该第二开关元件的一第二像素电极，其中该第二开关元件电性连接至该第1级传输线至该第n级传输线中的该其中另一者，且该第二开关元件的漏极与栅极的重叠面积为A2，该第二开关元件的栅极与该第二像素电极的重叠面积为B2，其中：

面积A1>面积A2，及/或

面积B1>面积B2。

15.如权利要求14所述的像素阵列基板，其中该第一开关元件的漏极与该第一开关元件的栅极之间的电容为Cgda，该第二开关元件的漏极与该第二开关元件的栅极之间的电容为Cgdb，其中Cgda>Cgdb。

16.如权利要求14所述的像素阵列基板，其中该第一开关元件的漏极的宽度大于该第二开关元件的漏极的宽度。

17.如权利要求14所述的像素阵列基板，其中该第一开关元件的漏极的长度大于该第二开关元件的漏极的长度。

18.如权利要求15所述的像素阵列基板，其中该第1级传输线至该第n级传输线中的其中又另一者电性连接至该第1级扫描线至该第n级扫描线中的其中又另一者，且该驱动电路与该第1级扫描线至该第n级扫描线中的该其中又另一者之间的该第1级传输线至该第n级传输线中的该其中又另一者的长度为Y3，长度Y3大于长度Y2，且该像素阵列基板还包括：

一第三子像素，包括一第三开关元件以及电性连接至该第三开关元件的一第三像素电极，其中该第三开关元件电性连接至该第1级传输线至该第n级传输线中的该其中又另一者，且该第三开关元件的漏极与栅极的重叠面积为A3，该第三开关元件的栅极与该第三像素电极的重叠面积为B3，其中：

面积A2>面积A3，及/或

面积B2>面积B3。

19.如权利要求18所述的像素阵列基板，其中该第三开关元件的漏极与该第三开关元件的栅极之间的电容为Cgdc，且Cgdb>Cgdc。

20.如权利要求18所述的像素阵列基板，其中该第二开关元件的漏极的长度大于该第三开关元件的漏极的长度。

Images