KR20150134465A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20150134465A
KR20150134465A KR1020140060863A KR20140060863A KR20150134465A KR 20150134465 A KR20150134465 A KR 20150134465A KR 1020140060863 A KR1020140060863 A KR 1020140060863A KR 20140060863 A KR20140060863 A KR 20140060863A KR 20150134465 A KR20150134465 A KR 20150134465A
Authority
KR
South Korea
Prior art keywords
resistance layer
low
insulating substrate
voltage
display
Prior art date
Application number
KR1020140060863A
Other languages
English (en)
Inventor
김유진
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020140060863A priority Critical patent/KR20150134465A/ko
Priority to US14/504,887 priority patent/US20150338692A1/en
Publication of KR20150134465A publication Critical patent/KR20150134465A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509—Filters, e.g. light shielding masks
    • G02F1/133514—Colour filters
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509—Filters, e.g. light shielding masks
    • G02F1/133512—Light shielding layers, e.g. black matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133308—Support structures for LCD panels, e.g. frames or bezels
    • G02F1/133334—Electromagnetic shields

Abstract

본 발명은 표시 장치에 관한 것으로, 더 구체적으로 표시판에 집적되어 있는 구동 회로를 포함하는 표시 장치에 관한 것으로 본 발명의 한 실시예에 따른 표시 장치는 표시 영역 및 그 주변에 위치하는 주변 영역을 포함하는 제1 절연 기판, 상기 제1 절연 기판의 상기 표시 영역에 위치하는 복수의 신호선, 상기 제1 절연 기판의 상기 주변 영역에 집적되어 있으며 상기 복수의 신호선과 연결되어 있는 구동 회로, 상기 제1 절연 기판과 마주하는 제2 절연 기판, 상기 제2 절연 기판 위에 위치하는 절연층, 상기 절연층 위에 위치하며 상기 절연층보다 낮은 저항을 가지는 도전성 저저항층, 그리고 상기 저저항층 위에 위치하며 절연 물질을 포함하는 덮개막을 포함하고, 상기 저저항층은 상기 구동 회로와 마주하는 제1부분을 포함한다.

Description

표시 장치{DISPLAY DEVICE}
본 발명은 표시 장치에 관한 것으로, 더 구체적으로 표시판에 집적되어 있는 구동 회로를 포함하는 표시 장치에 관한 것이다.
표시 장치는 일반적으로 스위칭 소자를 포함하는 화소와 표시 신호선이 구비된 표시판, 표시 신호선 중 게이트선에 게이트 신호를 내보내어 화소의 스위칭 소자를 턴온/오프시키는 게이트 구동부, 데이터선에 데이터 전압을 인가하는 데이터 구동부, 그리고 이들을 제어하는 신호 제어부 등을 포함한다.
표시 장치 중 액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중 하나로서, 화소 전극과 공통 전극 등 전기장 생성 전극(field generating electrode)이 형성되어 있는 두 장의 표시판과 그 사이에 들어 있는 액정층을 포함한다. 액정 표시 장치는 전기장 생성 전극에 전압을 인가하여 액정층에 전기장을 생성하고 이를 통하여 액정층의 액정 분자들의 방향을 결정하고 입사광의 편광을 제어함으로써 영상을 표시한다. 액정 표시 장치의 투과율은 액정 분자들이 잘 제어될수록 높아질 수 있다.
액정 표시 장치의 각 화소가 포함하는 적어도 하나의 화소 전극은 게이트선과 데이터선 등의 표시 신호선과 연결되어 있는 스위칭 소자와 연결되어 있다. 스위칭 소자는 박막 트랜지스터 등의 삼단자 소자로서 데이터 전압을 화소 전극에 전달한다.
액정 표시 장치 중에서 액정층에 전기장을 생성하는 화소 전극 및 공통 전극을 스위칭 소자가 형성되어 있는 하나의 표시판에 구비할 수 있다. 이러한 액정 표시 장치의 화소 전극 및 공통 전극 중 적어도 하나는 복수의 가지 전극을 포함할 수 있다. 액정층에 전기장이 생성되면 액정층의 액정 분자는 가지 전극에 의한 프린지 필드에 의해 그 배열 방향이 정해진다.
게이트 구동부 및 데이터 구동부 등의 구동 회로는 집적 회로 칩의 형태로 표시 장치에 장착되거나, 가요성 인쇄 회로막(flexible printed circuit film) 위에 장착되어 TCP(tape carrier package)의 형태로 표시 장치에 부착되거나, 인쇄 회로 기판(printed circuit board) 위에 장착될 수도 있다. 그러나 최근에는 박막 트랜지스터 채널의 높은 이동도를 요하지 않는 게이트 구동부와 같은 일부 구동 회로를 별도의 칩으로 형성하지 않고 표시 신호선 및 스위칭 소자 등과 동일한 공정에서 표시판에 집적하는 구조가 개발되고 있다.
표시판에 집적되어 있는 게이트 구동부는 종속적으로 연결된 복수의 스테이지로 이루어진 시프트 레지스터와 이에 구동 신호를 전달하는 복수의 신호선들을 포함할 수 있다. 복수의 스테이지는 복수의 박막 트랜지스터 및 축전기를 포함한다. 각 스테이지는 대응하는 게이트선에 연결되어 있으며, 복수의 스테이지는 정해진 순서대로 순차적으로 각 게이트선에 게이트 신호를 출력한다.
게이트 구동부 등의 구동 회로를 표시판에 집적하는 표시 장치에서 구동 회로의 온 또는 오프시에 발생하는 주변과의 전압차로 인해 상부 표시판의 저항이 상대적으로 낮은 층에 전하가 대전될 수 있다. 이렇게 축적된 전하는 표시판의 표시 영역 쪽으로 전달되어 액정층과 같은 광학 변환 소자에 원치 않는 전기장을 생성할 수 있다. 이러한 원치 않는 전기장은 구동 회로에 인접한 표시 영역의 가장자리 부분에서 강하게 발생할 수 있고 이는 빛샘을 유발시킨다. 표시 영역의 가장자리 부분의 빛샘은 블랙 또는 저계조의 영상을 표시할 때 더욱 잘 시인될 수 있다. 특히 구동 회로에서 전달되는 전압이 표시 영역에서 전달되는 공통 전압과 큰 전위차를 가지는 경우 이러한 빛샘이 더 잘 발생할 수 있다.
본 발명이 해결하고자 하는 과제는 구동 회로가 표시판에 집적되어 있는 표시 장치의 구동 회로 내에서 전달되는 전압에 기인해 상부 표시판에 대전된 전하를 넓은 면적으로 빠르게 분산시킴으로써 표시 영역에서 발생하는 빛샘으로 인한 표시 얼룩 등을 방지하는 것이다.
본 발명의 한 실시예에 따른 표시 장치는 표시 영역 및 그 주변에 위치하는 주변 영역을 포함하는 제1 절연 기판, 상기 제1 절연 기판의 상기 표시 영역에 위치하는 복수의 신호선, 상기 제1 절연 기판의 상기 주변 영역에 집적되어 있으며 상기 복수의 신호선과 연결되어 있는 구동 회로, 상기 제1 절연 기판과 마주하는 제2 절연 기판, 상기 제2 절연 기판 위에 위치하는 절연층, 상기 절연층 위에 위치하며 상기 절연층보다 낮은 저항을 가지는 도전성 저저항층, 그리고 상기 저저항층 위에 위치하며 절연 물질을 포함하는 덮개막을 포함하고, 상기 저저항층은 상기 구동 회로와 마주하는 제1부분을 포함한다.
상기 제1 절연 기판 위에 위치하는 제1 전극 및 제2 전극을 더 포함하고, 상기 제1 전극 및 상기 제2 전극은 상기 제1 절연 기판과 상기 제2 절연 기판 사이에 영상 신호에 따른 전기장을 형성할 수 있을 수 있다.
상기 제1부분은 상기 주변 영역의 대부분을 덮고 있을 수 있다.
상기 저저항층과 상기 덮개막 사이에 위치하는 색필터를 더 포함할 수 있다.
상기 저저항층은 상기 표시 영역에 대응하는 하나의 개구부를 포함할 수 있다.
상기 제1 절연 기판과 상기 제2 절연 기판 사이에 위치하는 쇼트부를 더 포함하고, 상기 쇼트부는 상기 저저항층과 연결되어 있을 수 있다.
상기 제1 절연 기판 위에 위치하며 일정 전압을 전달하는 전압 배선을 더 포함하고, 상기 쇼트부는 상기 전압 배선과 연결되어 있을 수 있다.
상기 덮개막은 상기 저저항층을 드러내는 접촉 구멍을 포함할 수 있다.
상기 구동 회로는 게이트 온 전압과 게이트 오프 전압을 포함하는 게이트 신호를 생성할 수 있다.
상기 저저항층은 상기 표시 영역에 위치하는 제2부분을 더 포함하고, 상기 제2부분은 상기 제1부분과 연결되어 있을 수 있다.
상기 절연층은 상기 주변 영역에 위치하는 제1 차광부 및 상기 표시 영역에 위치하는 제2 차광부를 포함하고, 상기 제2 차광부는 복수의 제1 개구부를 포함하며, 상기 제2부분은 상기 제1 개구부와 마주하는 제2 개구부를 포함할 수 있다.
본 발명의 실시예에 따르면 구동 회로가 표시판에 집적되어 있는 표시 장치의 구동 회로 내에서 전달되는 전압에 의해 상부 표시판에 대전된 저항을 넓은 면적으로 빠르게 분산시킬 수 있다. 이에 따라 표시 영역의 일부 영역에서 발생하는 빛샘으로 인한 표시 얼룩을 방지하고 표시 품질을 높일 수 있다.
도 1은 본 발명의 한 실시예에 따른 표시 장치의 블록도이고,
도 2는 본 발명의 한 실시예에 따른 표시 장치의 한 화소에 대한 개략적인 회로도이고,
도 3은 본 발명의 한 실시예에 따른 표시 장치가 포함하는 표시판의 배치도이고,
도 4는 도 3의 표시판을 IV-IV 선을 따라 잘라 도시한 단면도이고,
도 5는 본 발명의 한 실시예에 따른 구동부의 한 스테이지의 회로도의 한 예이고,
도 6 및 도 7은 각각 본 발명의 한 실시예에 따른 표시판의 단면도이고,
도 8 내지 도 11은 본 발명의 한 실시예에 따른 표시판의 제조 방법의 중간 단계에서의 제조물의 단면 구조를 차례대로 나타내는 단면도들이고,
도 12 내지 도 14는 본 발명의 한 실시예에 따른 표시판의 제조 방법의 중간 단계에서의 제조물의 단면 구조를 차례대로 나타내는 단면도들이고,
도 15는 본 발명의 한 실시예에 따른 표시판의 한 화소에 대한 배치도이고,
도 16은 도 15의 표시판을 XVI-XVI 선을 따라 잘라 도시한 단면도이고,
도 17은 본 발명의 한 실시예에 따른 표시 장치의 화소 전극 및 공통 전극이 액정층에 전기장을 생성할 때 액정 분자의 거동을 나타낸 시뮬레이션 결과이고,
도 18은 도 17의 일부를 확대한 도면이고,
도 19는 본 발명의 한 실시예에 따른 표시 장치의 화소 전극 및 공통 전극이 액정층에 전기장을 생성할 때 액정 분자의 거동을 나타낸 시뮬레이션 결과이고,
도 20은 도 19의 일부를 확대한 도면이고,
도 21은 본 발명의 한 실시예에 따른 표시 장치의 화소 전극 및 공통 전극이 액정층에 전기장을 생성할 때 액정 분자의 거동을 나타낸 시뮬레이션 결과이고,
도 22는 도 21의 일부를 확대한 도면이고,
도 23, 도 24 및 도 25는 본 발명의 한 실시예에 따른 표시판의 배치도이고,
도 26은 도 25의 표시판을 XXVI-XXVI 선을 따라 잘라 도시한 단면도이고,
도 27은 본 발명의 한 실시예에 따른 표시판의 배치도이다.
그러면 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우 뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 "전기적으로 연결"되어 있는 경우도 포함한다. 또한 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
이제 본 발명의 한 실시예에 따른 표시판을 포함하는 표시 장치에 대하여 도면을 참조하여 상세하게 설명한다.
도 1 내지 도 5를 참조하여 본 발명의 한 실시예에 따른 표시 장치에 대하여 설명한다.
도 1은 본 발명의 한 실시예에 따른 표시 장치의 블록도이고, 도 2는 본 발명의 한 실시예에 따른 표시 장치의 한 화소에 대한 개략적인 회0로도이고, 도 3은 본 발명의 한 실시예에 따른 표시 장치가 포함하는 표시판의 배치도이다.
도 1을 참조하면, 본 발명의 한 실시예에 따른 표시 장치는 표시판(300), 제1 구동부(400), 제2 구동부(500) 및 신호 제어부(600)를 포함한다.
표시판(300)은 액정 표시 장치(liquid crystal display, LCD), 유기 발광 표시 장치(organic light emitting display, OLED), 전기 습윤 장치(electrowetting display, EWD) 등 다양한 표시 장치(display device)에 포함된 표시판일 수 있다.
표시판(300)은 영상을 표시하는 표시 영역(display area)(DA)과 그 주변에 위치하는 주변 영역(peripheral area)(PA)을 포함한다.
표시 영역(DA)에는 복수의 게이트선(G1-Gn), 복수의 데이터선(D1-Dm), 그리고 복수의 게이트선(G1-Gn) 및 복수의 데이터선(D1-Dm)에 연결되어 있는 복수의 화소(PX)가 위치한다.
게이트선(G1-Gn)은 게이트 신호를 전달하고 대략 행 방향으로 뻗으며 서로가 거의 평행할 수 있다.
데이터선(D1-Dm)은 영상 신호에 대응하는 데이터 전압을 전달하고 대략 열 방향으로 뻗으며 서로가 거의 평행할 수 있다.
복수의 화소(PX)는 대략 행렬 형태로 배열되어 있을 수 있다.
도 2를 참조하면, 각 화소(PX)는 게이트선(Gi) 및 데이터선(Dj)과 연결된 적어도 하나의 스위칭 소자(SW) 및 이에 연결된 적어도 하나의 화소 전극(191)을 포함할 수 있다. 스위칭 소자(SW)는 표시판(300)에 집적되어 있는 박막 트랜지스터 등의 삼단자 소자일 수 있다. 박막 트랜지스터는 게이트 단자, 입력 단자, 그리고 출력 단자를 포함한다. 스위칭 소자(SW)는 게이트선(Gi)의 게이트 신호에 따라 턴온 또는 턴오프되어 데이터선(Dj)으로부터의 데이터 신호를 화소 전극(191)에 전달할 수 있다. 스위칭 소자(SW)는 하나 이상의 박막 트랜지스터를 포함할 수 있다. 화소 전극(191)에 인가된 데이터 전압에 따라 화소(PX)는 해당 영상을 표시할 수 있다.
주변 영역(PA)은 표시 장치에서 영상이 표시되지 않는 영역인 비표시 영역의 일부로서 차광 부재(도시하지 않음)로 가려질 수 있다. 주변 영역(PA)은 표시 영역(DA)을 둘러싸거나 표시판(300)의 가장자리에 위치할 수 있다.
도 1 및 도 3을 참조하면, 표시판(300)의 주변 영역(PA)에는 제1 구동부(400) 및 제1 구동부(400)에 구동 신호를 전달하는 복수의 신호 배선(SL1, SL2)이 위치할 수 있다. 신호 배선(SL1)과 신호 배선(SL2)은 제1 구동부(400)가 형성된 영역을 기준으로 서로 다른 쪽에 위치할 수 있으나, 이에 한정되는 것은 아니고 제1 구동부(400)가 형성된 영역 안에 위치할 수도 있고 제1 구동부(400)를 기준으로 어느 한 측에 모두 위치할 수도 있다.
신호 제어부(600)는 제2 구동부(500) 및 제1 구동부(400) 등을 제어한다.
신호 제어부(600)는 외부의 그래픽 제어기(도시하지 않음)로부터 입격받은 입력 영상 신호와 입력 제어 신호를 기초로 입력 영상 신호를 적절히 처리하여 디지털 영상 신호(DAT)로 변환하고 게이트 제어 신호(CONT1) 및 데이터 제어 신호(CONT2) 등을 생성한다. 신호 제어부(600)는 데이터 제어 신호(CONT2), 게이트 제어 신호(CONT1) 및 디지털 영상 신호(DAT) 등을 제1 구동부(400) 및 제2 구동부(500)에 전달할 수 있다.
제2 구동부(500)는 표시판(300)의 데이터선(D1-Dm)과 연결되어 있는 데이터 구동부일 수 있다. 제2 구동부(500)는 신호 제어부(600)로부터의 데이터 제어 신호(CONT2) 및 디지털 영상 신호(DAT)를 수신하여 각 디지털 영상 신호(DAT)에 대응하는 계조 전압을 선택함으로써 디지털 영상 신호(DAT)를 아날로그 데이터 신호로 변환한 다음, 이를 해당 데이터선(D1-Dm)에 인가한다.
제2 구동부(500)는 가요성 인쇄 회로막(flexible printed circuit film) 위에 장착되어 TCP(tape carrier package)의 형태로 표시 장치에 부착되거나, 인쇄 회로 기판(printed circuit board) 위에 장착될 수 있다. 이와 달리 제2 구동부(500)는 복수의 집적 회로 칩의 형태로 표시판(300)의 주변 영역(PA)에 장착될 수도 있다. 본 발명의 다른 실시예에 따르면 제2 구동부(500)는 표시판(300)의 주변 영역(PA)에 표시 영역(DA)의 박막 트랜지스터 등의 전기 소자와 함께 동일한 공정에서 집적될 수도 있다.
제1 구동부(400)는 게이트선(G1-Gn)과 연결되어 있는 게이트 구동부일 수 있다. 제1 구동부(400)는 신호 제어부(600)로부터의 게이트 제어 신호(CONT1)에 따라 게이트 온 전압(Von) 및 게이트 오프 전압(Voff)으로 이루어진 게이트 신호를 생성하고, 게이트선(G1-Gn)에 게이트 신호를 인가한다.
도 1 및 도 3을 참조하면, 본 발명의 한 실시예에 따른 제1 구동부(400)는 표시판(300)의 주변 영역(PA)에 집적되어 있을 수 있다.
제1 구동부(400)는 서로 종속적으로 연결되어 있으며 순차적으로 배열된 복수의 스테이지(stage)(ST1-STn)를 포함할 수 있다. 복수의 스테이지(ST1-STn)는 서로 종속적으로 연결되어 있다. 복수의 스테이지(ST1-STn)는 게이트 신호를 생성하여 게이트선(G1-Gn)에 게이트 신호를 순차적으로 전달할 수 있다. 각 스테이지(ST1-STn)는 각각의 게이트선(G1-Gn)에 연결되어 있는 게이트 구동 회로를 포함할 수 있고, 각 스테이지(ST1-STn)는 게이트 신호를 출력하는 게이트 출력 단자(도시하지 않음)를 가질 수 있다.
제1 구동부(400)의 스테이지(ST1-STn)는 표시 영역(DA)의 왼쪽 또는 오른쪽의 주변 영역(PA)에 위치할 수 있고, 열 방향으로 일렬로 배열되어 있다. 도 1은 복수의 스테이지(ST1-STn)가 표시 영역(DA)의 왼쪽에 위치하는 주변 영역(PA)에 위치하는 예를 도시하고 있으나, 이에 한정되지 않고, 표시 영역(DA)을 기준으로 오른쪽, 위쪽 또는 아래쪽의 주변 영역(PA) 중 적어도 어느 한 곳에 위치할 수 있다.
도 4는 도 3의 표시판(300)을 IV-IV 선을 따라 잘라 도시한 단면도이다.
도 4를 참조하면, 본 발명의 한 실시예에 따른 표시판(300)은 서로 마주하는 하부 표시판(100) 및 상부 표시판(200)을 포함할 수 있다. 액정 표시 장치의 경우 하부 표시판(100)과 상부 표시판(200) 사이에 액정층(도시하지 않음)이 위치할 수 있다.
하부 표시판(100)에 대해 설명하면, 주변 영역(PA)의 절연 기판(110) 위에 제1 구동부(400)가 형성되어 있다. 도시하지 않았으나 제1 구동부(400) 주변에는 신호 배선(SL1, SL2)이 더 형성되어 있을 수 있다. 절연 기판(110)의 표시 영역(DA)에는 표시 소자층(150)이 위치한다. 표시 소자층(150)은 게이트선과 데이터선 등의 복수의 신호선 및 이에 연결되어 있는 복수의 화소(PX)를 포함할 수 있다.
상부 표시판(200)에 대해 설명하면, 절연 기판(210) 위에 절연층(220)이 위치한다. 절연층(220)은 유기 절연 물질, 무기 절연 물질 등을 포함할 수 있다. 절연층(220)은 금속 등의 도전성 물질보다 낮은 도전성을 가진다. 예를 들어 절연층(220)은 빛을 차단하기 위해 블랙 카본(black carbon) 등의 차광 물질을 포함하는 차광 부재일 수 있다.
절연층(220) 위에는 절연층(220)보다 저항이 낮은 저저항층(240)이 위치한다. 저저항층(240)은 IZO, ITO 등의 금속 산화물, 금속 등의 도전성 물질을 포함할 수 있다. 저저항층(240)은 주변 영역(PA)에 위치하는 제1 구동부(400)와 마주하는 부분을 포함한다. 더 구체적으로 저저항층(240)은 주변 영역(PA)에 집적되어 있는 제1 구동부(400) 등의 구동 회로를 실질적으로 모두 덮도록 형성될 수 있으며 전체적으로 연결되어 있을 수 있다. 저저항층(240)은 표시판(300)의 주변 영역(PA)을 대부분 덮을 수도 있고 일부만을 덮을 수도 있다.
저저항층(240)은 도 4에 도시한 바와 같이 표시 영역(DA)으로 확장되어 절연 기판(210)의 전면 위에 형성되어 있을 수도 있고, 주변 영역(PA)에만 형성되어 있을 수도 있다.
이와 같이 하부 표시판(100)에 집적되어 있는 구동 회로와 중첩하며 전체적으로 하나로 연결되어 있는 저저항층(240)은 상부 표시판(200)으로 모이는 전하들을 빠르게 그리고 대면적으로 분산시킬 수 있다.
저저항층(240) 위에는 덮개막(overcoat)(250)이 위치한다. 덮개막(250)은 유기 절연 물질 또는 무기 절연 물질을 포함할 수 있으며, 그 표면은 평탄할 수 있다.
하부 표시판(100)에 위치하는 제1 구동부(400)는 동작할 때 여러 전압을 전달하며 이들 전압은 주변과의 전위차에 의해 제1 구동부(400) 주변으로 전하(Qa)가 모일 수 있다. 이러한 전하(Qa)는 상부 표시판(200) 쪽으로 전달되어 상부 표시판(200)이 대전될 수 있고, 흩어지지 않고 계속 축적되는 전하(Qa)는 표시 영역(DA)에도 전달되어 원하지 않는 휘도의 영상이 표시되는 빛샘이 발생할 수 있다. 그러나 본 발명의 한 실시예에 따르면 상부 표시판(200)에 대전된 전하(Qa)는 저저항층(240)에 의해 대면적으로 빠르게 분산될 수 있으므로 축적된 전하(Qa)에 의한 표시 영역(DA)의 빛샘이 발생하지 않는다.
본 발명의 한 실시예에 따른 저저항층(240) 위로 덮개막(250)이 위치하므로 저저항층(240)과 하부 표시판(100)의 표시 소자층(150)과의 사이에 형성될 수 있는 전기장을 약화시킬 수 있다. 따라서 저저항층(240)이 하부 표시판(100)과 상부 표시판(200) 사이에 위치하는 액정층의 액정 분자의 배열에 미치는 영향을 줄여 텍스처를 줄일 수 있다.
도 5는 본 발명의 한 실시예에 따른 구동부의 한 스테이지의 회로도의 한 예이다.
도 5를 참조하면, 본 발명의 한 실시예에 따른 한 스테이지(STi)는 클록 단자(CK), 제1 저전압 입력 단자(VS1), 제2 저전압 입력 단자(VS2), 제1 출력 단자(OUT1), 제2 출력 단자(OUT2), 제1 입력 단자(IN1), 제2 입력 단자(IN2) 및 제3 입력 단자(IN3)와 함께 복수의 트랜지스터(Tr1, Tr2, Tr4, Tr6, Tr7, Tr8, Tr9, Tr10, Tr11, Tr12, Tr13, Tr15)및 적어도 하나의 축전기(C1)를 포함할 수 있다. 도 5는 12개의 트랜지스터를 도시하고 있으나 트랜지스터의 개수는 이에 한정되지 않는다.
스테이지(STi)가 포함하는 복수의 트랜지스터 및 축전기는 기능에 따라 버퍼부(411), 풀업부(413), 캐리부(414), 방전부(415), 풀다운부(416), 스위칭부(417), 제1 유지부(418) 및 제2 유지부(419)로 묶을 수 있다.
버퍼부(411)는 풀업부(413)에 이전 스테이지 중 하나의 스테이지의 캐리 신호를 전달하거나, 주사 시작 신호를 전달한다. 버퍼부(411)는 예를 들어 직전 스테이지(ST(i-1))의 캐리 신호(Cr(i-1))를 제공받을 수 있다. 버퍼부(411)는 제4 트랜지스터(Tr4)를 포함할 수 있다. 제4 트랜지스터(Tr4)의 입력 단자 및 제어 단자는 제1 입력 단자(IN1)에 공통 연결(다이오드 연결)되어 있으며, 출력 단자는 노드(Q)와 연결된다.
풀업부(413)는 클록 단자(CK), 노드(Q) 및 제1 출력 단자(OUT1)와 연결되어 있으며, 제1 출력 단자(OUT1)를 통하여 게이트 신호(Gout(i))를 출력한다. 풀업부(413)는 예를 들어 제1 트랜지스터(Tr1) 및 축전기(C1)를 포함할 수 있다. 제1 트랜지스터(Tr1)의 제어 단자는 노드(Q)에 연결되고, 입력 단자는 클록 단자(CK)와 연결되며, 출력 단자는 제1 출력 단자(OUT1)와 연결된다. 축전기(C1)는 제1 트랜지스터(Tr1)의 제어 단자와 출력 단자 사이에 연결되어 있다. 축전기(C1)는 버퍼부(411)가 제공하는 캐리 신호(Cr(i-1))에 응답하여 충전된다. 축전기(C1)의 충전에 따라 노드(Q)의 전압이 하이 레벨인 상태에서 클록 단자(CK)로부터의 클록 신호(CLK, CLKB)가 하이 전압이면 제1 트랜지스터(Tr1)는 부트스트랩(bootstrap)된다. 이때 노드(Q)는 축전기(C1)의 충전 전압에서 부스팅 전압으로 부스팅된다. 제1 트랜지스터(Tr1)의 제어 단자에 부스팅 전압이 인가되면 제1 트랜지스터(Tr1)는 클록 신호(CLK, CLKB)의 하이 전압을 게이트 온 전압(Von)으로서 제1 출력 단자(OUT1)를 통해 출력한다. 노드(Q)의 전압이 로우 레벨로 내려가면, 제1 트랜지스터(Tr1)는 턴오프되고 저전압이 제1 출력 단자(OUT1)로 출력될 수 있다.
풀다운부(416)는 제2 입력 단자(IN2)에 이후 스테이지들 중 하나의 스테이지의 캐리 신호가 수신되면 제1 출력 단자(OUT1)로 출력되는 게이트 신호(Gout(i))의 전압을 제1 저전압 입력 단자(VS1)에 인가되는 제1 저전압(VSS1)으로 풀-다운(pull-down)한다. 제2 입력 단자(IN2)에는 예를 들어 직후 스테이지(ST(i+1))의 캐리 신호(Cr(i+1))가 수신될 수 있다. 풀다운부(416)는 제2 트랜지스터(Tr2)를 포함할 수 있다. 제2 트랜지스터(Tr2)의 제어 단자는 제2 입력 단자(IN2)와 연결되고, 입력 단자는 제1 저전압 입력 단자(VS1)와 연결되며, 출력 단자는 제1 출력 단자(OUT1)와 연결된다.
캐리부(414)는 클록 단자(CK), 노드(Q) 및 제2 출력 단자(OUT2)와 연결되어 있으며, 제2 출력 단자(OUT2)를 통하여 캐리 신호(Cr(i))를 출력한다. 캐리부(414)는 노드(Q)에 하이 전압이 인가되면 클록 단자(CK)에 수신된 클록 신호(CLK, CLKB)의 하이 전압을 캐리 신호(Cr(i))로서 출력한다. 캐리부(414)는 제15 트랜지스터(Tr15)를 포함할 수 있다. 제15 트랜지스터(Tr15)의 입력 단자에는 클록 단자(CK)가 연결되고, 제어 단자는 노드(Q)에 연결되고, 출력 단자는 제2 출력 단자(OUT2)와 연결된다.
제1 유지부(418)는 캐리 신호(Cr(i))의 하이 전압의 출력 구간 이외의 구간 동안 노드(N)의 신호에 응답하여 제2 출력 단자(OUT2)로 출력되는 캐리 신호(Cr(i))의 전압을 제2 저전압(VSS2)으로 유지한다. 제1 유지부(418)는 제11 트랜지스터(Tr11)를 포함할 수 있다. 제11 트랜지스터(Tr11)의 제어 단자는 노드(N)와 연결되고, 입력 단자는 제2 저전압 입력 단자(VS2)와 연결되고, 출력 단자는 제2 출력 단자(OUT2)와 연결된다. 제11 트랜지스터(Tr11)는 노드(N)의 전압이 하이 레벨인 경우 캐리 신호(Cr(i))의 전압을 제2 저전압(VSS2)으로 유지한다.
스위칭부(417)는 캐리 신호(Cr(i))의 하이 전압의 출력 구간 이외의 구간 동안 노드(N)에 클록 단자(CK)에 수신된 클록 신호(CLK, CLKB)와 위상이 동일한 신호를 인가한다. 스위칭부(417)는 제12 트랜지스터(Tr12), 제7 트랜지스터(Tr7), 제13 트랜지스터(Tr13) 및 제8 트랜지스터(Tr8)를 포함할 수 있다.
방전부(415)는 이후 스테이지 중 적어도 한 스테이지의 캐리 신호에 응답하여 노드(Q)의 하이 전압을 제1 저전압(VSS1) 보다 낮은 레벨의 제2 저전압(VSS2)으로 방전한다.
방전부(415)는 제9 트랜지스터(Tr9)를 포함하는 제1 방전부(415_1) 및 제6 트랜지스터(Tr6)를 포함하는 제2 방전부(415_2)를 포함할 수 있다. 제1 방전부(415_1)는 제2 입력 단자(IN2)로부터 캐리 신호(Cr(i+1))가 수신되면 노드(Q)의 전압을 제1 저전압 입력 단자(VS1)에 인가되는 제1 저전압(VSS1)으로 방전한다. 제2 방전부(415_2)는 제3 입력 단자(IN3)에 캐리 신호가 인가되면 노드(Q)의 전압을 제2 저전압 입력 단자(VS2)에 인가되는 제2 저전압(VSS2)으로 방전한다. 제3 입력 단자(IN3)에는 예를 들어 두 단 이후의 스테이지(ST(i+2))의 캐리 신호(Cr(i+2))가 수신될 수 있다.
제2 유지부(419)는 프레임의 나머지 구간 동안 노드(N)의 신호에 응답하여 노드(Q)의 전압을 제2 저전압(VSS2)으로 유지한다. 제2 유지부(419)는 제10 트랜지스터(Tr10)를 포함할 수 있다.
도 5에 도시된 제1 구동부(400)의 한 스테이지(STi)의 구조는 한 예로서 이에 한정되는 것은 아니다.
예를 들어, 제1 저전압(VSS1)은 대략 -7V 내지 -5V일 수 있으며, 제2 저전압(VSS2)은 제1 저전압(VSS2)보다 낮을 수 있다. 또한 노드(Q)의 하이 전압은 표시 영역(DA)의 공통 전압(Vcom)보다 매우 높을 수 있으며, 예를 들어 대략 20V 이상일 수 있다. 이와 같이 제1 구동부(400) 및 이와 연결된 신호 배선이 전달하는 제1 저전압(VSS1), 제2 저전압(VSS2), 노드(Q) 등의 여러 전압은 공통 전압(Vcom)과의 전위차가 크다. 이러한 제1 구동부(400) 및 신호 배선에서 전달되는 전압에 의해 상부 표시판(200)에 대전된 전하가 분산되지 않고 표시 영역(DA)의 가장자리 영역으로 전달되면 표시 영역(DA)의 가장자리 부분에 빛샘이 발생할 수 있다.
그러나 본 발명의 한 실시예에 따르면 상부 표시판(200)의 저저항층(240)에 의해 전하가 빠르게 그리고 대면적으로 분산되므로 표시 영역(DA)의 일부 영역에서 발생할 수 있는 빛샘을 방지하여 표시 품질을 높일 수 있다.
다음, 앞에서 설명한 도면들과 함께 도 6 및 도 7을 참조하여 본 발명의 한 실시예에 따른 표시판에 대해 설명한다. 앞에서 설명한 실시예와 동일한 구성 요소에 대해서는 동일한 도면 부호를 부여하고, 동일한 설명은 생략하며, 이는 이후에도 동일하다.
도 6 및 도 7은 각각 본 발명의 한 실시예에 따른 표시판의 단면도이다.
먼저 도 6을 참조하면, 본 발명의 한 실시예에 따른 표시판은 앞에서 설명한 도 3 및 도 4에 도시한 실시예와 대부분 동일하나, 하부 표시판(100)과 상부 표시판(200) 사이에 실런트(310)가 위치하여 두 표시판(100, 200)을 서로 합착하고 내부 공간을 밀봉할 수 있다. 실런트(310)는 주변 영역(PA)에 위치할 수 있다.
상부 표시판(200)의 절연 기판(210) 위에는 차광 부재가 위치한다. 차광 부재는 주변 영역(PA)에 위치하는 제1 차광부(220a) 및 표시 영역(DA)에 위치하는 제2 차광부(220b)를 포함할 수 있다. 제1 차광부(220a)는 주변 영역(PA)의 제1 구동부(400)를 가릴 수 있다. 제2 차광부(220b)는 블랙 매트릭스(black matrix)라고도 하며 화소(PX) 사이의 빛샘을 막을 수 있다. 제2 차광부(220b)는 표시 영역(DA)에 위치하는 복수의 개구부(225)를 포함한다. 개구부(225)는 각 화소(PX)가 영상을 표시하는 영역 단위인 화소 영역을 정의할 수 있다.
제1 차광부(220a)와 제2 차광부(220b)는 동일한 물질로 동일한 공정에서 형성될 수 있다. 제1 차광부(220a)와 제2 차광부(220b)는 블랙 카본(black carbon) 등의 안료를 포함할 수 있으며, 감광성의 유기 물질을 포함할 수 있다.
제1 차광부(220a) 및 제2 차광부(220b)는 앞에서 설명한 절연층(220)에 대응한다.
제1 차광부(220a) 및 제2 차광부(220b) 위에는 앞에서 설명한 바와 같은 저저항층(240)이 위치할 수 있다. 저저항층(240)은 적어도 주변 영역(PA)의 제1 차광부(220a)를 덮는 부분을 포함한다. 이에 따라 저저항층(240)은 주변 영역(PA)의 제1 차광부(220a)와 하부 표시판(100)의 제1 구동부(400) 사이에 위치할 수 있다.
저저항층(240)은 도 6에 도시한 바와 같이 표시 영역(DA)의 제2 차광부(220b) 및 개구부(225)를 덮는 부분을 더 포함할 수 있다. 이 밖에 저저항층(240)의 특징 및 기능은 앞에서 설명한 실시예와 동일하다.
저저항층(240) 위에는 복수의 색필터(230)가 위치할 수 있다. 색필터(230)는 기본색(primary color) 중 하나를 고유하게 표시할 수 있으며, 기본색의 예로는 적색, 녹색, 청색의 삼원색, 황색(yellow), 청록색(cyan), 자홍색(magenta)의 삼원색, 또는 사원색 등을 들 수 있다. 색필터(230)는 제2 차광부(220b)의 개구부(225)를 덮을 수 있으며, 화소 열 또는 화소 행을 따라 길게 뻗도록 형성될 수 있다.
색필터(230) 위에는 위에는 덮개막(250)이 위치한다. 덮개막(250)은 색필터(230)가 노출되는 것을 방지하고 평탄면을 제공할 수 있다. 덮개막(250)은 색필터(230), 차광 부재 등의 안료 등의 불순물이 실런트(310)로 둘러싸인 공간, 예를 들어 하부 표시판(100)과 상부 표시판(200) 사이의 액정층(도시하지 않음)으로 유입되는 것을 방지할 수 있다.
도 7을 참조하면, 본 실시예에 따른 표시판은 도 6에 도시한 실시예에 따른 표시판과 대부분 동일하나 저저항층(240)의 층 위치가 다를 수 있다. 저저항층(240)은 제1 및 제2 차광 부재(220a, 220b) 또는 색필터(230)와 덮개막(250) 사이에 위치할 수 있다. 이 경우에도 저저항층(240)은 주변 영역(PA)에 위치하는 제1 차광부(220a) 를 덮는 부분을 포함하므로 저저항층(240)은 주변 영역(PA)의 제1 차광부(220a)와 하부 표시판(100)의 제1 구동부(400) 사이에 위치할 수 있다. 또한 저저항층(240)은 표시 영역(DA)의 제2 차광부(220b) 및 개구부(225)를 덮는 부분을 더 포함할 수 있다. 이 밖에 저저항층(240)의 특징 및 기능은 앞에서 설명한 실시예와 동일하다.
다음 앞에서 설명한 도 6과 함께 도 8 내지 도 11을 참조하여 본 발명의 한 실시예에 따른 상부 표시판의 제조 방법에 대해 설명한다.
도 8 내지 도 11은 본 발명의 한 실시예에 따른 표시판의 제조 방법의 중간 단계에서의 제조물의 단면 구조를 차례대로 나타내는 단면도들이다.
먼저 도 8을 참조하면, 절연 기판(210) 위에 주변 영역(PA)에 위치하는 제1 차광부(220a) 및 표시 영역(DA)에 위치하며 개구부(225)를 포함하는 제2 차광부(220b)를 형성한다.
다음 도 9를 참조하면, 제1 차광부(220a) 및 제2 차광부(220b) 위에 IZO, ITO 등의 금속 산화물, 금속 등의 도전성 물질을 적층하여 저저항층(240)을 형성한다. 이때 저저항층(240)은 패터닝될 수도 있고 패터닝되지 않을 수도 있다. 저저항층(240)의 패터닝 단계가 생략될 경우 저저항층(240) 패터닝을 위한 광마스크의 추가가 필요하지 않으며, 절연 기판(210)의 주변 영역(PA) 및 표시 영역(DA)에 걸쳐 형성될 수 있다.
다음 도 9를 참조하면, 저저항층(240) 위에 복수의 색필터(230)를 형성한다. 색필터(230)는 표시 영역(DA)에 위치하는 제2 차광부(220b)의 개구부(225)에 대응하여 형성될 수 있다.
다음 도 10을 참조하면, 복수의 색필터(230) 위에 절연 물질을 적층하여 덮개막(250)을 형성한다.
다음 앞에서 설명한 도 7과 함께 도 12 내지 도 14를 참조하여 본 발명의 한 실시예에 따른 상부 표시판의 제조 방법에 대해 설명한다.
도 12 내지 도 14는 본 발명의 한 실시예에 따른 표시판의 제조 방법의 중간 단계에서의 제조물의 단면 구조를 차례대로 나타내는 단면도들이다.
먼저 도 12를 참조하면, 절연 기판(210) 위에 주변 영역(PA)에 위치하는 제1 차광부(220a) 및 표시 영역(DA)에 위치하며 개구부(225)를 포함하는 제2 차광부(220b)를 형성한다. 이어서 제1 차광부(220a) 및 제2 차광부(220b) 위에 복수의 색필터(230)를 형성한다. 색필터(230)는 색필터(230)는 표시 영역(DA)에 위치하는 제2 차광부(220b)의 개구부(225)에 대응하여 형성될 수 있다.
다음 도 13을 참조하면, 제1 차광부(220a), 제2 차광부(220b) 및 색필터(230) 위에 IZO, ITO 등의 금속 산화물, 금속 등의 도전성 물질을 적층하여 저저항층(240)을 형성한다. 이때 저저항층(240)은 패터닝될 수도 있고 패터닝되지 않을 수도 있다. 저저항층(240)의 패터닝 단계가 생략될 경우 저저항층(240) 패터닝을 위한 광마스크의 추가가 필요하지 않으며, 절연 기판(210)의 주변 영역(PA) 및 표시 영역(DA)에 걸쳐 형성될 수 있다.
다음 도 14를 참조하면, 저저항층(240) 위에 절연 물질을 적층하여 덮개막(250)을 형성한다.
이제 도 15 및 도 16을 참조하여 본 발명의 한 실시예에 따른 표시 장치의 구체적인 구조에 대해 설명한다.
도 15는 본 발명의 한 실시예에 따른 표시판의 한 화소에 대한 배치도이고, 도 16은 도 15의 표시판을 XVI-XVI 선을 따라 잘라 도시한 단면도이다.
도 15 및 도 16을 참조하면, 본 발명의 한 실시예에 따른 표시 장치는 액정 표시 장치로서 서로 마주보는 하부 표시판(100) 및 상부 표시판(200)과 그 사이에 주입되어 있는 액정층(3)을 포함한다.
액정층(3)은 유전율 이방성을 가지는 액정 분자(31)를 포함한다. 액정 분자(31)는 액정층(3)에 전기장이 없는 상태에서 그 장축이 표시판(100, 200)에 평행하게 또는 수직하게 배열될 수 있다. 액정 분자(31)는 그 장축 방향이 하부 표시판(100)으로부터 상부 표시판(200)에 이르기까지 나선상으로 비틀린 구조를 가진 네마틱 액정 분자일 수도 있다.
하부 표시판(100)에 대하여 설명하면, 투명한 유리 또는 플라스틱 등으로 이루어진 절연 기판(110) 위에 복수의 게이트선(121)을 포함하는 게이트 도전체가 위치한다. 게이트선(121)은 게이트 신호를 전달하며 주로 가로 방향으로 뻗을 수 있다. 게이트선(121)은 게이트 전극(124)을 포함한다.
게이트 도전체 위에는 질화규소(SiNx) 또는 산화규소(SiOx) 등으로 이루어질 수 있는 게이트 절연막(140)이 형성되어 있다.
게이트 절연막(140) 위에는 반도체(154)가 위치한다. 반도체(154)는 비정질 규소, 다결정 규소, 또는 산화물 반도체를 포함할 수 있다.
반도체(154) 위에는 저항성 접촉 부재(163, 165)가 더 위치할 수 있다.
저항성 접촉 부재(163, 165) 및 게이트 절연막(140) 위에는 소스 전극(173)을 포함하는 데이터선(171)과 드레인 전극(175)을 포함하는 데이터 도전체가 위치한다. 데이터선(171)은 데이터 신호를 전달하며 주로 세로 방향으로 뻗어 게이트선(121)과 교차할 수 있다. 데이터선(171)은 주기적으로 굴곡되어 있을 수 있다. 예를 들어 도 15에 도시한 바와 같이 각 데이터선(171)은 한 화소(PX)의 가로 중심선(CL)에 대응하는 부분에서 적어도 한 번 꺾일 수 있다. 데이터선(171)은 소스 전극(173)을 포함한다. 도 15에 도시한 실시예에 따르면, 소스 전극(173)은 데이터선(171)으로부터 돌출되지 않고 데이터선(171)과 동일선 상에 위치할 수 있다. 드레인 전극(175)은 소스 전극(173)과 마주한다. 드레인 전극(175)은 소스 전극(173)과 대체로 나란하게 뻗는 막대형 부분과 그 반대쪽의 확장부(177)를 포함할 수 있다.
게이트 전극(124), 소스 전극(173) 및 드레인 전극(175)은 반도체(154)와 함께 하나의 박막 트랜지스터(thin film transistor, TFT)를 이룬다. 박막 트랜지스터는 데이터선(171)의 데이터 전압을 전달하는 스위칭 소자(SW)로서 기능할 수 있다.
데이터 도전체, 게이트 절연막(140), 그리고 반도체(154)의 노출된 부분 위에는 제1 보호막(180a)이 위치한다. 제1 보호막(180a)은 유기 절연 물질 또는 무기 절연 물질 등으로 이루어질 수 있다. 제1 보호막(180a)은 드레인 전극(175)의 일부, 예를 들어 확장부(177)를 드러내는 접촉 구멍(185a)를 포함할 수 있다.
제1 보호막(180a) 위에는 제2 보호막(180b)이 더 위치할 수 있다. 제2 보호막(180b)은 무기 절연 물질 또는 유기 절연 물질을 포함할 수 있다. 제2 보호막(180b)은 제1 보호막(180a)의 접촉 구멍(185a)에 대응하는 개구부(185b)를 포함할 수 있다. 개구부(185b)의 가장자리는 도시한 바와 같이 접촉 구멍(185a)의 가장자리를 둘러싸고 있을 수도 있고 접촉 구멍(185a)의 가장자리와 실질적으로 일치할 수도 있다. 제2 보호막(180b)은 생략될 수 있다.
제2 보호막(180b) 위에는 화소 전극(191)이 위치할 수 있다. 각 화소(PX)의 화소 전극(191)은 면형(planar shape)일 수 있다. 화소 전극(191)은 다른 층과의 연결을 위한 돌출부(193)를 포함할 수 있다. 화소 전극(191)의 돌출부(193)는 접촉 구멍(185a)을 통해 드레인 전극(175)과 물리적, 전기적으로 연결되어 드레인 전극(175)으로부터 전압을 인가 받는다. 화소 전극(191)은 ITO 또는 IZO 등의 투명한 도전 물질 금속 등의 도전 물질로 만들어질 수 있다.
화소 전극(191) 위에는 제3 보호막(180c)이 위치할 수 있다. 제3 보호막(180c)은 무기 절연 물질 또는 유기 절연 물질을 포함할 수 있다.
제3 보호막(180c) 위에는 공통 전극(270)이 위치한다. 복수의 화소(PX)에 위치하는 공통 전극(270)은 연결 다리(276) 등을 통해 서로 연결되어 실질적으로 동일한 공통 전압(Vcom)을 전달할 수 있다. 본 실시예에 따른 공통 전극(270)은 면형인 화소 전극(191)과 중첩하는 복수의 가지 전극(273)을 포함할 수 있다. 이웃하는 가지 전극(273) 사이에는 전극이 제거된 슬릿(73)이 형성된다. 공통 전극(270)은 ITO 또는 IZO 등의 투명한 도전 물질 금속 등의 도전 물질로 만들어질 수 있다.
스위칭 소자(SW)를 통해 데이터 전압을 인가받은 화소 전극(191)과 공통 전압(Vcom)을 인가받은 공통 전극(270)은 두 전기장 생성 전극으로서 함께 액정층(3)에 전기장을 생성함으로써 액정층(3)의 액정 분자(31)의 방향을 결정하고 영상을 표시한다. 특히, 공통 전극(270)의 가지 전극(273)은 화소 전극(191)과 함께 액정층(3)에 프린지 필드를 형성하여 액정 분자(31)의 배열 방향을 결정할 수 있다. 본 발명의 한 실시예에 따른 액정 표시 장치는 적어도 하나의 편광자를 더 포함할 수 있으며, 편광자의 편광축 방향에 따라 노멀리 블랙 모드 또는 노멀리 화이트 모드로 동작할 수 있다.
본 발명의 다른 실시예에 따르면 화소 전극(191)과 공통 전극(270)의 적층 위치는 서로 바뀔 수도 있다.
상부 표시판(200)에 대해 설명하면, 투명한 유리 또는 플라스틱 등으로 이루어진 절연 기판(210) 위에 제1 차광 부재(도시하지 않음) 및 제2 차광부(220b)가 위치한다. 제2 차광부(220b)는 스위칭 소자(SW)를 가리는 부분을 포함할 수 있고 화소(PX)의 개구 영역, 즉 화소 영역을 정의할 수 있다.
제2 차광부(220b) 위에는 본 발명의 한 실시예에 따른 저저항층(240)이 위치할 수 있다.
저저항층(240) 위에는 복수의 색필터(230)가 위치할 수 있다. 이와 달리 저저항층(240)과 색필터(230)의 적층 위치는 서로 바뀔 수도 있다.
색필터(230) 위에는 덮개막(250)이 위치한다.
도 15 및 도 16과 함께 도 17 내지 도 22를 참조하여 본 발명의 한 실시예에 따른 표시 장치의 구조에 따른 액정 배열의 시뮬레이션 결과에 대해 설명한다.
도 17은 본 발명의 한 실시예에 따른 표시 장치의 화소 전극 및 공통 전극이 액정층에 전기장을 생성할 때 액정 분자의 거동을 나타낸 시뮬레이션 결과이고, 도 18은 도 17의 일부를 확대한 도면이고, 도 19는 본 발명의 한 실시예에 따른 표시 장치의 화소 전극 및 공통 전극이 액정층에 전기장을 생성할 때 액정 분자의 거동을 나타낸 시뮬레이션 결과이고, 도 20은 도 19의 일부를 확대한 도면이고, 도 21은 본 발명의 한 실시예에 따른 표시 장치의 화소 전극 및 공통 전극이 액정층에 전기장을 생성할 때 액정 분자의 거동을 나타낸 시뮬레이션 결과이고, 도 22는 도 21의 일부를 확대한 도면이다.
도 17 내지 도 22에 도시한 시뮬레이션 결과는 앞에서 설명한 도 15 및 도 16에 도시한 실시예에 따른 액정 표시 장치 중 액정층(3)에 전기장이 없는 상태에서 액정 분자(31)의 장축이 표시판(100, 200)에 평행하게 배향되어 있는 예에 대한 것이다. 이 경우 액정 분자(31)는 표시판(100, 200)의 면에 대체로 평행한 면 상에서 재배열되어 원하는 영상의 계조를 표현할 수 있다.
먼저 도 17 및 도 18을 참조하면, 앞에서 설명한 도 15 및 도 16에 도시한 실시예에 따른 액정 표시 장치에서 상부 표시판(200)의 저저항층(240)이 존재하지 않을 경우, 액정층(3)의 액정 분자(31)들이 실질적으로 하부 표시판(100)의 화소 전극(191) 및 공통 전극(270)의 전압차에 의해 생성된 전기장(E)에 의해서만 제어되어 재배열될 수 있다. 이 경우 높은 투과율과 낮은 텍스처를 보일 수 있으나 저저항층(240)이 존재하지 않으므로 표시 영역(DA)의 가장자리에서 분산되지 않은 전하에 의한 빛샘이 발생할 수 있다.
도 19 및 도 20을 참조하면, 앞에서 설명한 도 15 및 도 16에 도시한 실시예에 따른 액정 표시 장치와 달리 상부 표시판(200)의 저저항층(240)이 덮개막(250) 위에 위치하는 경우, 상부 표시판(200)의 저저항층(240)과 하부 표시판(100)의 화소 전극(191) 또는 공통 전극(270) 사이에 원하지 않는 전기장이 생성되어 액정층(3)의 액정 분자(31)가 표시판(100, 200)의 면에 수직인 방향으로도 배열될 수 있다. 이에 따라 액정 분자(31)의 배열이 제어되지 않는 불안정한 텍스처 영역이 발생할 수 있다.
도 21 및 도 22를 참조하면, 앞에서 설명한 도 15 및 도 16에 도시한 실시예에 따른 액정 표시 장치와 같이 제2 차광부(220b)와 덮개막(250) 사이에 저저항층(240)이 위치하는 경우, 덮개막(250)에 의해 저저항층(240)과 하부 표시판(100)의 화소 전극(191) 또는 공통 전극(270) 사이의 전기장이 약화될 수 있다. 따라서 도 19 및 도 20에 도시한 시뮬레이션 결과에 비해 표시판(100, 200)의 면에 대해 수직으로 배열되는 액정 분자(31)가 적어지고 그만큼 텍스처가 줄어들 수 있다. 저저항층(240)과 액정층(3) 사이에 색필터가 더 위치하는 경우에 저저항층(240)과 하부 표시판(100)의 화소 전극(191) 또는 공통 전극(270) 사이의 수직 전기장을 더욱 약하게 할 수 있다. 이 경우에도 상부 표시판(200)에 저저항층(240)이 위치하므로 앞에서 설명한 바와 같이 상부 표시판(200)으로 모인 전하를 빠르게 대면적으로 분산시켜 이에 의한 표시 영역(DA)에서의 빛샘을 줄일 수 있다.
특히 본 발명의 한 실시예에 따른 표시판과 같이 액정층(3)에 영상 신호에 따른 전기장을 형성하는 화소 전극(191) 및 공통 전극(270)이 모두 하부 표시판(100)에 위치하는 경우 상부 표시판(200)에 모인 노이즈성 전하가 저저항층(240)을 통해 빠르게 해소될 수 있다.
다음 도 23 내지 도 27을 참조하여 본 발명의 한 실시예에 따른 표시 장치가 포함하는 표시판(300)에 대해 설명한다.
도 23, 도 24 및 도 25는 본 발명의 한 실시예에 따른 표시판의 배치도이고, 도 26은 도 25의 표시판을 XXVI-XXVI 선을 따라 잘라 도시한 단면도이고, 도 27은 본 발명의 한 실시예에 따른 표시판의 배치도이다.
도 23을 참조하면, 본 실시예에 따른 표시 장치의 표시판(300)은 앞에서 설명한 여러 실시예에 따른 표시판과 대부분 동일하나 저저항층(240)의 평면 형태가 다를 수 있다. 도 23을 참조하면, 저저항층(240)은 표시판(300) 전면에 형성되어 있으나 표시 영역(DA)의 화소(PX)의 개구 영역, 즉 제2 차광부(220b)의 개구부(225)에 대응하는 복수의 개구부(245)를 포함할 수 있다. 따라서 화소(PX)의 개구 영역에 대해서는 상부 표시판(200)에 저저항층(240)이 위치하지 않는다. 이에 따르면 적어도 화소(PX)의 개구 영역에서 상부 표시판(200)의 저저항층(240)과 하부 표시판(100) 사이에 발생하는 수직 전기장을 제거할 수 있으므로 영상의 투과율이 떨어지는 것을 막을 수 있다. 또한 앞에서 설명한 도 19 및 도 20에 도시한 시뮬레이션 결과와 같은 텍스처 발생을 막을 수 있다.
다음 도 24를 참조하면, 본 실시예에 따른 표시 장치의 표시판(300)은 앞에서 설명한 도 23에 도시한 실시예에 따른 표시판과 대부분 동일하나 저저항층(240)의 평면 형태가 다를 수 있다.
도 24를 참조하면, 저저항층(240)은 제1 차광부(220a)와 중첩하는 부분만 포함하고 표시 영역(DA)의 제2 차광부(220b)와는 중첩하지 않을 수 있다. 즉 저저항층(240)은 표시 영역(DA)에 대응하는 하나의 개구부를 포함할 수 있다. 저저항층(240)은 표시판(300)의 주변 영역(PA) 대부분에 형성되어 있을 수도 있고 일부에만 형성되어 있을 수도 있다. 이 경우에도 상부 표시판(200)으로 모이는 전하가 저저항층(240)을 통해 대면적으로 빠르게 분산될 수 있고, 동시에 표시 영역(DA)에 대해서는 상부 표시판(200)에 저저항층(240)이 위치하지 않으므로 표시 영역(DA)에서의 불필요한 수직 전기장 생성을 줄일 수 있어 투과율을 더욱 높일 수 있다. 또한 앞에서 설명한 도 19 및 도 20에 도시한 시뮬레이션 결과와 같은 텍스처 발생을 막을 수 있다.
다음 도 25 및 도 26을 참조하면, 본 실시예에 따른 표시 장치의 표시판(300)은 앞에서 설명한 도 24에 도시한 실시예에 따른 표시판과 대부분 동일하나 표시판(300)의 주변 영역(PA)에 적어도 하나의 쇼트부(short point)(320)가 위치할 수 있다.
도 26을 참조하면, 표시판(300)의 주변 영역(PA)에서 상부 표시판(200)은 절연 기판(210)을 포함하고, 절연 기판(210) 위에 제1 차광부(220a)가 위치한다. 제1 차광부(220a) 위에는 저저항층(240)이 위치할 수 있으며, 그 위에 덮개막(250)이 위치한다. 덮개막(250)은 저저항층(240)을 드러내는 적어도 하나의 접촉 구멍(255)을 가질 수 있다. 덮개막(250) 위에는 접촉 보조 부재(20)가 위치할 수 있다. 접촉 보조 부재(20)는 접촉 구멍(255)에서 저저항층(240)과 접촉하여 전기적으로 연결된다.
표시판(300)의 주변 영역(PA)에서 하부 표시판(100)은 절연 기판(110)을 포함하고, 절연 기판(110) 위에는 접지 전압(ground voltage) 등의 소정 전압을 전달하는 전압 배선(170)이 위치할 수 있다. 전압 배선(170)은 상부 표시판(200)의 접촉 보조 부재(20)에 마주하는 부분을 포함한다.
하부 표시판(100)과 상부 표시판(200) 사이에는 적어도 하나의 쇼트부(320)가 위치한다. 쇼트부(320)는 도전성 물질을 포함하며, 상부 표시판(200)의 접촉 보조 부재(20)와 하부 표시판(100)의 전압 배선(170)을 서로 전기적으로 연결한다. 그러면 저저항층(240)은 접지 전압 등의 일정한 전압을 인가받을 수 있으며, 하부 표시판(100)의 제1 구동부(400) 등의 전압 변화에 의한 저저항층(240)의 전압의 흔들림(ripple)을 막을 수 있다. 이에 따라 일정 전압을 인가받는 저저항층(240)은 상부 표시판(200)으로 전달된 전하를 확실히 제거할 수 있으며, 저저항층(240)의 전압의 흔들림에 의한 표시 불량도 막을 수 있다.
다음 도 27을 참조하면, 본 실시예에 따른 표시 장치의 표시판(300)은 앞에서 설명한 도 23에 도시한 실시예에 따른 표시판과 대부분 동일하나 저저항층(240)의 평면 형태가 다를 수 있다. 도 27을 참조하면, 저저항층(240)은 앞에서 설명한 도 23과 같이 표시판(300) 전면에 형성되어 있으면서 제2 차광부(220b)의 개구부(225)에 대응하는 복수의 개구부(245)를 포함할 수 있다. 즉, 저저항층(240)은 표시 영역(DA)의 제2 차광부(220b)와 마주하는 부분도 포함할 수 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
3: 액정층
100: 하부 표시판
110, 210: 절연 기판
191: 화소 전극
200: 상부 표시판
220a, 220b: 차광 부재
240: 저저항층
270: 공통 전극
300: 표시판
400: 제1 구동부
500: 제2 구동부

Claims (20)

  1. 표시 영역 및 그 주변에 위치하는 주변 영역을 포함하는 제1 절연 기판,
    상기 제1 절연 기판의 상기 표시 영역에 위치하는 복수의 신호선,
    상기 제1 절연 기판의 상기 주변 영역에 집적되어 있으며 상기 복수의 신호선과 연결되어 있는 구동 회로,
    상기 제1 절연 기판과 마주하는 제2 절연 기판,
    상기 제2 절연 기판 위에 위치하는 절연층,
    상기 절연층 위에 위치하며 상기 절연층보다 낮은 저항을 가지는 도전성 저저항층, 그리고
    상기 저저항층 위에 위치하며 절연 물질을 포함하는 덮개막
    을 포함하고,
    상기 저저항층은 상기 구동 회로와 마주하는 제1부분을 포함하는
    표시 장치.
  2. 제1항에서,
    상기 제1 절연 기판 위에 위치하는 제1 전극 및 제2 전극을 더 포함하고,
    상기 제1 전극 및 상기 제2 전극은 상기 제1 절연 기판과 상기 제2 절연 기판 사이에 영상 신호에 따른 전기장을 형성할 수 있는
    표시 장치.
  3. 제2항에서,
    상기 제1부분은 상기 주변 영역의 대부분을 덮고 있는 표시 장치.
  4. 제3항에서,
    상기 저저항층과 상기 덮개막 사이에 위치하는 색필터를 더 포함하는 표시 장치.
  5. 제2항에서,
    상기 저저항층은 상기 표시 영역에 대응하는 하나의 개구부를 포함하는 표시 장치.
  6. 제5항에서,
    상기 제1 절연 기판과 상기 제2 절연 기판 사이에 위치하는 쇼트부를 더 포함하고,
    상기 쇼트부는 상기 저저항층과 연결되어 있는
    표시 장치.
  7. 제6항에서,
    상기 제1 절연 기판 위에 위치하며 일정 전압을 전달하는 전압 배선을 더 포함하고,
    상기 쇼트부는 상기 전압 배선과 연결되어 있는
    표시 장치.
  8. 제7항에서,
    상기 덮개막은 상기 저저항층을 드러내는 접촉 구멍을 포함하는 표시 장치.
  9. 제8항에서,
    상기 저저항층과 상기 덮개막 사이에 위치하는 색필터를 더 포함하는 표시 장치.
  10. 제9항에서,
    상기 구동 회로는 게이트 온 전압과 게이트 오프 전압을 포함하는 게이트 신호를 생성하는 표시 장치.

  11. 제2항에서,
    상기 저저항층은 상기 표시 영역에 위치하는 제2부분을 더 포함하고,
    상기 제2부분은 상기 제1부분과 연결되어 있는
    표시 장치.
  12. 제11항에서,
    상기 저저항층과 상기 덮개막 사이에 위치하는 색필터를 더 포함하는 표시 장치.
  13. 제11항에서,
    상기 절연층은 상기 주변 영역에 위치하는 제1 차광부 및 상기 표시 영역에 위치하는 제2 차광부를 포함하고,
    상기 제2 차광부는 복수의 제1 개구부를 포함하며,
    상기 제2부분은 상기 제1 개구부와 마주하는 제2 개구부를 포함하는
    표시 장치.
  14. 제13항에서,
    상기 제1 절연 기판과 상기 제2 절연 기판 사이에 위치하는 쇼트부를 더 포함하고,
    상기 쇼트부는 상기 저저항층과 연결되어 있는
    표시 장치.
  15. 제14항에서,
    상기 제1 절연 기판 위에 위치하며 일정 전압을 전달하는 전압 배선을 더 포함하고,
    상기 쇼트부는 상기 전압 배선과 연결되어 있는
  16. 제15항에서,
    상기 덮개막은 상기 저저항층을 드러내는 접촉 구멍을 포함하는 표시 장치.
  17. 제16항에서,
    상기 저저항층과 상기 덮개막 사이에 위치하는 색필터를 더 포함하는 표시 장치.
  18. 제17항에서,
    상기 구동 회로는 게이트 온 전압과 게이트 오프 전압을 포함하는 게이트 신호를 생성하는 표시 장치.
  19. 제1항에서,
    상기 저저항층과 상기 덮개막 사이에 위치하는 색필터를 더 포함하는 표시 장치.
  20. 제1항에서,
    상기 구동 회로는 게이트 온 전압과 게이트 오프 전압을 포함하는 게이트 신호를 생성하는 표시 장치.
KR1020140060863A 2014-05-21 2014-05-21 표시 장치 KR20150134465A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020140060863A KR20150134465A (ko) 2014-05-21 2014-05-21 표시 장치
US14/504,887 US20150338692A1 (en) 2014-05-21 2014-10-02 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140060863A KR20150134465A (ko) 2014-05-21 2014-05-21 표시 장치

Publications (1)

Publication Number Publication Date
KR20150134465A true KR20150134465A (ko) 2015-12-02

Family

ID=54555943

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140060863A KR20150134465A (ko) 2014-05-21 2014-05-21 표시 장치

Country Status (2)

Country Link
US (1) US20150338692A1 (ko)
KR (1) KR20150134465A (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104280930B (zh) * 2014-10-11 2017-07-18 深圳市华星光电技术有限公司 彩膜基板的制作方法、彩膜基板及液晶显示面板
CN104793362B (zh) * 2015-03-30 2017-12-26 深超光电（深圳）有限公司 液晶显示面板
CN105428371B (zh) * 2015-12-24 2019-06-25 深圳市华星光电技术有限公司 显示面板与薄膜晶体管阵列基板
CN106896596A (zh) * 2017-03-22 2017-06-27 惠州市德赛西威汽车电子股份有限公司 一种低反射率的ips面板

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6266117B1 (en) * 1995-09-14 2001-07-24 Hiatchi, Ltd Active-matrix liquid crystal display
JP4055672B2 (ja) * 2003-07-31 2008-03-05 株式会社デンソー 表示装置
KR101291796B1 (ko) * 2006-08-07 2013-07-31 엘지디스플레이 주식회사 액정 표시 모듈
JP5117762B2 (ja) * 2007-05-18 2013-01-16 株式会社半導体エネルギー研究所 液晶表示装置
JP2009186885A (ja) * 2008-02-08 2009-08-20 Seiko Instruments Inc 液晶表示装置
US8310609B2 (en) * 2008-09-30 2012-11-13 Sony Corporation Liquid crystal device, electronic apparatus, and method of manufacturing liquid crystal device
JP5091355B2 (ja) * 2009-10-08 2012-12-05 シャープ株式会社 液晶表示装置およびその製造方法
KR101182229B1 (ko) * 2010-01-08 2012-09-12 삼성디스플레이 주식회사 액정 표시 패널 및 그의 형성 방법
KR101733140B1 (ko) * 2010-09-14 2017-05-08 삼성디스플레이 주식회사 터치스크린패널 일체형 영상표시장치 및 그 제조방법
KR101833498B1 (ko) * 2010-10-29 2018-03-02 삼성디스플레이 주식회사 액정 표시 장치
JP2012198434A (ja) * 2011-03-22 2012-10-18 Japan Display East Co Ltd 液晶表示装置
WO2012137721A1 (ja) * 2011-04-07 2012-10-11 シャープ株式会社 液晶表示パネルおよびそれを備える液晶表示装置
JP2013196919A (ja) * 2012-03-21 2013-09-30 Sony Corp 有機ｅｌ表示装置、有機ｅｌ表示装置の製造方法およびカラーフィルタ基板
KR102058699B1 (ko) * 2013-01-24 2019-12-26 삼성디스플레이 주식회사 터치 및 휨 감지 기능을 가지는 플렉서블 표시장치

Also Published As

Publication number Publication date
US20150338692A1 (en) 2015-11-26

Similar Documents

Publication Publication Date Title
US7982813B2 (en) Liquid crystal display
JP5518898B2 (ja) 液晶表示装置
US8183570B2 (en) Thin film transistor array panel
WO2014069279A1 (ja) 液晶表示装置
KR101942850B1 (ko) 액정표시장치와 그 제조 방법
CN110322845B (zh) 栅极驱动电路和显示面板
JP2007193340A (ja) 液晶表示装置
CN110658658B (zh) 图像显示装置
KR20150078248A (ko) 표시소자
US9842557B2 (en) Gate driving circuit and display device having the same
JP2007004160A (ja) アレイ基板及びこれを具備した表示装置
US20150054724A1 (en) Liquid crystal device and display device
KR20070076177A (ko) 액정 표시 장치
KR20150081872A (ko) 표시 장치
KR20110124529A (ko) 표시 패널
KR101696393B1 (ko) 표시 패널
KR102507151B1 (ko) 표시 장치 및 그 제조 방법
KR20150134465A (ko) 표시 장치
US10360834B2 (en) Display substrate having gate driving circuit
JP2017102301A (ja) トランジスタ基板及び表示装置
JP2015106109A (ja) 電気光学装置、及び電子機器
KR20150001168A (ko) 보조 공통 배선을 구비한 평판 표시장치용 박막 트랜지스터 기판
KR20180031898A (ko) 공통 전압 배선을 포함하는 표시 장치
JP2007128094A (ja) 表示基板、これを具備する液晶表示パネル及び表示装置
KR20130110579A (ko) 금속 산화물 반도체를 포함하는 박막 트랜지스터 기판 및 그 제조 방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid