CN205827025U - 一种阵列基板及显示面板 - Google Patents

Abstract

本实用新型公开一种阵列基板及显示面板，包括：显示区和围绕显示区的非显示区；栅极线，第一和第二数据线，第一数据线和栅极线绝缘交叉限定多个第一像素区域，第二数据线和栅极线绝缘交叉限定多个第二像素区域；设置于非显示区的公共电压线；设置于第一和第二像素区域中的薄膜晶体管和像素电极，薄膜晶体管包括栅极、源极和漏极，像素电极与漏极电连接；与像素电极对应设置且相互绝缘的公共电极层，公共电极层与所述公共电压线电连接；与第一和第二数据线平行设置的至少一条公共线，公共线与公共电压线电连接，且公共线与公共电极层电连接；公共线在栅极线延伸方向上位于相邻的第一和第二像素区域之间。本实用新型能改善公共电极层电阻的均一性。

Description

一种阵列基板及显示面板

技术领域

本实用新型涉及显示领域，特别涉及一种阵列基板及包括该阵列基板的显示面板。

背景技术

液晶显示装置具有无辐射、轻薄和省电等优点，已广泛应用于各种信息、通讯、消费性电子产品中。液晶显示装置通常包括一液晶显示面板。液晶显示面板包括彼此相对设置的阵列基板和彩膜基板，以及设置在该两个基板之间的液晶层。

如图1所示，为现有技术提供的一种阵列基板的俯视示意图。该阵列基板包括显示区101和围绕该显示区101的非显示区102；阵列基板还多条扫描线110和多条数据线120，多条扫描线110和多条数据线120彼此交叉以限定多个像素区域130；每个像素区域130包括薄膜晶体管131和像素电极132，像素电极132可以通过过孔与薄膜晶体管131的漏极电连接。阵列基板通常还包括与像素电极132对应的公共电极COM。薄膜晶体管131的栅极与扫描线110对应连接，源极与数据线120对应连接。

在显示面板工作时，当薄膜晶体管131的栅极接收到扫描线110上的扫描信号时，控制源极和漏极电连接从而向像素电极132提供数据线120上的数据信号。而公共电极COM上施加公共电压信号，液晶层中的液晶分子在像素电极132和公共电极COM之间形成的电场作用下偏转，从而实现对预定画面的显示。

现有的边缘场开关(Fringe Filed Switching，FFS)显示模式的显示面板中，阵列基板上的公共电极COM通常是整面设置，即所有像素区域130对应的公共电极COM是直接连接在一起的，并且在非显示区102设置公共电压线140以提供公共电压信号，整面设置的公共电极COM在非显示区102与公共电压线140电连接。然而，由于公共电极COM通常采用氧化铟锡(Indium tin oxide，ITO)等透明氧化物导电材料制备，这些材料电阻较大，使得公共电极COM所在膜层的中心的电阻比边缘的电阻大得多，易出现公共电极COM上的公共电压信号不均一，从而导致显示面板的闪烁(Flicker)均一性较差，影响显示效果。当显示面板的尺寸较大时，这种情况会更加严重。

实用新型内容

有鉴于此，本实用新型提供一种阵列基板及包括该阵列基板的显示面板，以解决现有技术中公共电极上的公共电压信号不均一的技术问题。

第一方面，本实用新型实施例提供一种阵列基板，包括：显示区和围绕所述显示区的非显示区；多条栅极线，多条第一数据线和多条第二数据线，所述第一数据线和所述栅极线绝缘交叉限定多个第一像素区域，所述第二数据线和所述栅极线绝缘交叉限定多个第二像素区域；设置于所述非显示区的公共电压线；设置于所述第一像素区域和所述第二像素区域中的薄膜晶体管和像素电极，所述薄膜晶体管包括栅极、源极和漏极，所述像素电极与所述漏极电连接；与所述像素电极对应设置且相互绝缘的公共电极层，所述公共电极层与所述公共电压线电连接；与所述第一数据线和所述第二数据线平行设置的至少一条公共线，所述公共线与所述公共电压线电连接，且所述公共线与所述公共电极层电连接；所述公共线在所述栅极线延伸方向上位于相邻的所述第一像素区域和所述第二像素区域之间。

第二方面，本实用新型实施例提供一种显示面板，包括上述第一方面提供的阵列基板。

与现有技术相比，本实用新型提供的阵列基板和显示面板由于在显示区增加了公共线，公共线与公共电压线电连接，且公共线与公共电极层电连接，而公共线电阻较小，从而公共电压信号可以通过公共线传输至公共电极层，这有效改善了公共电极层上公共电压信号的均一性，从而能够改善显示面板的闪烁均一性，提高显示效果。

附图说明

为了更清楚地说明本实用新型实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是现有技术提供的一种阵列基板的俯视示意图；

图2是本实用新型实施例提供的一种阵列基板的俯视示意图；

图3是本实用新型实施例提供的另一种阵列基板的俯视示意图；

图4是图2或图3中虚线框X所在区域的俯视结构示意图；

图5是图2或图3中虚线框Y所在区域的俯视结构示意图；

图6A是图4的一种具体结构示意图；

图6B是图6A中沿BB’方向的一种剖视结构示意图；

图6C是图5中沿BB’方向的一种剖视结构示意图；

图7A是图4的另一种具体结构示意图；

图7B是图7A中沿CC’方向的一种剖视结构示意图；

图8A是图4的又一种具体结构示意图；

图8B是图8A中沿DD’方向的一种剖视结构示意图；

图9A是图4的又一种具体结构示意图；

图9B是图9A中沿EE’方向的一种剖视结构示意图；

图10是图4的又一种具体结构示意图。

具体实施方式

下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

本实用新型实施例提供一种阵列基板。

需要说明的是，本实用新型实施例所描述的“上”、“下”、“左”、“右”等方位词是以附图所示的角度来进行描述的，不应理解为对本实用新型实施例的限制。此外，在上下文中，还需要理解的是，当提到一个元件被形成在另一元件“上”或“下”时，其不仅能够直接形成在另一元件“上”或者“下”，其也可以通过中间元件间接形成在另一元件“上”或者“下”。

图2是本实用新型实施例提供的一种阵列基板的俯视示意图。如图2所示，该阵列基板包括显示区201和围绕该显示区201的非显示区202；多条栅极线210，多条第一数据线2201和多条第二数据线2202，第一数据线2201和栅极线210绝缘交叉限定多个第一像素区域2301，第二数据线2202和栅极线210绝缘交叉限定多个第二像素区域2302；设置于非显示区202的公共电压线240；设置于第一像素区域2301和第二像素区域2302中的薄膜晶体管231和像素电极232，薄膜晶体管231包括栅极、源极和漏极，像素电极232与漏极电连接；与像素电极232对应设置且相互绝缘的公共电极层(图2未示出公共电极层结构，以COM表示公共电极层接受公共电压信号)，公共电 极层与公共电压线240电连接；与第一数据线2201和第二数据线2202平行设置的公共线250，公共线250与公共电压线240电连接，且公共线250与公共电极层电连接；公共线250在栅极线210延伸方向上位于相邻的第一像素区域2301和第二像素区域2302之间。

需要说明的是，上述公共线250、公共电压线240和公共电极层三者中任意两者之间都是电连接的，以公共线250与公共电极层电连接为例，此处电连接并不是指公共线250通过公共电压线240与公共电极层电连接，而是指公共线250通过直接层叠、过孔等方式与公共电极层电连接。

图2示出的阵列基板与现有技术相比，在显示区201增加了公共线250，公共线250与非显示区202的公共电压线240电连接，且公共线250与公共电极层电连接。由于公共线250的电阻比公共电极层的电阻小得多，从而公共电压信号不仅可以通过公共电压线240传输至公共电极层，还可以通过公共线250传输至公共电极层，从而有效改善了公共电极层上公共电压信号的均一性，提高了显示效果。

需要说明的是，公共电压线240可以围绕显示区201四周设置，也可以只围绕部分显示区201设置，具体视制作需求而定。

在本实施例中，公共电极层可以包括多个公共电极，所有公共电极同层设置且直接相连电连接。在一些具体的实施方式中，相邻的公共电极之间可以全部直接相连以实现电连接，也可以部分直接相连以实现电连接。由于所有公共电极同层设置且直接相连电连接，在显示区201增加了公共线250，公共线250与公共电极层电连接，公共电压信号以通过公共线250传输至公共电极层，从而能够有效改善公共电极层上公共电压信号的均一性。

可选地，如图2所示，在本实施例中，阵列基板可以只包括一条公共线250，在栅极线210延伸方向上，所有第一数据线2201位于公共线250一侧，所有第二数据线2202位于公共线250另一侧。由于公共线250在栅极线210 延伸方向上位于相邻的第一像素区域2301和第二像素区域2302之间，如图2所示，只设计一条公共线250，那么在栅极线210延伸方向上相邻的两个像素区域(包括第一像素区域2301或第二像素区域2302)之间只有一条第一数据线2201或一条第二数据线2202或一条公共线250，从而公共线250的引入没有不会降低显示区域的面积，可以简化阵列基板的制作工艺。在这种情况下，薄膜晶体管231包括设置于第一像素区域2301中的第一薄膜晶体管2311和设置于第二像素区域2302中的第二薄膜晶体管2312，第一薄膜晶体管2311与第一数据线2201电连接，第二薄膜晶体管2312与第二数据线2202电连接；第一薄膜晶体管2311位于与其电连接的第一数据线2201靠近公共线250的一侧，第二薄膜晶体管2312位于与其电连接的第二数据线2202靠近公共线250的一侧。可选地，第一数据线2201和第二数据线2202的条数相同，即，第一像素区域2301和第二像素区域2302的数量是相同的，公共线250在栅极线210延伸方向上位于阵列基板的中间位置，则公共电极层关于公共线250对称，这样可以保证公共线250两侧的公共电极层的公共电压信号的均一性，进一步提高显示效果。

需要说明的是，图2示出的阵列基板中，只包括一条公共线250，但这不应理解为对本实用新型实施例的限定，在本实用新型其他可选的实施例中，还可以设置多条公共线。如图3所示，图3是本实用新型实施例提供的另一种阵列基板的俯视示意图，与图2示出的阵列基板相同的部分此处不再赘述，不同之处在于，在本实施例中，该阵列基板包括两条公共线250，每条公共线250在栅极线210延伸方向上均位于相邻的第一像素区域2301和第二像素区域2302之间。由于设置两条公共线250，公共电压信号以通过这两条公共线250传输至公共电极层，从而能够更加有效地改善公共电极层上公共电压信号的均一性。当然，在本实用新型另外的一些实施例中，还可以设置三条、四条或者更多条公共线，以使公共电压信号以通过更多条公共线250传输至公 共电极层，改善公共电极层上公共电压信号的均一性，具体视制作需求而定。

请参考图4和图5，图4是图2或图3中虚线框X所在区域的俯视结构示意图，图5是图2或图3中虚线框Y所在区域的俯视结构示意图。可以理解的是，虚线框X所在区域为图2或图3中显示区201的一部分，虚线框Y所在区域为图2或图3中非显示区202的一部分。在图2和图3示出的阵列基板的基础上，公共电压线240与栅极线210同层设置，在制作该阵列基板时，可以在形成栅极线210的同时形成公共电压线240，不需要增加额外的掩膜工艺，降低成本。此外，如图5所示，公共电极层233具有延伸至非显示区的公共电极延伸部分2332，公共电极延伸部分2332可以通过第一过孔261与公共电压线240电连接，以接收公共电压线240上的公共电压信号。需要说明的是，可以设置多个第一过孔261，并且第一过孔261可以对应公共电压线240所在位置设置，例如，当公共电压线240围绕显示区四周设置时，相应地围绕显示区一周设置多个第一过孔261，这样可以使公共电极层233的四周均与公共电压线240电连接，以保证公共电极层233四周公共电压信号的均一性。

进一步地，公共线250可以与第一数据线2201和第二数据线2202同层设置，在制作该阵列基板时，可以在形成第一数据线2201和第二数据线2202的同时形成公共线250，不需要增加额外的掩膜工艺，降低成本。在此基础上，公共线250具有延伸至非显示区的公共线延伸部2501，公共线延伸部分2501通过第二过孔262与公共电压线240电连接，且可以设置多个第二过孔262。当公共电压线240围绕显示区四周设置时，在公共线250延伸方向上，公共线250的两端可以均通过第二过孔262与公共电压线240电连接。可以理解的是，第一数据线2201和第二数据线2202也包括延伸至非显示区的延伸部分，此处不再赘述。

通常，现有常用的显示模式包括边缘场开关(Fringe Filed Switching，FFS) 显示模式和面内转换(In Plane Switching，IPS)显示模式。接下来将针对不同显示模式下的阵列基板的具体的结构进行介绍。

参考图6A-图6C，图6A是图4的一种具体结构示意图，图6B是图6A中沿BB’方向的一种剖视结构示意图，图6C是图5中沿AA’方向的一种剖视结构示意图。结合图5和图6A-图6C，薄膜晶体管231包括栅极2101、源极2203和漏极2204，还包括有源层234；阵列基板还包括衬底基板235、栅极绝缘层236和第一绝缘层237；栅极2101设置在衬底基板235上，栅极绝缘层236设置在栅极2101上，有源层234设置在栅极绝缘层236上，源极2203和漏极2204设置在有源层234上，第一绝缘层237覆盖在源极2203和漏极2204上；公共电极层233与公共线250电连接的区域为连接区270，连接区270位于栅极线210与公共线250交叉处。

在本实施例中，像素电极232与公共电极层233均位于第一绝缘层237之上；阵列基板还包括位于像素电极232与公共电极层233之间的第二绝缘层238；像素电极232位于第一绝缘层237和第二绝缘层238之间，其中，像素电极232通过过孔280与漏极2204电连接。该阵列基板的公共电极层位于顶端，像素电极位于中间，是边缘场开关(Fringe FiledSwitching，FFS)显示模式下公共电极位于像素电极上面(top-com)对应的一种阵列基板。如图6A和图6B所示，在本实施例中，公共电极层233中的每个公共电极2330包括多个子公共电极2331，即相邻的子公共电极2331之间形成狭缝，以在显示时和像素电极232形成平行电场，公共电极层233中相邻的公共电极2330之间直接相连以电连接，而每个像素电极232可以一整面设置。

继续参考图6B，在本实施例中，公共线250与第一数据线2201和第二数据线2202同层设置，连接区270包括第三过孔271，公共电极层233通过第三过孔271与公共线250电连接，以将公共线250上的公共电压信号传输给公共电极层233，改善公共电极层233上公共电压信号的均一性。结合图 6B和图6C，公共电压线240与栅极线210同层设置，公共电极延伸部分2332通过第一过孔261与公共电压线240电连接，公共线延伸部分2501通过第二过孔262与公共电压线240电连接。

参考图7A和图7B，图7A是图4的另一种具体结构示意图，图7B是图7A中沿CC’方向的一种剖视结构示意图。结合图7A和图7B，与图6A-图6B示出的阵列基板相同的部分此处不再赘述，不同之处在于，在本实施例中，像素电极232与公共电极层233位于第一绝缘层237之上；阵列基板还包括位于像素电极232与公共电极层233之间的第二绝缘层238；公共电极层233位于第一绝缘层237和第二绝缘层238之间，其中，像素电极232通过过孔280与漏极2204电连接。该阵列基板的像素电极位于顶端，公共电极层位于中间，是边缘场开关(Fringe Filed Switching，FFS)显示模式下公共电极位于像素电极下面(middle-com)对应的一种阵列基板。如图7A和图7B所示，在本实施例中，每个像素电极232包括多个子像素电极2321，即相邻的子像素电极2321之间形成狭缝，以在显示时和公共电极层233中的公共电极2330形成平行电场，而每个公共电极2330在像素区域的开口区的部分可以一整面设置。

继续参考图7B，在本实施例中，公共线250与第一数据线2201和第二数据线2202同层设置，连接区270包括暴露公共电极层233的第四过孔272、暴露公共线250的第五过孔273以及连接导体层274；公共电极层233通过第四过孔272、连接导体层274和第五过孔273与公共线250电连接，连接导体层274可以与像素电极232同层设置。由于连接导体层273与像素电极232同层设置，在制作该阵列基板时，第四过孔272、第五过孔273可与过孔280由同一道掩膜工艺形成，并且可以在形成像素电极232的同时形成连接导体层274，不需要增加额外的掩膜工艺，降低成本。

需要说明的是，在本实施例中，图5中沿BB’方向的剖视结构与图6B示 出的实施例相比，只存在公共电极延伸部分的膜层位置的不同，故此处不再赘述。

参考图8A和图8B，图8A是图4的又一种具体结构示意图，图8B是图8A中沿DD’方向的一种剖视结构示意图。结合图8A和图8B，与图6A-图6B示出的阵列基板相同的部分此处不再赘述，不同之处在于，在本实施例中，像素电极232位于栅极绝缘层236和第一绝缘层237之间；像素电极232与薄膜晶体管231的漏极2204直接层叠电连接；公共电极层233位于第一绝缘层237之上。该阵列基板的公共电极层位于顶端，像素电极位于中间，是边缘场开关(Fringe Filed Switching，FFS)显示模式下公共电极位于像素电极上面(top-com)对应的另一种阵列基板，其像素电极232不需要通过打孔与薄膜晶体管231的漏极2204电连接，节省了一步打孔制程，降低了制作成本。如图8A和图8B所示，在本实施例中，公共电极层233中的每个公共电极2330包括多个子公共电极2331，即相邻的子公共电极2331之间形成狭缝，以在显示时和像素电极232形成平行电场，公共电极层233中相邻的公共电极2330之间直接相连以电连接，而每个像素电极232可以一整面设置。

类似地，在本实施例中，公共线250与第一数据线2201和第二数据线2202同层设置，连接区270包括第六过孔275，公共电极层233通过第六过孔275与公共线250电连接，以将公共线250上的公共电压信号传输给公共电极层233，改善公共电极层233上公共电压信号的均一性。此外，在本实施例中，图5中沿BB’方向的剖视结构与图6C示出的实施例相比，只存在公共电极延伸部分的膜层位置的不同，故此处不再赘述。

参考图9A和图9B，图9A是图4的又一种具体结构示意图，图9B是图9A中沿EE’方向的一种剖视结构示意图。结合图9A和图9B，与图6A-图6B示出的阵列基板相同的部分此处不再赘述，不同之处在于，在本实施例中，像素电极232与公共电极层233位于第一绝缘层237之上，其中，像素电极 232通过过孔280与漏极2204电连接；像素电极232与公共电极层233同层设置，公共电极层中233的公共电极2330包括多个子公共电极2331，像素电极232包括多个子像素电极2321；在同一第一像素区域2301或第二像素区域2302中，子公共电极2331与子像素电极2321交替设置，以在显示时形成平行电场。该阵列基板的公共电极层233和像素电极232同层设置，是面内转换(In Plane Switching，IPS)显示模式下的一种阵列基板。在本实施例中，相邻的公共电极2330之间直接相连以电连接。

类似地，在本实施例中，公共线250与第一数据线2201和第二数据线(图9B中未示出)同层设置，连接区270包括第七过孔276，公共电极层233通过第七过孔276与公共线250电连接，以将公共线250上的公共电压信号传输给公共电极层233，改善公共电极层233上公共电压信号的均一性。此外，在本实施例中，图5中沿BB’方向的剖视结构与图6C示出的实施例相比，只存在公共电极延伸部分的膜层位置的不同，故此处不再赘述。

参考图10，图10是图4的又一种具体结构示意图。图6A、图7A、图8A和图9A示出的阵列基板的具体结构示意图中，薄膜晶体管231的源极2203是由第一数据线2201或第二数据线2202延伸出来的一部分，漏极2204与源极2203对应形成U型沟道，而图10示出的阵列基板的具体结构示意图中，第一数据线2201或第二数据线2202包括源极2203，即源极2203是第一数据线2201或第二数据线2202的一部分；在垂直于阵列基板的方向上，漏极2204具有与栅极2101交叠的部分22041，该部分22041为条状部分，条状部分22041与第一数据线2201、第二数据线2202平行，从而形成I型沟道。由于在本实用新型提供的实施例中，公共线250两侧的第一像素区域2301和第二像素区域2302实质上是关于公共线250对称的，在制作该阵列基板时，若在制作源极2203和漏极2204时对位发生沿扫描线210延伸方向的一定偏差，漏极2204与栅极2101之间的交叠区域，即条状部分22041的面积不会发生变化，则第 一像素区域2301和第二像素区域2302中的栅极2101与漏极2204之间的寄生电容Cgs能保持一致，从而第一像素区域2301和第二像素区域2302的馈通(Feedthrough)电压能保持一致，即第一像素区域2301和第二像素区域2302的最佳公共电压保持一致，不会导致第一像素区域2301和第二像素区域2302的发光亮度不同而出现分屏现象，提升了显示效果。

对于上述任一实施例，可选地，连接区270在阵列基板上的正投影位于栅极线210所在区域内，即连接区270中的过孔在阵列基板上的正投影位于栅极线210所在区域内，具体地，连接区270在阵列基板上的正投影沿栅极线210延伸方向的宽度小于或等于栅极线210沿栅极线210延伸方向的宽度，避免影响像素区域的开口率。进一步地，每一栅极线210与公共线250交叉处可以对应一连接区270，以更进一步地改善公共电极层233上公共电压信号的均一性。

可以理解的是，上述各实施例提供的阵列基板具有诸多相同之处，其相同之处在后续附图中沿用相同的附图标记，且相同之处不再赘述。

本实用新型实施例提供一种显示面板，该显示面板可以包括上述任一实施例提供的阵列基板，还可以包括与该阵列基板相对设置的彩膜基板，以及位于阵列基板和彩膜基板之间的液晶层。本实用新型实施例提供的显示面板由于采用了本实用新型实施例提供的阵列基板，因此在显示时能够改善公共电极层上公共电压信号的均一性，从而能够改善显示面板的闪烁均一性，提高显示效果，具体可以参考上述实施例提供的阵列基板，在此不做赘述。

以上对本实用新型实施例所提供的阵列基板及显示面板进行了详细介绍，本文中应用了具体个例对本实用新型的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本实用新型的方法及其核心思想；同时，对于本领域的一般技术人员，依据本实用新型的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本实用新 型的限制。

Claims (20)

1.一种阵列基板，包括：

显示区和围绕所述显示区的非显示区；

多条栅极线，多条第一数据线和多条第二数据线，所述第一数据线和所述栅极线绝缘交叉限定多个第一像素区域，所述第二数据线和所述栅极线绝缘交叉限定多个第二像素区域；

设置于所述非显示区的公共电压线；

设置于所述第一像素区域和所述第二像素区域中的薄膜晶体管和像素电极，所述薄膜晶体管包括栅极、源极和漏极，所述像素电极与所述漏极电连接；

与所述像素电极对应设置且相互绝缘的公共电极层，所述公共电极层与所述公共电压线电连接；

与所述第一数据线和所述第二数据线平行设置的至少一条公共线，所述公共线与所述公共电压线电连接，且所述公共线与所述公共电极层电连接；

所述公共线在所述栅极线延伸方向上位于相邻的所述第一像素区域和所述第二像素区域之间。

2.根据权利要求1所述的阵列基板，其特征在于，所述公共电极层包括多个公共电极，所有所述公共电极同层设置且直接相连电连接。

3.根据权利要求1所述的阵列基板，其特征在于，所述阵列基板只包括一条所述公共线，在所述栅极线延伸方向上，所有所述第一数据线位于所述公共线一侧，所有所述第二数据线位于所述公共线另一侧。

4.根据权利要求3所述的阵列基板，其特征在于，所述第一数据线和所述第二数据线的条数相同。

5.根据权利要求3所述的阵列基板，其特征在于，所述薄膜晶体管包括设置于所述第一像素区域中的第一薄膜晶体管和设置于所述第二像素区域中的第二薄膜晶体管，所述第一薄膜晶体管与所述第一数据线电连接，所述第二薄膜晶体管与所述第二数据线电连接；

所述第一薄膜晶体管位于与其电连接的所述第一数据线靠近所述公共线的一侧，所述第二薄膜晶体管位于与其电连接的所述第二数据线靠近所述公共线的一侧。

6.根据权利要求1所述的阵列基板，其特征在于，所述公共电压线与所述栅极线同层设置。

7.根据权利要求6所述的阵列基板，其特征在于，所述公共电极层具有延伸至所述非显示区的公共电极延伸部分，所述公共电极延伸部分通过第一过孔与所述公共电压线电连接。

8.根据权利要求1所述的阵列基板，其特征在于，所述公共线与所述第一数据线和所述第二数据线同层设置。

9.根据权利要求8所述的阵列基板，其特征在于，所述公共线具有延伸至所述非显示区的公共线延伸部分，所述公共线延伸部分通过第二过孔与所述公共电压线电连接。

10.根据权利要求8所述的阵列基板，其特征在于，所述薄膜晶体管还包括有源层，所述阵列基板还包括衬底基板、栅极绝缘层和第一绝缘层；

所述栅极设置在所述衬底基板上，所述栅极绝缘层设置在所述栅极上，所述有源层设置在所述栅极绝缘层上，所述源极和漏极设置在所述有源层上，所述第一绝缘层覆盖在所述源极和漏极上；

所述公共电极层与所述公共线电连接的区域为连接区，所述连接区位于所述栅极线与所述公共线交叉处。

11.根据权利要求10所述的阵列基板，其特征在于，所述像素电极与所述公共电极层位于所述第一绝缘层之上；

所述阵列基板还包括位于所述像素电极与所述公共电极层之间的第二绝缘层；

所述像素电极位于所述第一绝缘层和所述第二绝缘层之间。

12.根据权利要求11所述的阵列基板，其特征在于，所述连接区包括第三过孔，所述公共电极层通过所述第三过孔与所述公共线电连接。

13.根据权利要求10所述的阵列基板，其特征在于，所述像素电极与所述公共电极层位于所述第一绝缘层之上；

所述阵列基板还包括位于所述像素电极与所述公共电极层之间的第二绝缘层；

所述公共电极层位于所述第一绝缘层和所述第二绝缘层之间。

14.根据权利要求13所述的阵列基板，其特征在于，所述连接区包括暴露所述公共电极层的第四过孔、暴露所述公共线的第五过孔以及连接导体层；

所述公共电极层通过所述第四过孔、所述连接导体层和所述第五过孔与所述公共线电连接，所述连接导体层与所述像素电极同层设置。

15.根据权利要求10所述的阵列基板，其特征在于，所述像素电极位于所述栅极绝缘层和所述第一绝缘层之间；

所述像素电极与所述漏极直接层叠电连接；

所述公共电极层位于所述第一绝缘层之上。

16.根据权利要求10所述的阵列基板，其特征在于，所述像素电极与所述公共电极层位于所述第一绝缘层之上；

所述像素电极与所述公共电极层同层设置，所述公共电极层中的公共电极包括多个子公共电极，所述像素电极包括多个子像素电极；

在同一所述第一像素区域或所述第二像素区域中，所述子公共电极与所述子像素电极交替设置。

17.根据权利要求10-16任一项所述的阵列基板，其特征在于，所述连接区在所述阵列基板上的正投影位于所述栅极线所在区域内。

18.根据权利要求17所述的阵列基板，其特征在于，每一所述栅极线与所述公共线交叉处对应一所述连接区。

19.根据权利要求1-16任一项所述的阵列基板，其特征在于，所述第一数据线或所述第二数据线包括所述源极；

在垂直于所述阵列基板的方向上，所述漏极具有与所述栅极交叠的部分，该部分为条状部分，所述条状部分与所述第一数据线和所述第二数据线平行。

20.一种显示面板，其特征在于，包括如权利要求1-19任一项所述的阵列基板。