CN105278180A - 像素结构及其制作方法、阵列基板和显示面板 - Google Patents

像素结构及其制作方法、阵列基板和显示面板 Download PDF

Info

Publication number
CN105278180A
CN105278180A CN201510745031.4A CN201510745031A CN105278180A CN 105278180 A CN105278180 A CN 105278180A CN 201510745031 A CN201510745031 A CN 201510745031A CN 105278180 A CN105278180 A CN 105278180A
Authority
CN
China
Prior art keywords
electrode
public electrode
pixel
viewing area
comb
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510745031.4A
Other languages
English (en)
Other versions
CN105278180B (zh
Inventor
贾纬华
马小叶
杨海鹏
尹傛俊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei Xinsheng Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201510745031.4A priority Critical patent/CN105278180B/zh
Publication of CN105278180A publication Critical patent/CN105278180A/zh
Priority to PCT/CN2016/102261 priority patent/WO2017076158A1/zh
Priority to US15/535,450 priority patent/US20170336681A1/en
Application granted granted Critical
Publication of CN105278180B publication Critical patent/CN105278180B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/121—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode common or background
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/124—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode interdigital

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明公开了一种像素结构及其制作方法、阵列基板和显示面板，用以减小像素电极和公共电极之间的存储电容，增大像素的充电率。所述像素结构，包括呈矩阵排布的多个像素单元，每一像素单元包括位于衬底基板上异层设置的公共电极和像素电极，其特征在于，所述公共电极和所述像素电极在衬底基板上的投影无重叠区域。

Description

像素结构及其制作方法、阵列基板和显示面板
技术领域
本发明涉及显示技术领域，尤其涉及一种像素结构及其制作方法、阵列基板和显示面板。
背景技术
针对现有的ADS模式的像素结构中，像素电极和公共电极完全重叠，像素电极和公共电极之间的存储电容较高。
具体地，参见图1所示的像素结构，其中，在衬底基板11上依次包括公共电极12、绝缘层13、像素电极14，且公共电极12与像素电极14之间重叠区域造成的存储电容较高，从而降低了像素的充电率。
综上所述，现有技术中的像素结构，像素电极和公共电极之间的存储电容较大，减小了像素的充电率。
发明内容
本发明提供了一种像素结构及其制作方法、阵列基板和显示面板，用以减小像素电极和公共电极之间的存储电容，增大像素的充电率。
本发明实施例提供了一种像素结构，包括呈矩阵排布的多个像素单元，每一像素单元包括位于衬底基板上异层设置的公共电极和像素电极，所述公共电极和所述像素电极在衬底基板上的投影无重叠区域。
通过本发明实施例提供的像素结构中，将异层设置的公共电极和像素电极设计成在衬底基板上的投影无重叠区域，从而减小了公共电极和像素电极之间的存储电容，增大像素的充电率。
较佳地，所述像素电极和公共电极为梳状电极结构，且所述像素电极和公共电极呈插指结构排布。
较佳地，每一像素单元分为第一显示区域和第二显示区域；
在第一显示区域中的像素电极和公共电极的梳状电极均沿同一延伸方向排布，在第二显示区域中的像素电极和公共电极的梳状电极均沿同一延伸方向排布；
在第一显示区域的梳状电极的延伸方向与第二显示区域的梳状电极的延伸方向不同。
较佳地，各第一显示区域中的梳状电极的延伸方向均相同，各第二显示区域中的梳状电极的延伸方向均相同。
较佳地，各像素单元中的第一显示区域中的梳状电极与第二显示区域中的梳状电极以该第一显示区域和第二显示区域的交界处为对称轴对称分布。
较佳地，每相邻两列像素单元中的梳状电极以该两列像素单元之间的空隙为对称轴对称分布。
较佳地，所述像素结构还包括位于第一显示区域和第二显示区域交界处的第一公共电极线，所述第一公共电极线连接相邻的第一显示区域和第二显示区域中的公共电极。
较佳地，以每相邻的两列像素单元为一像素单元组，且每一像素单元组中包括的像素单元不同，其中每一像素单元组共用一根数据线，每相邻两组像素单元组之间还包括第二公共电极线，所述第二公共电极线连接相邻的两组像素单元中的公共电极。
较佳地，所述第二公共电极线与栅线同层设置，且所述第二公共电极线在与所述栅线的交叠区域处，通过过孔连接。
本发明实施例提供了一种阵列基板，包括本发明实施例提供的像素结构。
本发明实施例提供了一种显示面板，包括本发明实施例提供的阵列基板。
本发明实施例提供了一种本发明提供的像素结构的制作方法，该方法包括：
采用构图工艺在衬底基板上形成公共电极；
形成像素电极，且所述像素电极与所述公共电极在衬底基板上的投影无重叠区域。
较佳地，采用构图工艺在衬底基板上形成公共电极，包括：
采用掩膜版图形通过曝光显影等工艺，形成公共电极，所述公共电极为梳状电极结构。
较佳地，形成像素电极，且所述像素电极与所述公共电极在衬底基板上的投影无重叠区域，包括：
采用掩膜版图形通过曝光显影等工艺，形成像素电极，所述像素电极为梳状电极结构，且所述像素电极与所述公共电极呈插指结构排布。
较佳地，所述掩膜版为半色调掩膜板、灰色调掩膜板或具有狭缝的掩膜板。
较佳地，在形成公共电极后，且形成像素电极之前，该方法还包括：
在所述公共电极上形成第一公共电极线。
较佳地，在形成第一公共电极线的同时，形成第二公共电极线。
附图说明
图1为现有技术提供的一种像素结构的结构示意图；
图2为本发明实施例提供的一种像素结构的结构示意图；
图3为本发明实施例提供的一种像素电极和公共电极的结构示意图；
图4为本发明实施例提供的一种梳状电极的结构示意图；
图5为本发明实施例提供的一种像素电极和公共电极的排布方向的结构示意图；
图6为本发明实施例提供的另一种像素电极和公共电极的排布方向的结构示意图；
图7为本发明实施例提供的第三种像素电极和公共电极的排布方向的结构示意图；
图8为本发明实施例提供的第四种像素电极和公共电极的排布方向的结构示意图；
图9为本发明实施例提供的第五种像素电极和公共电极的排布方向的结构示意图；
图10为本发明实施例提供的另一种像素结构的结构示意图；
图11为本发明实施例提供的一种像素结构的截面示意图；
图12为本发明实施例提供的第三种像素结构的结构示意图；
图13为本发明实施例提供的一种像素结构的制作方法的流程示意图；
图14为本发明实施例提供的一种像素结构的制作方法得到的结构示意图之一；
图15为本发明实施例提供的一种像素结构的制作方法得到的结构示意图之二；
图16为本发明实施例提供的一种像素结构的制作方法得到的结构示意图之三；
图17为本发明实施例提供的一种像素结构的制作方法得到的结构示意图之四；
图18为本发明实施例提供的一种像素结构的制作方法得到的结构示意图之五。
具体实施方式
为了使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明作进一步地详细描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
附图中各膜层的厚度和区域的大小形状不反映像素结构和阵列基板各部件的真实比例，目的只是示意说明本发明内容。
本发明提供了一种像素结构及其制作方法、阵列基板和显示面板，用以减小像素电极和公共电极之间的存储电容，增大像素的充电率。
实施例1
参见图2，本发明实施例提供的一种像素结构，包括呈阵列排布的多个像素单元，每一像素单元包括衬底基板11上异层设置的公共电极21和像素电极22，公共电极21和像素电极22在衬底基板11上的投影无重叠区域。
其中位于公共电极21和像素电极22之间还包括绝缘层。
需要说明的是，公共电极和像素电极在衬底基板上的投影无重叠区域，仅是作为较佳的实施例进行描述，当公共电极和像素电极在衬底基板上的投影足够小，且重叠的面积产生的互电容足够小，也属于本发明实施例的保护范围。
通过本发明实施例提供的像素结构，当像素电极和公共电极不同层设置时，将公共电极和像素电极设计成在衬底基板上的投影无重叠区域，从而减小公共电极和像素电极之间的存储电容，增大了像素的充电率。
较佳地，参见图3，像素电极22和公共电极21为梳状电极结构，且像素电极22和公共电极21呈插指结构排布。
需要说明的是，参见图4，梳状电极10包括条状电极101和连接电极102，相邻两个条状电极101之间有缝隙，连接电极102将条状电极101进行连接，例如图4所示的结构为梳状电极结构。参见图3所示，将两个梳状电极结构相对排列，且一个梳状电极结构的相邻两个条状电极101之间的缝隙由另一个梳状电极结构的一个条状电极101相对应，使得两个梳状电极的排布结构相互之间没有重叠，例如图3所示的结构排布方式为插指结构排布。
具体地，将像素电极和公共电极设计为梳状结构，且像素电极和公共电极呈插指结构排布，从而使得像素电极和公共电极在衬底基板上的投影无重叠区域，减少像素电极和公共电极之间产生存储电容，提高像素的充电率。
本发明实施例中提供的像素电极和公共电极的梳状电极结构，以及呈插指结构排布的方式，使得像素电极与相邻的公共电极之间产生磁场。需要强调的是，当像素电极和公共电极为同层设置时，同样可以采用将像素电极和公共电极设计为梳状电极，且公共电极和像素电极呈插指结构排布，从而使得像素电极与相邻的公共电极之间产生磁场，驱动液晶偏转进行显示。
需要说明的是，在下面实施例中对像素电极和公共电极结构的改进，以及对梳状电极的延伸方向的改进同样适用于同层设置的公共电极和像素电极的像素结构。
较佳地，参见图5，每一像素单元41分为第一显示区域411和第二显示区域412；在第一显示区域411中的像素电极22和公共电极21的梳状电极均沿同一延伸方向排布，在第二显示区域412中的像素电极22和公共电极21的梳状电极均沿同一延伸方向排布；
在第一显示区域411的梳状电极的延伸方向与第二显示区域412的梳状电极的延伸方向不同。
需要说明的是，本发明实施例中将像素单元分为两个显示区域，只是为了说明两个显示区域中的像素电极和公共电极的排布方向不同。当然，可以将像素单元中的像素单元和公共电极的排布方向设置成同一个方向，则像素单元包括两个显示区域均相同。本发明实施例中的第一显示区域和第二显示区域的面积大小可以相同，也可以不相同，本发明不做具体限定。
参见图5，每一像素单元中的第一显示区域411的梳状电极的延伸方向和第二显示区域412的梳状电极的延伸方向不同，从而使得每一像素单元呈现双畴结构。其中，图5中仅画出了一个像素单元中第一显示区域和第二显示区域的梳状电极沿着不同方向延伸的结构示意图，但不代表只能按照图5中所示的方向进行延伸。当然，第一显示区域和第二显示区域中的梳状电极也可以按照相同的方向进行延伸，本发明不做具体限定。
需要说明的是，每一像素单元中包括两个显示区域，即第一显示区域和第二显示区域，且第一显示区域和第二显示区域的梳状电极的延伸方向不同，且相邻的两个像素单元中的第一显示区域的梳状电极的延伸方向可以相同，也可以不同；同理，相邻的两个第二显示区域的梳状电极的延伸方向可以相同，也可以不同。其中，图5中仅画出了一个像素单元的梳状电极的延伸方向，参见图6所示，相邻两个像素单元的梳状电极的延伸方向，且图6中仅画了相邻的两个像素单元，其他像素单元同理可得。图6中，左边的像素单元中第一显示区域411的梳状电极10方向与右边的第一显示区域411的梳状电极10延伸方向不同，左边的像素单元中第二显示区域412的梳状电极10延伸方向与右边的第二显示区域412的梳状电极10延伸方向不同，从而使得该结构的像素单元产生的电场为四个不同的方向，在该电场的驱动下，液晶的偏转方向不同，从而实现了四畴结构的像素设计。
具体地，每一像素单元中包括两个显示区域，且每一显示区域中的像素电极和公共电极的排布方向不同，从而增大了像素的显示视角，改善了色偏。
较佳地，参见图7，各第一显示区域411中的像素电极22和公共电极21的梳状电极的延伸方向均相同，各第二显示区域412中的像素电极22和公共电极21的梳状电极的延伸方向均相同。
具体地，像素结构中，像素结构中的所有第一显示区域中的梳状电极均沿同一个方向延伸排布，像素结构中的所有第二显示区域中的梳状电极均沿另一个方向延伸排布，且第一显示区域的梳状电极的延伸方向与第二显示区域的梳状电极的延伸方向不同。像素结构中一共包含了两个方向的延伸方向，从而产生两个方向的电场，驱动液晶显示。
当然，图7中仅画出了第一显示区域和第二显示区域中的梳状电极延伸不同的方向，但不局限于仅按照这两个方向进行延伸。本发明实施例不做具体限定。
较佳地，参见图8，各像素单元中的第一显示区域411的像素电极22和公共电极21的梳状电极与第二显示区域412的像素电极22和公共电极21的梳状电极以第一显示区域411和第二显示区域412的交界处为对称轴对称分布。
为了达到像素结构中的显示均匀，将每一像素单元中的第一显示区域和第二显示区域的梳状电极的延伸方向成轴对称分布，增加了视角，改善了色偏。显然，图8中提供的像素结构成“八”字形结构。
需要说明的是，图8中仅画出来梳状电极沿一个方向的示意图，但不仅限于如图中所示的方向，本发明不做具体限定。
较佳地，参见图9，每相邻两列像素单元中的像素电极22和公共电极21的梳状电极以该两列像素单元之间的空隙为对称轴对称分布。
需要说明的是，图9的示意图是在图8的基础上进一步改进的像素结构示意图，将每一像素单元中的第一显示区域和第二显示区域的梳状电极沿着第一显示区域和第二显示区域的交界为对称轴对称分布，同时将相邻的两列像素单元中的第一显示区域和第二显示区域的梳状电极沿着两列像素单元之间的空隙为对称轴对称分布，从而使得像素结构中呈现了“米”字形状分布。
具体地，像素结构设计中，可以不在图8的像素结构上形成图9的像素结构，即单独地将相邻两列像素单元中的梳状电极沿着两列像素单元之间的空隙为对称轴对称分布，均属于本发明实施例的保护范围。
将每相邻两个像素单元中的梳状电极按照该两列像素单元之间的缝隙为对称轴对称分布，从而使得像素结构在进行显示时，更加均匀，同时减少色偏，增加了显示的视角。
较佳地，参见图10，像素结构还包括位于第一显示区域411和第二显示区域412交界处的第一公共电极线211，第一公共电极线211连接相邻的第一显示区域411和第二显示区域412中的公共电极21。
需要说明的是，第一公共电极线与公共电极材料相同，第一公共电极连接相邻的第一显示区域和第二显示区域的公共电极，从而减小了公共电极的阻抗；另外，在第一显示区域和第二显示区域中的公共电极的梳状电极延伸方向不同，使得在交界处会因为不存在公共电极导致电场变弱，成为显示弱区，本发明实施例中将第一公共电极线设置在第一显示区域和第二显示区域的交界处，从而遮挡了该部分的显示弱区。
一般地，将第一公共电极线设计在像素单元的边缘位置，且栅线与第一公共电极同层设置，为了防止栅线与第一公共电极线之间导通，需要将第一公共电极线和栅线之间预留一段距离，使得每一像素单元不仅中间存在显示弱区，同时因为第一公共电极线与栅线之间的距离减小了像素单元的开口率。
因此，将第一公共电极线设置在第一公共电极线设置在第一显示区域和第二显示区域的交界处，可有效遮挡像素单元的显示弱区，相对第一公共电极线靠近栅线的设计还可提高像素单元的开口率。
具体地，为了更加清楚地了解第一公共电极线的位置，参见图11所示，在衬底基板11上依次包括公共电极21和第一公共电极线211，且第一公共电极线位于相邻两个公共电极21之间，以及位于相邻两个公共电极21之上，用于连接该相邻的两个公共电极21。其中，位于公共电极21和像素电极22之间还包括绝缘层13。其中图11为第一显示区域和第二显示区域交界处的截面图。
较佳地，参见图12，以每相邻的两列像素单元41为一像素单元组50，且每一像素单元组中包括的像素单元不同，其中每一像素单元组共用一根数据线51，每相邻两组像素单元组之间还包括第二公共电极线212，第二公共电极线212连接相邻的两组像素单元中的公共电极21。
一般地，像素结构分为单栅极排布的像素结构和双栅极排布的像素结构，具体地，像素结构中包括位于每一像素单元之间的数据线和栅线，其中栅线位于每相邻两行像素单元之间，数据线位于每相邻两列像素单元之间，当每相邻两列像素单元之间均包括数据线，该结构为单栅极结构，且每一数据线用于给相邻的一个像素单元提供电压信号，该结构的像素结构中仅包括第一公共电极线，例如图10中所示，在每一像素单元中的第一显示区域和第二显示区域之间的交界处存在第一公共电极线；如图12所示，当每一像素单元组50共用一根数据线51，该结构为双栅极结构，且每一数据线51用于输入给该数据线相邻的两列像素单元41电压信号，但每组像素单元组中的两个像素单元之间不存在数据线，为了能够减小每一像素单元组中的公共电极的阻值，可以通过第二公共电极线212将相邻两个像素单元组中的公共电极连接，从而减小公共电极的阻值。
较佳地，第二公共电极线与栅线同层设置，且第二公共电极线在与栅线的交叠区域处，通过过孔连接。
其中，当竖向排布的第二公共电极线与横向设置的栅线存在交叉时，为了防止两者之间导通，在第二公共电极线上设置过孔，通过过孔及其上覆盖的导电层(如像素电极等)，跨过栅线实现第二公共电极线的连接。
综上所述，本发明实施例提供的像素结构中，将异层设置的像素电极和公共电极设计为在衬底基板上的投影无重叠区域，从而减小公共电极和像素电极之间的存储电容，提高像素的充电率。具体地，将像素电极和公共电极设计为梳状电极，且呈插指结构排布，使得像素电极和公共电极在衬底基板上的投影无重叠区域；每一像素单元中包括由沿着同一方向延伸的梳状电极组成的第一显示区域和由沿着另一方向延伸的梳状电极组成的第二显示区域，从而增加了像素单元的显示视角，以及改善色偏；另外，在像素结构中还包括位于第一显示区域和第二显示区域交界处的，连接第一显示区域和第二显示区域中的公共电极的第一公共电极线，使得第一公共电极线遮挡了显示弱区，并将第一公共电极线设计在交界处，相比于将第一公共电极设计在像素边缘位置，节省了栅线与第一公共电极线之间的距离，从而增大了像素的开口率。
需要说明的是，当像素电极和公共电极同层设置时，可以将像素电极和公共电极设计为本发明实施例提供的梳状电极，且像素电极和公共电极呈插指结构排布。具体地，每一像素单元中包括沿同一方向延伸的梳状电极组成的第一显示区域和由沿着另一方向延伸的梳状电极组成的第二显示区域，从而增加像素单元的显示视角，以及改善色偏，达到多畴显示的效果；另外，在像素结构中还包括位于第一显示区域和第二显示区域交界处的，连接第一显示区域和第二显示区域中的公共电极的第一公共电极线，使得第一公共电极线遮挡了显示弱区，并将第一公共电极线设计在交界处，相比于将第一公共电极设计在像素边缘位置，节省了栅线与第一公共电极线之间的距离，从而增大了像素的开口率。
本发明实施例提供的一种阵列基板，包括本发明实施例提供的像素结构。
需要说明的是，本发明实施例中的阵列基板，也包括同层设置的像素电极和公共电极的像素结构。
本发明实施例提供的一种显示面板，包括本发明实施例提供的阵列基板。
实施例2
下面详细描述一下如何制作实施例1中提供的像素结构。
参见图13，本发明实施例提供的一种本发明提供的像素结构的制作方法，该方法包括：
S1301、采用构图工艺在衬底基板上形成公共电极；
S1302、形成像素电极，且像素电极与公共电极在衬底基板上的投影无重叠区域。
需要说明的是，在衬底基板上依次形成公共电极和像素电极，且像素电极和公共电极在衬底基板上的投影无重叠区域，意味着在公共电极和像素电极形成之后，两者之间的存储电容减小，从而提高像素的充电率。
较佳地，S1301中采用构图工艺在衬底基板上形成公共电极，包括：
采用掩膜版图形通过曝光显影等工艺，形成公共电极，公共电极为梳状电极结构。
本发明实施例中提供的公共电极的结构与实施例1中描述的公共电极结构相同，均为梳状电极结构，且公共电极中梳状电极的延伸方向可以同实施例1中所述按照不同方向排布，且形成公共电极的方法与现有技术相同，均是按照曝光显影等工艺完成，此处不再赘述。只是用于形成本发明实施例提供的公共电极的掩膜版图形是与梳状结构相同的掩膜版图形。
较佳地，S1302中形成像素电极，且像素电极与公共电极在衬底基板上的投影无重叠区域，包括：
采用掩膜版图形通过曝光显影等工艺，形成像素电极，像素电极为梳状电极结构，且像素电极与公共电极呈插指结构排布。
本发明实施例中提供的像素电极的结构与实施例1中描述的像素电极结构相同，均为梳状电极结构，且像素电极中梳状电极的延伸方向可以同实施例1中所述按照不同方向排布，且形成像素电极的方法与现有技术相同，均是按照曝光显影等工艺完成，此处不再赘述。只是用于形成本发明实施例提供的像素电极的掩膜版图形是与梳状结构相同的掩膜版图形。
较佳地，掩膜版为半色调掩膜板、灰色调掩膜板或具有狭缝的掩膜板。
较佳地，在形成公共电极后，且形成像素电极之前，该方法还包括：
在公共电极上形成第一公共电极线。
需要说明的是，在公共电极形成之后，沿着两个不同方向延伸的梳状电极结构的公共电极存在交界处，为了防止公共电极在交界处产生较大的电阻，设置第一公共电极线连接不同方向延伸的公共电极，且该第一公共电极线位于公共电极之上。其中形成第一公共电极线的材料和方法与形成公共电极的材料和方法相同，此处不再赘述。
较佳地，在形成第一公共电极线的同时，形成第二公共电极线。
需要说明的是，对于双栅极的像素结构，需要设置第二公共电极线连接相邻的两列像素单元中的公共电极，在形成第一公共电极线的同时，形成第二公共电极线。且第二公共电极线与第一公共电极线同层设置，因为在形成公共电极后形成栅线，所以第二公共电极线与栅线同层设置。第二公共电极线位于相邻两列像素单元之间，栅线位于相邻两行像素单元之间，在栅线与第二公共电极线的交叠区域处，在第二公共电极线上形成过孔，通过过孔及其上覆盖的导电层(如像素电极等)，跨过栅线实现第二公共电极线的连接，使得栅线和第二公共电极线绝缘。
需要说明的是，本发明实施例中提供的像素结构的制作方法，只是以公共电极和像素电极不同层设置为较佳实施例进行详细描述。对于公共电极和像素电极同层设置的像素结构，本发明实施例提供的方法同样适用，此处不再赘述。
为了更加详细地说明本发明实施例提供的像素结构的制作方法，下面通过具体实施例进行描述。
下面以双栅极的像素结构为例，介绍一种像素结构的制作方法，该方法包括：
步骤一、在玻璃基板上，采用掩膜版图形曝光显影等工艺形成如图14所示的公共电极21；
步骤二、在图14的基础上形成栅极层53、栅线52、第一公共电极线211和第二公共电极线212，其中第一公共电极线211、第二公共电极线212分别与公共电极21交叠电性相连，参见图15；
步骤三、形成栅绝缘、有源层和源漏电极层，形成薄膜晶体管54，参见图16；
步骤四、形成钝化层，并采用干刻工艺形成在钝化层上过孔55，通过该过孔55使源极与像素电极电性连接，同时形成过孔56，通过该过孔56上覆盖的导电层(如像素电极等)，跨过栅极线实现不同像素单元的第二公共电极线的连接，参见图17；
步骤五、形成像素电极22，且像素电极22为梳状电极结构，与公共电极21在衬底基板上的投影无重叠区域，参见图18。
需要说明的是，本发明实施例提供的像素结构的制作方法，仅是以双栅极结构为例进行描述的，单栅极的像素结构同样适用，且本发明实施例提供的像素结构中梳状电极的延伸方向仅是以相邻两个像素单元的梳状电极呈“米”字型排布的结构为例进行描述的，其他延伸方向的梳状电极的制作方法同样适用。
通过本发明实施例提供的像素结构的制作方法，首先采用构图工艺在衬底基板上形成公共电极，其次，形成像素电极，且像素电极与公共电极在衬底基板上的投影无重叠区域，使得形成的像素电极和公共电极在衬底基板上的投影无重叠区域，从而减小了像素电极和公共电极之间的存储电容，提高了像素的充电率。
综上所述，本发明实施例提供的像素结构中，将异层设置的像素电极和公共电极设计为在衬底基板上的投影无重叠区域，从而减小公共电极和像素电极之间的存储电容，提高像素的充电率。具体地，将像素电极和公共电极设计为梳状电极，且呈插指结构排布，使得像素电极和公共电极在衬底基板上的投影无重叠区域；每一像素单元中包括由沿着同一方向延伸的梳状电极组成的第一显示区域和由沿着另一方向延伸的梳状电极组成的第二显示区域，从而增加了像素单元的显示视角，以及改善色偏；另外，在像素结构中还包括位于第一显示区域和第二显示区域交界处的，连接第一显示区域和第二显示区域中的公共电极的第一公共电极线，使得第一公共电极线遮挡了显示弱区，并将第一公共电极线设计在交界处，相比于将第一公共电极设计在像素边缘位置，节省了栅线与第一公共电极线之间的距离，从而增大了像素的开口率。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (17)

1.一种像素结构，包括呈矩阵排布的多个像素单元，每一像素单元包括位于衬底基板上异层设置的公共电极和像素电极，其特征在于，所述公共电极和所述像素电极在衬底基板上的投影无重叠区域。
2.根据权利要求1所述的像素结构，其特征在于，所述像素电极和公共电极为梳状电极结构，且所述像素电极和公共电极呈插指结构排布。
3.根据权利要求2所述的像素结构，其特征在于，每一像素单元分为第一显示区域和第二显示区域；
在第一显示区域中的像素电极和公共电极的梳状电极均沿同一延伸方向排布，在第二显示区域中的像素电极和公共电极的梳状电极均沿同一延伸方向排布；
在第一显示区域的梳状电极的延伸方向与第二显示区域的梳状电极的延伸方向不同。
4.根据权利要求3所述的像素结构，其特征在于，各第一显示区域中的梳状电极的延伸方向均相同，各第二显示区域中的梳状电极的延伸方向均相同。
5.根据权利要求4所述的像素结构，其特征在于，各像素单元中的第一显示区域中的梳状电极与第二显示区域中的梳状电极以该第一显示区域和第二显示区域的交界处为对称轴对称分布。
6.根据权利要求5所述的像素结构，其特征在于，每相邻两列像素单元中的梳状电极以该两列像素单元之间的空隙为对称轴对称分布。
7.根据权利要求6所述的像素结构，其特征在于，所述像素结构还包括位于第一显示区域和第二显示区域交界处的第一公共电极线，所述第一公共电极线连接相邻的第一显示区域和第二显示区域中的公共电极。
8.根据权利要求7所述的像素结构，其特征在于，以每相邻的两列像素单元为一像素单元组，且每一像素单元组中包括的像素单元不同，其中每一像素单元组共用一根数据线，每相邻两组像素单元组之间还包括第二公共电极线，所述第二公共电极线连接相邻的两组像素单元中的公共电极。
9.根据权利要求8所述的像素结构，其特征在于，所述第二公共电极线与栅线同层设置，且所述第二公共电极线在与所述栅线的交叠区域处，通过过孔连接。
10.一种阵列基板，其特征在于，包括权利要求1-9任一权项所述的像素结构。
11.一种显示面板，其特征在于，包括权利要求10所述的阵列基板。
12.一种权利要求1-9任一权项所述的像素结构的制作方法，其特征在于，该方法包括：
采用构图工艺在衬底基板上形成公共电极；
形成像素电极，且所述像素电极与所述公共电极在衬底基板上的投影无重叠区域。
13.根据权利要求12所述的方法，其特征在于，采用构图工艺在衬底基板上形成公共电极，包括：
采用掩膜版图形通过曝光显影等工艺，形成公共电极，所述公共电极为梳状电极结构。
14.根据权利要求13所述的方法，其特征在于，形成像素电极，且所述像素电极与所述公共电极在衬底基板上的投影无重叠区域，包括：
采用掩膜版图形通过曝光显影等工艺，形成像素电极，所述像素电极为梳状电极结构，且所述像素电极与所述公共电极呈插指结构排布。
15.根据权利要求13或14所述的方法，其特征在于，所述掩膜版为半色调掩膜板、灰色调掩膜板或具有狭缝的掩膜板。
16.根据权利要求14所述的方法，其特征在于，在形成公共电极后，且形成像素电极之前，该方法还包括：
在所述公共电极上形成第一公共电极线。
17.根据权利要求16所述的方法，其特征在于，在形成第一公共电极线的同时，形成第二公共电极线。
CN201510745031.4A 2015-11-05 2015-11-05 像素结构及其制作方法、阵列基板和显示面板 Active CN105278180B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201510745031.4A CN105278180B (zh) 2015-11-05 2015-11-05 像素结构及其制作方法、阵列基板和显示面板
PCT/CN2016/102261 WO2017076158A1 (zh) 2015-11-05 2016-10-17 像素结构及其制作方法、阵列基板和显示面板
US15/535,450 US20170336681A1 (en) 2015-11-05 2016-10-17 Pixel structure and manufacturing method thereof, array substrate and display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510745031.4A CN105278180B (zh) 2015-11-05 2015-11-05 像素结构及其制作方法、阵列基板和显示面板

Publications (2)

Publication Number Publication Date
CN105278180A true CN105278180A (zh) 2016-01-27
CN105278180B CN105278180B (zh) 2019-01-04

Family

ID=55147464

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510745031.4A Active CN105278180B (zh) 2015-11-05 2015-11-05 像素结构及其制作方法、阵列基板和显示面板

Country Status (3)

Country Link
US (1) US20170336681A1 (zh)
CN (1) CN105278180B (zh)
WO (1) WO2017076158A1 (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106094366A (zh) * 2016-08-23 2016-11-09 深圳市华星光电技术有限公司 Ips型阵列基板的制作方法及ips型阵列基板
WO2017076158A1 (zh) * 2015-11-05 2017-05-11 京东方科技集团股份有限公司 像素结构及其制作方法、阵列基板和显示面板
CN106773378A (zh) * 2017-01-20 2017-05-31 京东方科技集团股份有限公司 阵列基板及其制作方法、显示面板和显示装置
WO2017190624A1 (zh) * 2016-05-03 2017-11-09 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
US10274766B2 (en) 2015-10-30 2019-04-30 Boe Technology Group Co., Ltd. Driving circuit for display panel comprising a plurality of display areas, and display apparatus
WO2019200964A1 (zh) * 2018-04-19 2019-10-24 京东方科技集团股份有限公司 显示基板和显示装置
CN114333563A (zh) * 2020-09-29 2022-04-12 群创光电股份有限公司 显示装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI608281B (zh) * 2017-03-27 2017-12-11 友達光電股份有限公司 顯示面板
CN114660856B (zh) * 2022-03-16 2024-02-20 Tcl华星光电技术有限公司 阵列基板及显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1885104A (zh) * 2005-06-24 2006-12-27 Nec液晶技术株式会社 液晶驱动电极、液晶显示设备及其制造方法
CN101995700A (zh) * 2009-08-10 2011-03-30 北京京东方光电科技有限公司 液晶面板及其制造方法
CN102156367A (zh) * 2010-08-04 2011-08-17 京东方科技集团股份有限公司 阵列基板、液晶面板和液晶显示器
CN103293811A (zh) * 2013-05-30 2013-09-11 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW454101B (en) * 1995-10-04 2001-09-11 Hitachi Ltd In-plane field type liquid crystal display device comprising liquid crystal molecules with more than two different kinds of reorientation directions and its manufacturing method
KR100546258B1 (ko) * 2003-05-15 2006-01-26 엘지.필립스 엘시디 주식회사 수평 전계 인가형 액정 표시 패널
KR100978254B1 (ko) * 2003-06-30 2010-08-26 엘지디스플레이 주식회사 4화소구조 횡전계모드 액정표시소자
TWI243936B (en) * 2003-12-11 2005-11-21 Hannstar Display Corp Structure of a display panel with compensating electrode
GB2455061A (en) * 2007-10-30 2009-06-03 Sharp Kk Liquid Crystal Device with three sets of electrodes for controlling tilt and azimuth angles
JP5469665B2 (ja) * 2009-06-30 2014-04-16 シャープ株式会社 液晶表示装置
CN103309095B (zh) * 2013-05-30 2015-08-26 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
CN103439840B (zh) * 2013-08-30 2017-06-06 京东方科技集团股份有限公司 一种阵列基板、显示装置及阵列基板的制造方法
CN203405655U (zh) * 2013-08-30 2014-01-22 京东方科技集团股份有限公司 一种阵列基板及显示装置
KR20150099651A (ko) * 2014-02-21 2015-09-01 삼성디스플레이 주식회사 액정 표시 장치
CN205080343U (zh) * 2015-11-05 2016-03-09 京东方科技集团股份有限公司 像素结构、阵列基板和显示面板
CN105278180B (zh) * 2015-11-05 2019-01-04 京东方科技集团股份有限公司 像素结构及其制作方法、阵列基板和显示面板

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1885104A (zh) * 2005-06-24 2006-12-27 Nec液晶技术株式会社 液晶驱动电极、液晶显示设备及其制造方法
CN101995700A (zh) * 2009-08-10 2011-03-30 北京京东方光电科技有限公司 液晶面板及其制造方法
CN102156367A (zh) * 2010-08-04 2011-08-17 京东方科技集团股份有限公司 阵列基板、液晶面板和液晶显示器
CN103293811A (zh) * 2013-05-30 2013-09-11 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10274766B2 (en) 2015-10-30 2019-04-30 Boe Technology Group Co., Ltd. Driving circuit for display panel comprising a plurality of display areas, and display apparatus
WO2017076158A1 (zh) * 2015-11-05 2017-05-11 京东方科技集团股份有限公司 像素结构及其制作方法、阵列基板和显示面板
WO2017190624A1 (zh) * 2016-05-03 2017-11-09 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
US10451944B2 (en) 2016-05-03 2019-10-22 Boe Technology Group Co., Ltd. Array substrate and method for manufacturing the same, and display device
CN106094366A (zh) * 2016-08-23 2016-11-09 深圳市华星光电技术有限公司 Ips型阵列基板的制作方法及ips型阵列基板
WO2018036027A1 (zh) * 2016-08-23 2018-03-01 深圳市华星光电技术有限公司 Ips型阵列基板的制作方法及ips型阵列基板
CN106094366B (zh) * 2016-08-23 2019-02-01 深圳市华星光电技术有限公司 Ips型阵列基板的制作方法及ips型阵列基板
CN106773378A (zh) * 2017-01-20 2017-05-31 京东方科技集团股份有限公司 阵列基板及其制作方法、显示面板和显示装置
CN106773378B (zh) * 2017-01-20 2019-10-01 京东方科技集团股份有限公司 阵列基板及其制作方法、显示面板和显示装置
WO2019200964A1 (zh) * 2018-04-19 2019-10-24 京东方科技集团股份有限公司 显示基板和显示装置
US11630359B2 (en) 2018-04-19 2023-04-18 Hefei Xinsheng Optoelectronics Technology Co., Ltd. Display substrate and display device
CN114333563A (zh) * 2020-09-29 2022-04-12 群创光电股份有限公司 显示装置

Also Published As

Publication number Publication date
CN105278180B (zh) 2019-01-04
US20170336681A1 (en) 2017-11-23
WO2017076158A1 (zh) 2017-05-11

Similar Documents

Publication Publication Date Title
CN105278180A (zh) 像素结构及其制作方法、阵列基板和显示面板
CN105159001B (zh) 阵列基板及其制造方法、显示面板以及显示装置
CN105093740B (zh) 阵列基板、液晶显示面板及其液晶显示装置
CN205827025U (zh) 一种阵列基板及显示面板
CN105223749A (zh) 阵列基板及其制作方法、显示装置
CN103941503B (zh) 一种tft阵列基板及显示装置
CN205080343U (zh) 像素结构、阵列基板和显示面板
CN104020619B (zh) 像素结构及显示装置
CN104280959B (zh) 像素结构、显示面板及其制造方法
CN106981252A (zh) 一种显示面板和显示装置
CN101995700A (zh) 液晶面板及其制造方法
CN104898337B (zh) 一种阵列基板、显示面板、显示装置及制作方法
CN208156379U (zh) 一种像素结构及阵列基板
CN206020892U (zh) 阵列基板、显示面板及显示装置
CN104317123B (zh) 像素结构及其制造方法、阵列基板、显示面板和显示装置
CN106876413A (zh) 一种阵列基板及其制作方法、显示面板和显示装置
CN104007591A (zh) 一种像素结构及其制作方法
CN102629047B (zh) 像素单元、阵列基板、液晶面板及显示设备
CN104216183A (zh) 一种阵列基板及其制备方法、显示装置
CN104049430A (zh) 一种阵列基板、显示装置及其制造方法
CN104701302A (zh) 阵列基板及其制作方法以及显示装置
CN102981333B (zh) 阵列基板及其制造方法和显示装置
CN106873266B (zh) 一种阵列基板、液晶显示面板及显示装置
CN103345092A (zh) 阵列基板及其制作方法、显示装置
CN104007574A (zh) 一种阵列基板、显示装置及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant