CN112002713B - 阵列基板和显示面板 - Google Patents

Abstract

本发明提供一种阵列基板和显示面板，该阵列基板包括衬底、半导体层、第一金属层、第二金属层和第三金属层。第一金属层的扫描线组包括第一扫描线和第二扫描线；在同一个像素区中，第二金属层在衬底上的投影位于第一扫描线在衬底上的投影和第二扫描线在衬底上的投影之间；第三金属层在衬底上的投影，第二金属层在衬底上的投影，以及半导体层在衬底上的投影至少部分重合，第三金属层、第二金属层以及半导体层的重合部分相互电连接。本发明能够有效简化阵列基板中像素电路的结构，提高像素电路的稳定性，优化显示面板的显示效果，同时有利于制造高PPI的显示面板。

Description

阵列基板和显示面板

技术领域

本发明涉及显示技术领域，尤其涉及一种阵列基板和显示面板。

背景技术

有机电致发光二极管(Organic Light-Emitting Diode，简称为OLED)作为一种自发光器件，因其具有低功耗、高色饱和度、广视角、薄厚度、能实现柔性化且无需背光源等优异性能，被广泛地应用在终端设备和穿戴设备等显示装置中。

目前的OLED显示面板的阵列基板中，基准电压Vref接入第二金属层M2，第二金属层M2与半导体层PSI之间需要通过第三金属层M3电连接，在连接过程中，需要在第二金属层M2和第三金属层M3之间的层间绝缘层(或，层间介质，Inter Layer Dielectric，简称为ILD)以及第三金属层M3和半导体层PSI之间的层间绝缘层上均设置过孔。并且第二金属层M2与半导体层PSI的距离较远，因此第三金属层的走线需要横跨第二金属层M2与半导体层PSI之间的区域，才能保证两者的连接。

然而，阵列基板中过孔数量较多，且金属层走线距离较长，导致像素区整体较大，不仅增加了像素电路结构的复杂度，而且不利于显示面板高像素密度(Pixels Per Inch，简称为PPI)的设计。

发明内容

为了解决背景技术中提到的至少一个问题，本发明提供一种阵列基板和显示面板，能够有效简化阵列基板中像素电路的结构，提高像素电路的稳定性，优化显示面板的显示效果，同时有利于制造高PPI的显示面板。

为了实现上述目的，第一方面，本发明提供一种阵列基板，包括：衬底、位于衬底上的半导体层，以及依次层叠设置的第一金属层、第二金属层和第三金属层，第一金属层位于半导体层上。

半导体层、第一金属层、第二金属层和第三金属层中任意两者之间均设置有层间绝缘层。

第一金属层包括多个扫描线组，第三金属层包括多个数据线组，多个扫描线组和多个数据线组纵横交错限定出多个像素区；扫描线组均包括第一扫描线和第二扫描线。

在同一个像素区中，第二金属层在衬底上的投影位于第一扫描线在衬底上的投影和第二扫描线在衬底上的投影之间。

第三金属层在衬底上的投影、第二金属层在衬底上的投影，以及半导体层在衬底上的投影至少部分重合，第三金属层、第二金属层以及半导体层的重合部分相互电连接。

本发明提供的阵列基板，通过将同一个像素区中的第二金属层在衬底上的投影设置在第一扫描线在衬底上的投影和第二扫描线在衬底上的投影之间，将第二金属层靠近第三金属层和半导体层设置，从而减小第二金属层与半导体层之间的距离。并且通过将第三金属层在衬底上的投影，第二金属层在衬底上的投影，以及半导体层在衬底上的投影设置为至少部分重合，有利于三者重合部分的电连接，从而在接入基准电压Vref的第二金属层与半导体层连接时，减小两者之间电连接的第三金属层的走线长度，并且三者可以仅通过第三金属层与半导体层之间的过孔完成电连接，减小三者电连接时所需的过孔数量，简化阵列基板中像素电路结构，提高了像素电路的稳定性，从而优化显示面板的显示效果，并且减小阵列基板像素区的占用面积，有利于制造高PPI的显示面板。

在上述的阵列基板中，可选的是，每个像素区包括像素电极和至少两个薄膜晶体管。

薄膜晶体管包括栅极、源极、漏极和有源层；栅极与扫描线组电连接，源极与数据线组电连接，漏极与像素电极电连接。

至少两个薄膜晶体管包括至少一个充电薄膜晶体管和驱动薄膜晶体管，充电薄膜晶体管包括相互短接的第一栅极和第二栅极，第一金属层形成栅极的第一栅极和第二栅极，第二金属层形成源极，第三金属层形成漏极，半导体层形成有源层。

在充电薄膜晶体管中，半导体层包括第一半导体区、第二半导体区以及连接在第一半导体区和第二半导体区之间的耦合半导体区；第一栅极在衬底上的投影与第一半导体区在衬底上的投影重合，第二栅极在衬底上的投影与第二半导体区在衬底上的投影重合；耦合半导体区与第二金属层耦合。

上述的设置可以将第二金属层中的基准电压Vref接入耦合半导体区，从而防止该区域出线电压跳变的问题，有利于改善显示面板的低频闪烁的现象。

在上述的阵列基板中，可选的是，数据线组包括第一数据线和第二数据线，第一数据线和第二数据线之间具有间距。

在上述的阵列基板中，可选的是，第一数据线位于一列像素区，且与该列的各像素区中的驱动薄膜晶体管的源极电连接，第二数据线位于与该列像素区相邻的一列像素区。

这样的设置可以增加第二数据线和驱动薄膜晶体管之间的间距，从而减小两者之间的信号串扰，提高阵列基板中像素电路的稳定性，优化具有该阵列基板的显示面板的显示效果。

在上述的阵列基板中，可选的是，第一数据线为VDD数据线，第二数据线为Data数据线。

在上述的阵列基板中，可选的是，第三金属层、第二金属层以及半导体层通过第一过孔电连接。

层间绝缘层可以包括第一层间绝缘层、第二层间绝缘层和第三层间绝缘层，第一层间绝缘层位于半导体层和第一金属层之间，第二层间绝缘层位于第一金属层和第二金属层之间，第三层间绝缘层位于第二金属层和第三金属层之间。

第一过孔穿过第一层间绝缘层、第二层间绝缘层和第三层间绝缘层。

通过第一过孔即可实现第三金属层、第二金属层以及半导体层的电连接，减小阵列基板中过孔数量，有利于制造高PPI的显示面板。

在上述的阵列基板中，可选的是，每个像素区包括电容，电容包括沿垂直于衬底方向上间隔设置的第一极板和第二极板，第一极板和第二极板相互绝缘。

第一极板在衬底上的投影和第二极板在衬底上的投影至少部分重合。

在上述的阵列基板中，可选的是，在同一像素区的电容中，第一金属层在衬底上的投影和第二金属层在衬底上的投影至少部分重合。

第一金属层形成第一极板和第二极板中的一个，第二金属层形成第一极板和第二极板中的另一个。

第二金属层和第三金属层中的第一数据线电连接。

在上述的阵列基板中，可选的是，第三层间绝缘层上设置有第二过孔，第二金属层和第三金属层中的第一数据线通过第二过孔电连接。

第二方面，本发明提供一种显示面板，包括上述的阵列基板。

本发明提供的显示面板，通过在阵列基板中，将同一个像素区中的第二金属层在衬底上的投影设置在第一扫描线在衬底上的投影和第二扫描线在衬底上的投影之间，将第二金属层靠近第三金属层和半导体层设置，从而减小第二金属层与半导体层之间的距离。并且通过将第三金属层在衬底上的投影，第二金属层在衬底上的投影，以及半导体层在衬底上的投影设置为至少部分重合，有利于三者重合部分的电连接，从而在接入基准电压Vref的第二金属层与半导体层连接时，减小两者之间电连接的第三金属层的走线长度，并且三者可以仅通过第三金属层与半导体层之间的过孔完成电连接，减小三者电连接时所需的过孔数量，简化阵列基板中像素电路结构，提高了像素电路的稳定性，从而优化显示面板的显示效果，并且减小阵列基板像素区的占用面积，有利于制造高PPI的显示面板。

本发明的构造以及它的其他发明目的及有益效果将会通过结合附图而对优选实施例的描述而更加明显易懂。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作以简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为现有技术中的阵列基板的一个像素区的俯视图；

图2为图1中A-A截面的结构示意图；

图3为图1中B部分的局部结构示意图；

图4为现有技术中的阵列基板的两个像素区的俯视图；

图5为本发明实施例提供的阵列基板的俯视图；

图6为本发明实施例提供的图5中C-C截面的结构示意图；

图7为本发明实施例提供的图5中D部分的局部结构示意图；

图8为本发明实施例提供的阵列基板的半导体层的俯视图；

图9为本发明实施例提供的阵列基板的第一金属层的俯视图；

图10为本发明实施例提供的阵列基板的第二金属层的俯视图；

图11为本发明实施例提供的阵列基板的第三金属层的俯视图；

图12为本发明实施例提供的阵列基板的过孔的俯视图；

图13为本发明实施例提供的阵列基板的部分截面的结构示意图；

图14为本发明实施例提供的阵列基板中一种像素电路的结构示意图。

附图标记说明：

10，10’-阵列基板；

11，11’-衬底；

12，12’-半导体层；

121，121’-耦合半导体区；

13，13’-第一金属层；

131，131’-第一扫描线；

132，132’-第二扫描线；

133，133’-第一栅极；

134，134’-第二栅极；

14，14’-第二金属层；

15，15’-第三金属层；

151，151’-第一数据线；

152，152’-第二数据线；

16，16’-层间绝缘层；

161，161’-第一层间绝缘层；

162，162’-第二层间绝缘层；

163，163’-第三层间绝缘层；

17，17’-薄膜晶体管；

171，171’-充电薄膜晶体管；

172，172’-驱动薄膜晶体管；

18，18’-电容；

19，19’-过孔；

20-像素层；

21-第一电极层；

22-发光层；

23-第二电极层；

24-像素限定层；

30-平坦化层；

40-隔离物；

50-光取出层；

60-保护层；

70-封装层；

71-无机封装层；

72-有机封装层。

具体实施方式

图1为现有技术中的阵列基板的一个像素区的俯视图。图2为图1中A-A截面的结构示意图。图3为图1中B部分的局部结构示意图。图4为现有技术中的阵列基板的两个像素区的俯视图。参照图1至图4所示，本申请的发明人在实际研究过程中发现：

第一方面，目前的阵列基板10’中，基准电压Vref接入第二金属层14’M2中，第二金属层14’M2与半导体层12’PSI的电连接需要通过第三金属层15’M3实现。参照图2所示，半导体层12’PSI、第一金属层13’M1、第二金属层14’M2以及第三金属层15’M3的相邻层之间均设置有层间绝缘层16’，该层间绝缘层16’包括半导体层12’PSI和第一金属层13’M1之间的第一层间绝缘层161’，位于第一金属层13’M1和第二金属层14’M2之间的第二层间绝缘层162’，以及位于第二金属层14’M2以及第三金属层15’M3之间的第三层间绝缘层163’。相对设置的第一金属层13’M1和第二金属层14’M2形成阵列基板10’的电容18’。

其中，在连接过程中，在第二金属层14’M2和第三金属层15’M3之间的第三层间绝缘层163’，以及第三金属层15’M3和半导体层12’PSI之间的三个层间绝缘层16’上均设置过孔19’，第二金属层14’M2与半导体层12’PSI通过第三金属层15’M3间接电连接，因此每个像素区中过孔19’数量较多。并且第二金属层14’M2与半导体层12’PSI的距离较远，因此第三金属层15’M3的走线需要横跨第二金属层14’M2与半导体层12’PSI之间的区域，并且横跨第一金属层13’M1的上方，才能保证两者的连接，这样的设置导致第三金属层15’M3的走线长度过长，上述的结构均增加了像素区结构的复杂度，并且第三金属层15’M3的走线长度过大，会增加信号干扰的风险。其中，第一金属层13’M1上会形成扫描线组，该扫描线组包括第一扫描线131’和第二扫描线132’。

第二方面，阵列基板10’包括充电薄膜晶体管171’和驱动薄膜晶体管172’，在充电薄膜晶体管171’处，一般为双栅结构。参照图3所示，该双栅结构包括第一栅极133’和第二栅极134’，第一栅极133’和第二栅极134’在衬底11’上的投影分别与半导体层12’PSI在衬底11’上的投影的不同部分重合。半导体层12’PSI上位于第一栅极133’的投影和第二栅极134’的投影之间的半导体层12’PSI为耦合半导体区121’，当第一栅极133’和第二栅极134’均接入高频信号时，充电薄膜晶体管171’为PMOS管，高频信号使其关断，该耦合半导体区121’处于浮动floating状态，电压不稳定，易受到周边信号干扰，从而发生跳变的问题，影响显示面板的显示效果。现有的阵列基板10’中，一般是将第三金属层15’M3的VDD电源信号通过过孔19’接入第二金属层14’M2中，第二金属层14’M2再通过过孔19’接入半导体层12’PSI中，从而在该耦合半导体区121’接入VDD电源信号作为稳压信号，保持此处的电压稳定，减少对驱动薄膜晶体管172’的栅极电位的影响，从而改善低频闪烁。然而上述的结构中，过孔19’数量较多，也会增加每个像素区结构的复杂度，降低显示面板的PPI。

第三方面，参照图4所示，阵列基板10’中，基于第三金属层15’M3走线长度较大，像素区中空间有限，第三金属层15’M3上的第一数据线151’和驱动薄膜晶体管172’设置较为接近，导致两者之间距离过小。该距离可以是图4中a示出的部分，第二数据线152’上的Data数据信号为交流信号，该Data数据信号变化会对驱动薄膜晶体管172’的栅极电位造成信号干扰的问题，增加了阵列基板10’中信号串扰的问题，降低了像素电路的稳定性，影响显示面板的显示效果。

有鉴于此，本发明实施例提供的阵列基板和显示面板，该阵列基板通过将同一个像素区中的第二金属层在衬底上的投影设置在第一扫描线在衬底上的投影和第二扫描线在衬底上的投影之间，将第二金属层靠近第三金属层和半导体层设置，从而减小第二金属层与半导体层之间的距离。并且通过将第三金属层在衬底上的投影，第二金属层在衬底上的投影，以及半导体层在衬底上的投影设置为至少部分重合，有利于三者重合部分的电连接，从而在接入基准电压Vref的第二金属层与半导体层连接时，减小两者之间电连接的第三金属层的走线长度，并且三者可以仅通过第三金属层与半导体层之间的过孔完成电连接，减小三者电连接时所需的过孔数量，简化阵列基板中像素电路结构，提高了像素电路的稳定性，从而优化显示面板的显示效果，并且减小阵列基板像素区的占用面积，有利于制造高PPI的显示面板。本实施例通过将第二金属层M2中的Vref信号作为稳压信号输入耦合半导体区，减小了Vref信号接入耦合半导体区中时阵列基板的结构复杂度。进一步地，本实施例通过调整第二数据线的设置位置，增加第二数据线与驱动薄膜晶体管之间的间距，减小阵列基板中信号串扰的问题，优化显示面板的显示效果。

为使本发明的目的、技术方案和优点更加清楚，下面将结合本发明的优选实施例中的附图，对本发明实施例中的技术方案进行更加详细的描述。在附图中，自始至终相同或类似的标号表示相同或类似的部件或具有相同或类似功能的部件。所描述的实施例是本发明一部分实施例，而不是全部的实施例。下面通过参考附图描述的实施例是示例性的，旨在用于解释本发明，而不能理解为对本发明的限制。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。下面结合附图对本发明的实施例进行详细说明。

图5为本发明实施例提供的阵列基板的俯视图。图6为本发明实施例提供的图5中C-C截面的结构示意图。图7为本发明实施例提供的图5中D部分的局部结构示意图。图8为本发明实施例提供的阵列基板的半导体层的俯视图。图9为本发明实施例提供的阵列基板的第一金属层的俯视图。图10为本发明实施例提供的阵列基板的第二金属层的俯视图。图11为本发明实施例提供的阵列基板的第三金属层的俯视图。图12为本发明实施例提供的阵列基板的过孔的俯视图。图13为本发明实施例提供的阵列基板的部分截面的结构示意图。图14为本发明实施例提供的阵列基板中一种像素电路的结构示意图。

参照图5至图14所示，本发明实施例提供一种阵列基板10，包括：衬底11，半导体层12PSI，以及依次层叠设置的第一金属层13M1，第二金属层14M2和第三金属层15M3。其中，半导体层12PSI位于衬底11上，第一金属层13M1位于半导体层12PSI上，第二金属层14M2和第三金属层15M3均位于第一金属层13M1上。

为保证上述结构层中信号传输的稳定性，半导体层12PSI、第一金属层13M1、第二金属层14M2和第三金属层15M3中任意两者之间均设置有层间绝缘层16。具体的，该层间绝缘层16可以包括第一层间绝缘层161、第二层间绝缘层162和第三层间绝缘层163。第一层间绝缘层161位于半导体层12PSI和第一金属层13M1之间，第二层间绝缘层162位于第一金属层13M1和第二金属层14M2之间，第三层间绝缘层163位于第二金属层14M2和第三金属层15M3之间。

其中，第一金属层13M1包括多个扫描线组，第三金属层15M3包括多个数据线组，扫描线组和数据线组纵横交错，基于上述层间绝缘层16的设置，扫描线组和数据线组相互绝缘。多个扫描线组和多个数据线组按照上述的排布方式限定出阵列基板10的多个像素区的所在区域。该数据线组可以按照图5中示出的列形式排布，扫描线组可以按照图5中示出的行形式排布，从而在两者交叉区域中形成像素区所在区域。

具体的，每个扫描线组均可以包括第一扫描线131和第二扫描线132。每个数据线组均可以包括第一数据线151和第二数据线152。在同一个像素区中，第二金属层14M2在衬底11上的投影位于第一扫描线131在衬底11上的投影和第二扫描线132在衬底11上的投影之间。

需要说明的是，结合图1、图5和图6所示，相比于现有技术，本实施例将第二金属层14M2在衬底11上的投影调整至第一扫描线131在衬底11上的投影和第二扫描线132在衬底11上的投影之间，这样的设置可以减小第二金属层14M2和半导体层12PSI之间的间距。第二金属层14M2与半导体层12PSI之间的第三金属层15M3需要同时与两者连接，从实现两者的间接电连接，基于两者之间的距离减小，从而可以减小两者之间第三金属层15M3的走线长度，减小第三金属层15M3所占用的像素区中的空间，有利于简化阵列基板10的结构。

进一步地，第三金属层15M3在衬底11上的投影，第二金属层14M2在衬底11上的投影，以及半导体层12PSI在衬底11上的投影至少部分重合，第三金属层15M3、第二金属层14M2以及半导体层12PSI的重合部分相互电连接。需要说明的是，第三金属层15M3、第二金属层14M2以及半导体层12PSI的重合部分电连接，可以通过位于层间绝缘层16上的过孔19实现。即第三金属层15M3、第二金属层14M2以及半导体层12PSI通过第一过孔电连接，第一过孔穿过第一层间绝缘层161、第二层间绝缘层162和第三层间绝缘层163。基于三者在衬底11上的投影具有相互重合的部分，因此该第一过孔可以设置在三者重合区域中，从而通过一个过孔19即可实现三者的电连接。该第一过孔可以同时导通第一层间绝缘层161、第二层间绝缘层162和第三层间绝缘层163。因此相比于现有技术中通过两个过孔连接第二金属层14M2和半导体层12PSI，本实施例的方案可以有效减少过孔19数量，从而简化阵列基板10的结构。

在本实施例中，每个像素区包括像素电极和至少两个薄膜晶体管17。其中，薄膜晶体管17包括栅极、源极、漏极和有源层；栅极与扫描线组电连接，源极与数据线组电连接，漏极与像素电极电连接。

一般的，至少两个薄膜晶体管17包括至少一个充电薄膜晶体管171和一个驱动薄膜晶体管172。在一个像素区中，充电薄膜晶体管171的数量可以有多个，从而形成不同的像素区的电路结构，例如附图14中示出的2T1C的像素电路，其包含一个充电薄膜晶体管171和一个驱动薄膜晶体管172，而常用的5T1C和7T1C的像素电路中，充电薄膜晶体管171的数量均大于一个。本实施例以一个像素电源中具有一个充电薄膜晶体管171和一个驱动薄膜晶体管172，即图14中示出的2T1C结构为例进行说明。在充电薄膜晶体管171中，其可以为双栅结构，即第一金属层13M1形成栅极的第一栅极133和第二栅极134，第二金属层14M2形成源极，第三金属层15M3形成漏极，半导体层12PSI形成有源层。

第一栅极133和第二栅极134相互短接，在像素电路中同时控制电路充电过程，减少电路中信号干扰引起的充电不稳定的问题。参照图5和图7所示，在充电薄膜晶体管171中，半导体层12PSI包括第一半导体区、第二半导体区以及连接在第一半导体区和第二半导体区之间的耦合半导体区121；第一栅极133在衬底11上的投影与第一半导体区在衬底11上的投影重合，第二栅极134在衬底11上的投影与第二半导体区在衬底11上的投影重合；耦合半导体区121与第二金属层14M2耦合。

需要说明的是，基于第二金属层14M2在衬底11上的投影调整至第一扫描线131在衬底11上的投影和第二扫描线132在衬底11上的投影之间，因此第二金属层14M2与双栅结构的距离较近，因此可以直接将第二金属层14M2接入双栅结构中的耦合半导体区121，利用第二金属层14M2中的基准电压Vref接入耦合半导体区121，作为耦合半导体区121的稳压信号，避免第一栅极133和第二栅极134均接入低电平信号时，所出现的低频闪烁的现象，提高了像素电路的稳定性，从而保证显示面板的显示效果。

进一步地，在本实施例中，第三金属层15M3上的第一数据线151和第二数据线152之间具有间距。其中，第一数据线151为VDD数据线，第二数据线152为Data数据线。VDD数据线中接入的为直流的电源信号，Data数据线接入的为交流的电源信号。

参照图5所示，针对该问题，为增加第二数据线152和驱动薄膜晶体管172之间的间距，本实施例将第一数据线151设置为位于一列像素区，且与该列的各像素区中的驱动薄膜晶体管172的源极电连接，第二数据线152位于与该列像素区相邻的一列像素区的所在区域。这样的设置在提高第一数据线151和第二数据线152之间的间距，同时可以增加第二数据线152和驱动薄膜晶体管172之间的间距，避免第二数据线152和驱动薄膜晶体管172之间发生信号串扰的问题。

需要说明的是，基于本实施例调整第二金属层14M2在衬底11上的投影至第一扫描线131在衬底11上的投影和第二扫描线132在衬底11上的投影之间，因此每个像素区中的有效空间增加，并且可以将相邻两列像素区中的至少部分空间进行重叠从而实现空间共用的目的。由于第一数据线151的VDD数据线需要为该列中各像素区中的驱动薄膜晶体管172提供电源信号，因此第一数据线151的位置需要位于该像素区中，从而将第二数据线152设置在与该列像素区相邻的一列像素区中，即第二数据线152位于该重叠空间内。这样的设置可以大大减小每个像素区所占用的空间，从而有利于增加显示面板的PPI。

进一步地，由于第二数据线152和驱动薄膜晶体管172之间的间距增加，可以减少两者之间的信号串扰，提高阵列基板10中像素电路的稳定性，优化具有该阵列基板10的显示面板的显示效果。

参照图5所示，每个像素区包括电容18，电容18包括沿垂直于衬底11方向上间隔设置的第一极板和第二极板，第一极板和第二极板相互绝缘。第一极板在衬底11上的投影和第二极板在衬底11上的投影至少部分重合。

其中，在同一像素区的电容18中，第一金属层13M1在衬底11上的投影和第二金属层14M2在衬底11上的投影至少部分重合。第一金属层13M1形成第一极板和第二极板中的一个，第二金属层14M2形成第一极板和第二极板中的另一个。第二金属层14M2和第三金属层15M3中的第一数据线151电连接。该第一金属层13M1可以接入基准电压Vref，第二金属层14M2通过与第三金属层15M3电连接，接入第三金属层15M3的VDD电源信号。

为实现第二金属层14M2与第三金属层15M3的连接，第三层间绝缘层163上设置有第二过孔，第二金属层14M2和第三金属层15M3中的第一数据线151通过第二过孔电连接。

本实施例还提供一种显示面板，包括上述的阵列基板10。参照图13所示，该显示面板可以包括阵列基板10，位于阵列基板10上的像素层20，以及在像素层20上依次层叠的光取出层50，保护层60和封装层70。

其中，阵列基板10的结构如上所述，此处不再赘述，需要指出的是，在阵列基板10的第三金属层15M3和像素层20之间设置有平坦化层30，平坦化层30可以选用聚酰亚胺材料制备，以填充在阵列基板10的源极、漏极以及层间绝缘层16的凹凸结构上，并在像素层20下方形成平坦化的平面结构，以方便像素层20的设置。

其中，像素层20包括层叠设置的第一电极层21和第二电极层23，第一电极层21可以是阳极，可以选用高功函数的材料制成，例如氧化铟锡和氧化铟锌等。第二电极层23可以是阴极，可以选用金属材料或者合金材料制成，例如银、铝、锂、镁银合金或者锂铝合金等。第一电极层21和第二电极层23之间呈阵列排布有多个发光层22，相邻的发光层22之间设置有像素限定层24。其中，像素层20远离阵列基板10的一侧设置有多个隔离物40，该隔离物40与像素限定层24对应设置，用于减小显示面板的混色问题，该隔离物40可以选用黑色树脂材料制成。

其中，封装层70可以包括层叠设置的无机封装层71和有机封装层72，两者可以共同作用，以阻隔外部的水蒸气或者氧气进入显示面板内部，延长显示面板的使用寿命。

进一步地，本发明实施例还提供一种显示装置。该显示装置可以为包括上述显示面板的电视、数码相机、手机、平板电脑、智能手表、电子书、导航仪等任何具有显示功能的产品或者部件。

描述中，需要理解的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应作广义理解，例如，可以使固定连接，也可以是通过中间媒介间接相连，可以是两个元件内部的连通或者两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。术语“上”、“下”、“前”、“后”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或者位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或者暗示所指的装置或者元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。在本发明的描述中，“多个”的含义是两个或两个以上，除非是另有精确具体地规定。

本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”、“第三”、“第四”等(如果存在)是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本申请的实施例例如能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。

最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (10)

1.一种阵列基板，其特征在于，包括：衬底、位于所述衬底上的半导体层，以及依次层叠设置的第一金属层、第二金属层和第三金属层，其中，所述第一金属层位于所述半导体层上；

所述半导体层、所述第一金属层、所述第二金属层和所述第三金属层中任意相邻两者之间均设置有层间绝缘层；

所述第一金属层包括多个扫描线组，所述第三金属层包括多个数据线组，多个所述扫描线组和多个所述数据线组纵横交错限定出多个像素区；所述扫描线组均包括第一扫描线和第二扫描线；

在同一个所述像素区中，所述第二金属层在所述衬底上的投影位于所述第一扫描线在所述衬底上的投影和所述第二扫描线在所述衬底上的投影之间；

所述第三金属层在所述衬底上的投影、所述第二金属层在所述衬底上的投影，以及所述半导体层在所述衬底上的投影至少部分重合，所述第三金属层、所述第二金属层以及所述半导体层的重合部分相互电连接。

2.根据权利要求1所述的阵列基板，其特征在于，每个所述像素区包括像素电极和至少两个薄膜晶体管；

所述薄膜晶体管包括栅极、源极、漏极和有源层；所述栅极与所述扫描线组电连接，所述源极与所述数据线组电连接，所述漏极与所述像素电极电连接；

至少两个薄膜晶体管包括至少一个充电薄膜晶体管和驱动薄膜晶体管，所述充电薄膜晶体管包括相互短接的第一栅极和第二栅极，所述第一金属层形成所述栅极的所述第一栅极和所述第二栅极，所述第二金属层形成所述源极，所述第三金属层形成所述漏极，所述半导体层形成所述有源层；

在所述充电薄膜晶体管中，所述半导体层包括第一半导体区、第二半导体区以及连接在所述第一半导体区和所述第二半导体区之间的耦合半导体区；所述第一栅极在所述衬底上的投影与所述第一半导体区在所述衬底上的投影重合，所述第二栅极在所述衬底上的投影与所述第二半导体区在所述衬底上的投影重合；所述耦合半导体区与所述第二金属层耦合。

3.根据权利要求2所述的阵列基板，其特征在于，所述数据线组包括第一数据线和第二数据线，所述第一数据线和所述第二数据线之间具有间距。

4.根据权利要求3所述的阵列基板，其特征在于，所述第一数据线位于一列所述像素区，且与该列的各所述像素区中的所述驱动薄膜晶体管的所述源极电连接，所述第二数据线位于与该列的像素区相邻的一列所述像素区。

5.根据权利要求3或4所述的阵列基板，其特征在于，所述第一数据线为VDD数据线，所述第二数据线为Data数据线。

6.根据权利要求4所述的阵列基板，其特征在于，所述第三金属层、所述第二金属层以及所述半导体层通过第一过孔电连接；

所述层间绝缘层包括第一层间绝缘层、第二层间绝缘层和第三层间绝缘层，所述第一层间绝缘层位于所述半导体层和所述第一金属层之间，所述第二层间绝缘层位于所述第一金属层和所述第二金属层之间，所述第三层间绝缘层位于所述第二金属层和所述第三金属层之间；

所述第一过孔穿过所述第一层间绝缘层、所述第二层间绝缘层和所述第三层间绝缘层。

7.根据权利要求6所述的阵列基板，其特征在于，每个所述像素区包括电容，所述电容包括沿垂直于所述衬底方向上间隔设置的第一极板和第二极板，所述第一极板和所述第二极板相互绝缘；

所述第一极板在所述衬底上的投影和所述第二极板在所述衬底上的投影至少部分重合。

8.根据权利要求7所述的阵列基板，其特征在于，在同一所述像素区的所述电容中，所述第一金属层在所述衬底上的投影和所述第二金属层在所述衬底上的投影至少部分重合；

所述第一金属层形成所述第一极板和所述第二极板中的一个，所述第二金属层形成所述第一极板和所述第二极板中的另一个；

所述第二金属层和所述第三金属层中的所述第一数据线电连接。

9.根据权利要求8所述的阵列基板，其特征在于，所述第三层间绝缘层上设置有第二过孔，所述第二金属层和所述第三金属层中的所述第一数据线通过所述第二过孔电连接。

10.一种显示面板，其特征在于，包括权利要求1-9中任一项所述的阵列基板。

Images