CN115206235A - 显示基板及显示装置 - Google Patents

Abstract

一种显示基板以及显示装置。该显示基板包括衬底基板及位于该衬底基板上的多个子像素，每个子像素包括像素电路，多个像素电路沿第一方向和第二方向分布为多行多列。该多个子像素包括第一子像素，该显示基板还包括与该第一子像素连接的第一数据线，该第一数据线沿该第一方向延伸且与该第一子像素电连接；该多个子像素还包括与该第一子像素在该第二方向上直接相邻的第二子像素；该第一子像素中的第一电容电极与该第二子像素中的第一电容电极同层设置且彼此间隔；且该第一子像素中的第一电容电极与该第一数据线在垂直于该衬底基板的方向上彼此重叠以提供第一电容。该显示基板有助于提高显示画面的品质。

Description

显示基板及显示装置

本申请是2019年11月29日申请的申请号为201980002728.9、发明名称为“显示基板及显示装置”的发明专利申请的分案申请。

技术领域

本公开实施例涉及一种显示基板及显示装置。

背景技术

在OLED(Organic Light-Emitting Diode，有机发光二极管)显示领域，随着高分辨率产品的快速发展，对显示基板的结构设计，例如像素和信号线的排布等都提出了更高的要求。

发明内容

本公开至少一实施例提供一种显示基板，包括衬底基板和位于所述衬底基板上的多个子像素。所述多个子像素的每个包括像素电路，所述像素电路用于驱动发光元件发光；所述多个子像素的多个像素电路沿第一方向和第二方向分布为多行多列；所述像素电路包括驱动子电路、数据写入子电路、补偿子电路和存储子电路；所述驱动子电路包括控制端、第一端和第二端，且配置为与所述发光元件耦接并且控制流经所述发光元件的驱动电流；所述数据写入子电路包括控制端、第一端和第二端，所述数据写入子电路的控制端配置为接收第一扫描信号，所述数据写入子电路的第一端配置为接收数据信号，所述数据写入子电路的第二端与所述驱动子电路电连接，所述数据写入子电路配置为响应于所述第一扫描信号将所述数据信号写入所述驱动子电路的第一端；所述补偿子电路包括控制端、第一端和第二端，所述补偿子电路的控制端配置为接收第二扫描信号，所述补偿子电路的第一端和第二端分别与所述驱动子电路的控制端和第二端电连接，所述补偿子电路配置为响应所述第二扫描信号对所述驱动子电路进行阈值补偿；所述存储子电路与所述驱动子电路的控制端和第一电压端电连接，且被配置为存储所述数据信号；所述存储子电路包括存储电容，所述存储电容的第一电容电极和所述第一电压端耦接，第二电容电极和所述驱动子电路的控制端耦接；所述多个子像素包括第一子像素，所述显示基板还包括与所述第一子像素连接的第一数据线，所述第一数据线沿所述第一方向延伸且与所述第一子像素的数据写入子电路的第一端连接以提供所述数据信号；所述多个子像素还包括与所述第一子像素在所述第二方向上直接相邻的第二子像素；所述第一子像素中的第一电容电极与所述第二子像素中的第一电容电极同层设置且彼此间隔；且所述第一子像素中的第一电容电极与所述第一数据线在垂直于所述衬底基板的方向上彼此重叠以提供第一电容。

在一些示例中，所述第一子像素中的第一电容电极包括延伸部，所述延伸部与所述第一数据线在垂直于所述衬底基板的方向上彼此重叠以提供所述第一电容。

在一些示例中，所述第一数据线位于所述第一子像素的像素电路与所述第二子像素的像素电路之间。

在一些示例中，所述第二子像素中的驱动子电路包括第一晶体管，所述第一晶体管包括栅极、第一极和第二极，所述第二极充当所述驱动子电路的第二端；所述第一晶体管的第二极与所述第一子像素中的第一电容电极在垂直于所述衬底基板的方向上不重叠。

在一些示例中，所述延伸部的面积与所述第一电容电极的面积比例范围为1/10-1/3。

在一些示例中，在所述第一方向上，所述延伸部的最大尺寸与所述第一电容电极的最大尺寸的比例范围为1/4-1/2。

在一些示例中，所述第一子像素还包括第二电容；所述第二电容的第一端和第二端分别与所述第一数据线和所述第一子像素的第二电容电极电连接。

在一些示例中，所述第二电容包括彼此串联的第一子电容和第二子电容；所述显示基板还包括沿所述第二方向延伸的第一扫描线，所述第一扫描线与所述补偿子电路的控制端连接以提供所述第二扫描信号，所述第一扫描线与所述第一数据线在垂直于所述衬底基板的方向上彼此重叠形成所述第一子电容；所述第一子像素还包括第一连接电极，所述第一连接电极分别与所述第二电容电极和所述补偿子电路的第二端连接，所述第一扫描线与所述第一连接电极在垂直于所述衬底基板的方向上彼此重叠形成所述第二子电容。

在一些示例中，在垂直于所述衬底基板的方向上，所述第一连接电极位于所述第一电容电极远离所述第二电容电极的一侧；所述第一电容电极包括第一过孔，所述第一连接电极通过所述第一过孔与所述第二电容电极电连接。

在一些示例中，所述显示基板还包括多条第一电源线，所述多条第一电源线沿所述第一方向延伸，与所述第一电压端连接，并配置为为所述多个子像素提供第一电源电压。

在一些示例中，所述多条第一电源线位于所述第一电容电极远离所述衬底基板的一侧，所述显示基板还包括位于所述第一电容电极和所述多条第一电源线之间的层间绝缘层，所述多条第一电源线中的两条分别通过所述层间绝缘层中的第二过孔与所述第一子像素和所述第二子像素中的第一电容电极电连接以提供所述第一电源电压。

在一些示例中，所述显示基板还包括第二电源线，所述第二电源线沿所述第二方向延伸，并将所述多条第一电源线电连接。

在一些示例中，所述第二电源线与所述每个子像素的开口区在垂直于衬底基板的方向上均不重叠。

在一些示例中，所述显示基板还包括沿所述第一方向延伸的多条第三电源线，所述多条第三电源线分别与所述多条第一电源线一一对应电连接，每条第三电源线与所对应的的第一电源线在垂直于衬底基板的方向上至少部分重叠。

在一些示例中，所述多条第三电源线与所述第二电源线同层设置且为一体的结构。

在一些示例中，所述多条第三电源线位于所述多条第一电源线远离所述衬底基板的一侧；所述显示基板还包括位于所述多条第三电源线和所述多条第一电源线之间的平坦层，每条第三电源线分别通过所述平坦层中的第三过孔与所对应的第一电源线电连接，从而将所述第二电源线与所述多条第一电源线电连接。

在一些示例中，每个子像素还包括第二连接电极和第三连接电极，

其中，所述第二连接电极与所述多条第一电源线同层绝缘设置，所述第三连接电极与所述第二电源线同层绝缘设置，每个子像素的第二连接电极和像素电路通过第四过孔电连接，每个子像素的第一连接电极和第二连接电极通过第五过孔电连接，且每个子像素的第三连接电极配置为通过第六过孔与所述发光元件电连接。

在一些示例中，所述第五过孔在所述衬底基板上的正投影和所述第六过孔在所述衬底基板上的正投影分别与所属的子像素的开口区在所述衬底基板上的正投影不重叠。

在一些示例中，所述第五过孔在所述衬底基板上的正投影相较于所述第六过孔在所述衬底基板上的正投影更靠近所属的子像素的开口区更加靠近所属的子像素的开口区在所述衬底基板上的正投影。

本公开至少一实施例还提供一种显示装置，包括上述显示基板。

附图说明

为了更清楚地说明本公开实施例的技术方案，下面将对实施例或相关技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅涉及本公开的一些实施例，并非对本公开的限制。

图1A为本公开至少一实施例提供的显示基板的示意图之一；

图1B为本公开至少一实施例提供的显示基板中的像素电路图之一；

图1C为本公开至少一实施例提供的显示基板中的像素电路图之二；

图2为本公开至少一实施例提供的显示基板的示意图之二；

图3A为本公开至少一实施例提供的显示基板的示意图之三；

图3B为本公开至少一实施例提供的显示基板的示意图之四；

图3C为本公开至少一实施例提供的显示基板的示意图之五；

图3D为本公开至少一实施例提供的显示基板的示意图之六；

图3E为图3D沿剖面线C-C’的剖视图；

图4为本公开至少一实施例提供的显示基板的示意图之七；

图5为图4沿剖面线A-A’的剖视图；

图6为本公开至少一实施例提供的显示基板的示意图之八；

图7A为图2沿剖面线B-B’的剖视图；

图7B为本公开至少一实施例提供的显示基板中的像素电路图之三；

图8为本公开至少一实施例提供的第一电容电极的示意图；

图9为本公开至少一实施例提供的显示面板的示意图；以及

图10为本公开至少一实施例提供的显示装置的示意图。

具体实施方式

下面将结合附图，对本公开实施例中的技术方案进行清楚、完整地描述参考在附图中示出并在以下描述中详述的非限制性示例实施例，更加全面地说明本公开的示例实施例和它们的多种特征及有利细节。应注意的是，图中示出的特征不是必须按照比例绘制。本公开省略了已知材料、组件和工艺技术的描述，从而不使本公开的示例实施例模糊。所给出的示例仅旨在有利于理解本公开示例实施例的实施，以及进一步使本领域技术人员能够实施示例实施例。因而，这些示例不应被理解为对本公开的实施例的范围的限制。

除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。

在OLED(Organic Light-Emitting Diode，有机发光二极管)显示领域，随着高分辨率产品的快速发展，对显示基板的结构设计，例如像素和信号线的排布等都提出了更高的要求。例如，相对于分辨率为4K的OLED显示装置，大尺寸、分辨率为8K的OLED显示装置由于需要设置的子像素单元的个数成倍增加，像素密度相应地成倍增大，一方面信号线的线宽也相应变小，导致信号线的自身电阻变大；另一方面信号线之间的交叠情形变多，导致信号线的寄生电容变大，这些导致信号线的阻容负载变大。相应地，阻容负载引起的信号延迟(RC delay)以及电压降(IR drop)、电压升(IR rise)等现象也会变得严重。这些现象会严重影响显示产品的显示品质。

图1A是本公开至少一实施例提供的显示基板的框图。如图1A所示，该显示基板20包括阵列分布的多个子像素100、多条栅线11和多条数据线12。每个子像素100包括发光元件和驱动该发光元件的像素电路。多条栅线11和多条数据线12彼此交叉在显示区中定义出阵列分布的多个像素区，每个像素区中设置一个子像素100的像素电路。该像素电路例如为常规的像素电路，例如为2T1C(即两个晶体管和一个电容)像素电路、4T2C、5T1C、7T1C等nTmC(n、m为正整数)像素电路，并且不同的实施例中，该像素电路还可以进一步包括补偿子电路，该补偿子电路包括内部补偿子电路或外部补偿子电路，补偿子电路可以包括晶体管、电容等。例如，根据需要，该像素电路还可以进一步包括复位电路、发光控制子电路、检测电路等。例如，该显示基板还可以包括位于非显示区中的栅极驱动子电路13和数据驱动子电路14。该栅极驱动子电路13通过栅线11与像素电路连接以提供各种扫描信号，该数据驱动子电路14通过数据线12与像素电路连接以提供数据信号。其中，图1A中示出的栅极驱动子电路13和数据驱动子电路14，栅线11和数据线12在显示基板中的位置关系只是示例，实际的排布位置可以根据需要进行设计。

例如，显示基板20还可以包括控制电路(未示出)。例如，该控制电路配置为控制数据驱动子电路14施加该数据信号，以及控制栅极驱动子电路施加该扫描信号。该控制电路的一个示例为时序控制电路(T-con)。控制电路可以为各种形式，例如包括处理器和存储器，存储器包括可执行代码，处理器运行该可执行代码以执行上述检测方法。

例如，处理器可以是中央处理单元(CPU)或者具有数据处理能力和/或指令执行能力的其它形式的处理装置，例如可以包括微处理器、可编程逻辑控制器(PLC)等。

例如，存储装置可以包括一个或多个计算机程序产品，所述计算机程序产品可以包括各种形式的计算机可读存储介质，例如易失性存储器和/或非易失性存储器。易失性存储器例如可以包括随机存取存储器(RAM)和/或高速缓冲存储器(cache)等。非易失性存储器例如可以包括只读存储器(ROM)、硬盘、闪存等。在计算机可读存储介质上可以存储一个或多个计算机程序指令，处理器可以运行该程序指令期望的功能。在计算机可读存储介质中还可以存储各种应用程序和各种数据。

该像素电路可以包括驱动子电路、数据写入子电路、补偿子电路和存储子电路，根据需要还可以包括发光控制子电路、复位电路等。图1B示出了一种像素电路的示意图。

如图1B所示，该像素电路包括驱动子电路122、数据写入子电路126、补偿子电路128、存储子电路127、第一发光控制子电路123、第二发光控制子电路124及复位电路129。

例如，驱动子电路122包括控制端131、第一端132和第二端133，其配置为控制流经发光元件120的驱动电流，且驱动子电路122的控制端131和第一节点N1连接，驱动子电路122的第一端132和第二节点N2连接，驱动子电路122的第二端133和第三节点N3连接。

例如，数据写入子电路126包括控制端、第一端和第二端，其控制端配置为接收第一扫描信号，第一端配置为接收数据信号，第二端与驱动子电路122的第一端132(第二节点N2)连接，且配置为响应于该第一扫描信号Ga1将该数据信号写入驱动子电路122的第一端132。例如，数据写入子电路126的第一端与数据线12连接以接收该数据信号，控制端与扫描线11连接以接收该第一扫描信号Ga1。

例如，在数据写入阶段，数据写入子电路126可以响应于第一扫描信号Ga1而开启，从而可以将数据信号写入驱动子电路122的第一端132(第二节点N2)，并将数据信号存储在存储子电路127中，以在例如发光阶段时可以根据该数据信号生成驱动发光元件120发光的驱动电流。

例如，补偿子电路128包括控制端、第一端和第二端，其控制端配置为接收第二扫描信号Ga2，其第一端和第二端分别与驱动子电路122的控制端131和第二端133电连接，该补偿子电路配置为响应于该第二扫描信号对该驱动子电路120进行阈值补偿。

例如，存储子电路127与驱动子电路122的控制端131及第一电压端VDD电连接，配置为存储数据写入子电路126写入的数据信号。例如，在数据写入和补偿阶段，补偿子电路128可以响应于该第二扫描信号Ga2而开启，从而可以将数据写入子电路126写入的数据信号存储在该存储子电路127中。例如，同时在数据写入和补偿阶段，补偿子电路128可以将驱动子电路122的控制端131和第二端133电连接，从而可以使驱动子电路122的阈值电压的相关信息也相应地存储在该存储子电路中，从而例如在发光阶段可以利用存储的数据信号以及阈值电压对驱动子电路122进行控制，使得驱动子电路122的输出得到补偿。

例如，第一发光控制子电路123与驱动子电路122的第一端132(第二节点N2)以及第一电压端VDD连接，且配置为响应于第一发光控制信号将第一电压端VDD的第一电源电压施加至驱动子电路122的第一端132。例如，如图1B所示，第一发光控制子电路123和第一发光控制端EM1、第一电压端VDD以及第二节点N2连接。

例如，第二发光控制子电路124和第二发光控制端EM2、发光元件120的第一端510以及驱动子电路122的第二端132连接，且配置为响应于第二发光控制信号使得驱动电流可被施加至发光元件122。

例如，在发光阶段，第二发光控制子电路123响应于第二发光控制端EM2提供的第二发光控制信号而开启，从而驱动子电路122可以通过第二发光控制子电路123与发光元件120电连接，从而驱动发光元件120在驱动电流控制下发光；而在非发光阶段，第二发光控制子电路123响应于第二发光控制信号而截止，从而避免有电流流过发光元件120而使其发光，可以提高相应的显示装置的对比度。

又例如，在初始化阶段，第二发光控制子电路124也可以响应于第二发光控制信号而开启，从而可以结合复位电路以对驱动子电路122以及发光元件120进行复位操作。

例如，第二发光控制信号EM2可以与第一发光控制信号EM1相同或不同，例如二者可以连接到相同或不同的信号输出端。

例如，复位电路129与复位电压端Vinit以及发光元件122的第一端134(第四节点N4)连接，且配置为响应于复位信号将复位电压施加至发光元件120的第一端134。在另一些示例中，如图1B所示，该复位信号还可以施加至驱动子电路的控制端131，也即第一节点N1。例如，复位信号为该第二扫描信号，复位信号还可以是和第二扫描信号同步的其他信号，本公开的实施例对此不作限制。例如，如图1B所示，该复位电路129分别和发光元件120的第一端134、复位电压端Vinit以及复位控制端Rst(复位控制线)连接。例如，在初始化阶段，复位电路129可以响应于复位信号而开启，从而可以将复位电压施加至发光元件120的第一端134及第一节点N1，从而可以对驱动子电路122、补偿子电路128以及发光元件120进行复位操作，消除之前的发光阶段的影响。

例如，发光元件120包括第一端134和第二端135，发光元件120的第一端134配置为与驱动子电路122的第二端133耦接，发光元件120的第二端135配置为与第二电压端VSS连接。例如，在一个示例中，如图1B所示，发光元件120的第一端134可以通过第二发光控制子电路124连接至第三节点N3。本公开的实施例包括但不限于此情形。例如，发光元件120可以为各种类型的OLED，例如顶发射、底发射、双侧发射等，可以发红光、绿光、蓝光或白光等，该OLED的第一电极和第二电极分别作为该发光元件的第一端134和第二端135。本公开的实施例对发光元件的具体结构不作限制。

需要注意的是，在本公开实施例的说明中，第一节点N1、第二节点N2、第三节点N3和第四节点N4并非一定表示实际存在的部件，而是表示电路图中相关电路连接的汇合点。

需要说明的是，在本公开的实施例的描述中，符号Vd既可以表示数据信号端又可以表示数据信号的电平，同样地，符号Ga1、Ga2既可以表示第一扫描信号、第二扫描信号，也可以表示第一扫描信号端和第二扫描信号端，Rst既可以表示复位控制端又可以表示复位信号，符号Vinit既可以表示复位电压端又可以表示复位电压，符号VDD既可以表示第一电压端又可以表示第一电源电压，符号VSS既可以表示第二电压端又可以表示第二电源电压。以下各实施例与此相同，不再赘述。

图1C为图1B所示的像素电路的一种具体实现示例的电路图。如图1C所示，该像素电路包括：第一至第七晶体管T1、T2、T3、T4、T5、T6、T7以及包括存储电容Cst。例如，第一晶体管T1被用作驱动晶体管，其他的第二至第七晶体管被用作开关晶体管。

例如，如图1C所示，驱动子电路122可以实现为第一晶体管T1。第一晶体管T1的栅极作为驱动子电路122的控制端131，和第一节点N1连接；第一晶体管T1的第一极作为驱动子电路122的第一端132，和第二节点N2连接；第一晶体管T1的第二极作为驱动子电路122的第二端133，和第三节点N3连接。

例如，如图1C所示，数据写入子电路126可以实现为第二晶体管T2。第二晶体管T2的栅极和第一扫描线(第一扫描信号端Ga1)连接以接收第一扫描信号，第二晶体管T2的第一极和数据线(数据信号端Vd)连接以接收数据信号，第二晶体管T2的第二极和驱动子电路122的第一端132(第二节点N2)连接。例如，该第二晶体管T2为P型晶体管，例如有源层为低温掺杂多晶硅的薄膜晶体管。

例如，如图1C所示，补偿子电路128可以实现为第三晶体管T3。第三晶体管T3的栅极配置为和第二扫描线(第二扫描信号端Ga2)连接以接收第二扫描信号，第三晶体管T3的第一极和驱动子电路122的控制端131(第一节点N1)连接，第三晶体管T3的第二极和驱动子电路122的第二端133(第三节点N3)连接。

例如，如图1C所示，存储子电路127可以实现为存储电容Cst，该存储电容Cst包括第一电容电极Ca和第二电容电极Cb，该第一电容电极Ca和第一电压端VDD耦接，例如电连接，该第二电容电极Cb和驱动子电路122的控制端131耦接，例如电连接。

例如，如图1C所示，第一发光控制子电路123可以实现为第四晶体管T4。第四晶体管T4的栅极和第一发光控制线(第一发光控制端EM1)连接以接收第一发光控制信号，第四晶体管T4的第一极和第一电压端VDD连接以接收第一电源电压，第四晶体管T4的第二极和驱动子电路122的第一端132(第二节点N2)连接。

例如，发光元件120可以具体实现为OLED，其第一电极134(这里为阳极)和第四节点N4连接配置为通过第二发光控制子电路124从驱动子电路122的第二端133接收驱动电流，发光元件120的第二电极135(这里为阴极)配置为和第二电压端VSS连接以接收第二电源电压。例如第二电压端可以接地，即VSS可以为0V。

例如，第二发光控制子电路124可以实现为第五晶体管T5。第五晶体管T5的栅极和第二发光控制线(第二发光控制端EM2)连接以接收第二发光控制信号，第五晶体管T5的第一极和驱动子电路122的第二端133(第三节点N3)连接，第五晶体管T5的第二极和发光元件120的第一端134(第四节点N4)连接。

例如，复位电路129可以包括第一复位电路和第二复位电路，该第一复位电路配置为响应于第一复位信号Rst1将第一复位电压Vini1施加到第一节点N1，该第二复位电路配置为响应于第二复位信号Rst2将第二复位电压Vini2施加到第四节点N4。例如，如图1C所示，该第一复位电路实现为第六晶体管T6，该第二复位电路实现为第七晶体管T7。第六晶体管T6的栅极配置为和第一复位控制端Rst1连接以接收第一复位信号Rst1，第六晶体管T6的第一极和第一复位电压端Vinit1连接以接收第一复位电压Vinit1，第六晶体管T6的第二极配置为和第一节点N1连接。第七晶体管T7的栅极配置为和第二复位控制端Rst2连接以接收第二复位信号Rst2，第七晶体管T7的第一极和第二复位电压端Vinit2连接以接收第二复位电压Vinit2，第七晶体管T7的第二极配置为和第四节点N4连接。

需要说明的是，本公开的实施例中采用的晶体管均可以为薄膜晶体管或场效应晶体管或其他特性相同的开关器件，本公开的实施例中均以薄膜晶体管为例进行说明。这里采用的晶体管的源极、漏极在结构上可以是对称的，所以其源极、漏极在结构上可以是没有区别的。在本公开的实施例中，为了区分晶体管除栅极之外的两极，直接描述了其中一极为第一极，另一极为第二极。

图2为本公开至少一个实施例提供的显示基板20的示意图。该显示基板20包括衬底基板101，多个子像素100位于该衬底基板101上。多个子像素100的像素电路布置为像素电路阵列，该像素电路阵列的列方向为第一方向D1，行方向为第二方向D2，第一方向D1与第二方向D2交叉，例如正交。在一些实施例中，所述第一方向D1也可以为行方向，第二方向D2也可以为列方向。在一些实施例中，各子像素的像素电路除与发光元件的连接结构外，可以具有完全相同的结构，即像素电路在行和列方向重复排列，不同子像素的与发光元件的连接结构根据各个子像素的发光结构的电极的布置形状和位置可以不同。在一些实施例中，不同颜色子像素的像素电路的大致框架例如各个信号线的形状和位置基本相同，各个晶体管的相对位置关系也基本相同，但对于有些信号线或连接线的宽度、形状，或者某些晶体管的例如沟道尺寸、形状，或者用于与不同子像素的发光元件连接的连接线或者过孔位置等可以有不同，可以根据各个布局结构以及子像素排列进行调整。图2中示例性地示出了一行子像素中直接相邻的四个子像素(即第一子像素100a、第二子像素100b、第三子像素100c和第四子像素100d)，本公开的实施例不限于此布局。

图3A对应于图2示意出了该四个子像素100中晶体管T1-T7的半导体层102和第一导电层(栅极层)201，图3B在图3A的基础上还示出了第二导电层202，图3C在图3B的基础上还示出了第三导电层203，图3D在图3C的基础上还示出了第四导电层204。需要说明的是，图中仅示意性地示出了一行子像素中相邻的四个子像素的相应结构，但这不应作为对本公开的限制。该半导体层102、第一导电层201、第二导电层202、第三导电层203、第四导电层204依次设置于衬底基板101上，从而形成如图2所示的显示基板的结构。

为了方便说明，在以下的描述中用Tng、Tns、Tnd、Tna分别表示第n晶体管Tn的栅极、第一极、第二极和有源层，其中n为1-7。

需要说明的是，本公开中所称的“同层设置”是指两种(或两种以上)结构通过同一道沉积工艺形成并通过同一道构图工艺得以图案化而形成的结构，它们的材料可以相同或不同。本公开中的“一体的结构”是指两种(或两种以上)结构通过同一道沉积工艺形成并通过同一道构图工艺得以图案化而形成的彼此连接的结构，它们的材料可以相同或不同。

例如，如图3A所示，该第一导电层201包括每个晶体管的栅极以及一些扫描线和控制线。图3A中用大虚线框示出了每个子像素100所在的区域，用小虚线框示出了一个子像素100中第一到第七晶体管T1-T7的栅极T1g-T7g。

该半导体层102包括第一到第七晶体管T1-T7的有源层T1a-T7a。如图3A所示，该第一到第七晶体管T1-T7的有源层T1a-T7a彼此连接为一体的结构。例如，每一列子像素中的半导体层20为彼此连接的一体的结构，相邻两列子像素中的半导体层彼此间隔。

例如，如图3A所示，该第一导电层104包括第一到第七晶体管T1-T7的栅极T1g-T7g。例如，第三晶体管T3和第六晶体管T6采用双栅结构，这样可以提高晶体管的栅控能力，降低漏电流。

例如，该第一导电层104还包括彼此绝缘的多条扫描线210、多条复位控制线220和多条发光控制线230。例如，每行子像素分别对应连接一条扫描线210、一条复位控制线220和一条发光控制线230。

扫描线210与对应一行子像素中的第二晶体管T2的栅极电连接(或为一体的结构)以提供第一扫描信号Ga1，复位控制线220与对应一行子像素中的第六晶体管T6的栅极电连接以提供第一复位信号Rst1，发光控制线230与对应一行子像素中的第四晶体管T4的的栅极电连接以提供第一发光控制信号EM1。

例如，如图3A所示，该扫描线210还与第三晶体管T3的栅极电连接以提供第二扫描信号Ga2，即第一扫描信号Ga1和第二扫描信号Ga2可以为同一信号；该发光控制线230还与第五晶体管T5的栅极电连接以提供第二发光控制信号EM2，也即该第一发光控制信号EM1和第二发光控制信号EM2为同一信号。

例如，如图3A所示，本行像素电路的第七晶体管T7的栅极与下一行像素电路(即按照扫描线的扫描顺序，在本行扫描线之后顺序开启的扫描线所在的像素电路行)所对应的复位控制线220电连接以接收第二复位信号Rst2。

例如，从图3A可知，在列方向(第一方向D1)划分像素区的栅线11可以是该复位控制线220或该发光控制线230，每个像素电路的区域都包含一条复位控制线220，一条发光控制线230和一条扫描线210的各一部分。

例如，如图3A所示，该显示基板20采用自对准工艺，利用第一导电层201作为掩膜对该半导体层102进行导体化处理(例如掺杂处理)，使得该半导体层102未被该第一导电层201覆盖的部分被导体化，从而各晶体管的有源层位于沟道区两侧的部分被导体化而形成分别该晶体管的第一极和第二极。

例如，如图3B所示，该第二导电层202包括第一电容电极Ca。该第一电容电极Ca在垂直于衬底基板101的方向上与第一晶体管T1的栅极T1g重叠从而形成存储电容Cst，也即该第一晶体管T1的栅极T1g充当该存储电容Cst的第二电容电极Cb。例如，该第一电容电极Ca包括过孔301，该过孔301暴露出该第一晶体管T1的栅极T1g的至少部分，以便于该栅极T1g与其它结构电连接。

例如，该第二导电层202还可以包括多条复位电压线240，该多条复位电压线240与多行子像素一一对应连接。该复位电压线240与对应一行子像素中的第六晶体管T6的第一极电连接以提供第一复位电压Vinit1。

例如，如图3B所示，本行子像素中的第七晶体管T7的第一极与下一行子像素所对应的的复位电压线240电连接以接收第二复位电压Vinit2。

例如，如图3B所示，该第二导电层202还可以包括屏蔽电极221，该屏蔽电极221与第二晶体管T2的第一极T2s在垂直于衬底基板101的方向上重叠从而可以保护该第二晶体管T2的第一极T2s中的信号不受其它信号的干扰。由于该第二晶体管T2的第一极T2s配置为接收数据信号Vd，而该数据信号Vd决定了该子像素的显示灰阶，因此该屏蔽电极221提高了数据信号的稳定性，从而提高了显示性能。

例如，如图3C所示，该第三导电层203包括沿第一方向D1延伸的多条第一电源线250。例如，该多条第一电源线250与多列子像素一一对应电连接以提供第一电源电压VDD。该第一电源线250通过过孔302与所对应的一列子像素中的第一电容电极Ca电连接，通过过孔303与第四晶体管T4的第一极电连接。例如，该第一电源线250还通过过孔304与屏蔽电极221电连接，从而使得屏蔽电极221具有固定电位，提高了该屏蔽电极的屏蔽能力。

例如，该第三导电层203还包括该多条数据线12。该多条数据线12与多列子像素一一对应电连接以提供数据信号。例如，该数据线12与所对应的的一列子像素中的第二晶体管T2的第一极T2s通过过孔305电连接以提供该数据信号。

具体的，考虑工艺余量(margin)的均一性和可靠性，通常过孔在行列方向排列，过孔304和过孔305在行方向大致位于同一直线上，且过孔304位于数据线12与第二晶体管T2的第一极T2s的连接过孔305远离数据线12的一侧。例如，过孔305位于数据线与第二晶体管T2的第一极T2s交叠的位置(例如第二晶体管T2的第一极T2s的端部，即半导体层102在左侧的端部)，过孔304位于第一电源线250覆盖的位置。

在一些实施例中，数据线12位于第一电源线250的左侧，且与第一电源线250均在列方向延伸，第一屏蔽电极221从覆盖过孔304的位置向下延伸一段并在不超出扫描线的位置向左侧延伸并且覆盖部分第二晶体管T2的第一极T2s，第一屏蔽电极221的形状大致为L型的左右镜像图案。需要说明的是，本实施例中，左侧是指数据线相对第一电源线所在的一侧，例如，一个像素电路的区域在行方向划分的边界大致为一像素电路的数据线和同行中下一个(例如右侧相邻)像素电路的数据线，即相邻两条数据线之间的部分以及该像素电路的数据线构成该像素电路在行方向的范围。在其他实施例中，第一电源线或复位信号线等作为像素电路划分的边界，根据需要进行设计。

例如，如图3C所示，该第三导电层203还包括连接电极231，该连接电极231的一端通过第一电容电极Ca中的过孔301以及绝缘层中的过孔401与该第一晶体管T1的栅极T1g，即第二电容电极Cb电连接，另一端通过过孔402与该第三晶体管T3的第一极电连接，从而将该第二电容电极Cb与该第三晶体管T3的第一极T3s电连接。例如，该过孔401贯穿第二绝缘层104和第二绝缘层105，该过孔402贯穿第一绝缘层103、第二绝缘层104和第三绝缘层105(参考图5)。

例如，如图3C所示，该第三导电层203还包括连接电极232，该连接电极232的一端通过过孔403与复位电压线电连接，另一端通过过孔404与第六晶体管T6电连接，使得该第六晶体管T6的第一极T6s可以从该复位电压线240接收第一复位电压Vinit1。例如，该过孔403贯穿第三绝缘层105，该过孔404贯穿第一绝缘层103、第二绝缘层104和第三绝缘层105(参考图5)。

例如，如图3C所示，该第三导电层203还包括连接电极233，该连接电极233通过过孔405与第五晶体管T5的第二极T5d电连接，并用于将该第五晶体管T5的第二极T5d与发光元件的第一电极134电连接，例如，该过孔405贯穿第一绝缘层103、第二绝缘层104和第三绝缘层105(参考图5)。后文将对此详细说明。

例如，如图3D所示，该第四导电层204包括第二电源线260，该第二电源线260沿第二方向D2延伸，并将多条第一电源线250电连接，从而形成网状的电源线结构。这种结构有助于降低电源线上的电阻从而降低电源线的压降，并有助于将第一电源电压均匀地输送至显示基板的各个子像素中。

例如，该第四导电层204还包括多条第三电源线270，该第三电源线270沿第一方向D1延伸，且分别与多条第一电源线250一一对应电连接。如图3D所示，该第三电源线270与对应的第一电源线250在垂直于衬底基板101的方向上彼此至少部分重叠，并通过过孔306彼此电连接。例如，对应于每个子像素分别设置一个该过孔306，从而每条第三电源线270与对应的第一电源线250形成并联结构，这有助于降低电源线的电阻。在一些实施例中，位于第三导电层中的第一电源线250为了避让某些结构例如过孔或者连接线，或者为了使得上层结构平坦，可以在部分位置线宽加宽或变窄。在一些实施例中，位于第四导电层中的第三电源线270为了避让某些结构例如过孔或者连接线，或者为了使得上层结构平坦，也可以在部分位置线宽加宽或变窄。这样，该第三电源线270与对应的第一电源线250在垂直于衬底基板101的方向上也会有部分位置不能完全重叠。

例如，该第二电源线260与第三电源线270彼此电连接或为一体的结构，从而该多条第一电源线250、多条第二电源线260及多条第三电源线270形成为网状的电源线结构。

例如，该第四导电层204还包括与该第三电源线270绝缘的连接电极234，该连接电极234通过过孔307(本公开实施例第二过孔的一个示例)与连接电极233(本公开实施例第二连接电极的一个示例)电连接，以将该第五晶体管T5的第二极T5d与发光元件的第一电极134电连接。例如，该连接电极234与该连接电极233在垂直于衬底基板101的方向至少部分重叠。

图4在图3D的基础上还示出了第五导电层205，该第五导电层205包括发光元件120的第一电极134。图5示出了图4沿剖面线A-A’的剖视图。

如图5所示，半导体层102、第一绝缘层103、第一导电层201、第二绝缘层104、第二导电层202、第三绝缘层105、第三导电层203、第四绝缘层106、第四导电层204、第五绝缘层107、第五导电层205依次设置于衬底基板101上，从而形成如图4所示的显示基板的结构。

结合图4和图5所示，第一电极134可以包括主体部141和连接部142，主体部141主要用于驱动发光层发光，主体部141在衬底基板101上的正投影覆盖该第一电极所属的子像素的开口区600在所述衬底基板上的正投影，连接部142主要用于与像素电路进行连接。如图4所示，第二电源线260与各第一电极134在垂直于衬底基板101的方向上不重叠。这种设置可以避免发光元件的第一电极134因与第二电源线260重叠而不平整导致色偏等显示问题。在第一电极134上形成有像素界定层，像素界定层上形成开口区600，该开口区600暴露出第一电极134的主体部141的至少部分，并限定每个对应的子像素的发光区域(开口区)，发光元件120的发光层至少形成在像素界定层的开口区内。第一电极134的平整度会直接影响发光层的出光均匀性，从而影响显示效果。例如，该第二电源线260可以为曲线结构以与第一电极134的图案相适应，例如为折线状或波浪线形状。例如，相邻的两条第二电源线260界定一行子像素100。例如，如图4所示，该第二电源线260包括交替连接的第一部分261和第二部分262，该第一部分261的延伸方向彼此平行并平行于第二方向D2，第二部分262的延伸方向与第一方向D1及第二方向D2均相交。例如，第一电极134的主体部141形状为四边形，例如，每个第一部分261对应一个第一电极134的主体部141的一个顶角设置，与该第一部分261相邻的第二部分262与该主体部141的一个边平行设置。

图3E示出了图3D沿剖面线C-C’的剖视图。如图3E所示，该第二电源线260的第一部分261和该复位控制线220在垂直于衬底基板101的方向上重叠；该第二部分262与一条数据线12在垂直于衬底基板101的方向上重叠，该数据线12与该第二部分262所对应的一列像素电路电连接以提供该数据信号。

图4示出了该相邻的四个子像素的第一电极134a、134b、134c和134d，例如，该第一子像素100a、第二子像素100b、第三子像素100c和第四子像素100d构成该显示基板20的一个重复单元。

例如，在每个重复单元中，第二子像素100b的发光元件发出的光的颜色和第四子像素100d的发光元件发出的光的颜色相同，也就是说，第二子像素100b和第四子像素100d为相同颜色的子像素。例如，第二子像素100b和第四子像素100d为敏感颜色子像素，当显示基板20采用红绿蓝(RGB)显示模式时，上述的敏感颜色为绿色，即第二子像素100b和第四子像素100d均为绿色子像素。例如，第一子像素100a可以为红色子像素，第三子像素100c可以为蓝色子像素。

例如，在每个重复单元中，第一子像素100a和第三子像素100c在行方向交替排列，第二子像素100b和第四子像素100d分别位于相邻行中第一子像素100a和第三子像素100c之间，以及第三子像素100c和下一个重复单元中的第一子像素100a之间。

例如，在每个重复单元中，第一子像素100a和第三子像素100c在列方向交替排列。相邻两行的重复单元中，位于两行两列的两个第一子像素100a和两个第三子像素100c构成一个2*2的矩阵，该矩阵中，两个第一子像素100a位于该矩阵的一个对角位置，两个第三子像素100c位于该矩阵的另一个对角位置，且该两个第一子像素100a和两个第三子像素100c包围一个第二子像素100b或第四子像素100d。该2*2矩阵在行方向和列方向上以共用一列或一行子像素的方式重复。

例如，每个重复单元中的四个子像素可以形成两个虚拟像素，重复单元中的第一子像素100a和第三子像素100c分别被所述两个虚拟像素共用。例如，如图4所示，第一子像素100a与位于其右侧并与其相邻的第二子像素100b构成一个虚拟像素，并借用相邻(右侧)虚拟像素中的第三子像素100c形成发光像素单元；第三子像素100c和位于其右侧并与其相邻的第四子像素100d构成一个虚拟像素，并借用相邻(右侧未示出)的第一子像素100a形成发光像素单元。多个重复单元中的子像素形成像素阵列，在像素阵列的行方向上，子像素密度是虚拟像素密度的1.5倍，在像素阵列的列方向上，子像素密度是虚拟像素密度的1.5倍。

例如，第二子像素100b和第四子像素100d分别属于两个虚拟像素。

需要说明的是，第一，由于第一子像素100a和第三子像素100c是被相邻的两个虚拟像素共享，因而每个虚拟像素的边界也是非常模糊的，因而，本公开实施例并不对每个虚拟像素的形状进行限定。第二、虚拟像素的划分与驱动方式相关，虚拟像素的具体划分方式可以根据实际的驱动方式确定，本公开对此不作具体限制。

例如，子像素100对应的多个开口区的形状和大小可以根据发出不同颜色的光的发光材料的发光效率、使用寿命等而改变，例如，可以将发光寿命较短的发光材料的对应的开口区设置得较大，从而提高发光的稳定性。例如，可以将蓝色子像素、红色子像素、绿色子像素的开口区的大小依次减小。由于开口区设置于第一电极134上，相应地，如图4所示，第一子像素100a、第二子像素100b、第三子像素100c和第四子像素100d的第一电极134a、121b、121c和121d的面积依次减小。

对于每一行子像素，所述子像素的发光元件的第一电极的主体部沿第二方向布置，并沿在第一方向上交错设置。。例如，如图4所示每相邻红色子像素(第一子像素100a)的第一电极134a和蓝色子像素(第三子像素100c)的第一电极134c之间设置一个面积最小的绿色子像素的第一电极134b/134d，且该第一电极134b/134d的主体部与该第一电极134a、134c的主体部沿第二方向交错设置。例如，该第一电极134a、134c的主体部分别与各所属子像素中的第一电容电极Ca在垂直于衬底基板的方向上重叠，该第一电极134b/134d的主体部分别与各所属子像素所中的第一电容电极Ca在垂直于衬底基板的方向上不重叠。这样可以提高版图空间利用率，从而提高像素密度。如图4所示，各第一电极的主体部141成Z字形沿第二方向D2延伸。

例如，对于重复单元行，第一子像素100a和第三子像素100c的的第一电极134的主体部例如为四边形，且其以顶角相对的方式在行和列方向排列，第二电源线260沿着第一子像素100a和第三子像素100c的第一电极134的远离第二子像素100b和第四子像素100d的一侧的轮廓延伸。例如第二子像素100b和第四子像素100d在行方向即D2方向上，位于第一子像素100a和第三子像素100c构成的子像素行的对应相邻的两个子像素之间的位置，且第二子像素100b和第四子像素100d的第一电极的134的主体部例如为四边形，各个相邻的子像素的第一电极134的主体部具有相对且平行的边，第二电源线260沿着第一子像素100a和第三子像素100c的第一电极134的远离第二子像素100b和第四子像素100d的一侧的轮廓延伸，同时也沿着第二子像素100b和第四子像素100d的第一电极134的远离第一子像素100a和第三子像素100c的一侧的轮廓延伸。例如，第二电源线260沿着第一子像素100a和第三子像素100c构成的子像素行的第一电极134，与第二子像素100b和第四子像素100d构成的子像素行的第一电极134之间的间隙延伸，形成波浪状，且在对应第一子像素100a和第三子像素100c的第一电极134的主体部的电极顶角位置处形成为波峰，在对应第二子像素100b和第四子像素100d的第一电极134的主体部的电极顶角位置处形成为波谷。其中，靠近上一行的方向为波峰的凸出方向，靠近下一行的方向为波谷的凸出方向。例如，如图4和图5所示，各子像素的第一电极134的连接部142通过过孔308(本公开实施例第一过孔的一个示例)与连接电极234(本公开实施例第一连接电极的一个示例)电连接，从而使得第五晶体管T5的第二极T5d与发光元件120的第一电极134电连接。例如，该第一电极134的连接部142与该连接电极234在垂直于衬底基板101的方向至少部分重叠。

例如，该开口区600与该第一电极134的连接部142在垂直于衬底基板101上的方向上不重叠，且过孔307和过孔308与该第一电极134的连接部142在垂直于衬底基板101上的方向均有交叠，从而避免该过孔308和过孔307影响开口区内的发光层的平整度从而影响发光品质。在一些实施例中，过孔307可以与开口区有部分交叠，因为过孔307所在的层与第一电极134所在的层中间至少间隔连接电极234所在的层，以及过孔308所在的绝缘层，所以过孔307对开口区的平坦性影响较过孔308对开口区的平坦性影响小。

例如，对于第一子像素100a和第三子像素100c，其对应的第四连接电极位于其第一电极134远离该像素电路中复位控制线220的一侧，对应的，第一电极134的连接电极也位于第一电极134远离该像素电路中复位控制线220的一侧，第一电极134的连接电极与对应的第四连接电极至少部分交叠。

例如，对于第二子像素100b和第四子像素100d，其对应的第四连接电极位于其第一电极134靠近该像素电路中复位控制线220的一侧，对应的，第一电极134的连接电极也位于第一电极134远离该像素电路中复位控制线220的一侧，第一电极134的连接电极与对应的第四连接电极至少部分交叠。

例如，如图5所示，显示基板20还包括位于发光元件的第一电极上的像素界定层108。像素界定层108中形成开口从而界定显示基板的开口区600。发光层136至少形成于该开口内(发光层136还可以覆盖部分的像素界定层)，第二电极135形成于发光层136上从而形成该发光元件120。例如，该第二电极135为公共电极，整面布置于该显示基板20中。例如第一电极为发光元件的阳极，第二电极为发光元件的阴极。

例如，结合图4和图5所示，如图4所示，对于每个像素电路，过孔307和过孔308在衬底基板101的正投影均位于第三连接电极234在衬底基板的正投影内。例如，过孔307和过孔308在D1方向并列排布，且其沿第一方向D1的中心线大致重合。在平行于衬底基板101板面的方向上，过孔308相较于过孔307更加远离第一电极134的主体部141，也即该子像素的开口区600(例如第一电极134的面积大于对应的开口区600的面积，开口区600大致位于第一电极134的中部区域)，也即该过孔308在衬底基板101上的正投影相较于过孔307在衬底基板101上的正投影更加远离该开口区600在衬底基板上的正投影。这是由于在垂直于衬底基板101的方向上，过孔308位于的绝缘层(例如为第二平坦层)，相对于过孔307位于的绝缘层(例如为第一平坦层)更靠近第一电极134的主体部142，因此该过孔308对于第一电极134的平整度的影响较大，将该过孔308设置得离开口区或者第一电极134的主体部更远(在平行于衬底基板的表面上)可以降低过孔对于开口区内的发光层136的平整度的影响，提高发光元件的性能。

例如，在一行重复单元中，第一子像素100a和第三子像素100c的像素电路中的过孔307和过孔308均位于其对应的第一电极134远离该像素电路中复位控制线220的一侧，第二子像素100b和第四子像素100d，其对应的第四连接电极位于其第一电极134靠近该像素电路中复位控制线220的一侧，即在一行重复单元中，各子像素的像素电路中过孔307和308均位于第一子像素100a和第三子像素100c组成的行，以及第二子像素100b和第四子像素100d组成的行之间的位置。

例如，在一个重复单元中，第一子像素100a、第三子像素100c、第二子像素100b和第四子像素100d的像素电路中第四连接电极的形状大致相同，且大致排布在同一条平行D2方向的直线上。例如，位于第四连接电极投影内的过孔307和过孔308大致不重叠或者不完全重叠，避免在垂直基板方向上，过孔堆叠导致过孔所在位置容易产生连接不良、断线或不平坦。例如，第一子像素100a和第三子像素100c的过孔307，与第二子像素100b和第四子像素100d的过孔308大致位于同一条直线上，第一子像素100a和第三子像素100c的过孔308，与第二子像素100b和第四子像素100d的过孔307大致位于同一条直线上。

例如，如图5所示，该开口区600与过孔308在衬底基板101上的正投影不重叠。例如，该开口区600与连接电极234在衬底基板101上的正投影不重叠。这样有助于提高发光层136的平整度从而提高发光效率。

例如，衬底基板101可以为刚性基板，例如玻璃基板、硅基板等，也可以由具有优良的耐热性和耐久性的柔性材料形成，例如聚酰亚胺(PI)、聚碳酸酯(PC)、聚乙烯对苯二甲酸乙二醇酯(PET)、聚乙烯、聚丙烯酸酯、多芳基化合物、聚醚酰亚胺、聚醚砜、聚乙二醇对苯二甲酸酯(PET)、聚乙烯(PE)、聚丙烯(PP)、聚砜(PSF)、聚甲基丙烯酸甲酯(PMMA)、三醋酸纤维素(TAC)、环烯烃聚合物(COP)和环烯烃共聚物(COC)等。

例如，该半导体层102的材料包括但不限于硅基材料(非晶硅a-Si，多晶硅p-Si等)、金属氧化物半导体(IGZO，ZnO，AZO，IZTO等)以及有机物材料(六噻吩，聚噻吩等)。

例如，该第一到第四导电层的材料可以包括金(Au)、银(Ag)、铜(Cu)、铝(Al)、钼(Mo)、镁(Mg)、钨(W)以及以上金属组合而成的合金材料；或者导电金属氧化物材料，例如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)、氧化锌铝(AZO)等。

例如，该发光元件120为顶发射结构，第一电极具134有反射性而第二电极135具有透射性或半透射性。例如，第一电极134为高功函数的材料以充当阳极，例如为ITO/Ag/ITO叠层结构；第二电极135为低功函数的材料以充当阴极，例如为半透射的金属或金属合金材料，例如为Ag/Mg合金材料。

例如，第一绝缘层103、第二绝缘层104、第三绝缘层105例如为无机绝缘层，例如氧化硅、氮化硅、氮氧化硅等硅的氧化物、硅的氮化物或硅的氮氧化物，或者氧化铝、氮化钛等包括金属氮氧化物绝缘材料。例如，第四绝缘层106、第五绝缘层107和像素界定层108分别为有机绝缘材料，例如为聚酰亚胺(PI)、丙烯酸酯、环氧树脂、聚甲基丙烯酸甲酯(PMMA)等有机绝缘材料。例如，第四绝缘层106和第五绝缘层107为平坦化层。

如图2所示，第一子像素100a的像素电路与第一数据线12a电连接以接收数据信号Vd，第二子像素100b的像素电路与第二数据线12b电连接以接收数据信号Vd。例如，第二数据线12b位于第一子像素100a的像素电路与第二子像素100b的像素电路之间。

如图2所示，第一子像素100a中的第一电容电极Caa与第二子像素100b中的第一电容电极Cab彼此间隔设置，也即该第一子像素100a和第二子像素100b中的第一电容电极Ca在其所在导电层内彼此断开。这种设置可以减少相邻的第一电容电极Ca彼此连接而与其它信号线之间产生的交叠，从而降低了寄生电容。

例如，各子像素100中的第一电容电极Ca面积和形状大致相同。

例如，各子像素100中的第一电容电极Ca在该子像素中的相对位置相同。例如，每行子像素100中的第一电容电极Ca沿第二方向D2直线排布。

例如，各子像素100中的第一电容电极Ca在其所在导电层为岛状结构，也即不与其所在导电层的其它结构电连接。

例如，如图6所示，相邻的第一电容电极Ca之间存在第一子像素100a的像素电路的中第三晶体管T3的第二极T3d、第一晶体管T1的第二极T1d、第五晶体管T5的第一极T1s彼此连接的汇合处，将该第一子像素100a中的第一电容电极Caa和第二子像素100b中的第一电容电极Cab彼此断开可以避免该第二子像素100b中的第一电容电极Cab与该汇合处发生重叠而产生寄生电容，对该汇合处的信号造成不良影响。例如，该第一子像素100a中的第三晶体管T3的第二极T3d、第一晶体管T1的第二极T1d、第五晶体管T5的第一极T1s在垂直于衬底基板上的正投影与该第二子像素100b中的第一电容电极Cab在垂直于衬底基板101的方向均上不重叠。

例如，子像素100中的第一电容电极Ca的范围不超出该子像素的像素区(像素电路所在的区域)，也即该子像素100的第一电容电极Cab不延伸至与相邻的子像素的像素区内与该子像素中的结构发生重叠而引起串扰。

例如，如图6所示，相邻的第一子像素100a和第二子像素100b的第一电容电极Ca之间还存在第二数据线12b，第一子像素100a的第一电容电极Caa和第二子像素100b的第一电容电极Cab与第二数据线12b在衬底基板上的投影没有交叠。将该第一子像素100a中的第一电容电极Caa和第二子像素100b中的第一电容电极Cab彼此断开可以避免该第一电容电极与该第二数据线12b发生重叠产生寄生电容，对该数据线上的数据信号的传输造成不良影响，例如造成该数据信号的延迟等。另一方面，由于数据信号Vd通常为高频信号，而第一电容电极Ca传输的是第一电源电压VDD，由于寄生电容的存在，该第一电源电压容易随数据信号Vd的突变而跟着突变，而该第一电容电极Ca与数据线之间的阻容负载太大，导致该第一电源电压发生突变后不能短时间恢复。根据发光阶段第一晶体管T1中的饱和电流的公式Id＝k/2*(Vd-VDD)²可以知道，该第一电源电压VDD的波动造成驱动电流的波动，从而导致发光亮度不稳定。因此，将该第一子像素100a中的第一电容电极Caa和第二子像素100b中的第一电容电极Cab彼此断开还有助于提高发光元件发光的稳定性。

本公开的发明人发现，由于信号线之间的交叠，导致数据线12与存储电容Cst的第二电容电极Cb之间产生寄生电容，影响该存储电容Cst的稳定性。由于该存储电容Cst配置为存储数据信号Vd以及驱动子电路的阈值电压的相关信息，并配置为在发光阶段将该存储的信息用于对驱动子电路122进行控制，使得驱动子电路122的输出得到补偿，因此存储电容Cst两端的电压(存储的信息)的稳定性将影响显示灰阶的稳定性，从而影响显示画面的质量。

本公开另一些实施例还提供一种显示基板，如图2和图7A所示，至少一个子像素中的第一电容电极Ca包括延伸部290，该延伸部290与该子像素连接的数据线12在垂直于衬底基板101的方向上彼此重叠以提供第一电容C1。

由于该第一电容C1的存在，数据线12中的数据信号的波动在通过寄生电容耦合到该存储电容Cst的第二电容电极Cb的同时，还通过该第一电容C1耦合到该存储电容Cst的第一电容电极Ca。这样提高了该存储电容Cst中存储信息的稳定性，改善了显示性能。

图7A示出了图2沿剖面线B-B’的剖视图，图7B示出了该像素电路的等效电路图。结合参考图2和图7A-图7B，数据线12与扫描线210在垂直于衬底基板101的方向上交叠形成第二电容C2(本公开实施例中第一子电容的一个示例)，连接电极231与扫描线210在垂直于衬底基板101的方向上交叠形成第三电容C3(本公开实施例中第二子电容的一个示例)。

由于该连接电极231与存储电容Cst的第二电容电极Cb电连接，因此该第二电容C2与第三电容C3串联在数据线12与存储电容Cst的第二电容电极Cb之间，数据线12中的数据信号的波动将通过该第二电容C2与第三电容C3耦合到该存储电容Cst的第二电容电极Cb。由于该第一电容C1的存在，数据线12中的数据信号的波动同时还通过该第一电容C1耦合到该存储电容Cst的第一电容电极Ca。这样提高了该存储电容Cst中存储信息的稳定性，改善了显示性能。

例如，该第一电容C1的电容值接近于等于该第二电容C2与第三电容C3串联的电容值，例如二者相等，也即C1＝(C2*C3)/(C2+C3)。

例如，该延伸部290从该第一电容电极Ca的主体部向该与之重叠的数据线12的方向延伸(突出)。例如，该第一电容电极Ca的形状为朝向其所在的像素电路中的数据线方向倒着的的凸字型，即第一电容电极Ca为一个大致矩形的电极块，且在靠近该像素电路中的数据线的侧边上有一个向数据线方向突出的凸起，且位于该边上的大致中部，且在该第一电容电极Ca内部存在一个过孔。

例如，在这种情形，该第一电容电极Ca仍然不超出该子像素所在的像素区，也即该像素电路的第一电容电极Cab不延伸至与相邻的子像素的像素区内与该子像素中的结构发生重叠而引起串扰。

图8示出了该第一电容电极Ca的示意图。如图8所示，例如，该延伸部290的面积与该第一电容电极Ca的面积比例范围为1/10-1/3，例如为1/5。

例如，在第一方向D1上，延伸部290的最大尺寸D2与第一电容电极的最大尺寸D1的比例范围为1/4-1/2，例如为1/3。

本公开至少一实施例还提供一种显示面板，包括以上任一显示基板20。需要说明的是，本公开至少一实施例提供的上述显示基板20可以包括发光元件120，也可以不包括发光元件120，也即该发光元件120可以在显示基板20完成后在面板厂形成。在该显示基板20本身不包括发光元件120的情形下，本公开实施例提供的显示面板除了包括显示基板20之外，还进一步包括发光元件120。

例如，该显示面板为OLED显示面板，相应地其包括的显示基板20为OLED显示基板。如图9所示，例如，该显示面板30还包括设置于显示基板20上的封装层801和盖板802，该封装层801配置为对显示基板20上的发光元件进行密封以防止外界的湿气和氧向该发光元件及驱动子电路的渗透而造成对器件的损坏。例如，封装层801包括有机薄膜或者包括有机薄膜及无机薄膜交替层叠的结构。例如，该封装层801与显示基板20之间还可以设置吸水层(未示出)，配置为吸收发光元件在前期制作工艺中残余的水汽或者溶胶。盖板802例如为玻璃盖板。例如，盖板802和封装层801可以为一体的结构。

本公开的至少一实施例还提供一种显示装置40，如图10所示，该显示装置40包括上述任一显示基板20或显示面板30，本实施例中的显示装置可以为：显示器、OLED面板、OLED电视、电子纸、手机、平板电脑、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。

本公开实施例还提供上述显示基板20的制作方法。以下将结合图2、图3A-图3E和图4-图5对本公开实施例提供的显示基板的结构和制作方法进行实例性说明，然而本公开实施例并不限于此。

在一些示例中，该制作方法包括如下步骤S61-S70。

步骤S61：在衬底基板上形成半导体材料层，并对该半导体材料层进行构图工艺从而形成如图3A所示的半导体层102，半导体层102包括在每个像素区内第一到第七晶体管T1-T7的有源层T1a-T7a和掺杂区图案(即对应第一到第七晶体管T1-T7的源极区域和漏极区域)，且同一像素区中的各晶体管的有源层图案和掺杂区图案一体设置。

需要说明的是，有源层可以包括一体形成的低温多晶硅层，其中的源极区域和漏极区域可以通过掺杂等进行导体化实现各结构的电连接。也就是每个子像素的各晶体管的有源半导体层为由p-硅形成的整体图案，且同一像素区中的各晶体管包括掺杂区图案(即源极区域和漏极区域)和有源层图案，不同晶体管的有源层之间由掺杂结构隔开。

步骤S62：在半导体层102层上形成第一绝缘层103(例如可以为透明层)，例如为栅绝缘层，并在第一绝缘层上形成多个第一绝缘层过孔用于与后续形成的第三导电层203的图案连接。例如对应半导体层中的源极区域和漏极区域的位置，分别在第一绝缘层中形成对应的第一绝缘层过孔，即第一绝缘层过孔分别与半导体层中的源极区域和漏极区域交叠，以用于源极区域和漏极区域与第三导电层中的数据线12、第一电源线250、连接电极231、连接电极232和连接电极233等结构进行连接，例如贯穿第一绝缘层的过孔402，过孔405，过孔303，过孔305等。

步骤S63：在第一绝缘层上形成第一导电材料层，并对该第一导电材料层进行构图工艺从而形成如图3A所示的第一导电层201，也即形成彼此绝缘且沿第二方向延伸的扫描线210、复位控制线220和发光控制线230。例如，对于一行像素电路，其对应连接的复位控制线220、扫描线210和发光控制线230在第一方向D1上依次排布。

例如，该第一导电层201还包括第一到第七晶体管T1-T7的栅极T1g-T7g。例如，第六晶体管T6的栅极T6g和复位控制线220为一体的结构，即复位控制线220的一部分作为第六晶体管T6的栅极T6g；第二晶体管T2的栅极T2g和扫描线210为一体的结构，即扫描线210的部分作为第二晶体管T2的栅极T2g；第四晶体管T4的栅极T4g和第五晶体管T5的栅极T5g均与发光控制线230为一体的结构，即发光控制线230的一部分作为第四晶体管T4的栅极T4g和第五晶体管T5的栅极T5g；第七晶体管T7的栅极T7g与下一行像素电路所对应的复位控制线220为一体的结构。例如，第六晶体管T6和第三晶体管T3均为双栅结构，第六晶体管T6的两个栅极T6g均为复位控制线220的一部分，第三晶体管T3的一个栅极为扫描线210的一部分，第三晶体管T3的另一个栅极为在扫描线210一体连接并朝向复位控制线220上突出的一部分。

例如，该半导体层102与该第一导电层201在垂直于衬底基板的方向上重叠的部分定义出该第一到第七晶体管T1-T7的有源层(沟道区)T1a-T7a。

例如，在D1方向上，第二晶体管(例如为数据写入晶体管)T2的栅极、第三晶体管(例如为阈值补偿晶体管)T3的栅极、第六晶体管(例如为第一复位晶体管)T6的栅极和第七晶体管(例如为第二复位晶体管)T7的栅极均位于第一晶体管(例如为驱动晶体管)T1的栅极的第一侧，第四晶体管(例如为第一发光控制晶体管)T4的栅极、第五晶体管(例如为第二发光控制晶体管)T5的栅极均位于第一晶体管T1的栅极的第二侧。在平行于衬底基板的平面内，同一个像素区的第一晶体管T1的栅极的第一侧可以为第一晶体管T1的栅极T1g靠近扫描线230的一侧，第一晶体管T1的栅极的第二侧可以为第一晶体管T1的栅极远离扫描线230的一侧。

例如，在第二方向D2上，第二晶体管T2的栅极和第四晶体管T4的栅极均位于第一晶体管T1的栅极的第三侧，第三晶体管T3的第一个栅极(与扫描线210为一体的栅极)、第五晶体管T5的栅极和第七晶体管T7的栅极均位于第一晶体管T1的栅极的第四侧。例如同一像素区的第一晶体管T1的栅极的第三侧和第四侧为在D2方向上第一晶体管T1的栅极的彼此相对的两侧。例如，同一像素区的第一晶体管T1的栅极的第三侧可以为第一晶体管T1的栅极的左侧，第一晶体管T1的栅极的第四侧可以为第一晶体管T1的栅极的右侧。所述左侧和右侧，例如在同一像素区中，数据线12在第一电源线250左侧，第一电源线250在数据线右侧。

步骤S64：如图3A所示，采用自对准工艺，利用该第一导电层201作为掩膜对该半导体层102进行导体化处理(例如掺杂处理)，从而使得该半导体层102未被该第一导电层201覆盖的部分被导体化，从而使得该半导体层102位于各晶体管的有源层两侧的部分被导体化而分别形成第一到第七晶体管T1-T7的源极区域和漏极区域,也即第一到第七晶体管T1-T7的第一极(T1s-T7s)和第二极(T1d-T7d)。

步骤S65：在第一导电层201上形成第二绝缘层104(例如可以为透明层)，例如可以为第二栅绝缘层。并在第二绝缘层上至少形成与第一绝缘层过孔对应的第二绝缘层过孔。例如对应至少贯穿第一绝缘层和第二绝缘层的过孔至少包括过孔402，过孔405，过孔303，过孔305等。

步骤S66：在该第二绝缘层104并在该第二绝缘层上形成第二导电材料层，对该第二导电材料层进行构图工艺形成如图3B所示的第二导电层202，也即形成彼此绝缘的屏蔽电极221、第一电容电极Ca以及沿第一方向延伸的复位电压线240。

例如，该屏蔽电极221与第二晶体管T2的第一极T2s在垂直于衬底基板101的方向上重叠从而可以保护该第二晶体管T2的第一极T2s中的信号不受其它信号的干扰。

例如，该第一电容电极Ca与该第一晶体管T1的栅极T1g在垂直于衬底基板101的方向上至少部分重叠。该构图工艺还在该第一电容电极Ca中形成过孔301，该过孔301暴露出第一晶体管T1的栅极T1g的至少部分。

步骤S67：在该第二导电层202上形成第三绝缘层105。第三绝缘层例如可以为层间绝缘层。在第三绝缘层中形成用于连接与后续形成的第三导电层的连接的过孔。至少部分过孔与第一绝缘层过孔和第二绝缘层过孔位置对应，且同时贯穿第一绝缘层、第二绝缘层和第三绝缘层，例如过孔402，过孔405，过孔303，过孔305。

步骤S68：在该第三绝缘层105上形成第三导电材料层，对该第三导电材料层进行构图工艺形成如图3C所示的第三导电层203，也即形成彼此绝缘的数据线12、第一电源线250、连接电极231、连接电极232和连接电极233。该数据线12和该第一电源线250沿第一方向D1延伸。

例如，如图3C所示，该数据线12与第二晶体管T2的第一极T2s在垂直于衬底基板101的方向上重叠并通过过孔305与该第二晶体管T2的第一极T2s电连接，该过孔305例如贯穿第一绝缘103、第二绝缘层104和第三绝缘层105。

例如，如图3C和图5所示，该第一电源线250与该屏蔽电极221在垂直于衬底基板101的方向上重叠并通过过孔304与该屏蔽电极221电连接，例如该过孔304贯穿第三绝缘层105。

例如，如图3C所示，该第一电源线250通过过孔302与所对应的一列子像素中的第一电容电极Ca电连接，并通过过孔303与第四晶体管T4的第一极T4s电连接。例如，该过孔302贯穿第三绝缘层105，该过孔303贯穿第一绝缘103、第二绝缘层104和第三绝缘层105。

例如，如图3C和图5所示，该连接电极231的一端通过第一电容电极Ca中的过孔301以及绝缘层中的过孔401与该第一晶体管T1的栅极T1g，即第二电容电极Cb电连接，另一端通过过孔402与该第三晶体管T3的第一极电连接，从而将该第二电容电极Cb与该第三晶体管T3的第一极T3s电连接。例如，该过孔401贯穿第二绝缘层104和第三绝缘层105，该过孔402贯穿第一绝缘层103、第二绝缘层104和第三绝缘层105。

例如，如图3C所示，该连接电极232的一端通过过孔403与复位电压线电连接，另一端通过过孔404与第六晶体管T6电连接，使得该第六晶体管T6的第一极T6s可以从该复位电压线240接收第一复位电压Vinit1。例如，该过孔403贯穿第三绝缘层105，该过孔404贯穿第一绝缘层103、第二绝缘层104和第三绝缘层105。

例如，如图3C和图5所示，该连接电极233通过通过过孔405与第五晶体管T5的第二极T5d电连接，并用于将该第五晶体管T5的第二极T5d与发光元件的第一电极134电连接，例如，该过孔405贯穿第一绝缘层103、第二绝缘层104和第三绝缘层105。

步骤S69：在第三导电层203上形成第四绝缘层106。并在第三绝缘层中形成用于与后续形成的第四导电层连接的过孔。在一些实施例中，例如第四绝缘层106包括第一平坦层。在另一些实施例中，例如第四绝缘层106包括钝化层和第一平坦层两层，则形成在第四绝缘层中的过孔需要贯穿钝化层和第一平坦层两层。例如，第一平坦层位于钝化层远离第三导电层的一侧。

步骤S70：在该第四绝缘层106上形成第四导电材料层，对该第四导电材料层进行构图工艺形成如图3D所示的第四导电层204，也即形成第二电源线260、第三电源线270以及连接电极234，该第二电源线260和该第三电源线270彼此连接，并与连接电极234绝缘。

例如，如图3D所示，多条第三电源线270沿第一方向D1延伸，并分别与多条第一电源线250通过过孔306一一对应电连接。例如，每条第三电源线270与对应的第一电源线250在垂直于衬底基板101的方向上彼此重叠。例如，该过孔306贯穿第四绝缘层106。

例如，如图3D所示，该连接电极234与连接电极233在垂直于衬底基板101的方向上重叠，并且该第三连接电极234通过贯穿第四绝缘层106的过孔307与连接电极233电连接。

例如，参考图4和图5，该显示基板的制作方法还可以包括在该第四导电层204上形成第五绝缘层107，并在第五绝缘层107中形成用于与后续形成的第五导电层进行连接的过孔。例如第五绝缘层107可以为第二平坦层。第五绝缘层过孔例如用于连接第一晶体管漏极和发光器件的第一电极，第五绝缘层过孔与第一晶体管的第二极可以有交叠，也可以没有交叠，没有交叠的情况，可以额外在第三导电层中设置连接线连接，具体情况与子像素排列结构例如第一电极的位置和形状有关。

例如，该显示基板的制作方法还可以包括在该第五绝缘层107上形成第五导电材料层，对该第五导电材料层进行构图工艺形成第五导电层205，即形成彼此绝缘的多个用于形成发光元件的第一电极134。

例如，每个第一电极134包括主体部141和连接部142，主体部141主要用于驱动发光层发光，连接部142主要用于与像素电路进行电连接。

例如，如图5所示，该连接部142通过第五绝缘层107中的过孔308与连接电极234电连接，例如，在平行于衬底基板101板面的方向上，过孔308相较于过孔307更加远离第一电极134的主体部141，也即该子像素的开口区600，也即该过孔308在衬底基板101上的正投影相较于过孔307在衬底基板101上的正投影更加远离该开口区600在衬底基板上的正投影。

例如，如图5所示，该显示基板的制作方法还可以包括依次在该第五导电层205上形成像素界定层108，并在该像素界定层108中对应于每个第一电极134的主体部141形成开口区600，然后至少在该开口区600中形成发光层136，并在该发光层上形成第二电极135。

例如，该半导体材料层的材料包括但不限于硅基材料(非晶硅a-Si，多晶硅p-Si等)、金属氧化物半导体(IGZO，ZnO，AZO，IZTO等)以及有机物材料(六噻吩，聚噻吩等)。

例如，上述第一导电材料层、第二导电材料层、第三导电材料层、第四导电材料层、第五导电材料层及第二电极的材料可以包括金(Au)、银(Ag)、铜(Cu)、铝(Al)、钼(Mo)、镁(Mg)、钨(W)以及以上金属组合而成的合金材料；或者透明金属氧化物导电材料，例如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)、氧化锌铝(AZO)等。

例如，第一绝缘层103、第二绝缘层104、第三绝缘层105、第四绝缘层106、第五绝缘层107例如为无机绝缘层，例如氧化硅、氮化硅、氮氧化硅等硅的氧化物、硅的氮化物或硅的氮氧化物，或者氧化铝、氮化钛等包括金属氮氧化物绝缘材料。例如，这些绝缘层部分层也可以是有机材料，例如第一平坦层和第二平坦层，例如聚酰亚胺(PI)、丙烯酸酯、环氧树脂、聚甲基丙烯酸甲酯(PMMA)等，本公开实施例对此不作限制。例如，第四绝缘层106和第五绝缘层107可以分别包括平坦层。

例如，上述构图工艺可以采用常规的光刻工艺，例如包括光刻胶的涂布、曝光、显影、烘干、刻蚀等步骤。

以上所述仅是本公开的示范性实施方式，而非用于限制本公开的保护范围，本公开的保护范围由所附的权利要求确定。

Claims (27)

1.一种显示基板，包括：

衬底基板；

多个子像素，位于所述衬底基板上；

其中，所述多个子像素的每个包括像素电路、第一连接电极和像素电极，所述第一连接电极与所述像素电路连接，并通过第一过孔与所述像素电极电连接；所述多个子像素的多个像素电路沿第一方向和第二方向分布为多行多列；

所述多个子像素包括在所述第二方向上相邻的第一子像素和第二子像素，所述第一子像素的第一过孔在所述衬底基板上的正投影与所述第二子像素的第一过孔在所述衬底基板上的正投影在所述第一方向上的高度不同。

2.如权利要求1所述的显示基板，其中，每个子像素还包括第二连接电极，所述第二连接电极位于所述第一连接电极靠近所述衬底基板的一侧，

每个子像素的像素电路通过所述第二连接电极与所述第一连接电极连接，所述第二连接电极与所述第一连接电极通过第二过孔电连接。

3.如权利要求2所述的显示基板，其中，所述第一子像素的所述第二过孔与所述第一过孔沿所述第一方向排列。

4.如权利要求2所述的显示基板，其中，所述第一子像素的像素电极包括主体部和连接部，所述主体部用于驱动发光元件的发光层发光，所述连接部通过所述第一过孔与所述第一连接电极电连接；

所述第一过孔在所述衬底基板上的正投影相较于所述第二过孔在所述衬底基板上的正投影更远离所述像素电极的主体部在所述衬底基板上的正投影。

5.如权利要求2所述的显示基板，其中，所述第一子像素的第一过孔与所述第二子像素的第二过孔沿所述第二方向排列，

所述第一子像素的第二过孔与所述第二子像素的第一过孔沿所述第二方向排列。

6.如权利要求2-5任一所述的显示基板，其中，所述像素电路包括驱动子电路和存储电容；

所述驱动子电路包括控制端、第一端和第二端，且配置为与发光元件耦接并且控制流经所述发光元件的驱动电流，

所述存储电容包括第一电容电极和第二电容电极，所述第一电容电极配置为接收第一电源电压，所述第二电容电极和所述驱动子电路的控制端耦接。

7.如权利要求6所述的显示基板，其中，所述第一子像素中的第一电容电极与所述第二子像素中的第一电容电极同层设置且彼此间隔。

8.如权利要求6所述的显示基板，还包括沿所述第一方向延伸的第一电源线，

其中，所述第一电源线与所述第二连接电极同层绝缘设置，并通过第三过孔与所述第一子像素的第一电容电极电连接以提供所述第一电源电压。

9.如权利要求8所述的显示基板，还包括沿所述第一方向延伸的第二电源线，

其中，所述第二电源线与所述第一连接电极同层绝缘设置，并通过第四过孔与所述第一电源线电连接。

10.如权利要求9所述的显示基板，其中，所述第二电源线包括第一部分和第二部分，所述第一部分在所述第二方向上的宽度大于所述第二部分在所述第二方向上的宽度；

所述第四过孔在所述第二方向上的最大尺寸大于所述第二部分在所述第二方向上的最大尺寸。

11.如权利要求8所述的显示基板，包括多条沿所述第一方向延伸的第一电源线，

其中，所述多条第一电源线中的两条分别通过所述第三过孔与所述第一子像素和所述第二子像素中的第一电容电极电连接以提供第一电源电压。

12.如权利要求11所述的显示基板，还包括第二电源线，其中，所述第二电源线沿所述第二方向延伸，并将所述多条第一电源线电连接。

13.如权利要求12所述的显示基板，还包括沿所述第一方向延伸的多条第三电源线，

其中，所述多条第三电源线分别与所述多条第一电源线一一对应电连接，每条第三电源线与所对应的第一电源线在垂直于衬底基板的方向上至少部分重叠。

14.如权利要求13所述的显示基板，其中，所述多条第三电源线与所述第二电源线同层设置且为一体的结构。

15.如权利要求12所述的显示基板，其中，所述第二电源线包括交替连接的第一部分和第二部分，

所述第一部分的延伸方向平行于所述第二方向，所述第二部分的延伸方向与所述第一方向及所述第二方向均相交。

16.如权利要求15所述的显示基板，其中，所述第二部分与所述第一子像素的像素电极的至少一个边平行。

17.如权利要求6所述的显示基板，其中，所述像素电路还包括发光控制子电路，所述发光控制子电路配置为与第一电压端和所述驱动子电路连接，并配置为响应于发光控制信号将来自所述第一电压端的所述第一电源电压施加至所述驱动子电路的第一端；

所述显示基板还包括沿所述第二方向延伸的发光控制线，所述发光控制线与所述发光控制子电路连接以提供所述发光控制信号；

在垂直于所述衬底基板的方向上，所述第一过孔与所述发光控制线不重叠，所述第二过孔与所述发光控制线至少部分重叠。

18.如权利要求2-5任一所述的显示基板，其中，所述像素电路包括驱动子电路，所述驱动子电路配置为与发光元件耦接并且控制流经所述发光元件的驱动电流；

所述驱动子电路包括第一晶体管，所述第一晶体管的栅极、第一极和第二极分别作为所述驱动子电路的控制端、第一端和第二端。

19.如权利要求18所述的显示基板，其中，每个子像素的像素电极包括主体部和连接部，所述主体部用于驱动发光层发光，所述连接部通过所述第一过孔与所述第一连接电极电连接；

在垂直于所述衬底基板的方向上，所述第二子像素的像素电极的主体部与所述第二子像素的第一晶体管的栅极不重叠，所述第二子像素的像素电极的连接部与所述第二子像素的第一晶体管的栅极至少部分重叠。

20.如权利要求18所述的显示基板，其中，所述第一晶体管的沟道区为“Ω”形，

所述“Ω”形的沟道区在所述衬底基板上的正投影沿所述第一方向朝向所述第一过孔在所述衬底基板上的正投影突出。

21.如权利要求18所述的显示基板，其中，所述第一子像素的第一过孔在所述衬底基板上的正投影相较于其第二过孔在所述衬底基板上的正投影更加远离其驱动晶体管的沟道区在所述衬底基板上的正投影；

所述第二子像素的第一过孔在所述衬底基板上的正投影相较于其第二过孔在所述衬底基板上的正投影更加靠近其驱动晶体管的沟道区在所述衬底基板上的正投影。

22.一种显示装置，包括如权利要求1-21任一所述的显示基板。

23.一种显示基板，包括：

衬底基板；

多个子像素，位于所述衬底基板上，

其中，所述多个子像素的每个包括像素电路和像素电极，所述像素电路与所述像素电极连接以驱动发光元件发光，所述多个子像素的多个像素电路沿第一方向和第二方向分布为多行多列；

所述像素电路包括驱动子电路和存储电容，所述驱动子电路包括控制端、第一端和第二端，且配置为与所述发光元件耦接并且控制流经所述发光元件的驱动电流，所述存储电容包括第一电容电极和第二电容电极，所述第一电容电极配置为接收第一电源电压，所述第二电容电极和所述驱动子电路的控制端耦接；

所述多个子像素包括第一子像素，所述显示基板还包括电源线，所述电源线与所述第一子像素的第一电容电极电连接以提供所述第一电源电压，

所述电源线包括交替连接的第一部分和第二部分，

所述第一部分的延伸方向平行于所述第二方向，所述第二部分的延伸方向与所述第一方向及所述第二方向均相交；

所述第二部分与所述第一子像素的像素电极的至少一个边平行。

24.一种显示基板，包括：

衬底基板；

多个子像素，位于所述衬底基板上，

其中，所述多个子像素的每个包括像素电路和像素电极，所述像素电路与所述像素电极连接以驱动发光元件发光，所述多个子像素的多个像素电路沿第一方向和第二方向分布为多行多列；

所述像素电路包括驱动子电路和存储电容，所述驱动子电路包括控制端、第一端和第二端，且配置为与所述发光元件耦接并且控制流经所述发光元件的驱动电流，所述存储电容包括第一电容电极和第二电容电极，所述第一电容电极配置为接收第一电源电压，所述第二电容电极和所述驱动子电路的控制端耦接；

所述多个子像素包括第一子像素，所述显示基板还包括沿所述第一方向延伸的第一电源线，所述第一电源线与所述第一子像素的第一电容电极电连接以提供所述第一电源电压；

所述显示基板还包括沿所述第一方向延伸的第二电源线，所述第二电源线位于所述第一电源线远离所述衬底基板的一侧，并与所述第一电源线电连接。

25.如权利要求24所述的显示基板，其中，所述显示基板包括沿所述第一方向延伸的多条第一电源线，所述多条第一电源线分别与所述多列像素电路一一对应电连接以提供所述第一电源电压，

所述显示基板还包括第二电源线，所述第二电源线沿所述第二方向延伸，并将所述多条第一电源线电连接。

26.如权利要求25所述的显示基板，还包括沿所述第一方向延伸的多条第三电源线，

其中，所述多条第三电源线分别与所述多条第一电源线一一对应电连接，每条第三电源线与所对应的第一电源线在垂直于衬底基板的方向上至少部分重叠。

27.如权利要求26所述的显示基板，其中，所述多条第三电源线与所述第二电源线同层设置且为一体的结构。

Images