TWI575577B - 畫素結構及畫素結構的製造方法 - Google Patents

Description

畫素結構及畫素結構的製造方法

本發明是有關於一種畫素結構及畫素結構的製造方法，且特別是有關於一種高開口率且製作方法簡易的畫素結構及畫素結構的製造方法。

一般而言，液晶顯示器之畫素結構包括主動元件與畫素電極。主動元件用來作為液晶顯示單元的開關元件。而為了控制個別的畫素結構，通常會經由對應之掃描線與資料線來選取特定之畫素，並藉由提供適當的操作電壓，以顯示對應此畫素之顯示資料。另外，畫素結構中還包括儲存電容器(storage capacitor)，使得畫素結構具有電壓保持的功能。也就是，儲存電容器能夠儲存上述所施加的操作電壓，以維持畫素結構顯示畫面的穩定性。

為了在畫素結構中設置儲存電容器，一般會需要在畫素結構中形成電容電極。然而，為了增加儲存電容器之電容值必須增加電容電極的面積。一般來說，電容電極是以金屬一類的不透光導電材料製作而成的，電容電極的面積增加意味著不透光面積的增加也就是會降低畫素結構的開口率。此外，在畫素結構中，畫素電極與資料線之間並無其他導電元件，使得畫素電極與資料線之間的耦合效應影響畫素結構的顯示品質。所以，畫素電極與資料線之間必須被要求相隔一定的距離，這又對顯示開口率造成進一步的限制。因此，目前的畫素結構都較難以兼顧高畫面品質與理想的顯示開口率。

本發明提供一種畫素結構具有兩層金屬層就可兼具足夠的儲存電容值以及增加的顯示開口率本發明提供一種畫素結構的製造方法，以五道光罩製程就可以製作高儲存電容並且高顯示開口率的畫素結構。

本發明提出一種畫素結構，配置於一基板上。畫素結構包括一通道層、一第一圖案化金屬層、一第一絕緣層、一第二圖案化金屬層、一第二絕緣層以及一畫素電極。通道層配置於基板上。第一圖案化金屬層包括一資料線、一源極與一汲極。源極連接資料線，而源極與汲極彼此分離並同時接觸於通道層。第一絕緣層覆蓋通道層以及第一圖案化金屬層，並具有一第一開口以暴露出汲極。第二圖案化金屬層配置於第一絕緣層上並包括一掃描線以及一電容電極。掃描線的延伸方向交錯於資料線的延伸方向，而電容電極具有重疊於資料線的至少一第一部。第二絕緣層覆蓋第二圖案化金屬層並具有一第二開口，其中第二開口連通於第一開口以暴露出汲極。畫素電極配置於第二絕緣層上並透過第二開口以及第一開口連接於汲極，且畫素電極至少重疊於電容電極的至少一第一部。

在本發明一實施例中，上述畫素電極與資料線重疊而於基板上定義出一重疊面積，且電容電極的第一部至少覆蓋住重疊面積。

在本發明一實施例中，上述資料線整體夾於基板與第一絕緣層之間。

在本發明一實施例中，上述通道層的材質包括多晶矽半導體材料或氧化物半導體材料。

在本發明一實施例中，上述畫素結構，更包括一緩衝層，其位於基板與通道層之間。

在本發明一實施例中，上述通道層位於第一圖案化金屬層與基板之間。

在本發明一實施例中，上述電容電極為一U形圖案，U形圖案環繞於畫素電極的邊緣。

在本發明一實施例中，上述電容電極之第一部的寬度大於資料線的線寬。

本發明另提出一種畫素結構的製作方法。於一基板上形成一通道層。於基板上形成一第一圖案化金屬層。第一圖案化金屬層包括一資料線、一源極與一汲極，源極連接資料線，而源極與汲極彼此分離並同時接觸於通道層。形成一第一絕緣層，其覆蓋通道層以及第一圖案化金屬層。於第一絕緣層上形成一第二圖案化金屬層。第二圖案化金屬層包括一掃描線以及一電容電極。掃描線的延伸方向交錯於資料線的延伸方向，而電容電極部分重疊於資料線。形成第二絕緣層，其覆蓋第二圖案化金屬層。於第二絕緣層上形成一第一開口以及於第一絕緣層上形成一第二開口，其中第一開口連通於第二開口以暴露出汲極。於第二絕緣層上形成一畫素電極。畫素電極透過第二開口以及第一開口連接於汲極，且畫素電極重疊於電容電極。

在本發明一實施例中，上述通道層的材質包括多晶矽半導體材料或氧化物半導體材料。

在本發明一實施例中，上述畫素結構的製作方法更包括在形成該通道層之前，於基板上形成一緩衝層，其中緩衝層位於基板與通道層之間。

基於上述，本發明的畫素結構利用電容電極設置於資料線與畫素電極之間使得畫素電極的配置面積增大而實現高顯示開口率。另外，採用五道光罩製程就可以完成畫素結構的製作，因此本發明提供一種製作方法簡易的畫素結構。

為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

圖1A繪示為本發明一實施例的畫素結構的製作方法中第一道光罩製程的上視示意圖，而圖1B與圖1C分別為沿圖1A之剖線I-I’與剖線II-II’所繪示的剖面。請同時參照圖1A、1B與圖1C，本實施例的製作方法例如是先於基板10上形成一通道層110。通道層110可以採用一第一道光罩製程加以製作。亦即，本步驟的具體實施方式例如是先進行物理氣相沉積、化學氣相沉積、濺鍍等沉積製程在基板10上形成整層的半導體材料。接著，藉由一第一光罩(未繪示)進行微影蝕刻製程以將整層的半導體材料圖案化而構成通道層110。

在本實施例中，通道層110的材質例如是多晶矽半導體材料，所以，在形成通道層110之前可以先於基板10上形成一緩衝層20。另外，在形成通道層110的步驟中可以藉由沉積條件的調整或是藉由後續的摻雜製程使得通道層110具有一摻雜半導體薄層112，以利於提升最終元件之品質。

不過，上述製作步驟及材料的選用僅是舉例說明之用並非意圖限定本發明。在其他的實施方式中，通道層110的材質可選擇為氧化物半導體材料，且通道層110可不需具有摻雜半導體薄層112。並且，製作通道層110之前也可選擇性地不在基板10上形成緩衝層20。也就是說，本發明也可以使通道層110直接地配置於基板10上。

圖2A繪示為本發明一實施例的畫素結構的製作方法中第二道光罩製程的上視示意圖，而圖2B與圖2C分別為沿圖2A之剖線I-I’與剖線II-II’所繪示的剖面。請同時參照圖2A、2B與圖2C，於上述第一道光罩製程之後，可以進行一第二道光罩製程以在緩衝層20以及通道層110上形成第一圖案化金屬層120。第二道光罩製程可以包括形成金屬材料層以及圖案化金屬材料層的步驟，其中這些步驟的具體製作方式可以參照本領域常用的沉積製程以及微影蝕刻製程，在此不另贅述。此外，在完成第一圖案化金屬層120之後，可在第一圖案化金屬層120上形成一第一絕緣層130，使第一圖案化金屬層120被第一絕緣層130覆蓋。

詳細而言，第一圖案化金屬層120包括資料線122、源極124以及汲極126。源極124連接資料線122，而源極124與汲極126彼此分離並同時接觸於通道層110。在此，源極124例如是由資料線122所延伸出的分支所構成，所以在圖2B中源極124與資料線122為一體成型的構件。值得一提的是，在圖案化金屬材料層構成第一圖案化金屬層120的步驟中可以進一步將通道層110上方的部份摻雜半導體薄層移除以構成圖案化的摻雜半導體薄層114。如此一來，可以避免源極124與汲極126之間的摻雜半導體材料導致兩構件不必要的電性連通。

值得一提的是，當通道層110不具有摻雜半導體薄層時，形成第二圖案化金屬層120的步驟中可不需將通道層110進一步圖案化或是薄化。換言之，本實施例之圖案化摻雜半導體薄層114僅是舉例說明之用，並非用以侷限本發明。另外，本實施例是以通道層110位於基板10與第一圖案化金屬層120之間來進行說明，不過在其他的實施例中通道層110與第一圖案化金屬層120的製作順序可以對調而使第一圖案化金屬層120之源極124、汲極126位於通道層110與基板10之間。

圖3A繪示為本發明一實施例的畫素結構的製作方法中第三道光罩製程的上視示意圖，而圖3B與圖3C分別為沿圖3A之剖線I-I’與剖線II-II’所繪示的剖面。請同時參 照圖3A、3B與圖3C，本實施例接著進行第三道光罩製程以在第一絕緣層130上形成第二圖案化金屬層140，並且在第二圖案化金屬層140上形成第二絕緣層150。第三道光罩製程可以參照已知的沉積、微影及蝕刻製程，而本實施例不另作贅述。

以本實施例而言，第二圖案化金屬層140包括掃描線142以及電容電極144。掃描線142的延伸方向交錯於資料線122的延伸方向，而電容電極144部分重疊於資料線122。具體而言，本實施例的電容電極144具有多個第一部144A以及連接第一部144A的第二部144B而構成U形圖案，其中第一部144A的延伸方向實質上平行於資料線122的延伸方向，且第一部144A重疊於資料線122。當然，電容電極144在其他實施例中可以構成其他形狀的圖案，而不以本實施例所繪示之圖式為限。舉例而言，在其他的實施例中，電容電極144可以是H形、Z形等其他的形狀。

另外，掃描線142有一部分重疊於通道層110而可以定義為閘極146。因此，第二圖案化金屬層140所構成的構件中實質上也包括了閘極146。在其他實施例中，可以將掃描線142延伸出一分支以作為閘極146，所以本實施例所表示之閘極146設計僅為舉例說明之用，非用以限定本發明。在此，閘極146、源極124、汲極126以及源極124與汲極126之間的通道層110構成一薄膜電晶體以作為驅動顯示介質的主動元件，其中本實施例的薄膜電晶體是頂閘型設計的薄膜電晶體，亦即本實施例之閘極146位於通道層110遠離基板10的一側(上方)。

圖4A繪示為本發明一實施例的畫素結構的製作方法中第四道光罩製程的上視示意圖，而圖4B與圖4C分別為沿圖4A之剖線I-I’與剖線II-II’所繪示的剖面。請同時參照圖4A、4B與圖4C，在形成第二絕緣層150之後，可以進行第四道光罩製程以在第一絕緣層130中形成開口132以及在第二絕緣層150中形成開口152。由於開口132與開口152是藉由同一道光罩製程製作的，開口132與開口152彼此連通並且暴露出汲極126。換言之，開口132與開口152雖位於不同膜層中，卻共同構成一接觸開口。

圖5A繪示為本發明一實施例的畫素結構的製作方法中第五道光罩製程的上視示意圖，而圖5B與圖5C分別為沿圖5A之剖線I-I’與剖線II-II’所繪示的剖面。請同時參照圖5A、5B與圖5C，本實施例例如在圖4A~4C所揭露的製作步驟之後，於第二絕緣層150上形成畫素電極160，使得畫素電極160透過開口152與開口132所構成的接觸開口電性連接汲極126以完成畫素結構100。

整體而言，畫素結構100配置於一基板10上。畫素結構100包括一通道層110、一第一圖案化金屬層120(參照圖2A~2C)、第一絕緣層130、第二圖案化金屬層140(參照圖3A~3C)、第二絕緣層150以及一畫素電極160。通道層110配置於基板10上。第一圖案化金屬層120包括一資料線122、一源極124與一汲極126。源極124連接資料線122，而源極124與汲極126彼此分離並同時接觸於通道層110。第一絕緣層130覆蓋通道層110以及第一圖案化金屬層120，並具有開口132以暴露出汲極126。第二圖案化金屬層140配置於第一絕緣層130上並包括一掃描線142以及一電容電極144。掃描線142的延伸方向交錯於資料線122的延伸方向，而電容電極144至少部分地重疊於資料線122。第二絕緣層150覆蓋第二圖案化金屬層140並具有開口152，其中152開口連通於開口132以暴露出汲極126。畫素電極160則配置於第二絕緣層150上並透過開口152以及開口132連接於汲極126，且畫素電極160至少重疊於電容電極144的第一部144A。另外，電容電極144所構成的U形圖案可以環繞畫素電極160的邊緣。

在本實施例中，電容電極144位於畫素電極160與資料線122之間，因此畫素電極160與資料線122之間的耦合效應會被電容電極144之第一部144A所屏蔽。在設定畫素電極160的圖案時不需為了避免畫素電極160與資料線122的耦合效應造成不良的影響而使畫素電極160與資料線122相隔一間距。所以，本實施例的畫素電極160的面積與資料線122的面積可以彼此重疊而於基板10上定義出一重疊面積A(圖5A中以點狀分布的面積表示為所述之重疊面積A)。同時，第一部144A的寬度D1可以等於或是大於資料線122的線寬D2使得電容電極144的第一部144A至少覆蓋住重疊面積A。如此一來，可以增大畫素電極160的面積，同時維持畫素結構100的顯示品質。也就是說，本實施例的設計可以在顯示品質不變差的前提下有效地增加畫素結構100的顯示開口率。

另外，電容電極144與畫素電極160之間僅相隔一層絕緣層，即第二絕緣層150，所以電容電極144與畫素電極160所構成的儲存電容可以具有較大的電容值。也就是說，畫素結構100可以具有足夠的電容值來維持顯示品質之穩定性。值得一提的是，本實施例的資料線122是以第一圖案化金屬層120製作而成，而整體地位於第一絕緣層130與基板10之間，所以資料線122可以具有理想的傳輸品質，也不容易有斷線的問題。整體而言，本實施例利用上述的五道光罩製程就可以實現高開口率大儲存電容值的畫素結構100。

綜上所述，本發明的畫素結構中，第一圖案化金屬層構成了源極、汲極及資料線，第二圖案化金屬層構成了閘極與電容電極，且第一圖案化金屬層位於第二圖案化金屬層與基板10之間。所以，電容電極實質上可以位於畫素電極與資料線之間，而屏蔽畫素電極與資料線之間的耦合效應。如此一來，可以增加畫素電極的面積，甚至使畫素電極的面積重疊於資料線的面積，藉以提高顯示開口率。另外，本發明的畫素結構中，畫素電極與電容電極之間的距離僅為其中一層絕緣層的厚度，而有助於增加儲存電容的電容值以具有理想的顯示穩性。整體而言，本發明之畫素結構採用五道光罩製程製作就可以兼具理想的顯示品質及顯示開口率。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。

10．．．基板

20．．．緩衝層

100．．．畫素結構

110．．．通道層

112．．．摻雜半導體薄層

114．．．圖案化的摻雜半導體薄層

120．．．第一圖案化金屬層

122．．．資料線

124．．．源極

126．．．汲極

130．．．第一絕緣層

140．．．第二圖案化金屬層

142．．．掃描線

144．．．電容電極

144A．．．第一部

144B．．．第二部

146．．．閘極

150．．．第二絕緣層

132、152．．．開口

160．．．畫素電極

A．．．重疊面積

D1．．．寬度

D2．．．線寬

I-I’、II-II’．．．剖線

圖1A繪示為本發明一實施例的畫素結構的製作方法中第一道光罩製程的上視示意圖。

圖1B為沿圖1A之剖線I-I’所繪示的剖面。

圖1C為沿圖1A之剖線II-II’所繪示的剖面。

圖2A繪示為本發明一實施例的畫素結構的製作方法中第二道光罩製程的上視示意圖。

圖2B為沿圖2A之剖線I-I’所繪示的剖面。

圖2C為沿圖2A之剖線II-II’所繪示的剖面。

圖3A繪示為本發明一實施例的畫素結構的製作方法中第三道光罩製程的上視示意圖。

圖3B為沿圖3A之剖線I-I’所繪示的剖面。

圖3C為沿圖3A之剖線II-II’所繪示的剖面。

圖4A繪示為本發明一實施例的畫素結構的製作方法中第四道光罩製程的上視示意圖。

圖4B為沿圖4A之剖線I-I’所繪示的剖面。

圖4C為沿圖4A之剖線II-II’所繪示的剖面。

圖5A繪示為本發明一實施例的畫素結構的製作方法中第五道光罩製程的上視示意圖。

圖5B為沿圖5A之剖線I-I’所繪示的剖面。

圖5C為沿圖5A之剖線II-II’所繪示的剖面。

100．．．畫素結構

110．．．通道層

120．．．第一圖案化金屬層

122．．．資料線

124．．．源極

126．．．汲極

142．．．掃描線

144．．．電容電極

144A．．．第一部

144B．．．第二部

132、152．．．開口

160．．．畫素電極

A．．．重疊面積

D1．．．寬度

D2．．．線寬

I-I’、II-II’．．．剖線

Claims (15)

1. 一種畫素結構，配置於一基板上，該畫素結構包括：一通道層，形成於該基板上；一第一圖案化金屬層，包括一資料線、一源極與一汲極，該源極連接該資料線，而該源極與該汲極彼此分離並同時接觸於該通道層；一第一絕緣層，覆蓋該通道層以及該第一圖案化金屬層，並具有一第一開口以暴露出該汲極；一第二圖案化金屬層，配置於該第一絕緣層上並包括一掃描線以及一電容電極，該掃描線的延伸方向交錯於該資料線的延伸方向，而該電容電極具有重疊於該資料線的至少一第一部；一第二絕緣層，覆蓋該第二圖案化金屬層以及該第一絕緣層，並具有一第二開口，其中該第二開口連通於該第一開口以暴露出該汲極；以及一畫素電極，配置於該第二絕緣層上並透過該第二開口以及該第一開口連接於該汲極，且該畫素電極至少重疊於該電容電極的該至少一第一部。
2. 如申請專利範圍第1項所述之畫素結構，其中該畫素電極與該資料線重疊而於該基板上定義出一重疊面積，且該電容電極的該第一部至少覆蓋住該重疊面積。
3. 如申請專利範圍第1項所述之畫素結構，其中該資料線整體夾於該基板與該第一絕緣層之間。
4. 如申請專利範圍第1項所述之畫素結構，其中該通道層的材質包括多晶矽半導體材料或氧化物半導體材料。
5. 如申請專利範圍第1項所述之畫素結構，更包括一緩衝層，位於該基板與該通道層之間。
6. 如申請專利範圍第1項所述之畫素結構，其中該通道層位於該第一圖案化金屬層與該基板之間。
7. 如申請專利範圍第1項所述之畫素結構，其中該通道層位於該第一圖案化金屬層遠離該基板之一側。
8. 如申請專利範圍第1項所述之畫素結構，其中該電容電極另包含平行於該掃描線之一第二部。
9. 如申請專利範圍第8項所述之畫素結構，其中該電容電極為一U形圖案，該U形圖案環繞於該畫素電極的邊緣。
10. 如申請專利範圍第1項所述之畫素結構，其中該電容電極之該第一部的寬度大於該資料線的線寬。
11. 如申請專利範圍第1項所述之畫素結構，其中該掃描線包含一閘極，位於該通道層上方。
12. 一種畫素結構的製作方法，包括：於一基板上形成一通道層；於該基板上形成一第一圖案化金屬層，該第一圖案化金屬層包括一資料線、一源極與一汲極，該源極連接該資料線，而該源極與該汲極彼此分離並同時接觸於該通道層；形成一第一絕緣層，覆蓋該通道層以及該第一圖案化 金屬層；於該第一絕緣層上形成一第二圖案化金屬層，該第二圖案化金屬層包括一掃描線以及一電容電極，該掃描線的延伸方向交錯於該資料線的延伸方向，而該電容電極部分重疊於該資料線；形成一第二絕緣層，覆蓋該第二圖案化金屬層以及該第一絕緣層；於該第二絕緣層以及於該第一絕緣層中形成一開口，以暴露出該汲極；以及於該第二絕緣層上形成一畫素電極，該畫素電極透過該開口連接於該汲極，且該畫素電極部分重疊於該電容電極。
13. 如申請專利範圍第12項所述之畫素結構的製作方法，其中該通道層的材質包括多晶矽半導體材料或氧化物半導體材料。
14. 如申請專利範圍第12項所述之畫素結構的製作方法，更包括在形成該通道層之前，於該基板上形成一緩衝層，其中該緩衝層位於該基板與該通道層之間。
15. 如申請專利範圍第12項所述之畫素結構的製作方法，其中該畫素電極部分重疊於該資料線。