WO2022227055A1 - 显示基板及显示装置 - Google Patents

显示基板及显示装置 Download PDF

Info

Publication number
WO2022227055A1
WO2022227055A1 PCT/CN2021/091650 CN2021091650W WO2022227055A1 WO 2022227055 A1 WO2022227055 A1 WO 2022227055A1 CN 2021091650 W CN2021091650 W CN 2021091650W WO 2022227055 A1 WO2022227055 A1 WO 2022227055A1
Authority
WO
WIPO (PCT)
Prior art keywords
pixel
sub
electrode
circuit
pixels
Prior art date
Application number
PCT/CN2021/091650
Other languages
English (en)
French (fr)
Inventor
刘果
王世龙
张跳梅
李吉东
牛彤
王思雨
Original Assignee
京东方科技集团股份有限公司
成都京东方光电科技有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 京东方科技集团股份有限公司, 成都京东方光电科技有限公司 filed Critical 京东方科技集团股份有限公司
Priority to CN202180001028.5A priority Critical patent/CN115552623A/zh
Priority to US17/639,041 priority patent/US20240038165A1/en
Priority to PCT/CN2021/091650 priority patent/WO2022227055A1/zh
Priority to EP21938529.1A priority patent/EP4207296A1/en
Publication of WO2022227055A1 publication Critical patent/WO2022227055A1/zh

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels

Abstract

一种显示基板以及显示装置。该显示基板包括衬底基板及位于该衬底基板上的多个子像素，每个子像素包括像素电路。该多个子像素包括第一子像素，该显示基板还包括电源线，该电源线配置为为该第一子像素提供第一电源电压；该电源线位于该第一子像素的像素电极靠近衬底基板的一侧，该电源线包括电源线主体部和从电源线主体部突出的电源线突出部，该电源线突出部与第一子像素的像素电极在垂直于衬底基板的方向上至少部分重叠。该显示基板可以有效提高显示质量。

Description

显示基板及显示装置 技术领域
本公开实施例涉及一种显示基板及显示装置。
背景技术
有机发光二极管(Organic Light Emitting Diode,OLED)显示器具有主动发光、对比度高、响应速度快、轻薄等诸多优点，成为主要的新一代显示器之一。随着高分辨率产品的快速发展，对显示器的显示基板的结构设计，例如像素和信号线的排布等都提出了更高的要求。
发明内容
本公开至少一实施例提供一种显示基板，包括衬底基板和成阵列分布于所述衬底基板上的多个子像素。所述多个子像素每个包括像素电路，所述像素电路用于驱动所述多个子像素每个对应的发光元件，所述多个子像素的像素电路沿第一方向和第二方向排列，所述第一方向和所述第二方向不同；所述多个子像素每个还包括像素电极，所述像素电极为所述每个子像素对应的发光元件的第一电极，所述每个子像素的像素电极与像素电路彼此电连接；所述每个像素电路包括驱动子电路、数据写入子电路和补偿子电路，所述驱动子电路包括控制端、第一端和第二端，并配置为与所述发光元件连接并且控制流经所述发光元件的驱动电流；所述数据写入子电路与所述驱动子电路连接，并配置为响应于第一扫描信号将数据信号写入所述驱动子电路的第一端；所述补偿子电路与所述驱动子电路连接，并配置为响应于第二扫描信号对所述驱动子电路进行阈值补偿；所述多个子像素包括第一子像素，所述显示基板还包括电源线，所述电源线配置为为所述第一子像素提供第一电源电压；所述电源线位于所述第一子像素的像素电极靠近所述衬底基板的一侧，所述电源线包括沿所述第二方向延伸的电源线主体部和从所述电源线主体部突出的电源线突出部，所述电源线突出部与所述第一子像素的像素电极在垂直于所述衬底基板的方向上至少部分重叠。
在一些示例中，所述第一子像素还包括第一连接电极和第二连接电极，所述第一连接电极、所述第二连接电极、所述电源线同层设置且彼此绝缘；第一连接电极分别与所述第一子像素的像素电路和像素电极电连接，从而将所述第一子像素的像素电路与像素电极电连接；所述第二连接电极分别与所述第一子像素的驱动子电路的控制端和补偿子电路电连接，从而将所述第一子像素的补偿子电路与所述驱动子电路的控制端电连接；所述第一连接电极和所述第二连接电极分别与所述第一子像素的像素电极在垂直于所述衬底基板的方向上至少部分重叠。
在一些示例中，所述电源线突出部从所述电源线主体部沿所述第一方向突出，并在所述第二方向上位于所述第一连接电极和所述第二连接电极之间；在所述第二方向上，所述电源线突出部与所述第一连接电极和所述第二连接电极分别至少部分重叠。
在一些示例中，在所述第二方向上，所述电源线突出部的最大尺寸与所述第一连接电极 和第二连接电极之间的最小间距的比例范围为0.4-0.8。
在一些示例中，所述第一子像素的像素电极包括第一电极主体部和第一连接部，所述第一电极主体部用于与所述第一子像素对应的发光元件的发光层接触，所述像素电极的第一连接部通过第一过孔与所述第一连接电极电连接；所述第一电极主体部与所述第一过孔在垂直于所述衬底基板的方向不重叠。
在一些示例中，所述第一电极主体部为矩形，所述矩形的长和宽分别与所述第一方向和所述第二方向平行。
在一些示例中，所述补偿子电路包括控制电极、第一电极和第二电极，所述补偿子电路的第一电极和第二电极分别与所述驱动子电路的第二端和控制端电连接；所述补偿子电路的第一电极包括导体化的半导体材料；在垂直于衬底基板的方向上，所述电源线突出部与所述补偿子电路的第一电极不重叠。
在一些示例中，所述多个子像素还包括第二子像素，所述第二子像素与所述第一子像素在所述第一方向相邻；所述显示基板还包括沿所述第二方向延伸的第一数据线和第二数据线，所述第一数据线和所述第二数据线分别配置为为所述第一子像素和所述第二子像素提供所述数据信号；所述第一数据线和所述第二数据线分别位于所述电源线的两侧，所述第二数据线和所述第一子像素的像素电极在垂直于所述衬底基板的方向至少部分重叠。
在一些示例中，在所述第一方向上，所述电源线突出部位于所述电源线主体部与所述第二数据线之间。
在一些示例中，在垂直于所述衬底基板的方向上，所述第二子像素的像素电极与所述电源线及所述第二数据线分别至少部分重叠。
在一些示例中，所述电源线包括弯折部，所述弯折部朝所述第二数据线弯折从而形成凹陷区；所述弯折部与所述第二子像素的像素电极在垂直于所述衬底基板的方向上至少部分重叠。
在一些示例中，在所述第二方向上，所述电源线突出部和所述弯折部的最小间距大于所述第一子像素的像素电极与所述第二子像素的像素电极的最小间距。
在一些示例中，所述第二子像素的像素电极包括第二电极主体部，所述第二电极主体部为矩形，所述矩形的几何中心在所述电源线所在平面上的正投影沿所述第二方向在所述电源线上的投影位于所述弯折部上。
在一些示例中，所述多个子像素还包括与所述第一子像素在所述第二方向上相邻的相邻子像素；所述第一数据线配置为通过第二过孔与所述相邻子像素的数据子电路连接以为所述第三子像素提供所述数据信号；所述第一数据线包括沿所述第二方向延伸的数据线主体部以及从所述数据线主体部延伸的数据线突出部，所述数据线突出部与所述第二过孔在垂直于衬底基板的方向上至少部分重叠；所述数据线突出部朝向所述电源线的弯折部的凹陷区突出。
在一些示例中，所述电源线包括多个所述电源线突出部和多个所述弯折部，所述多个电源线突出部与所述多个弯折部在所述第二方向交替设置。
在一些示例中，所述多个子像素包括多个所述第一子像素、多个第二子像素以及多个第三子像素，所述第一子像素、所述第二子像素及所述第三子像素分别配置为发出不同颜色的光；在所述第二方向上，所述第一子像素的像素电极与所述第二子像素的像素电极交替排列；或者，所述第三子像素的像素电极顺次排列。
在一些示例中，在所述第一方向上，所述第一子像素的像素电极与所述第三子像素的像素电极交替排列；或者，所述第二子像素的像素电极与所述第三子像素的像素电极交替排列。
在一些示例中，所述多个第二子像素的像素电极包括第一形状电极和第二形状电极，所述多个第三子像素的像素电极包括第三形状电极和第四形状电极；所述第一形状电极与所述第二形状电极在所述第一方向或所述第二方向均交替排列；所述第三形状电极和所述第四形状电极在所述第一方向或所述第二方向均交替排列。
在一些示例中，所述多个第二子像素的像素电极沿所述第一方向和所述第二方向排列为像素电极阵列，所述多个第二子像素的像素电极包括第一形状电极、第二形状电极、第三形状电极和第四形状电极；所述像素电极阵列包括第一像素电极列和第二像素电极列，在所述第一像素电极列，所述第一形状电极和所述第二形状电极在所述第二方向交替排列；在所述第二像素电极列，所述第三形状电极和所述第四形状电极在所述第二方向交替排列。
在一些示例中，所述补偿子电路包括补偿晶体管，所述补偿晶体管包括第一栅极、第二栅极以及位于所述第一栅极和所述第二栅极之间的导电区，所述导电区包括导体化的半导体材料。
在一些示例中，所述多个子像素还包括第二子像素及第三子像素，所述第一子像素、所述第二子像素及所述第三子像素分别配置为发出不同颜色的光。
在一些示例中，所述第二子像素与所述第一子像素位于相邻的像素行且位于相邻的像素列，所述第一子像素的补偿晶体管的导电区与所述第二子像素的像素电极在垂直于所述衬底基板的方向上至少部分重叠。
在一些示例中，所述多个子像素还包括第四子像素，所述第四子像素与所述第二子像素在所述第二方向上相邻，所述第四子像素与所述第二子像素配置为发出相同颜色的光；在垂直于所述衬底基板的方向上，所述第二子像素的补偿晶体管的导电区与所述第四子像素的像素电极或者所述第三子像素的像素电极至少部分重叠，所述第三子像素与所述第二子像素位于相邻的像素行且位于相邻的像素列。
在一些示例中，所述多个子像素还包括第五子像素，所述第五子像素与所述第三子像素在所述第二方向上相邻，所述第五子像素与所述第三子像素配置为发出相同颜色的光；所述第三子像素的补偿晶体管的导电区与所述第五子像素的像素电极在垂直于所述衬底基板的方向上至少部分重叠。
本公开至少一实施例还提供一种显示基板，包括衬底基板以及成阵列分布于所述衬底基板上的多个子像素。所述多个子像素每个包括像素电路，所述像素电路用于驱动所述多个子像素每个对应的发光元件，所述多个子像素的像素电路沿第一方向和第二方向排列，所述第 一方向和所述第二方向不同；所述多个子像素每个还包括像素电极，所述像素电极为所述每个子像素对应的发光元件的第一电极，所述每个子像素的像素电极与像素电路彼此电连接；所述每个像素电路包括驱动子电路、数据写入子电路和补偿子电路；所述驱动子电路包括控制端、第一端和第二端，并配置为与所述发光元件连接并且控制流经发光元件的驱动电流；所述数据写入子电路与所述驱动子电路连接，并配置为响应于第一扫描信号将数据信号写入所述驱动子电路的第一端；所述补偿子电路与所述驱动子电路连接，并配置为响应于第二扫描信号对所述驱动子电路进行阈值补偿；所述多个子像素被划分为多个像素组，所述多个像素组每个包括第一子像素、第二子像素和第三子像素，所述第一子像素、所述第二子像素和所述第三子像素分别配置为发出不同颜色的光；所述多个像素组包括在所述第一方向上相邻的第一像素组和第二像素组，所述第一像素组中至少一个子像素和所述第二像素组的中对应的子像素的像素电极的形状不同，并且所述第一像素组中至少一个子像素和所述第二像素组的中对应的子像素的像素电极的形状相同。
在一些示例中，所述第一像素组中的第一子像素和所述第二像素组中的第一子像素的像素电极的形状相同；所述第一像素组中第二子像素和第三子像素分别与所述第二像素组的第二子像素和第三子像素的像素电极的形状不同。
在一些示例中，所述补偿子电路包括补偿晶体管，所述补偿晶体管包括第一栅极、第二栅极以及位于所述第一栅极和所述第二栅极之间的导电区，所述导电区包括导体化的半导体材料；所述多个像素组还包括在所述第一方向上相邻的第三像素组和第四像素组，所述第三像素组与所述第一像素组在所述第二方向上相邻，所述第四像素组与所述第二像素组在所述第二方向上相邻；在垂直于所述衬底基板的方向上，所述第三像素组的第一子像素的补偿晶体管的导电区与所述第一像素组的第二子像素的像素电极至少部分重叠。
在一些示例中，在垂直于所述衬底基板的方向上，所述第三像素组的第二子像素和第三子像素的补偿晶体管的导电区分别与所述第一像素组的第三子像素的像素电极至少部分重叠。
在一些示例中，所述第一像素组的第三子像素的像素电极包括电极主体部和从所述第三电极主体部延伸的第一电极突出部及第二电极突出部，在垂直于所述衬底的方向上，所述第一突出部和所述第二突出部分别与所述第三像素组的第二子像素及第三子像素的补偿晶体管的导电区至少部分重叠。
在一些示例中，所述第四像素组的第一子像素和第二子像素的补偿晶体管的导电区分别与所述第二像素组的第二子像素的像素电极至少部分重叠。
在一些示例中，所述第二像素组的第二子像素的像素电极包括电极主体部和从所述电极主体部延伸的第三电极突出部及第四电极突出部，在垂直于所述衬底的方向上，所述第三电极突出部和所述第四电极突出部分别与所述第四像素组的第一子像素及第二子像素的补偿晶体管的导电区至少部分重叠。
在一些示例中，所述第一像素组和所述第三像素组的第三子像素的像素电极的电极主体 部的最小间距比所述第二像素组和所述第四像素组的第三子像素的像素电极的电极主体部的最小间距小。
本公开至少一实施例还提供一种显示装置，包括以上任一实施例提供的显示基板。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例的附图作简单地介绍，显而易见地，下面描述中的附图仅仅涉及本发明的一些实施例，而非对本发明的限制。
图1A为本公开至少一实施例提供的显示基板的示意图之一；
图1B为本公开至少一实施例提供的显示基板中的像素电路图之一；
图2A为本公开至少一实施例提供的显示基板中的像素电路图之二；
图2B为本公开至少一实施例提供的像素电路的时序信号图；
图3A为本公开至少一实施例提供的显示基板的示意图之二；
图3B为图3A沿剖面线I-I’的剖视图；
图4为本公开至少一实施例提供的显示基板的示意图之三；
图5A为本公开至少一实施例提供的显示基板的示意图之四；
图5B为本公开至少一实施例提供的显示基板的示意图之五；
图6A为本公开至少一实施例提供的显示基板的示意图之六；
图6B为本公开至少一实施例提供的显示基板的示意图之七；
图6C为本公开至少一实施例提供的显示基板的示意图之八；
图6D为本公开至少一实施例提供的显示基板的示意图之九；
图7A为本公开至少一实施例提供的显示基板的示意图之十；
图7B为本公开至少一实施例提供的显示基板的示意图之十一；
图8为本公开至少一实施例提供的显示面板的示意图；以及
图9为本公开至少一实施例提供的显示装置的示意图。
具体实施方式
为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例的附图，对本公开实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。基于所描述的本公开的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本公开保护的范围。
除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“一个”、“一”或者“该”等类似词语也不表示数量限制，而是表示存在至少一个。“包括”或者“包 含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
发光元件的电极的平坦度对于发光元件的发光效率及发光质量有较大影响。例如，在顶发光模式下，发光元件的发光效率与发光元件的下侧电极(例如阳极)的反射率有关，如果该下侧电极的平坦度不够，产生的反射光强就存在差异，从而存在出光效率的损失，使得显示器容易产生色偏现象，进而影响显示质量；又例如，该下侧电极的不平坦导致与之接触的发光材料不平坦，也容易该发光材料的发光效率并造成色偏现象。
为了提高发光元件的下侧电极的平坦度，通常将该下侧电极设置在一个平坦化层上。然而，发明人发现，由于平坦化层的黏度通常较大，不能流动达到完全平坦，发光元件的下侧电极的平坦度受到该电极下方的导电层的平坦度的影响，特别是受最靠近该电极的导电层的影响。
本公开至少一实施例提供一种显示基板，包括衬底基板以及成阵列分布于所述衬底基板上的多个子像素。所述多个子像素每个包括像素电路，所述像素电路用于驱动所述多个子像素每个对应的发光元件，所述多个子像素的像素电路沿第一方向和第二方向排列，所述第一方向和所述第二方向不同；所述多个子像素每个还包括像素电极，所述像素电极为所述每个子像素对应的发光元件的第一电极，所述每个子像素的像素电极与像素电路彼此电连接；所述每个像素电路包括驱动子电路、数据写入子电路和补偿子电路，所述驱动子电路包括控制端、第一端和第二端，并配置为与所述发光元件连接并且控制流经发光元件的驱动电流；所述数据写入子电路与所述驱动子电路连接，并配置为响应于第一扫描信号将数据信号写入所述驱动子电路的第一端；所述补偿子电路与所述驱动子电路连接，并配置为响应于第二扫描信号对所述驱动子电路进行阈值补偿；所述多个子像素包括第一子像素，所述显示基板还包括第一电源线，所述第一电源线配置为为所述第一子像素提供第一电源电压；所述第一电源线位于所述第一子像素的像素电极靠近所述衬底基板的一侧，所述第一电源线包括沿所述第二方向延伸的电源线主体部和从所述电源线主体部突出的电源线突出部，所述电源线突出部与所述第一子像素的像素电极在垂直于所述衬底基板的方向上至少部分重叠。
本公开至少一实施例提供的显示基板通过在像素电极下方设置电源线突出部，一方面对该像素电极起到垫高作用，可以有效缓解该像素电极在该位置发生的凹陷而导致的不平坦；另一方面，由于该电源线突出部上加载的是稳定的电源电压，相较于其它电压变化的导电结构或者电压不稳定的浮置电极(虚拟电极)，选择在该电源线上设置该电源线突出部作为垫高电极降低了对电路中其它节点电压造成的干扰。
如图1A所示，该显示基板20包括显示区110和显示区110外的非显示区103。例如，非显示区103位于显示区110的外围区域。该显示基板20包括位于显示区110中的多个子 像素100。例如，该多个子像素成阵列排布，例如沿第一方向D1和第二方向D2排列多个像素行和多个像素列。该第一方向D1和第二方向D2不同，例如二者正交。例如，该像素行和像素列并不一定严格地沿直线延伸，也可以沿着曲线(例如折线)延伸，该曲线总体上分别沿着第一方向D1或第二方向D2延伸。
每个子像素包括驱动发光元件发光的像素电路，多个像素电路沿第一方向D1和第二方向D2排列为阵列。例如，子像素按照传统的RGB的方式构成像素单元以实现全彩显示，本公开对子像素的排列方式及其实现全彩显示的方式不作限制。
例如，如图1A所示，该显示基板20还包括位于显示区110中的沿第一方向D1延伸的导线(例如栅线11)和沿第二方向D2延伸的多条导线(例如数据线12)，该多条横向导线和多条纵向导线彼此交叉，在显示区110中定义出多个像素区，每个像素区中对应设置一个子像素100。图1A中只是示意出了栅线11、数据线12以及子像100在显示基板中的大致的位置关系，具体可以根据实际需要进行设计。
该像素电路例如为2T1C(即两个晶体管和一个电容)像素电路、4T2C、5T1C、7T1C等nTmC(n、m为正整数)像素电路。并且不同的实施例中，该像素电路还可以进一步包括补偿子电路，该补偿子电路包括内部补偿子电路或外部补偿子电路，补偿子电路可以包括晶体管、电容等。例如，根据需要，该像素电路还可以进一步包括复位电路、发光控制子电路、检测电路等。例如，该显示基板还可以包括位于非显示区中的栅极驱动子电路13和数据驱动子电路14。该栅极驱动子电路13通过栅线11与像素电路连接以提供各种扫描信号，该数据驱动子电路14通过数据线12与像素电路连接以提供数据信号。图1A中示出的栅极驱动子电路13和数据驱动子电路14，栅线11和数据线12在显示基板中的位置关系只是示例，实际的排布位置可以根据需要进行设计。
例如，显示基板20还可以包括控制电路(未示出)。例如，该控制电路配置为控制数据驱动子电路14施加该数据信号，以及控制栅极驱动子电路施加该扫描信号。该控制电路的一个示例为时序控制电路(T-con)。控制电路可以为各种形式，例如包括处理器和存储器，存储器包括可执行代码，处理器运行该可执行代码以执行上述检测方法。
例如，处理器可以是中央处理单元(CPU)或者具有数据处理能力和/或指令执行能力的其它形式的处理装置，例如可以包括微处理器、可编程逻辑控制器(PLC)等。
例如，存储装置可以包括一个或多个计算机程序产品，所述计算机程序产品可以包括各种形式的计算机可读存储介质，例如易失性存储器和/或非易失性存储器。易失性存储器例如可以包括随机存取存储器(RAM)和/或高速缓冲存储器(cache)等。非易失性存储器例如可以包括只读存储器(ROM)、硬盘、闪存等。在计算机可读存储介质上可以存储一个或多个计算机程序指令，处理器可以运行该程序指令期望的功能。在计算机可读存储介质中还可以存储各种应用程序和各种数据。
该像素电路可以包括驱动子电路、数据写入子电路、补偿子电路和存储子电路，根据需要还可以包括发光控制子电路、复位电路等。图1B示出了一种像素电路的示意图。
如图1B所示，该像素电路包括驱动子电路122、数据写入子电路126和补偿子电路128。
例如，该驱动子电路122包括控制端122a、第一端122b和第二端122c，且配置为与发光元件120连接并且控制流经发光元件120的驱动电流。驱动子电路122的控制端122a和第一节点N1连接，驱动子电路122的第一端122b和第二节点N2连接，驱动子电路122的第二端122c和第三节点N3连接。
例如，数据写入子电路126与驱动子电路122连接并配置为响应于第一扫描信号将数据信号写入驱动子电路122的第一端122b。例如，如图1B所示，该数据电路126包括控制端126a、第一端126b和第二端126c，该控制端126a配置为接收第一扫描信号Ga1，第一端126b配置为接收数据信号Vd，第二端126c与驱动子电路122的第一端122b(也即第二节点N2)连接。该数据写入子电路126配置为响应于该第一扫描信号Ga1将该数据信号Vd写入驱动子电路122的第一端122b。例如，数据写入子电路126的第一端126b与数据线12连接以接收该数据信号Vd，控制端126a与作为扫描线的栅线11连接以接收该第一扫描信号Ga1。例如，在数据写入及补偿阶段，数据写入子电路126可以响应于第一扫描信号Ga1而开启，从而可以将数据信号写入驱动子电路122的第一端122b(第二节点N2)，并将数据信号存储，以在例如发光阶段时可以根据该数据信号生成驱动发光元件120发光的驱动电流。
例如，补偿子电路128与驱动子电路122连接并配置为响应于第二扫描信号对驱动子电路122进行补偿，该第二扫描信号可以与第一扫描信号相同或者不同。例如，如图1B所示，该补偿子电路128包括控制端128a、第一端(也即第一电极)128b和第二端(也即第二电极)128c，补偿子电路128的控制端128a配置为接收第二扫描信号Ga2，补偿子电路128的第一端128b和第二端128c分别与驱动子电路122的第二端122c和控制端122a电连接，补偿子电路128配置为响应于该第二扫描信号Ga2对该驱动子电路122进行阈值补偿。
例如，该像素电路还包括存储子电路127、第一发光控制子电路123、第二发光控制子电路124及第一复位子电路125和第二复位子电路129。
例如，第一扫描信号Ga1可以与第二扫描信号Ga2相同。例如第一扫描信号Ga1可以与第二扫描信号Ga2连接到相同的信号输出端。例如，第一扫描信号Ga1可以与第二扫描信号Ga2通过相同的扫描线传输。
在另一些示例中，第一扫描信号Ga1也可以与第二扫描信号Ga2不同。例如，第一扫描信号Ga1可以与第二扫描信号Ga2连接到不同的信号输出端。例如，第一扫描信号Ga1可以与第二扫描信号Ga2分别通过不同的扫描线传输。
存储子电路127包括第一端(也称第一存储电极)127a和第二端(也称第二存储电极)127b，该存储子电路的第一端127a配置为接收第一电源电压VDD，存储子电路的第二端127b与驱动子电路的控制端122a电连接。例如，在数据写入及补偿阶段，补偿子电路128可以响应于该第二扫描信号Ga2而开启，从而可以将数据写入子电路126写入的数据信号存储在该存储子电路127中；同时，补偿子电路128可以将驱动子电路122的控制端122a和第二端122c电连接，从而可以使驱动子电路122的阈值电压的相关信息也相应地存储在该存储 子电路中，从而例如在发光阶段可以利用存储的数据信号以及阈值电压对驱动子电路122进行控制，使得驱动子电路122的输出得到补偿。
例如，存储子电路127与驱动子电路122的控制端122a及第一电压端VDD电连接，配置为存储数据写入子电路126写入的数据信号。例如，在数据写入和补偿阶段，补偿子电路128可以响应于该第二扫描信号Ga2而开启，从而可以将数据写入子电路126写入的数据信号存储在该存储子电路127中。例如，同时在数据写入和补偿阶段，补偿子电路128可以将驱动子电路122的控制端122a和第二端122c电连接，从而可以使驱动子电路122的阈值电压的相关信息也相应地存储在该存储子电路中，从而例如在发光阶段可以利用存储的数据信号以及阈值电压对驱动子电路122进行控制，使得驱动子电路122的输出得到补偿。
例如，第一发光控制子电路123与驱动子电路122的第一端122b(第二节点N2)以及第一电压端VDD连接，且配置为响应于第一发光控制信号EM1将第一电压端VDD的第一电源电压施加至驱动子电路122的第一端122b。例如，如图1B所示，第一发光控制子电路123和第一发光控制端EM1、第一电压端VDD以及第二节点N2连接。
例如，第二发光控制子电路124和第二发光控制端EM2、发光元件120的第一端134以及驱动子电路122的第二端122c连接，且配置为响应于第二发光控制信号使得驱动电流可被施加至发光元件122。
例如，在发光阶段，第二发光控制子电路123响应于第二发光控制端EM2提供的第二发光控制信号EM2而开启，从而驱动子电路122可以通过第二发光控制子电路123与发光元件120电连接，从而驱动发光元件120在驱动电流控制下发光；而在非发光阶段，第二发光控制子电路123响应于第二发光控制信号EM2而截止，从而避免有电流流过发光元件120而使其发光，可以提高相应的显示装置的对比度。
又例如，在初始化阶段，第二发光控制子电路124也可以响应于第二发光控制信号而开启，从而可以结合复位电路以对驱动子电路122以及发光元件120进行复位操作。
例如，第二发光控制信号EM2可以与第一发光控制信号EM1相同，例如第二发光控制信号EM2可以与第一发光控制信号EM连接到相同的信号输出端，例如，第二发光控制信号EM2可以与第一发光控制信号EM通过相同的发光控制线传输。
在另一些示例中，第二发光控制信号EM2可以与第一发光控制信号EM1不同。例如，第二发光控制信号EM2可以与第一发光控制信号EM1分别连接到不同的信号输出端。例如，第二发光控制信号EM2可以与第一发光控制信号EM1分别通过不同的发光控制线传输。
例如，第一复位子电路125与第一复位电压端Vinit1以及驱动子电路122的控制端122a(第一节点N1)连接，且配置为响应于第一复位控制信号Rst1将第一复位电压Vinit1施加至驱动子电路122的控制端122a。
例如，第二复位子电路129与第二复位电压端Vinit2以及发光元件122的第一端122b(第四节点N4)连接，且配置为响应于第二复位控制信号Rst2将第二复位电压Vinit2施加至发光元件120的第一端134。例如，该第一复位电压Vinit1与该第二复位电压Vinit2可以 是相同的电压信号或者不同的电压信号。例如，该第一复位电压端Vinit1和第二复位电压端Vinit2连接到同一个复位电压源端(例如位于非显示区)以接收相同的复位电压。
例如，第一复位子电路125和第二复位子电路129可以分别响应于第一复位控制信号Rst1和第二复位控制信号Rst2而开启，从而可以将分别将第二复位电压Vinit2施加至第一节点N1以及将第一复位电压Vinit1施加至发光元件120的第一端134，从而可以对驱动子电路122、补偿子电路128以及发光元件120进行复位操作，消除之前的发光阶段的影响。
例如，每行子像素的第二复位控制信号Rst2可以与该行子像素的第一扫描信号Ga1为相同的信号，二者可以通过同一栅线11传输。例如，每行子像素的第一复位控制信号Rst1可以与上一行子像素的第一扫描信号Ga1，二者可以通过同一栅线11传输。
例如，发光元件120包括第一端(也称作第一电极或第一驱动电极)134和第二端(也称作第二电极或第二驱动电极)135，发光元件120的第一端134配置为与驱动子电路122的第二端122c连接，发光元件120的第二端135配置为与第二电压端VSS连接。例如，在一个示例中，如图1B所示，发光元件120的第一端134可以通过第二发光控制子电路124连接至第四节点N4。本公开的实施例包括但不限于此情形。
需要注意的是，在本公开实施例的说明中，第一节点N1、第二节点N2、第三节点N3和第四节点N4并非一定表示实际存在的部件，而是表示电路图中相关电路连接的汇合点。
需要说明的是，在本公开的实施例的描述中，符号Vd既可以表示数据信号端又可以表示数据信号的电平，同样地，符号Ga1、Ga2既可以表示第一扫描信号、第二扫描信号，也可以表示第一扫描信号端和第二扫描信号端，Rst既可以表示复位控制端又可以表示复位控制信号，符号Vinit1、Vinit2既可以表示第一复位电压端和第二复位电压端又可以表示第一复位电压和第二复位电压，符号VDD既可以表示第一电压端又可以表示第一电源电压，符号VSS既可以表示第二电压端又可以表示第二电源电压。以下各实施例与此相同，不再赘述。
图2A为图1B所示的像素电路的一种具体实现示例的电路图。如图2A所示，该像素电路包括：第一至第七晶体管T1、T2、T3、T4、T5、T6、T7以及包括存储电容Cst。
例如，如图2A所示，驱动子电路122可以实现为第一晶体管T1(也即驱动晶体管)。第一晶体管T1的栅极作为驱动子电路122的控制端122a，和第一节点N1连接；第一晶体管T1的第一极作为驱动子电路122的第一端122b，和第二节点N2连接；第一晶体管T1的第二极作为驱动子电路122的第二端122c，和第三节点N3连接。
例如，如图2A所示，数据写入子电路126可以实现为第二晶体管T2。第二晶体管T2的栅极和第一扫描线(第一扫描信号端Ga1)连接以接收第一扫描信号，第二晶体管T2的第一极和数据线(数据信号端Vd)连接以接收数据信号，第二晶体管T2的第二极和驱动子电路122的第一端122b(第二节点N2)连接。
例如，如图2A所示，补偿子电路128可以实现为第三晶体管T3(也即补偿晶体管)。第三晶体管T3的栅极、第一极和第二极分别作为该补偿子电路的控制端128a、第一端128b 和第二端128c。第三晶体管T3的栅极配置为和第二扫描线(第二扫描信号端Ga2)连接以接收第二扫描信号，第三晶体管T3的第一极和驱动子电路122的第二端122c(第三节点N3)连接，第三晶体管T3的第二极和驱动子电路122的控制端122a(第一节点N1)连接。
例如，如图2A所示，存储子电路127可以实现为存储电容Cst，该存储电容Cst包括第一电容电极Ca和第二电容电极Cb，该第一电容电极Ca和第一电压端VDD连接，该第二电容电极Cb和驱动子电路122的控制端122a连接。
例如，如图2A所示，第一发光控制子电路123可以实现为第四晶体管T4。第四晶体管T4的栅极和第一发光控制线(第一发光控制端EM1)连接以接收第一发光控制信号，第四晶体管T4的第一极和第一电压端VDD连接以接收第一电源电压，第四晶体管T4的第二极和驱动子电路122的第一端122b(第二节点N2)连接。
例如，发光元件120具体实现为发光二极管(LED)，例如可以是有机发光二极管(OLED)、量子点发光二极管(QLED)或者无机发光二极管，例如可以是微型发光二极管(Micro LED)或者微型OLED。例如，发光元件120可以为顶发射结构、底发射结构或双面发射结。该发光元件120可以发红光、绿光、蓝光或白光等。本公开的实施例对发光元件的具体结构不作限制。
例如，发光元件120的第一电极134(也称像素电极，例如为阳极)和第四节点N4连接配置为通过第二发光控制子电路124连接到驱动子电路122的第二端122c，发光元件120的第二电极135(例如为阴极)配置为和第二电压端VSS连接以接收第二电源电压VSS，从驱动子电路122的第二端122c流入发光元件120的电路决定发光元件的亮度。例如第二电压端可以接地，即VSS可以为0V。例如，第二电压电源电压VSS可以为负电压。
例如，第二发光控制子电路124可以实现为第五晶体管T5。第五晶体管T5的栅极和第二发光控制线(第二发光控制端EM2)连接以接收第二发光控制信号，第五晶体管T5的第一极和驱动子电路122的第二端122c(第三节点N3)连接，第五晶体管T5的第二极和发光元件120的第一端134(第四节点N4)连接。
例如，第一复位子电路125可以实现为第六晶体管T6，第二复位子电路实现为第七晶体管T7。第六晶体管T6的栅极配置为和第一复位控制端Rst1连接以接收第一复位控制信号Rst1，第六晶体管T6的第一极和第一复位电压端Vinit1连接以接收第一复位电压Vinit1，第六晶体管T6的第二极配置为和第一节点N1连接。第七晶体管T7的栅极配置为和第二复位控制端Rst2连接以接收第二复位控制信号Rst2，第七晶体管T7的第一极和第二复位电压端Vinit2连接以接收第二复位电压Vinit2，第七晶体管T7的第二极配置为和第四节点N4连接。
需要说明的是，本公开的实施例中采用的晶体管均可以为薄膜晶体管或场效应晶体管或其他特性相同的开关器件，本公开的实施例中均以薄膜晶体管为例进行说明。这里采用的晶体管的源极、漏极在结构上可以是对称的，所以其源极、漏极在结构上可以是没有区别的。在本公开的实施例中，为了区分晶体管除栅极之外的两极，直接描述了其中一极为第一极， 另一极为第二极。
此外，按照晶体管的特性区分可以将晶体管分为N型和P型晶体管。当晶体管为P型晶体管时，开启电压为低电平电压(例如，0V、-5V、-10V或其他合适的电压)，关闭电压为高电平电压(例如，5V、10V或其他合适的电压)；当晶体管为N型晶体管时，开启电压为高电平电压(例如，5V、10V或其他合适的电压)，关闭电压为低电平电压(例如，0V、-5V、-10V或其他合适的电压)。例如，如图1B所示，该第一至第七晶体管T1-T7均为P型晶体管，例如为低温多晶硅薄膜晶体管。然而本公开实施例对晶体管的类型不作限制，当晶体管的类型发生改变时，相应地调整电路中的连接关系即可。
以下结合图2B所示的信号时序图，对图2A所示的像素电路的工作原理进行说明。如图2B所示，每一帧图像的显示过程包括三个阶段，分别为初始化阶段1、数据写入及补偿阶段2和发光阶段3。
如图2B所示，在本实施例中，第一扫描信号Ga1和第二扫描信号Ga2采用同一信号，第一发光控制信号EM1和第二发光控制信号EM2采用同一信号；且第二复位控制信号Rst2和第一扫描信号Ga1/第二扫描信号Ga2的波形相同，也即第二复位控制信号Rst2、第一扫描信号Ga1/第二扫描信号Ga2可以采用同一信号；本行子像素的第一复位信号Rst1与上一行子像素的第一扫描信号Ga1/第二扫描信号Ga2的波形相同，也即采用同一信号。然而，这并不作为对本公开的限制，在其它实施例中，可以采用不同的信号分别作为第一扫描信号Ga1、第二扫描信号Ga2、第一复位控制信号Rst1、第二复位控制信号Rst2，采用不同的信号分别作为第一发光控制信号EM1和第二发光控制信号EM2。
在初始化阶段1，输入第一复位控制信号Rst1以开启第六晶体管T6，将第一复位电压Vinit1施加至第一晶体管T1的栅极，从而对该第一节点N1复位。
在数据写入及补偿阶段2，输入第一扫描信号Ga1、第二扫描信号Ga2以及数据信号Vd，第二晶体管T2和第三晶体管T3开启，数据信号Vd由第二晶体管T2写入第二节点N2，并经过第一晶体管T1和第三晶体管T3对第一节点N1充电，直至第一节点N1的电位变化至Vd+Vth时第一晶体管T1截止，其中Vth为第一晶体管T1的阈值电压。该第一节点N1的电位存储于存储电容Cst中得以保持，也就是说将带有数据信号和阈值电压Vth的电压信息存储在了存储电容Cst中，以用于后续在发光阶段时，提供灰度显示数据和对第一晶体管T1自身的阈值电压进行补偿。
在数据写入及补偿阶段2，还可以输入第二复位控制信号Rst2以开启第七晶体管T7，将第二复位电压Vinit2施加至第四节点N4，从而对该第四节点N4复位。例如，对该第四节点N4的复位也可以在初始化阶段1进行，例如，第一复位控制信号Rst1和第二复位控制信号Rst2可以相同。本公开实施例对此不作限制。
在发光阶段3，输入第一发光控制信号EM1和第二发光控制信号EM2以开启第四晶体管T4、第五晶体管T5和第一晶体管T1，第五晶体管T5将驱动电流施加至OLED以使其发光。流经OLED的驱动电流I的值可以根据下述公式得出：
I＝K(VGS-Vth) 2＝K[(Vdata+Vth-VDD)-Vth] 2＝K(Vdata-VDD) 2，其中，K为第一晶体管的导电系数。
在上述公式中，Vth表示第一晶体管T1的阈值电压，VGS表示第一晶体管T1的栅极和源极(这里为第一极)之间的电压，K为与第一晶体管T1本身相关的一常数值。从上述I的计算公式可以看出，流经OLED的驱动电流I不再与第一晶体管T1的阈值电压Vth有关，由此可以实现对该像素电路的补偿，解决了驱动晶体管(在本公开的实施例中为第一晶体管T1)由于工艺制程及长时间的操作造成阈值电压漂移的问题，消除其对驱动电流I的影响，从而可以改善采用其的显示装置的显示效果。
以下以图2A所示像素电路为例、并结合图3A-3B、图4、图5A-图5D、图6A-图6B、图7A-7B对本公开至少一实施例提供的显示基板的结构进行示例性说明。然而，本公开的发明构思并不限于这种具体的像素结构。
图3A为本公开至少一个实施例提供的显示基板20的示意图,图3B为图3A沿剖面线I-I’的剖视图。需要说明的是，为了清楚起见，图3B省略了一些在剖面线处不存在直接电连接关系的结构。
如图3A所示，该显示基板20包括衬底基板101，多个子像素100位于该衬底基板101上。多个子像素100的像素电路布置为像素电路阵列，例如，该像素电路阵列的行方向为第一方向D1，列方向为第二方向D2。在一些实施例中，各子像素的像素电路可以具有完全相同的结构，即像素电路在行和列方向重复排列。
为了方便说明，图3A中示例性地示出了两行六列子像素。例如，如图3A所示，子像素的像素电路的排列规则与其上方的像素电极(134a、134b、134c)的排列规则并不相同，为了方便说明，这里子像素的排列的描述参照像素电路的排列规则；例如，相邻的子像素是指像素电路相邻的子像素。例如，该多个子像素包括第一子像素、第二子像素和第三子像素。该第一子像素、第二子像素和第三子像素配置为发出不同颜色的光，例如分别配置为发出红光、绿光和蓝光。例如，该第一子像素、第二子像素和第三子像素在第一方向上相邻。图3A中示出了该第一子像素的像素电极134a、第二子像素的像素电极134b以及第三子像素的像素电极134c。
结合图3A-3B可知，半导体层102、第一绝缘层301、第一导电层201、第二绝缘层302、第二导电层202、第三绝缘层303、第三导电层203、第四绝缘层304、第四导电层204依次设置于衬底基板101上，从而形成如图3A所示的显示基板的结构。
图4对应于图3A示意出了该12个子像素100中晶体管T1-T7的半导体层102和第一导电层(栅极层)201，图5A示出了第二导电层202，图5B在图4A的基础上示出了该第二导电层202；图6A示出了第三导电层203，图6B在图5B的基础上示出了该第三导电层203；图7示出了半导体层102、第一导电层201和第四导电层204。
为了方便说明，在以下的描述中用Tng、Tns、Tnd、Tna分别表示第n晶体管Tn的栅极、第一极、第二极和沟道区，其中n为1-7。
需要说明的是，本公开中所称的“同层设置”是指两种(或两种以上)结构通过同一道沉积工艺形成并通过同一道构图工艺得以图案化而形成的结构，它们的材料可以相同或不同。本公开中的“一体的结构”是指两种(或两种以上)结构通过同一道沉积工艺形成并通过同一道构图工艺得以图案化而形成的彼此连接的结构，它们的材料可以相同或不同。
例如，如图4所示，该第一导电层201包括每个晶体管的栅极以及一些扫描线和控制线。图4中用大虚线框示意性地示出了每个子像素100的像素电路所在的区域，用小虚线框示出了一个子像素100中第一到第七晶体管T1-T7的栅极T1g-T7g。
该半导体层102包括第一到第七晶体管T1-T7的有源层T1a-T7a。如图3A所示，该第一到第七晶体管T1-T7的有源层T1a-T7a彼此连接为一体的结构。例如，每一列子像素中的半导体层20为彼此连接的一体的结构，相邻两列子像素中的半导体层彼此间隔。
例如，如图4所示，该第一导电层201包括第一到第七晶体管T1-T7的栅极T1g-T7g。例如，该显示基板20采用自对准工艺，利用第一导电层201作为掩膜对该半导体层102进行导体化处理(例如掺杂处理)，使得该半导体层102未被该第一导电层201覆盖的部分被导体化，从而各晶体管的有源层位于沟道区两侧的部分被导体化而形成分别该晶体管的第一极和第二极。
例如，如图4所示，第三晶体管T3和第六晶体管T6分别采用双栅结构，这样可以提高晶体管的栅控能力，降低漏电流。由于第三晶体管T3和第六晶体管T6都是与第一晶体管T1(也即驱动晶体管)的栅极直接连接的晶体管，因此，该第三晶体管T3和第六晶体管T6的稳定性直接影响着第一晶体管T1的栅极(N1节点)电压的稳定性。采用双栅结构提高第三晶体管T3和第六晶体管T6的栅控能力，有助于降低晶体管的漏电流从而有助于保持N1节点的电压，从而在补偿阶段，第一晶体管T1的阈值电压有助于得到充分补偿，进而提高发光阶段显示基板的显示均一性。
如图4所示，该第三晶体管T3包括第一栅极T3g1和第二栅极T3g2以及分别对于与该第一栅极g1和第二栅极T3g2的第一沟道区和第二沟道区，该第一沟道区和第二沟道区分别被第一栅极T3g1和第二栅极T3g2遮挡而未在图中示出。例如，该第一栅极T3g1位于控制该第三晶体管T3的扫描线220的主体部上，该第二栅极T3g2为从该扫描线220的主体部沿第二方向D2突出的突出部。该第三晶体管T3还包括位于该第一栅极T3g1和第二栅极T3g2的导电区T3c，该导电区T3c由该第一栅极T3g1和第二栅极T3g2之间被暴露的半导体层经导体化形成。该导电区T3c与该第三晶体管T3的第一极T3s被该第三晶体管T3的第一沟道区间隔，该导电区T3c与该第三晶体管T3的第二极T3d被该第三晶体管T3的第二沟道区间隔，该导电区T3c与该第三晶体管T3的沟道区为一体的结构，例如均包括多晶硅材料。类似地，第六晶体管T6也包括位于第一栅极T6g1和第二栅极T2g之间的导电区T6c。
例如，该第一导电层201还包括彼此绝缘的多条扫描线210、多条复位控制线220和多条发光控制线230。例如，每行子像素分别对应连接一条扫描线210、两条复位控制线220和一条发光控制线230。
扫描线210与对应一行子像素中的第二晶体管T2的栅极电连接(或为一体的结构)以提供第一扫描信号Ga1，复位控制线220与对应一行子像素中的第六晶体管T6的栅极电连接以提供第一复位控制信号Rst1，发光控制线230与对应一行子像素中的第四晶体管T4的的栅极电连接以提供第一发光控制信号EM1。
例如，如图4所示，该扫描线210还与第三晶体管T3的栅极电连接以提供第二扫描信号Ga2，即第一扫描信号Ga1和第二扫描信号Ga2可以为同一信号；该发光控制线230还与第五晶体管T5的栅极电连接以提供第二发光控制信号EM2，也即该第一发光控制信号EM1和第二发光控制信号EM2为同一信号。
例如，例如该第一栅极T3g1沿第一方向D1延伸，为扫描线210的一部分。该第二栅极T3g2沿第二方向D2延伸，为扫描线210沿第二方向D2延伸的延伸部。
例如，如图4所示，本行像素电路的第七晶体管T7的栅极与下一行像素电路(即按照扫描线的扫描顺序，在本行扫描线之后顺序开启的扫描线所在的像素电路行)所对应的复位控制线220电连接以接收第二复位控制信号Rst2。
例如，如图5A-5B所示，该第二导电层202包括第一电容电极Ca。该第一电容电极Ca在垂直于衬底基板101的方向上与第一晶体管T1的栅极T1g重叠从而形成存储电容Cst，也即该第一晶体管T1的栅极T1g充当该存储电容Cst的第二电容电极Cb。例如，该第一电容电极Ca包括开口222，该开口222暴露出该第一晶体管T1的栅极T1g的至少部分，以便于该栅极T1g与其它结构电连接。例如，位于同一像素行的子像素的第一电容电极Ca彼此连接为一体的结构。
例如，该第二导电层202还可以包括沿第一方向D1延伸的多条复位电压线240，该多条复位电压线240与多行子像素一一对应连接。该复位电压线240与对应一行子像素中的第六晶体管T6的第一极电连接以提供第一复位电压Vinit1。
例如，如图5B所示，本行子像素中的第七晶体管T7的第一极与下一行子像素所对应的的复位电压线240电连接以接收第二复位电压Vinit2。后文将结合图6B对此进行详细描述。
例如，如图5A-5B所示，该第二导电层202还可以包括屏蔽电极221。例如，该屏蔽电极221与第二晶体管T2的第一极T2s在垂直于衬底基板101的方向上重叠从而可以保护该第二晶体管T2的第一极T2s中的信号不受其它信号的干扰。由于该第二晶体管T2的第一极T2s配置为接收数据信号Vd，而该数据信号Vd决定了该子像素的显示灰阶，因此该屏蔽电极221提高了数据信号的稳定性，从而提高了显示性能。
例如，结合参考图5B和图4A，该屏蔽电极221还与第六晶体管T6的第二极T6d在垂直于衬底基板101的方向上至少部分重叠，以提高该第二极T6d上信号的稳定性，从而提高第六晶体管T6的稳定性，进一步稳定了第一晶体管T1的栅极电压。
例如，结合参照图5B与图4A，该屏蔽电极221还延伸至相邻的子像素并与相邻的子像素中的第三晶体管T3的导电区T3c在垂直于衬底基板101的方向上至少部分重叠，以提高 该导电区T3c中信号的稳定性，从而提高第三晶体管T3的稳定性，进一步稳定了第一晶体管T1的栅极电压。
例如，该屏蔽电极221和与之正对(重叠)的第二晶体管T2的第一极T2s及第六晶体管T6的第二极T6d形成稳定电容。该屏蔽电极221配置为加载固定电压，由于电容两端的压差不能突变，因此提高了第二晶体管T2的第一极T2s、第三晶体管T3的导电区T3c及第六晶体管T6的第二极T6d上电压的稳定性。例如，该屏蔽电极221与第三导电层203中的电源线250电连接以加载第一电源电压VDD。
例如，如图5A-5B所示，该屏蔽电极221为L或V形，包括延伸方向不同的第一分支221a和第二分支221b。该第一分支221a与第六晶体管T6的第二极T6d在垂直于衬底基板101的方向上至少部分重叠；该第二分支221b分别与第二晶体管T2的第一极T2s以及相邻的子像素中的第三晶体管T3的导电区T3c在垂直于衬底基板101的方向上至少部分重叠从而对该导电区T3形成遮挡以提高晶体管的稳定性。例如，该第一分支221a沿第二方向D2延伸，该第二分支221b沿第一方向D1延伸。
例如，该屏蔽电极221的第一分支221a为折线型结构，这是便于该第一分支221a远离第二分支221b的端部与第六晶体管T6的第二极T6d重叠，还便于该端部与其上方的电源线250重叠从而电连接(如图6B所示)。
例如，如图6A-6B所示，该第三导电层203包括沿第二方向D2延伸的多条电源线250。例如，该多条电源线250与多列子像素一一对应电连接以提供第一电源电压VDD。该电源线250通过过孔342与所对应的一列子像素中的第一电容电极Ca电连接，通过过孔343与第四晶体管T4的第一极电连接。例如，该电源线250还通过过孔341与屏蔽电极221电连接，从而使得屏蔽电极221具有固定电位，提高了该屏蔽电极的屏蔽能力。例如，该过孔342和过孔341均贯穿第三绝缘层303，该过孔343贯穿第一绝缘层301、第二绝缘层302和第三绝缘层303。
例如，该第三导电层203还包括沿第二方向D2延伸的多条数据线12。例如，该多条数据线12与多列子像素一一对应电连接以提供数据信号。例如，该数据线12与所对应的的一列子像素中的第二晶体管T2的第一极T2s通过过孔346(本公开第二过孔的一个示例)电连接以提供该数据信号。例如，该过孔346贯穿第一绝缘层301、第二绝缘层302和第三绝缘层303。
例如，结合图3A-3B、图6A-6B所示，该第三导电层203还包括连接电极231(本公开第二连接电极的一个示例)，该连接电极231的一端通过第一电容电极Ca中的开口222以及绝缘层中的过孔344与该第一晶体管T1的栅极T1g，即第二电容电极Cb电连接，另一端通过过孔345与该第三晶体管T3的第二极T3d电连接，从而将该第二电容电极Cb与该第三晶体管T3的第二极T3d电连接。例如，该过孔344贯穿第二绝缘层302和第三绝缘层303。例如，该过孔345贯穿第一绝缘层301、第二绝缘层302和第三绝缘层303。
例如，结合图3A-3B、图6A-6B所示，该第三导电层203还包括连接电极232(本公开 第一连接电极的一个示例)，该连接电极233通过过孔349与第五晶体管T5的第二极T5d电连接，并用于将该第五晶体管T5的第二极T5d与发光元件的像素电极134电连接。例如，该过孔349贯穿第一绝缘层301、第二绝缘层302和第三绝缘层303。后文将对此详细说明。
电源线250包括沿第二方向D2延伸的电源线主体部251和从该电源线主体部251突出的电源线突出部252，该电源线突出部252与第一子像素的像素电极134a在垂直于衬底基板的方向上至少部分重叠。
由于第三导电层203中包括数据线等多种信号线，为了降低走线电阻，第三导电层203的厚度较厚，例如相较于第一导电层及第二导电层更厚；又由于第三导电层为最接近上方像素电极层(也即第四导电层204)的导电层，其形貌会对像素电极的平整度造成影响，本公开实施例通过在电源线250上设置电源线突出部252，可以有效提高像素电极的平整度，从而提高显示质量。
图6C和图6D分别示出了该电源线突出部252处的示意图，为了清楚起见，图6C仅示出了半导体层102以及第三导电层203，图6D仅示出了第三导电层203以及其上的像素电极层。图6D中用矩形虚线框示出了该电源线突出部252。
图6C示出了该电源线250上对应过孔342的过孔区342’，该过孔区342’覆盖该过孔区342。如图6C所示，该过孔区342’设置在电源线主体部251与该电源线突出部252直接连接的部分；例如，在第二方向上，过孔区342’与电源线突出部252至少部分重叠。由于该过孔区342’需要满足一定尺寸大小才能保证过孔342的有效连接，过孔区342’过小则容易引起接触不良、断线等问题，因此将过孔区342’设置在电源线主体部251与该电源线突出部252直接连接的部分，便于增大过孔区342’的尺寸，提高连接质量。例如，在垂直于衬底基板的方向上，电源线突出部252与过孔342部分重叠或不重叠，从而提高电源突出部252的平坦度。
结合参考图6A-6D，连接电极232和连接电极231分别与该第一子像素的像素电极134a在垂直于所述衬底基板的方向上至少部分重叠。在第二方向上，该连接电极232和连接电极231分别相对于该像素电极134a相对设置，且彼此之间存在空隙，该空隙被该像素电极134a至少部分覆盖，使得像素电极134a容易形成凹陷而不平坦，从而对显示质量造成不利影响。该电源线突出部252从电源线主体部251沿第一方向D1突出，并在第二方向D2上位于连接电极231和连接电极232之间。例如，在第二方向D2上，电源线突出部252与连接电极231和连接电极232分别至少部分重叠。
通过设置该电源线突出部252，可以对该连接电极232和连接电极231之间的间隙进行填充，从而有效提高其上方的像素电极134a的平整度，进而提高显示质量，并且由于该电源线突出部上加载的是稳定的电源电压，相较于其它电压变化的导电结构或者电压不稳定的浮置电极(虚拟电极)，可以降低对电路中其它节点电压造成的干扰。
另一方面，该电源线突出部252还可以在连接电极232和连接电极231起到屏蔽作用，由于连接电极232与第四节点N4连接用于给像素电极提供数据灰阶信号，连接电极231与 第一节点N1连接以加载第一晶体管T1的栅极信号，这两个信号对显示质量非常重要，通过设置电源线突出部252可以防止连接电极232和连接电极231上的信号彼此干扰，从而提高显示质量。
例如，在第二方向D2上，电源线突出部252的最大尺寸与该连接电极231和连接电极232最小间距的比例范围为0.4-0.8。例如，该比例过小，则电源线突出部在第二方向D2的尺寸过小，所起到的填平效果有限；该比例过大，则缩小了该电源线突出部与该连接电极231、232之间的间距，可能无法满足设计规则而导致短路不良。
例如，如图6C所示，该电源线突出部252在第二方向D2上的最大尺寸L2为7.35微米，该连接电极231和连接电极232在第二方向D2上的最小间距为14.1微米。
例如，如图6C所示，在垂直于衬底基板的方向上，电源线突出部252与补偿子电路的第一电极(也即第三晶体管的第一极T3s)不重叠，从而避免产生寄生电容，该寄生电容容易造成第三节点N3点的充电时间过长而导致第三节点N3的电位不足，进而导致第一晶体管T1栅极电位不足，影响阈值的补偿。例如，该电源线突出部252与该第三晶体管的第一极T3s在第二方向D2上间隔一定距离，从而避免空间寄生电容的产生(例如避免边缘电场效应)；例如，该电源线突出部252与该第三晶体管的第一极T3s在第二方向D2的最小间距为4.375微米。
如图6D所示，多条数据线包括第一数据线12a和第二数据线12b，该第一数据线12a和第二数据线12b分别配置为为第一子像素100a和第二子像素100b提供数据信号Vd；该第一数据线12a和第二数据线12b分别位于该电源线250的两侧。如图6D所示，在垂直于衬底基板的方向上，该第一子像素的像素电极134a与第一子像素所连接的第一数据线12a不重叠，与第二子像素所连接的第二数据线12b重叠。
例如，在第一方向D1上，该电源线突出部252的最大尺寸L1为8微米，该电源线突出部252与该第二数据线12b的最小间距为8.51微米。
如图6D所示，电源线突出部252位于电源线主体部251与第二数据线12b之间，该电源线突出部252与该第二数据线12b相对于该像素电极134a相对设置。例如，该电源线突出部252、连接电极231、连接电极232以及该第二数据线12b分别位于该像素电极134a的四个不同侧，从而较为均匀地相对该像素电极134a设置，有效地提高了像素电极134a的平坦度。
如图6D所示，该第一子像素的像素电极134a包括第一电极主体部141和电极突出部141a(本公开第一连接部的一个示例)，该第一电极主体部141用于与该第一子像素的发光元件的发光层接触，突出部141a通过过孔340(参考图3A和图7A，本公开第一过孔的一个示例)与连接电极232电连接；该第一电极主体部与141与该过孔340在垂直于衬底基板的方向不重叠，从而避免过孔340影响第一电极主体部141的平坦度从而提高显示质量。
例如，该第一电极主体部141为矩形，该矩形的长和宽分别与第一方向D1及第二方向D2平行。例如，该电源线突出部252、连接电极231、连接电极232以及该第二数据线12b 分别位于该矩形的四侧。
需要说明的是，本公开实施例中像素电极的电极主体部是指该像素电极所包括的具有最大矩形区域的部分，以下不再赘述。
结合参考图6A和图6D，该电源线250包括弯折部253(如图6D中椭圆虚线框所示)，该弯折部253例如为U形或V形结构。该弯折部253朝第二数据线12b弯折从而在靠近第一数据线12a的一侧形成凹陷区。例如，该弯折部253与该第二子像素的像素电极134b在垂直于衬底基板的方向上至少部分重叠。如图6D所示，该弯折部253在衬底基板上的正投影位于该第二子像素的像素电极134b在所述衬底基板上的正投影内，从而该弯折部253对该第二子像素的像素电极134b起到垫高作用，提高了该像素电极134b的平坦度。
如图6B和图6D所示，该第一数据线12a上的过孔区(也即覆盖过孔346的区域)对应于该弯折部253所形成的凹陷区设计，从而提高了空间利用率。例如，该第一数据线12a的包括沿第二方向D2延伸的数据线主体部，该数据线主体部的线宽较小，为了便于设置过孔，该第一数据线12a还包括从其数据线主体部延伸的数据线突出部121，该数据线突出部121朝向凹陷区突出并与过孔346在垂直于衬底基板的方向上至少部分重叠。
例如，与该第二子像素的像素电极134b重叠的数据线突出部121通过过孔346与该第二子像素斜下方的子像素(也即该第一子像素正下方的子像素)连接以提供数据信号Vd。
例如，在第二方向D2上，电源线突出部252和弯折部253交替排列。
如图6D所示，在第二方向D2上，电源线突出部252和弯折部253的最小间距大于第一子像素的像素电极134a与第二子像素的像素电极134b的最小间距。
如图6D所示，该第二子像素的像素电极134b包括第二电极主体部142(如图虚线框所示)，该第二电极主体部142为矩形，该矩形的几何中心O在该电源线250平面上的正投影沿第二方向D2(沿该虚线箭头的方向)在该电源线上的投影位于该弯折部253上。
例如，如图6A-6B所示，该第三导电层203还包括连接电极233，该连接电极233的一端通过过孔348与复位电压线电连接，另一端通过过孔347与第六晶体管T6电连接，使得该第六晶体管T6的第一极T6s可以从该复位电压线240接收第一复位电压Vinit1。例如，该过孔348贯穿第三绝缘层303。例如该过孔404贯穿第一绝缘层301、第二绝缘层302和第三绝缘层303。
例如，如图6B所示，上一行子像素中的第七晶体管T7的第一极与本行子像素所对应的的复位电压线240电连接以接收第二复位电压Vinit2，本行子像素中的第七晶体管T7的第一极与下一行子像素所对应的复位电压线240电连接以接收第二复位电压Vinit2。
为了便于说明本公开实施例中发光元件的像素电极与各晶体管的栅极、沟道区的相对位置关系，图7A示出了半导体层102、第一导电层201和第四导电层204。
结合图3A-3B和图7A所示，第四导电层204包括发光元件的第一电极，也即像素电极134，例如包括第一子像素100a的像素电极134a、第二子像素100b的像素电极134b、第三子像素100c的像素电极134c。各子像素的像素电极134通过过孔340与该子像素中的连接 电极232电连接，从而通过该连接电极233与第五晶体管T5的第二极T5d电连接。该过孔340例如贯穿第四绝缘层304。
例如，参考图3A-3B，该显示基板20还可以包括位于发光元件的像素电极上的像素界定层305。像素界定层305中形成开口暴露出像素电极134的至少部分从而界定显示基板各个子像素的开口区(即有效发光区)600。发光元件120的发光层136至少形成于该开口内(发光层136还可以覆盖部分的像素界定层远离发光元件的第一电极一侧的表面)，第二电极135形成于发光层136上从而形成该发光元件120。例如，该第二电极135为公共电极，整面布置于该显示基板20中。例如，该发光元件120的第一电极134、发光层136和第二电极135依次层叠设置，且该第一电极134位于该第二电极135靠近衬底基板101的一侧。例如像素电极134为发光元件的阳极，第二电极135为发光元件的阴极。
图7A在各子像素的发光元件的第一电极上示出了该开口区600的位置，并示出了像素电极的过孔340相对于各像素电极134的位置。如图7A所示，该过孔340与开口区600在衬底基板101上的正投影不重叠，也即该过孔340在衬底基板101上的正投影位于开口区600之外。由于在垂直于衬底基板101的方向上，过孔340距离发光层136较近，这种设置避免了过孔340影响开口区内的发光层的平整度从而影响发光品质。
例如，如图3B所示，过孔349和过孔340在垂直于衬底基板101的方向上部分重叠而不完全重叠，避免在垂直基板方向上，过孔堆叠导致过孔所在位置容易产生连接不良、断线或不平坦。在另一些示例中，过孔349和过孔340在垂直于衬底基板101的方向上不重叠。在一些示例中，贯穿某层的过孔可以形成为在该膜层一个表面的尺寸大于相对另一表面上到尺寸，过孔的范围可以为在对应膜层中的形成的最大尺寸。
例如，显示基板包括多个第一子像素100a、多个第二子像素100b和多个第三子像素100c，每个子像素的像素电极通过过孔340与其像素电路电连接，图7A示意性地示出了过孔340在每个像素电极中的位置。图7A中还用虚线矩形框分别示意出了像素电极134a的第一电极主体部141、像素电极134b的第二电极主体部142以及像素电极134c的第三电极主体部143；各像素电极除电极主体部以外的部分为该像素电极的电极突出部。
如图7A所示，各子像素的像素电路与像素电极具有不同的排列规则。例如，第一子像素的像素电路与第二子像素的像素电路沿第一方向排列，而第一子像素的像素电极与第二子像素的像素电极沿第二方向排列。
例如，如图7A所示，在第一方向上，第一子像素、第二子像素与第三子像素的像素电路顺次排列；在第二方向上，每列像素电路对应的子像素发出相同颜色的光。
例如，图7A示出了四列像素电极；图7B示出了四行六列子像素的像素电极的示意图。参考图7A-7B，例如，在第二方向上，第一子像素的像素电极134a与第二子像素的像素电极134b交替排列，或者第三子像素的像素电极134c顺次排列；而这两种情形在第一方向上交替出现。例如，在第一方向上，第一子像素的像素电极134a与第三子像素的像素电极134c交替排列；或者，第二子像素的像素电极134b与第三子像素的像素电极134c交替排列；而 这两种情形在第二方向上交替出现。
例如，第三子像素的像素电极134c包括第三电极主体部143。如图7B所示，对于一列第三子像素，在第二方向上相邻的第三子像素的像素电极134c的第三电极主体部143之间的间距并不固定。如图7B所示，相邻的第三子像素的像素电极134c的第三电极主体部143的最小间距交替为第一间距和第二间距d2，第一间距d1大于第二间距d2。由于该列上的子像素配置为出相同的颜色，因此在用掩膜板蒸镀形成该第三子像素的发光层时，具有较小间距的第三子像素的可以共用一个掩膜版网孔进行蒸镀从而降低了对掩膜板的精度要求。
例如，多个子像素划分为多个像素组，每个像素组包括第一子像素、第二子像素和第三子像素；例如，每个像素组配置为发出全彩光。例如，每个像素组中的第一子像素、第二子像素、第三子像素位于同一行；图7B中用圆圈示出了每个像素组的像素电极。然而这些并不对本公开造成限制，实际电路中也可能按照其它方式划分像素组。
图7A和7B中用圆圈示意性地示出了各像素组。图7A中用圆圈示出了多个像素组中的第三像素组G3、第四像素组G4、第一像素组G1和第二像素组G2，该第三像素组G3与第四像素组G4在第一方向上相邻，该第三像素组G3和第一像素组G1在第二方向上相邻，该第四像素组G4和第二像素组G2在第二方向上相邻。
例如，每个像素组中，第一子像素的像素电极134a、第二子像素的像素电极134b和第三子像素的像素电极134c呈品字形排列。
例如，在第一方向D1或第二方向D2上相邻的两个像素组中的至少一对对应的子像素的像素电极的形状不同；例如，该两个像素组中的对应的第二子像素和/或第三子像素的像素电极形状不同。
需要说明的是，多个像素组中对应的子像素表示该多个子像素中发出相同颜色光的子像素。
例如，位于相邻行且位于相邻列的两个像素组(也即二者斜对着)中的至少一对对应的子像素的像素电极形状相同；例如，该两个像素组中所有对应的子像素的像素电极的形状均分别相同。例如，第三像素组G3和第二像素组G2中对应的子像素的像素电极的形状相同，第四像素组G4和第一像素组G1中对应的子像素的像素电极的形状相同。
例如，各第一子像素的像素电极134a均相同。
例如，如图7A所示，第三像素组G3中第二子像素的像素电极与第一像素组G1中的第二子像素的像素电极的形状不同，与第二像素组G2中的第二子像素的像素电极的形状可以相同或不同(图7A和7B示出了不同的情形)；例如，第三像素组G3中第三子像素的像素电极与第一像素组G1中第三子像素的像素电极的形状不同，与第二像素组G2中第三子像素的像素电极的形状可以相同或不同(图7A和7B示出了不同的情形)。
例如，如图7A-7B所示，多个第二子像素的像素电极134b包括第一形状电极(例如参照第三像素组G3中的第二像素电极134b)和第二形状电极(例如参照第一像素组G1或第四像素组G4中的第二像素电极134b)。例如，第一形状电极和第二形状电极具有相同形状 的第二电极主体部142，但是包括不同的从第二电极主体部142延伸出的电极突出部(142a、142b、142c)。
例如，多个第三子像素的像素电极134c包括第三形状电极(例如参照第三像素组G3中的第三像素电极134c)和第四形状电极(例如参照第一像素组G1或第四像素组G4中的第二像素电极134b)。例如，第三形状电极和第四形状电极具有相同形状的第三电极主体部143，但是包括不同的从第三电极主体部143延伸出的电极突出部(143a、143b、143c)。
例如，第一形状电极与第二形状电极在第一方向D1和/或第二方向D2上交替排列；例如，第三形状电极和第四形状电极在第一方向D1和/或第二方向D2上交替排列。
由于第三晶体管T3和第六晶体管T6分别与第一晶体管T1(驱动晶体管)的栅极直接电连接，因此第三晶体管T3和第六晶体管T6直接影响驱动晶体管的栅极电压的稳定性，例如，当该第三晶体管T3或第六晶体管T6的性能发生不稳定，则可形成电荷泄露路径，造成第一晶体管补偿不足，从而造成显示不均。
由于第三晶体管的导电区T3c和第六晶体管T6的导电区T6c的材料均包括半导体材料，在光照下容易发生阈值漂移、漏电等不稳定现象，本公开至少一实施例还通过对像素电极进行设计以对各子像素的第三晶体管的导电区T3c和/或第六晶体管T6的导电区T6c进行遮挡，提高该补偿晶体管的稳定性，从而提高显示质量。
例如，在本公开至少一实施例中，像素电极为非透明材料，具有较好的遮光效果。例如，该像素电极包括透明导电材料和金属材料的叠层结构。
如图7A所示，第一子像素(例如参考第三像素组G3中的第一子像素)的第三晶体管的导电区T3c与一个第二子像素(例如参考第一像素组G1中的第二子像素)的像素电极134b在垂直于所述衬底基板的方向上至少部分重叠，该第二子像素与该第一子像素位于相邻行且位于相邻列(也即二者斜对着)。
需要说明的是，如图7A所示，子像素的像素电路的排列规则与其像素电极(134a、134b、134c)的排列规则并不相同，为了方便说明，这里子像素的排列的描述参照像素电路的排列规则；例如，相邻的子像素是指像素电路相邻的子像素。
例如，如图7A-7B所示，第二子像素(例如参考第一像素组G1中的第二子像素)的像素电极134b包括从第二电极主体部142延伸的电极突出部142a和电极突出部142b，从图7A-7B中看，该电极突出部142a从该矩形的第二电极主体部142下侧边突出，该电极突出部142b从该矩形的第二电极主体部142的右上角突出。在垂直于衬底基板的方向上，该电极突出部142a覆盖位于该第二子像素左下方的第一子像素(例如参考第三像素组G3中的第一子像素)的第三晶体管T3的导电区T3c。该突出部142b沿右上方延伸以通过过孔340与该第二子像素的像素电路电连接。例如，在垂直于衬底基板的方向上，该电极突出部142b还和位于该第二子像素正下方的另一个第二子像素(例如参考第三像素组G3中的第二子像素)的第六晶体管T6的导电区T6c至少部分重叠，例如，该电极突出部142b的覆盖该相邻的第二子像素的第六晶体管T6的导电区T6c。例如，在此种情形，该第二子像素的像素电 极134b为第一形状电极。
例如，如图7A-7B所示，该第二子像素(例如参考第二像素组G2中的第二子像素或者第一像素组G1正上方的第二子像素)的像素电极134b还可以包括电极突出部142c，该电极主体部142c从该像素电极134b的矩形的电极主体部的右下角突出，例如沿第一方向D1延伸，例如，在垂直于衬底基板的方向上，该电极突出部142c与位于该第二子像素正下方的另一个第二子像素(例如参考第四像素组G4中的第二子像素)的第三晶体管T3的导电区T3c至少部分重叠；例如，该电极突出部142c覆盖该相邻的第二子像素的第三晶体管T3的导电区T3c。
例如，如图7A-7B所示，在一种情形，第二子像素(例如参考第四像素组G4中的第二子像素)的第三晶体管的导电区T3c与其正上方(也即同一列)的第二子像素(本公开第四子像素的一个示例，例如参考第二像素组G2中的第二子像素)的像素电极134b在垂直于衬底基板的方向上至少部分重叠；在另一种情形，第二子像素(例如参考第三像素组G3中的第二子像素)的第三晶体管的导电区T3c与一个第三子像素(参考第一像素组G1中的第三子像素)的像素电极134c在垂直于衬底基板的方向上至少部分重叠，该第三子像素与该第二子像素位于相邻行且位于相邻列(也即二者斜对着)。
例如，如图7A-7B所示，该第三子像素(例如参考第二像素组G2中的第三子像素)的像素电极134c包括从第三电极主体部143延伸的电极突出部143a和电极突出部143b，从图7A-7B中看，该电极突出部143a从该矩形的第三电极主体部143的右下角突出，该电极突出部143b从该矩形的第三电极主体部143的右侧边突出。在垂直于衬底基板的方向上，该电极突出部143a覆盖位于该第二子像素正下方的另一个第三子像素(例如参考第四像素组G4中的第三子像素)的第三晶体管T3的导电区T3c。该突出部143b的沿第一方向延伸以通过过孔340与该第三子像素的像素电路电连接。例如，为了达到更好的覆盖效果，在实际设计中，该电极突出部143a可能在不同子像素中存在波动。该例如，在此种情形，该第三子像素的像素电极134c为第三形状电极。
例如，如图7A-7B所示，在另一种情形，该第三子像素(例如参考第一像素组G1中的第三子像素)的像素电极134c包括从第三电极主体部143延伸的电极突出部143a、电极突出部143b和电极突出部143c，例如，该电极突出部143a、电极突出部143b分别从该第三电极主体部143在第一方向D1上相对的两侧边突出。例如，从图7A-7B中看，该电极突出部143a从该矩形的第三电极主体部143左侧边突出，该电极突出部143b从该第三电极主体部143右侧边突出。在垂直于衬底基板的方向上，该电极突出部143a覆盖位于该第三子像素左下方的第二子像素(参考第三像素组G3中的第二子像素)的第三晶体管T3的导电区T3c；该突出部143b覆盖位于该第三子像素正下方的第三子像素(参考第三像素组G3中的第三子像素)的第三晶体管T3的导电区T3c。该电极突出部143c从该矩形的第三电极主体部143的右侧边(例如中部)突出，并通过过孔340与该第三子像素的像素电路电连接。例如，为了达到更好的覆盖效果，在实际设计中，该电极突出部143a和134b可能在不同子像 素中存在波动。例如，在此种情形，该第三子像素的像素电极134c为第四形状电极。
例如，第三子像素(例如参考第四像素组G4中的第三子像素)的第三晶体管的导电区T3与正上方的另一个第三子像素(本公开第五子像素的一个示例，例如参考第二像素组G2中的第三子像素)的像素电极134c在垂直于所述衬底基板的方向上至少部分重叠，例如，在垂直于衬底基板的方向上，该第三子像素的第三晶体管的导电区T3被另一个第三子像素的像素电极134c覆盖。
本公开至少一实施例还提供一种显示基板，包括衬底基板和成阵列分布于所述衬底基板上的多个子像素。所述多个子像素每个包括像素电路，所述像素电路用于驱动所述多个子像素每个对应的发光元件，所述多个子像素的像素电路沿第一方向和第二方向排列，所述第一方向和所述第二方向不同；所述多个子像素每个还包括像素电极，所述像素电极为所述每个子像素对应的发光元件的第一电极，所述每个子像素的像素电极与像素电路彼此电连接；所述每个像素电路包括驱动子电路、数据写入子电路和补偿子电路；所述驱动子电路包括控制端、第一端和第二端，并配置为与所述发光元件连接并且控制流经发光元件的驱动电流；所述数据写入子电路与所述驱动子电路连接，并配置为响应于第一扫描信号将数据信号写入所述驱动子电路的第一端；所述补偿子电路与所述驱动子电路连接，并配置为响应于第二扫描信号对所述驱动子电路进行阈值补偿；所述多个子像素被划分为多个像素组，所述多个像素组每个包括第一子像素、第二子像素和第三子像素，所述第一子像素、所述第二子像素和所述第三子像素分别配置为发出不同颜色的光；所述多个像素组包括在所述第一方向上相邻的第一像素组和第二像素组，所述第一像素组中至少一个子像素和所述第二像素组的中对应的子像素的像素电极的形状不同，并且所述第一像素组中至少一个子像素和所述第二像素组中的对应的子像素的像素电极的形状相同。
例如，每个像素组配置为发出全彩光。例如，每个像素组中的第一子像素、第二子像素、第三子像素位于同一行。然而这些并不对本公开造成限制，实际电路中也可能按照其它方式划分像素组。
例如，如图7A-7B所示，第一像素组G1中第一子像素与第二像素组G2中第一子像素的像素电极的形状形同；第一像素组G1中第二子像素、第三子像素分别与第二像素组G2的第二子像素、第三子像素具有不同形状的像素电极。
例如，如图7A-7B所示，第一像素组G1中第二子像素、第三子像素分别与第三像素组G3的第二子像素、第三子像素具有不同形状的像素电极。
例如，如图7A-7B所示，第一像素组G1中第二子像素、第三子像素分别与第四像素组G3的第二子像素、第三子像素具有不同形状的像素电极。
例如，如图7A-7B所示，第二像素组G2中第二子像素、第三子像素分别与第三像素组G3的第二子像素、第三子像素具有不同形状的像素电极。
例如，各第一子像素的像素电极134a均相同。
在另一些示例中，第一像素组G1和第四像素组G4中对应的子像素的像素电极可以分 别相同；第三像素组G3和第二像素组G2中对应的子像素的像素电极的形状可以分别相同。
例如，如图7A-7B所示，在垂直于所述衬底基板的方向上，第三像素组G3的第一子像素的第三晶体管的导电区T3c与第一像素组G1的第二子像素的像素电极134b至少部分重叠。例如，为了取得更好的遮光效果，在垂直于所述衬底基板的方向上，该第一像素组G1的第二子像素的像素电极134b完全覆盖该第三像素组G3的第一子像素的第三晶体管的导电区T3c。
例如，如图7A-7B所示，在垂直于所述衬底基板的方向上，第三像素组G3中的第二子像素和第三子像素的第三晶体管的导电区T3c分别与第一像素组G1的第三子像素的像素电极134c至少部分重叠。例如，为了取得更好的遮光效果，在垂直于所述衬底基板的方向上，该第一像素组G1的第三子像素的像素电极134c完全覆盖该第三像素组G3中的第二子像素和第三子像素的第三晶体管的导电区T3c。
例如，如图7A-7B所示，第一像素组G1的第三子像素的像素电极134c包括第三电极主体部143和从该第三电极主体部143延伸的电极突出部143a(本公开第一电极突出部的一个示例)及电极突出部143b(本公开第二电极突出部的一个示例)。在垂直于所述衬底的方向上，电极突出部143a和电极突出部143b分别与该第三像素组G3的第二子像素及第三子像素的第三晶体管的导电区T3c至少部分重叠。例如，为了取得更好的遮光效果，在垂直于所述衬底基板的方向上，电极突出部143a和电极突出部143b分别完全覆盖该第三像素组G3的第二子像素及第三子像素的第三晶体管的导电区T3c。
例如，如图7A-7B所示，第四像素组G4的第一子像素和第二子像素的第三晶体管的导电区T3c分别与第二像素组G2的第二子像素的像素电极134b至少部分重叠。例如，为了取得更好的遮光效果，在垂直于所述衬底基板的方向上，该第二像素组G2的第二子像素的像素电极134b完全覆盖该第四像素组G4的第一子像素和第二子像素的第三晶体管的导电区T3c。
例如，如图7A-7B所示，第二像素组G2的第二子像素的像素电极134b包括第二电极主体部142和从该第二电极主体部延伸的电极突出部142a(本公开第三电极突出部的一个示例)及电极突出部142c(本公开第四电极突出部的一个示例)。在垂直于所述衬底的方向上，突出部142a和电极突出部142c分别与第四像素组G4的第一子像素及第二子像素的第三晶体管的导电区T3至少部分重叠。例如，为了取得更好的遮光效果，在垂直于所述衬底基板的方向上，该电极突出部142a和电极突出部142c分别完全覆盖该第四像素组G4的第一子像素和第二子像素的第三晶体管的导电区T3c。
例如，如图7A-7B所示，第四像素组G4的第三子像素的第三晶体管的导电区T3c与第二像素组G2的第二子像素的像素电极134b至少部分重叠。例如，该第二像素组G2的第二子像素的像素电极134b包括电极突出部143a，该电极突出部143a与第四像素组G4的第三子像素的第三晶体管的导电区T3c在垂直于衬底基板的方向上至少部分重叠。例如，为了取得更好的遮光效果，在垂直于所述衬底基板的方向上，该第二像素组G2的第二子像素的像 素电极134的电极突出部143a完全覆盖该第四像素组G4的第三子像素的第三晶体管的导电区T3c。
例如，如图7A-7B所示，第一像素组G1和第三像素组G3的第三子像素的像素电极的电极主体部的最小间距比第二像素组G2和第四像素组G4的第三子像素的像素电极的电极主体部的最小间距小。
例如，各子像素100的多个开口区的形状和大小可以根据发出不同颜色的光的发光材料的发光效率、使用寿命等进行设置，例如，可以将发光寿命较短或者发光效率较低的发光材料的对应的开口区设置得较大，从而提高发光的稳定性。例如，可以将红色子像素、绿色子像素、蓝色子像素的开口区的大小设置为依次增大。由于开口区与像素电极的主体部的面积相当，相应地，如图7A-7B所示，第一子像素100a、第二子像素100b、第三子像素100c的像素电极134a、134b、134c的面积依次增大。
例如，衬底基板101可以为刚性基板，例如玻璃基板、硅基板等，也可以由具有优良的耐热性和耐久性的柔性材料形成，例如聚酰亚胺(PI)、聚碳酸酯(PC)、聚乙烯对苯二甲酸乙二醇酯(PET)、聚乙烯、聚丙烯酸酯、多芳基化合物、聚醚酰亚胺、聚醚砜、聚乙二醇对苯二甲酸酯(PET)、聚乙烯(PE)、聚丙烯(PP)、聚砜(PSF)、聚甲基丙烯酸甲酯(PMMA)、三醋酸纤维素(TAC)、环烯烃聚合物(COP)和环烯烃共聚物(COC)等。
例如，该半导体层102的材料包括但不限于硅基材料(非晶硅a-Si，多晶硅p-Si等)、金属氧化物半导体(IGZO，ZnO，AZO，IZTO等)以及有机物材料(六噻吩，聚噻吩等)。
例如，该第一导电层201、第二导电层202、第三导电层203及第四导电层204的材料分别可以包括金(Au)、银(Ag)、铜(Cu)、铝(Al)、钼(Mo)、镁(Mg)、钨(W)以及以上金属组合而成的合金材料；或者导电金属氧化物材料，例如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)、氧化锌铝(AZO)等。
例如，该发光元件120为顶发射结构，第一电极(即像素电极)134具有反射性而第二电极135具有透射性或半透射性。例如，第一电极134为阳极，第二电极135为阴极。例如，第一电极134为ITO/Ag/ITO叠层结构,透明导电材料ITO为高功函数的材料，与发光材料直接接触可以提高空穴注入率；金属材料Ag有助于提高第一电极的反射率。例如；第二电极135为低功函数的材料以充当阴极，例如为半透射的金属或金属合金材料，例如为Ag/Mg合金材料。
例如，第一绝缘层301、第二绝缘层302、第三绝缘层303例如为无机绝缘层，例如氧化硅、氮化硅、氮氧化硅等硅的氧化物、硅的氮化物或硅的氮氧化物，或者氧化铝、氮化钛等包括金属氮氧化物绝缘材料。例如，第四绝缘层304和像素界定层305分别为有机绝缘材料，例如为聚酰亚胺(PI)、丙烯酸酯、环氧树脂、聚甲基丙烯酸甲酯(PMMA)等有机绝缘材料。例如，第四绝缘层304为平坦化层；例如第四绝缘层304的材料为光刻胶材料。
本公开至少一实施例还提供一种显示面板，包括以上任一显示基板20。例如，该显示面板为OLED显示面板，相应地其包括的显示基板20为OLED显示基板。该显示基板20可 以包括发光元件，也可以不包括发光元件，也即该发光元件可以在显示基板20完成后在面板厂形成。在该显示基板20本身不包括发光元件的情形下，本公开实施例提供的显示面板除了包括显示基板20之外，还进一步包括发光元件。
如图8所示，例如，该显示面板30还包括设置于显示基板20上的封装层801和盖板802，该封装层801配置为对显示基板20上的发光元件进行密封以防止外界的湿气和氧向该发光元件及驱动子电路的渗透而造成对器件的损坏。例如，封装层801包括有机薄膜或者包括无机薄膜、有机薄膜、无机薄膜交替层叠的结构。例如，该封装层801与显示基板20之间还可以设置吸水层(未示出)，配置为吸收发光元件在前期制作工艺中残余的水汽或者溶胶。盖板802例如为玻璃盖板或柔性盖板。例如，盖板802和封装层801可以为一体的结构。
本公开的至少一实施例还提供一种显示装置40，如图9所示，该显示装置40包括上述任一显示基板20或显示面板30，本实施例中的显示装置可以为：显示器、OLED面板、OLED电视、电子纸、手机、平板电脑、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
以上所述仅是本发明的示范性实施方式，而非用于限制本发明的保护范围，本发明的保护范围由所附的权利要求确定。

Claims (31)

  1. 一种显示基板，包括：
    衬底基板；
    多个子像素，位于所述衬底基板上；
    其中，所述多个子像素每个包括像素电路，所述像素电路用于驱动所述多个子像素每个对应的发光元件，所述多个子像素的像素电路沿第一方向和第二方向排列为阵列，所述第一方向和所述第二方向不同；
    所述多个子像素每个还包括像素电极，所述像素电极为所述每个子像素对应的发光元件的第一电极，所述每个子像素的像素电极与像素电路彼此电连接；
    所述每个像素电路包括驱动子电路、数据写入子电路和补偿子电路，所述驱动子电路包括控制端、第一端和第二端，并配置为与所述发光元件连接并且控制流经所述发光元件的驱动电流；所述数据写入子电路与所述驱动子电路连接，并配置为响应于第一扫描信号将数据信号写入所述驱动子电路的第一端；所述补偿子电路与所述驱动子电路连接，并配置为响应于第二扫描信号对所述驱动子电路进行阈值补偿；
    所述多个子像素包括第一子像素，所述显示基板还包括电源线，所述电源线配置为为所述第一子像素提供第一电源电压；
    所述电源线位于所述第一子像素的像素电极靠近所述衬底基板的一侧，所述电源线包括沿所述第二方向延伸的电源线主体部和从所述电源线主体部突出的电源线突出部，所述电源线突出部与所述第一子像素的像素电极在垂直于所述衬底基板的方向上至少部分重叠。
  2. 如权利要求1所述的显示基板，其中，所述第一子像素还包括第一连接电极和第二连接电极，所述第一连接电极、所述第二连接电极、所述电源线同层设置且彼此绝缘；
    第一连接电极分别与所述第一子像素的像素电路和像素电极电连接，从而将所述第一子像素的像素电路与像素电极电连接；
    所述第二连接电极分别与所述第一子像素的驱动子电路的控制端和补偿子电路电连接，从而将所述第一子像素的补偿子电路与所述驱动子电路的控制端电连接；
    所述第一连接电极和所述第二连接电极分别与所述第一子像素的像素电极在垂直于所述衬底基板的方向上至少部分重叠。
  3. 如权利要求2所述的显示基板，其中，所述电源线突出部从所述电源线主体部沿所述第一方向突出，并在所述第二方向上位于所述第一连接电极和所述第二连接电极之间；
    在所述第二方向上，所述电源线突出部与所述第一连接电极和所述第二连接电极分别至少部分重叠。
  4. 如权利要求2或3所述的显示基板，其中，在所述第二方向上，所述电源线突出部的最大尺寸与所述第一连接电极和第二连接电极之间的最小间距的比例范围为0.4-0.8。
  5. 如权利要求2-4任一所述的显示基板，其中，所述第一子像素的像素电极包括第一电极主体部和第一连接部，
    所述第一电极主体部用于与所述第一子像素对应的发光元件的发光层接触，所述像素电极的第一连接部通过第一过孔与所述第一连接电极电连接；
    所述第一电极主体部与所述第一过孔在垂直于所述衬底基板的方向不重叠。
  6. 如权利要求5所述的显示基板，其中，所述第一电极主体部为矩形，所述矩形的长和宽分别与所述第一方向和所述第二方向平行。
  7. 如权利要求1-6任一所述的显示基板，其中，所述补偿子电路包括控制电极、第一电极和第二电极，所述补偿子电路的第一电极和第二电极分别与所述驱动子电路的第二端和控制端电连接；
    所述补偿子电路的第一电极包括导体化的半导体材料；
    在垂直于衬底基板的方向上，所述电源线突出部与所述补偿子电路的第一电极不重叠。
  8. 如权利要求1-7任一所述的显示基板，其中，所述多个子像素还包括第二子像素，所述第二子像素与所述第一子像素在所述第一方向相邻；
    所述显示基板还包括沿所述第二方向延伸的第一数据线和第二数据线，所述第一数据线和所述第二数据线分别配置为为所述第一子像素和所述第二子像素提供所述数据信号；
    所述第一数据线和所述第二数据线分别位于所述电源线的两侧，所述第二数据线和所述第一子像素的像素电极在垂直于所述衬底基板的方向至少部分交叠。
  9. 如权利要求8所述的显示基板，其中，在所述第一方向上，所述电源线突出部位于所述电源线主体部与所述第二数据线之间。
  10. 如权利要求8或9所述的显示基板，其中，在垂直于所述衬底基板的方向上，所述第二子像素的像素电极与所述电源线及所述第二数据线分别至少部分重叠。
  11. 如权利要求10所述的显示基板，其中，所述电源线包括弯折部，所述弯折部朝所述第二数据线弯折从而形成凹陷区；
    所述弯折部与所述第二子像素的像素电极在垂直于所述衬底基板的方向上至少部分重叠。
  12. 如权利要求11所述的显示基板，其中，在所述第二方向上，所述电源线突出部和所述弯折部的最小间距大于所述第一子像素的像素电极与所述第二子像素的像素电极的最小间距。
  13. 如权利要求11或12所述的显示基板，其中，所述第二子像素的像素电极包括第二电极主体部，所述第二电极主体部为矩形，所述矩形的几何中心在所述电源线所在平面上的正投影沿所述第二方向在所述电源线上的投影位于所述弯折部上。
  14. 如权利要求11-13任一所述的显示基板，其中，所述多个子像素还包括与所述第一子像素在所述第二方向上相邻的相邻子像素；
    所述第一数据线配置为通过第二过孔与所述相邻子像素的数据子电路连接以为所述相邻子像素提供所述数据信号；
    所述第一数据线包括沿所述第二方向延伸的数据线主体部以及从所述数据线主体部延 伸的数据线突出部，所述数据线突出部与所述第二过孔在垂直于衬底基板的方向上至少部分重叠；
    所述数据线突出部朝向所述电源线的弯折部的凹陷区突出。
  15. 如权利要求11-14任一所述的显示基板，其中，所述电源线包括多个所述电源线突出部和多个所述弯折部，所述多个电源线突出部与所述多个弯折部在所述第二方向交替设置。
  16. 如权利要求1-15任一所述的显示基板，其中，所述多个子像素包括多个所述第一子像素、多个第二子像素以及多个第三子像素，所述第一子像素、所述第二子像素及所述第三子像素分别配置为发出不同颜色的光；
    在所述第二方向上，所述第一子像素的像素电极与所述第二子像素的像素电极交替排列；或者，所述第三子像素的像素电极顺次排列。
  17. 如权利要求16所述的显示基板，其中，在所述第一方向上，所述第一子像素的像素电极与所述第三子像素的像素电极交替排列；或者，所述第二子像素的像素电极与所述第三子像素的像素电极交替排列。
  18. 如权利要求16或17所述的显示基板，其中，所述多个第二子像素的像素电极包括第一形状电极和第二形状电极，所述多个第三子像素的像素电极包括第三形状电极和第四形状电极；
    所述第一形状电极与所述第二形状电极在所述第一方向或所述第二方向均交替排列；
    所述第三形状电极和所述第四形状电极在所述第一方向或所述第二方向均交替排列。
  19. 如权利要求16或17所述的显示基板，其中，所述多个第二子像素的像素电极沿所述第一方向和所述第二方向排列为像素电极阵列，所述多个第二子像素的像素电极包括第一形状电极、第二形状电极、第三形状电极和第四形状电极；
    所述像素电极阵列包括第一像素电极列和第二像素电极列，在所述第一像素电极列，所述第一形状电极和所述第二形状电极在所述第二方向交替排列；在所述第二像素电极列，所述第三形状电极和所述第四形状电极在所述第二方向交替排列。
  20. 如权利要求1-15任一所述的显示基板，其中，所述补偿子电路包括补偿晶体管，
    所述补偿晶体管包括第一栅极、第二栅极以及位于所述第一栅极和所述第二栅极之间的导电区，所述导电区包括导体化的半导体材料；所述多个子像素还包括第二子像素及第三子像素，所述第一子像素、所述第二子像素及所述第三子像素分别配置为发出不同颜色的光；
    所述第二子像素与所述第一子像素位于相邻的像素行且位于相邻的像素列，
    所述第一子像素的补偿晶体管的导电区与所述第二子像素的像素电极在垂直于所述衬底基板的方向上至少部分重叠。
  21. 如权利要求20所述的显示基板，其中，所述多个子像素还包括第四子像素，所述第四子像素与所述第二子像素在所述第二方向上相邻，所述第四子像素与所述第二子像素配置为发出相同颜色的光；
    在垂直于所述衬底基板的方向上，所述第二子像素的补偿晶体管的导电区与所述第四子像素的像素电极或者所述第三子像素的像素电极至少部分重叠，所述第三子像素与所述第二子像素位于相邻的像素行且位于相邻的像素列。
  22. 如权利要求20或21所述的显示基板，其中，所述多个子像素还包括第五子像素，所述第五子像素与所述第三子像素在所述第二方向上相邻，所述第五子像素与所述第三子像素配置为发出相同颜色的光；
    所述第三子像素的补偿晶体管的导电区与所述第五子像素的像素电极在垂直于所述衬底基板的方向上至少部分重叠。
  23. 一种显示基板，包括：
    衬底基板；
    多个子像素，成阵列分布于所述衬底基板上；
    其中，所述多个子像素每个包括像素电路，所述像素电路用于驱动所述多个子像素每个对应的发光元件，所述多个子像素的像素电路沿第一方向和第二方向排列，所述第一方向和所述第二方向不同；
    所述多个子像素每个还包括像素电极，所述像素电极为所述每个子像素对应的发光元件的第一电极，所述每个子像素的像素电极与像素电路彼此电连接；
    所述每个像素电路包括驱动子电路、数据写入子电路和补偿子电路；
    所述驱动子电路包括控制端、第一端和第二端，并配置为与所述发光元件连接并且控制流经发光元件的驱动电流；
    所述数据写入子电路与所述驱动子电路连接，并配置为响应于第一扫描信号将数据信号写入所述驱动子电路的第一端；
    所述补偿子电路与所述驱动子电路连接，并配置为响应于第二扫描信号对所述驱动子电路进行阈值补偿；
    所述多个子像素被划分为多个像素组，所述多个像素组每个包括第一子像素、第二子像素和第三子像素，所述第一子像素、所述第二子像素和所述第三子像素分别配置为发出不同颜色的光；
    所述多个像素组包括在所述第一方向上相邻的第一像素组和第二像素组，所述第一像素组中至少一个子像素和所述第二像素组的中对应的子像素的像素电极的形状不同，并且
    所述第一像素组中至少一个子像素和所述第二像素组的中对应的子像素的像素电极的形状相同。
  24. 如权利要求23所述的显示基板，其中，所述第一像素组中的第一子像素和所述第二像素组中的第一子像素的像素电极的形状相同；所述第一像素组中第二子像素和第三子像素分别与所述第二像素组的第二子像素和第三子像素的像素电极的形状不同。
  25. 如权利要求24所述的显示基板，其中，所述补偿子电路包括补偿晶体管，所述补偿晶体管包括第一栅极、第二栅极以及位于所述第一栅极和所述第二栅极之间的导电区，所 述导电区包括导体化的半导体材料；
    所述多个像素组还包括在所述第一方向上相邻的第三像素组和第四像素组，所述第三像素组与所述第一像素组在所述第二方向上相邻，所述第四像素组与所述第二像素组在所述第二方向上相邻；
    在垂直于所述衬底基板的方向上，所述第三像素组的第一子像素的补偿晶体管的导电区与所述第一像素组的第二子像素的像素电极至少部分重叠。
  26. 如权利要求25所述的显示基板，其中，在垂直于所述衬底基板的方向上，所述第三像素组的第二子像素和第三子像素的补偿晶体管的导电区分别与所述第一像素组的第三子像素的像素电极至少部分重叠。
  27. 如权利要求26所述的显示基板，其中，所述第一像素组的第三子像素的像素电极包括电极主体部和从所述第三电极主体部延伸的第一电极突出部及第二电极突出部，
    在垂直于所述衬底的方向上，所述第一突出部和所述第二突出部分别与所述第三像素组的第二子像素及第三子像素的补偿晶体管的导电区至少部分重叠。
  28. 如权利要求25-27任一所述的显示基板，其中，所述第四像素组的第一子像素和第二子像素的补偿晶体管的导电区分别与所述第二像素组的第二子像素的像素电极至少部分重叠。
  29. 如权利要求28所述的显示基板，其中，所述第二像素组的第二子像素的像素电极包括电极主体部和从所述电极主体部延伸的第三电极突出部及第四电极突出部，
    在垂直于所述衬底的方向上，所述第三电极突出部和所述第四电极突出部分别与所述第四像素组的第一子像素及第二子像素的补偿晶体管的导电区至少部分重叠。
  30. 如权利要求25-29任一所述的显示基板，其中，所述第一像素组和所述第三像素组的第三子像素的像素电极的电极主体部的最小间距比所述第二像素组和所述第四像素组的第三子像素的像素电极的电极主体部的最小间距小。
  31. 一种显示装置，包括如权利要求1-30任一所述的显示基板。
PCT/CN2021/091650 2021-04-30 2021-04-30 显示基板及显示装置 WO2022227055A1 (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN202180001028.5A CN115552623A (zh) 2021-04-30 2021-04-30 显示基板及显示装置
US17/639,041 US20240038165A1 (en) 2021-04-30 2021-04-30 Display substrate and display device
PCT/CN2021/091650 WO2022227055A1 (zh) 2021-04-30 2021-04-30 显示基板及显示装置
EP21938529.1A EP4207296A1 (en) 2021-04-30 2021-04-30 Display substrate and display apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2021/091650 WO2022227055A1 (zh) 2021-04-30 2021-04-30 显示基板及显示装置

Publications (1)

Publication Number Publication Date
WO2022227055A1 true WO2022227055A1 (zh) 2022-11-03

Family

ID=83847542

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2021/091650 WO2022227055A1 (zh) 2021-04-30 2021-04-30 显示基板及显示装置

Country Status (4)

Country Link
US (1) US20240038165A1 (zh)
EP (1) EP4207296A1 (zh)
CN (1) CN115552623A (zh)
WO (1) WO2022227055A1 (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090102753A1 (en) * 2007-10-23 2009-04-23 Sony Corporation Display device and electronic apparatus
US20180261655A1 (en) * 2017-03-08 2018-09-13 Samsung Display Co., Ltd. Light emitting display device
CN110853531A (zh) * 2019-11-21 2020-02-28 京东方科技集团股份有限公司 显示用驱动背板及其制备方法、显示面板
US20200176531A1 (en) * 2018-11-29 2020-06-04 Lg Display Co., Ltd. Electroluminescent display device
CN111509014A (zh) * 2020-04-27 2020-08-07 京东方科技集团股份有限公司 一种显示基板及其制备方法、显示装置
CN111584757A (zh) * 2020-05-27 2020-08-25 京东方科技集团股份有限公司 显示母板和显示基板的制作方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7826018B2 (en) * 2004-12-27 2010-11-02 Samsung Electronics Co., Ltd. Liquid crystal display
JP7420560B2 (ja) * 2019-07-31 2024-01-23 京東方科技集團股▲ふん▼有限公司 表示用基板及びその製造方法、表示パネル、表示装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090102753A1 (en) * 2007-10-23 2009-04-23 Sony Corporation Display device and electronic apparatus
US20180261655A1 (en) * 2017-03-08 2018-09-13 Samsung Display Co., Ltd. Light emitting display device
US20200176531A1 (en) * 2018-11-29 2020-06-04 Lg Display Co., Ltd. Electroluminescent display device
CN110853531A (zh) * 2019-11-21 2020-02-28 京东方科技集团股份有限公司 显示用驱动背板及其制备方法、显示面板
CN111509014A (zh) * 2020-04-27 2020-08-07 京东方科技集团股份有限公司 一种显示基板及其制备方法、显示装置
CN111584757A (zh) * 2020-05-27 2020-08-25 京东方科技集团股份有限公司 显示母板和显示基板的制作方法

Also Published As

Publication number Publication date
US20240038165A1 (en) 2024-02-01
EP4207296A1 (en) 2023-07-05
CN115552623A (zh) 2022-12-30

Similar Documents

Publication Publication Date Title
WO2022057527A1 (zh) 显示基板及显示装置
CN113196374B (zh) 显示基板及显示装置
CN113658995B (zh) 显示基板、触控显示面板及显示装置
WO2021103010A1 (zh) 显示基板及显示装置
WO2022057528A1 (zh) 显示基板及显示装置
WO2022027178A1 (zh) 显示基板和显示装置
US20240065061A1 (en) Display substrate and display device
EP4068381A1 (en) Display substrate and manufacturing method therefor, and display device
WO2022001420A1 (zh) 显示基板及显示装置
US11972727B2 (en) Display substrate and display device
US20240153428A1 (en) Pixel Circuit and Driving Method Therefor, Display Substrate, and Display Apparatus
WO2022027177A1 (zh) 显示基板和显示装置
WO2022227055A1 (zh) 显示基板及显示装置
WO2021223101A1 (zh) 显示基板及其驱动方法、显示装置
WO2022232987A1 (zh) 显示基板及显示装置
WO2022232988A1 (zh) 显示基板及显示装置
US20240135873A1 (en) Display substrate and display device
EP4207301A1 (en) Display substrate and display device
WO2022241713A1 (zh) 像素电路及其驱动方法、显示基板及显示装置

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 17639041

Country of ref document: US

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21938529

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2021938529

Country of ref document: EP

Effective date: 20230328

NENP Non-entry into the national phase

Ref country code: DE