CN111584757A - 显示母板和显示基板的制作方法 - Google Patents

显示母板和显示基板的制作方法 Download PDF

Info

Publication number
CN111584757A
CN111584757A CN202010465150.5A CN202010465150A CN111584757A CN 111584757 A CN111584757 A CN 111584757A CN 202010465150 A CN202010465150 A CN 202010465150A CN 111584757 A CN111584757 A CN 111584757A
Authority
CN
China
Prior art keywords
display
substrate
electrode
orthographic projection
electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010465150.5A
Other languages
English (en)
Other versions
CN111584757B (zh
Inventor
宋永杰
王思雨
张顺
张毅
嵇凤丽
张元其
屈忆
黄琰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chengdu BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202010465150.5A priority Critical patent/CN111584757B/zh
Publication of CN111584757A publication Critical patent/CN111584757A/zh
Priority to US17/631,136 priority patent/US20220262889A1/en
Priority to PCT/CN2021/086097 priority patent/WO2021238429A1/zh
Application granted granted Critical
Publication of CN111584757B publication Critical patent/CN111584757B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8051—Anodes
    • H10K59/80515—Anodes characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/88—Dummy elements, i.e. elements having non-functional features
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/353—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels characterised by the geometrical arrangement of the RGB subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/851—Division of substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

公开一种显示母板和显示基板的制作方法，显示母板包括：衬底，衬底包括：有效区以及位于有效区的至少一侧的边缘区，有效区包括：多个面板区和待切割区，待切割区将多个面板区彼此间隔开，并将边缘区与其相邻的面板区间隔开，面板区包括显示区和边框区；设置在衬底上的多条第一电源线，显示区和边缘区均设置有多条第一电源线；第一电源线沿第一方向延伸；设置在显示区的多个第一显示电极和设置在边缘区的多个虚拟电极，多个第一显示电极和多个虚拟电极同层设置；多个第一显示电极中的每个在衬底上的正投影与至多一条第一电源线在衬底上的正投影存在交叠，多个虚拟电极中的每个在衬底上的正投影与至少两条第一电源线在衬底上的正投影存在交叠。

Description

显示母板和显示基板的制作方法
技术领域
本公开涉及显示技术领域，具体涉及一种显示母板和显示基板的制作方法。
背景技术
AMOLED(Active-matrix organic light emitting diode，有源矩阵有机发光二极管)屏幕因其轻薄、对比度高、色域广等特点逐渐成为显示领域主流技术。在一些AMOLED显示基板的生产过程中，会在有效显示区域之外设置虚拟像素的相关结构，例如，虚拟像素电路和虚拟阳极。
发明内容
本公开实施例提供一种显示母板，包括：
衬底，所述衬底包括：有效区以及位于所述有效区的至少一侧的边缘区，所述有效区包括：多个面板区和待切割区，所述待切割区将所述多个面板区彼此间隔开，并将所述边缘区与其相邻的所述面板区间隔开，所述面板区包括显示区和环绕所述显示区的边框区；
设置在所述衬底上的多条第一电源线，每个所述显示区和所述边缘区均设置有多条所述第一电源线；所述第一电源线沿第一方向延伸；
设置在每个所述显示区的多个第一显示电极和设置在所述边缘区的多个虚拟电极，所述多个第一显示电极和所述多个虚拟电极同层设置；
其中，所述多个第一显示电极中的每个在所述衬底上的正投影与至多一条所述第一电源线在所述衬底上的正投影存在交叠，所述多个虚拟电极中的每个在所述衬底上的正投影与至少两条所述第一电源线在所述衬底上的正投影存在交叠。
在一些实施例中，每个所述虚拟电极在所述衬底上的正投影与3～40条所述第一电源线在所述衬底上的正投影存在交叠，
在一些实施例中，所述虚拟电极在所述衬底上的正投影包括矩形。
在一些实施例中，任意两个所述虚拟电极之间具有间隔，相邻两个所述虚拟电极之间的间隔宽度在5μm～15μm之间。
在一些实施例中，至少两个相邻的所述虚拟电极之间的间隔区域为沿所述第一方向延伸的条形区域，所述条形区域在所述衬底上的正投影与任意一条所述第一电源线在所述衬底上的正投影无交叠。
在一些实施例中，所述显示母板还包括：像素界定层，所述像素界定层包括：
位于所述显示区的第一像素界定部，所述第一像素界定部设置在所述第一显示电极远离所述衬底的一侧，所述第一像素界定部具有多个像素开口，所述多个像素开口与所述多个第一显示电极一一对应，所述多个像素开口中的每个暴露出相应的第一显示电极的至少一部分；
位于所述边缘区的第二像素界定部，所述第二像素界定部设置在所述虚拟电极远离所述衬底的一侧，所述第二像素界定部覆盖每个所述虚拟电极。
在一些实施例中，所述显示母板还包括：
多个发光层，所述多个发光层一一对应地设置在所述多个像素开口中；
位于所述显示区的第二电极层，所述第二电极层设置在所述多个发光层远离所述衬底的一侧。
在一些实施例中，所述显示母板还包括：
隔垫层，所述隔垫层包括位于所述显示区的第一隔垫物和位于所述边缘区的第二隔垫物，所述第一隔垫物设置在所述第一像素界定部远离所述衬底的一侧，所述第二隔垫物设置在所述第二像素界定部远离所述衬底的一侧。
在一些实施例中，每个所述第一隔垫物在所述衬底上的正投影与一条所述第一电源线在所述衬底上的正投影存在交叠，每个所述第二隔垫物在衬底上的正投影与一条所述第二电源线在所述衬底上的正投影存在交叠。
在一些实施例中，所述显示区中的第一隔垫物排成多行，所述第一显示电极在所述衬底上的正投影与至多一个所述第一隔垫物在所述衬底上的正投影存在交叠；
所述边缘区中的第二隔垫物排成多行，所述虚拟电极在所述衬底上的正投影与分别位于两行中的两个第二隔垫物在所述衬底上的正投影存在交叠。
在一些实施例中，所述显示母板还包括：位于所述显示区中的多个显示像素电路，所述多个显示像素电路与所述多个第一显示电极一一对应地电连接，
所述第一显示电极包括主体部和连接部，所述连接部与所述显示像素电路电连接，所述主体部在所述衬底上的正投影为五边形或六边形。
在一些实施例中，每个所述第一显示电极在所述衬底上的正投影与至多两个所述显示像素电路在所述衬底上的正投影存在交叠。
在一些实施例中，所述显示像素电路包括显示发光控制晶体管，所述显示母板还包括：
位于所述显示区和所述边缘区的第一平坦化层，所述第一平坦化层设置在所述显示发光控制晶体管远离所述衬底的一侧；
位于所述显示区和所述边缘区的第二平坦化层，所述第二平坦化层位于所述第一平坦化层远离所述衬底的一侧；
与所述第一显示电极一一对应连接的显示连接件，所述显示连接件设置在所述第一平坦化层与所述第二平坦化层之间，所述第一显示电极的主体部位于所述第二平坦化层背离所述衬底的表面，所述第一显示电极的连接部通过所述第二平坦化层上的过孔与相应的显示连接件连接，所述显示连接件通过所述第一平坦化层上的过孔与所述显示发光控制晶体管的漏极连接；
其中，所述虚拟电极设置在所述第二平坦化层背离所述衬底的表面。
在一些实施例中，所述显示母板还包括：
位于所述边缘区的多个虚拟像素电路，所述多个虚拟像素电路设置在所述衬底与所述第一平坦化层之间，所述虚拟电极在所述衬底上的正投影覆盖所述多个虚拟像素电路中的至少两个在所述衬底上的正投影。
在一些实施例中，所述多个虚拟像素电路中的每个包括多个虚拟晶体管，所述多个虚拟晶体管包括虚拟复位晶体管，每个所述虚拟晶体管包括有源层，
所述虚拟电极具有沿所述第一方向延伸的第一边界，所述第一边界在所述衬底上的正投影与至少两个所述虚拟像素电路中的虚拟复位晶体管的有源层在所述衬底上的正投影存在交叠。
在一些实施例中，所述虚拟电极还具有与所述第一边界相邻的第二边界，所述第二边界的延伸方向与所述第一边界的延伸方向相交叉，所述第二边界在所述衬底上的正投影与任意一个所述虚拟晶体管在所述衬底上的正投影无交叠。
在一些实施例中，所述多个虚拟像素电路中的每个包括虚拟发光控制晶体管，所述显示母板还包括：
位于所述边缘区的多个虚拟连接件，所述多个虚拟连接件设置在所述虚拟像素电路与所述虚拟电极之间，所述虚拟连接件设置在所述第一平坦化层背离所述衬底的表面。
在一些实施例中，所述显示母板还包括：
第一栅绝缘层，设置在所述虚拟发光控制晶体管的有源层和栅极之间，所述虚拟发光控制晶体管的栅极位于有源层远离所述衬底的一侧；
第二栅绝缘层，设置在所述虚拟发光控制晶体管的栅极远离所述衬底的一侧；
层间介质层，设置在所述第二栅绝缘层远离所述衬底的一侧；
其中，所述虚拟发光控制晶体管的源极和漏极设置在所述层间介质层远离所述衬底的一侧，所述第一平坦化层设置在所述虚拟发光控制晶体管的源极和漏极远离所述衬底的一侧；
所述虚拟发光控制晶体管的源极和漏极均通过贯穿所述层间介质层、所述第二栅绝缘层和所述第一栅绝缘层的过孔与所述有源层连接；或者，所述虚拟发光控制晶体管的源极和漏极均位于所述层间绝缘层背离所述衬底的表面，以使所述虚拟发光控制晶体管的源极和漏极均与所述有源层绝缘间隔开。
在一些实施例中，所述显示母板还包括：设置在所述显示区和所述边缘区的多条第二电源线，所述多条第二电源线中的每条在所述衬底上的正投影均与所述第一电源线在所述衬底上的正投影交叉设置；
每个所述第一显示电极在所述衬底上的正投影与至多一条所述第二电源线在所述衬底上的正投影存在交叠，
每个所述虚拟电极在所述衬底上的正投影与至少两条所述第二电源线在所述衬底上的正投影存在交叠。
在一些实施例中，每个所述虚拟电极在所述衬底上的正投影与3～40条所述第二电源线在所述衬底上的正投影存在交叠。
在一些实施例中，所述第一电源线与所述第二电源线同层设置。
在一些实施例中，所述虚拟电极具有相邻的第一边界和第二边界，所述第一边界的延伸方向与所述第一电源线的延伸方向相同，所述第二边界的延伸方向与所述第一边界的延伸方向相交叉，所述第一边界在所述衬底上的正投影位于相邻两条第一电源线在所述衬底上的正投影之间，所述第二边界在所述衬底上的正投影与所述第二电源线在所述衬底上的正投影存在交叠。
在一些实施例中，所述第二电源线包括：沿第二方向排列的多个走线组，所述多个走线组中的每个包括第一走线部和第二走线部，所述第一走线部的两端分别连接相邻的两条第一电源线，所述第二走线部沿所述第二方向延伸，且所述第二走线部与依次排列的多条所述第一电源线连接；同一个所述走线组中，所述第一走线部和所述第二走线部在所述第一方向和所述第二方向上均无交叠；
所述第二边界在所述衬底上的投影与所述第一走线部在所述衬底上的投影存在交叠。
在一些实施例中，所述显示区中的多个第一显示电极被划分为多个重复单元，所述多个重复单元中的每个包括沿第二方向依次排列的一个第一颜色电极、一个第二颜色电极对以及一个第三颜色电极，所述第二颜色电极对包括的两个第二颜色电极沿所述第一方向排列，所述多个重复单元沿所述第二方向排列以形成多个重复单元组，所述多个重复单元组沿所述第一方向排列，且所述多个重复单元组中的相邻重复单元组沿所述第二方向彼此错开；
所述边缘区中的多个所述虚拟电极呈阵列排布，每列中的多个所述虚拟电极沿所述第一方向排列，每行中的多个所述虚拟电极沿所述第二方向排列。
在一些实施例中，每个所述第一颜色电极在所述衬底上的正投影、每个所述第二颜色电极在所述衬底上的正投影均与所述第一电源线在所述衬底上的正投影无交叠；
每个所述第三颜色电极在所述衬底上的正投影与其中一条所述第一电源线在所述衬底上的正投影存在交叠。
在一些实施例中，每个所述第一颜色电极在所述衬底上的正投影、每个所述第二颜色电极在所述衬底上的正投影均与所述第二电源线在所述衬底上的正投影无交叠；
每个所述第三颜色电极在所述衬底上的正投影与其中一条所述第二电源线在所述衬底上的正投影存在交叠。
在一些实施例中，所述边缘区在的宽度在30mm～60mm之间。
本公开实施例还提供一种显示基板的制作方法，包括：
提供衬底，所述衬底包括：有效区以及位于所述有效区的至少一侧的边缘区，所述有效区包括：多个面板区和待切割区，所述待切割区将所述多个面板区彼此间隔开，并将所述边缘区与其相邻的所述面板区间隔开，所述面板区包括显示区和环绕所述显示区的边框区；
在所述衬底的每个所述显示区和所述边缘区均形成多条第一电源线，所述第一电源线沿第一方向延伸；
在每个所述显示区形成多个第一显示电极，同时在所述边缘区形成多个虚拟电极；其中，所述多个第一显示电极中的每个在所述衬底上的正投影与至多一条所述第一电源线在所述衬底上的正投影存在交叠，所述多个虚拟电极中的每个在所述衬底上的正投影与至少两条所述第一电源线在所述衬底上的正投影存在交叠；
沿所述待切割区对形成有所述第一电源线、所述第一显示电极和所述虚拟电极的衬底进行切割，得到多个显示基板。
在一些实施例中，沿所述待切割区对形成有所述第一电源线、所述第一显示电极和所述虚拟电极的衬底进行切割，之前还包括：
形成像素界定层，所述像素界定层包括：
位于所述显示区的第一像素界定部，所述第一像素界定部设置在所述第一显示电极远离所述衬底的一侧，所述第一像素界定部具有多个像素开口，所述多个像素开口与所述多个第一显示电极一一对应，所述多个像素开口中的每个暴露出相应的第一显示电极的至少一部分；
位于所述边缘区的第二像素界定部，所述第二像素界定部设置在所述虚拟电极远离所述衬底的一侧，所述第二像素界定部覆盖每个所述虚拟电极。
在一些实施例中，形成像素界定层之后还包括：
形成多个发光层，所述多个发光层一一对应地设置在所述多个像素开口中；
形成第二电极层，所述第二电极层设置在所述多个发光层远离所述衬底的一侧，所述第二电极层位于所述显示区，且与所述边缘区无交叠。
附图说明
附图是用来提供对本公开的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本公开，但并不构成对本公开的限制。在附图中：
图1为本公开的一些实施例提供的显示母板的衬底的区域划分示意图。
图2为本公开的一些实施例中提供的显示区中的部分结构示意图。
图3为本公开的一些实施例中提供的边缘区中的部分结构示意图。
图4为本公开的一些实施例中提供的第一电源线和第二电源线的部分示意图。
图5为本公开的一些实施例中提供的两个虚拟电极的位置关系示意图。
图6为本公开的一些实施例中提供的发光元件及其连接的显示像素电路的原理图。
图7为本公开的一些实施例中提供的部分数量的第一显示电极和显示像素电路的半导体层的示意图。
图8为本公开的一些实施例中提供的虚拟像素电路的半导体层和虚拟电极的示意图。
图9为本公开的一些实施例中提供的沿图1中I-I’线的剖视图。
图10为本公开的另一些实施例中提供的沿图1中I-I’线的剖视图。
图11为本公开的一些实施例中提供的第一隔垫物/第二隔垫物和第一电源线、第二电源线的位置关系示意图。
图12为本公开的一些实施例中提供的第一隔垫物与第一显示电极的位置关系示意图。
图13为本公开的一些实施例中提供的第二隔垫物与虚拟电极的位置关系示意图。
图14为本公开的一些实施例提供的显示基板的制作方法流程图。
具体实施方式
以下结合附图对本公开的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本公开，并不用于限制本公开。
为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例的附图，对本公开实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。基于所描述的本公开的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本公开保护的范围。
这里用于描述本公开的实施例的术语并非旨在限制和/或限定本公开的范围。例如，除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。应该理解的是，本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。除非上下文另外清楚地指出，否则单数形式“一个”、“一”或者“该”等类似词语也不表示数量限制，而是表示存在至少一个。“包括”或者“包含”等类似的词语意指出现在“包括”或者“包含”前面的元件或者物件涵盖出现在“包括”或者“包含”后面列举的元件或者物件及其等同，并不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则所述相对位置关系也可能相应地改变。
本公开实施例提供一种显示母板，该显示母板可以用于制作多个显示面板。其中，显示母板包括衬底，例如，衬底可以为玻璃衬底、石英衬底、塑料衬底等合适的衬底。
图1为本公开的一些实施例提供的显示母板的衬底的区域划分示意图，如图1所示，衬底SUB包括：有效区VA以及位于有效区VA至少一侧的边缘区EA，边缘区VA对应于显示母板的边缘区域。示例性地，如图1所示，有效区VA的两侧均设置有边缘区EA。在一些实施例中，有效区VA包括：多个面板区PA和待切割区CA，多个面板区PA可以呈矩阵排列，待切割区CA将多个面板区PA彼此间隔开，并将边缘区EA与其相邻的面板区PA间隔开。面板区PA包括显示区DA和环绕显示区DA的边框区WA。
图2为本公开的一些实施例中提供的显示区中的部分结构示意图，图3为本公开的一些实施例中提供的边缘区中的部分结构示意图，如图2和图3所示，显示母板还包括：多条第一电源线VDD1、多个第一显示电极11和多个虚拟电极30。
其中，每个显示区DA和边缘区EA均设置有多条第一电源线VDD1，每条第一电源线VDD1沿第一方向延伸。在此需要说明的是，第一电源线VDD1沿第一方向延伸是指，第一电源线VDD1在整体上的走向是沿第一方向，但并不一定表示第一电源线VDD1必须为直线。可选地，显示区DA中的相邻第一电源线VDD1之间的距离与边缘区EA中相邻的第一电源线VDD1之间的距离基本相同。
每个显示区DA中均设置有多个第一显示电极11。
多个虚拟电极30设置在边缘区EA中，多个第一显示电极11和虚拟电极30同层设置，可选地，第一显示电极11和虚拟电极30位于第一电源线VDD1所在层远离衬底SUB的一侧。需要说明的是，本公开实施例中的“同层设置”是指两个结构是由同一个材料层经过构图工艺形成的，故二者在在层叠关系上是处于同一个层之中的，但这并不表示二者与衬底SUB间的距离必定相同。
本公开实施例所提供的显示母板尤其适用于制作多个OLED(Organic Light-Emitting Diode，有机发光二极管)显示面板。在显示母板的制作过程中，可以同时在衬底SUB的多个面板区PA制作显示面板的相关结构，例如，像素结构、封装层等；之后，沿待切割区CA对显示母板进行切割，从而将不同的面板区PA彼此切割开，使显示母板对应于单个面板区PA的部分形成为单个显示面板。可选地，像素结构包括像素电路和发光元件，第一电源线VDD1与电源端连接，该电源端可以为高电平电源端，用于为像素电路提供高电平电压，第一显示电极11为发光元件的阳极。
可选地，第一显示电极11和虚拟电极30均可以为金属制成，该金属可以包括银。
可选地，在制作像素结构中的导电部(例如，晶体管的栅极、源极、漏极、发光元件的阳极)时，需要对导电材料进行刻蚀。为了提高显示区DA中的边缘位置和中部位置的刻蚀环境的一致性，在每个显示区DA中形成像素结构时，同时在边缘区EA中形成虚拟像素结构，从而使得显示区DA中的边缘位置和中部位置的刻蚀效果更加一致，进而提高显示面板的显示均一性。
但是，在边缘区EA同时制作像素结构，容易导致后续制作的显示面板出现暗点不良。具体地，以制作第一显示电极11和虚拟电极30的导电材料包括银为例，在制作第一显示电极11和虚拟电极30时，利用刻蚀液对银膜层进行刻蚀后，刻蚀液中混合有银离子，而通常在显示母板上还设置有金属图形(例如，对位标记等，其可以采用单层或多层金属，例如，采用Ti-Al-Ti的金属叠层)，这些金属图形与刻蚀液发生反应，将刻蚀液中的银离子置换出来产生银颗粒，这些颗粒被刻蚀液冲到显示区DA后，容易使显示区DA产生暗点。
在本公开的实施例中，如图2和图3所示，多个第一显示电极11中的每个第一显示电极11在衬底SUB上的正投影与至多一条第一电源线VDD1在衬底SUB上的正投影存在交叠，多个虚拟电极30中的每个虚拟电极30在衬底SUB上的正投影与至少两条第一电源线VDD1在衬底SUB上的正投影存在交叠。因此，边缘区EA中的虚拟电极30的面积大于第一显示电极11的面积，从而在制作第一显示电极11和虚拟电极30时，减少被刻蚀掉的导电材料，进而减少刻蚀液中的导电颗粒，减少显示面板的暗点不良。
需要说明的是，图2仅示出了显示区DA中部分区域的第一显示电极和第一电源线所在层的结构示意图，图3仅示出了边缘区EA中部分区域的虚拟电极30和第一电源线所在层的结构示意图，且图2和图3所示出的两个区域的大小和形状均基本相同。
在一些实施例中，边缘区EA的宽度在30mm～60mm之间。其中，边缘区EA的宽度是指，边缘区EA在从有效区VA指向边缘区方向上的尺寸。需要说明的是，图1中EA的形状仅为示例性说明，在实际生产中，边缘区EA并一定是严格意义上的矩形，其不同位置的宽度也不一定相同，只要最宽位置处的宽度和最窄位置处的宽度均在30mm～60mm之间即可。
在一些实施例中，如图2和图3所示，显示母板还包括设置在显示区PA和边缘区EA的多条第二电源线VDD2，多条第二电源线VDD2中的每条在衬底SUB上的正投影均与第一电源线VDD1在衬底SUB上的正投影交叉设置。可选地，第一电源线VDD1和第二电源线VDD2同层设置，形成网格状排布，从而使电源端的信号线的电阻较小、压降较低，从而可以提高电源端提供的电源电压的稳定性和均匀性。
例如，每个第一显示电极11在衬底SUB上的正投影与至多一条第二电源线VDD2在衬底SUB上的正投影存在交叠。每个虚拟电极30在衬底SUB上的正投影与至少两条第二电源线VDD2在衬底SUB上的正投影存在交叠。
例如，每个虚拟电极30在衬底SUB上的正投影与3～40条第一电源线VDD1在衬底SUB上的正投影存在交叠，并与3～40条第二电源线VDD2在衬底SUB上的正投影存在交叠。示例性地，每个虚拟电极30在衬底SUB上的正投影与8条第一电源线VDD1在衬底SUB上的正投影存在交叠，并与6条第二电源线VDD2在衬底SUB上的正投影存在交叠。
在一些实施例中，虚拟电极30具有相邻的第一边界E1和第二边界E2，例如，如图3中所示，虚拟电极30具有上、下、左、右四个边界，第一边界E1为虚拟电极30的上边界，第二边界E2为虚拟电极30的左边界。其中，第一边界E1的延伸方向与第一电源线VDD1的延伸方向相同，第二边界E2与第一边界E1的延伸方向相交叉，例如，第二边界E2与第一边界E1相互垂直。第一边界E1在衬底SUB上的正投影位于相邻两条第一电源线VDD1在衬底SUB上的正投影之间，第二边界E2在衬底SUB上的正投影与第二电源线VDD2在衬底SUB上的正投影存在交叠。
图4为本公开的一些实施例中提供的第一电源线和第二电源线的部分示意图，如图4所示，第二电源线VDD2包括：沿第二方向排列的多个走线组VG，多个走线组VG中的每个走线组VG包括第一走线部VDD21和第二走线部VDD22，第一走线部VDD21的两端分别连接相邻的两条第一电源线VDD1，第二走线部VDD22沿第二方向延伸，且第二走线部VDD22与依次排列的多条(例如，四条)第一电源线VDD1连接。同一个走线组VG中，第一走线部VDD21和第二走线部VDD22在第一方向上无交叠，且第一走线部VDD21和第二走线部VDD22在第二方向上无交叠。例如，第二走线部VDD22为沿第二方向延伸的直线，第一走线部VDD21为折线。
需要说明的是，边缘区EA中的第一电源线VDD1、第二电源线VDD2的形状和排布方式与显示区DA相同。
例如，虚拟电极30的第一边界E1在衬底SUB上的正投影位于相邻两条第一电源线VDD1之间，并与第一走线部VDD21在衬底SUB上的正投影存在交叠；虚拟电极30的第二边界E2在衬底SUB上的正投影与第一走线部VDD21在衬底SUB上的正投影存在交叠。
例如，虚拟电极30在衬底SUB上的正投影为矩形，从而简化制作工艺。但需要说明的是，矩形只是虚拟电极30的一种可选形状，在其他实施例中，虚拟电极30在衬底SUB上的投影还可以为其他形状(例如，六边形)，在此不做具体限制。
例如，边缘区EA中的多个虚拟电极30呈阵列分布，每列中的多个虚拟电极30沿第一方向排列，每行中的多个虚拟电极30沿第二方向排列。第二方向与第二方向相交叉，例如，第一方向与第二方向相互垂直。
在一些实施例中，任意两个虚拟电极30之间具有间隔，从而在制作第一显示电极11和虚拟电极30的过程中，防止虚拟电极30与下方膜层之间产生气泡。可选地，相邻两个虚拟电极30之间的间隔宽度在5μm～15μm之间，例如，相邻两个虚拟电极30之间的间隔宽度为10μm。
图5为本公开的一些实施例中提供的两个虚拟电极的位置关系示意图，如图5所示，至少两个虚拟电极30沿第二方向排列，沿第二方向排列的两个相邻的虚拟电极30之间的间隔区域IA为沿第一方向延伸的条形区域，该条形区域在衬底SUB上的正投影与任意一条第一电源线VDD1在衬底SUB上的正投影无交叠。
在一些实施例中，如图2所示，显示区DA中的多个第一显示电极11被划分为多个重复单元DG，多个重复单元DG中的每个包括沿第二方向依次排列的一个第一颜色电极111、一个第二颜色电极对以及一个第三颜色电极113，第二颜色电极对包括的两个第二颜色电极112沿第一方向排列，多个重复单元DG沿第二方向排列以形成多个重复单元组，多个重复单元组沿第一方向排列，且多个重复单元组中的相邻重复单元组沿第二方向彼此错开。需要说明的是，图2中仅示意出衬底SUB上局部的第一电源线VDD1、第二电源线VDD2和第一显示电极11，对于显示区DA中其他位置的显示电极、第一电源线VDD1和第二电源线VDD2，均参考图2中的设置方式。
还需要说明的是，第一颜色电极111、第二颜色电极112和第三颜色电极113分别为第一颜色的发光元件、第二颜色的发光元件、第三颜色的发光元件的电极(例如，阳极)，而并不代表第一显示电极11本身的颜色为第一颜色、第二颜色或第三颜色。例如，第一颜色电极111为红色发光元件的电极，第二颜色电极112为绿色发光元件的阳极，第三颜色电极113为蓝色发光元件。需要说明的是，本公开实施例中，第一颜色电极111、第二颜色电极112和第三颜色电极113所对应的发光元件的颜色并不限于此，也可以进行互换。
在一些实施例中，如图2所示，每个第一颜色电极111在衬底SUB上的正投影、每个第二颜色电极112在衬底SUB上的正投影均与第一电源线VDD1在衬底SUB上的正投影无交叠。每个第一颜色电极111在衬底SUB上的正投影、每个第二颜色电极112在衬底SUB上的正投影均与第二电源线VDD2在衬底SUB上的正投影无交叠。例如，同一个重复单元组中，两个第二颜色电极112在衬底SUB上的正投影均位于相邻两条第一电源线VDD1在衬底SUB上的正投影之间，且两个第二颜色电极在衬底SUB上的正投影分别位于第二电源线VDD2的第二走线部的两侧。第一颜色电极在衬底SUB上的正投影位于相邻两条第一电源线VDD1在衬底SUB上的正投影之间，并位于第二走线部VDD22沿第二方向的一侧。
每个第三颜色电极113在衬底SUB上的正投影同时与其中一条第一电源线VDD1在衬底SUB上的正投影、其中一条第二电源线VDD2在衬底SUB上的正投影存在交叠。例如，如图2所示，第三颜色电极113位于第一电源线VDD1和第二电源线VDD2的交叉位置。
在一些实施例中，显示母板还包括：位于显示区DA的多个显示像素电路和位于边缘区EA的多个虚拟像素电路。多个显示像素电路与多个第一显示电极11一一对应地电连接。如图2所示，第一显示电极11包括主体部11a和连接部11b，连接部11b与显示像素电路电连接，第一显示电极11在衬底SUB上的正投影为五边形或六边形。例如，第一颜色电极111的主体部11a和第三颜色电极113的主体部11a在衬底SUB上的投影均为六边形，第二颜色电极112在衬底SUB上的正投影为五边形。
图6为本公开的一些实施例中提供的发光元件及其连接的显示像素电路的原理图，如图6所示，显示像素电路包括：驱动子电路22、第一发光控制子电路23、第二发光控制子电路24、数据写入子电路26、存储子电路27、阈值补偿子电路28和复位子电路29。驱动子电路22包括控制端、第一端和第二端，且被配置为对发光元件10提供驱动发光元件10发光的驱动电流。
例如，第一发光控制子电路23分别与第一电压端VDD以及驱动子电路22的第一端相连，且被配置为实现驱动子电路22和第一电压端VDD之间的连接导通或断开，第二发光控制子电路24分别与驱动子电路22的第二端和发光元件10的第一显示电极11电连接，且被配置为实现驱动子电路22和发光元件10之间的连接导通或断开。数据写入子电路26与驱动子电路22的第一端电连接，且被配置为在扫描信号的控制下将数据信号写入存储子电路27。存储子电路27分别与驱动子电路22的控制端和第一电压端VDD电连接，且被配置为存储数据信号。阈值补偿子电路28分别与驱动子电路22的控制端和第二端电连接，且被配置为对驱动子电路22进行阈值补偿。复位子电路29与驱动子电路22的控制端和发光元件10的第一显示电极11电连接，且被配置为在复位控制信号的控制下对驱动子电路22的控制端和发光元件10的第一显示电极11进行复位。
例如，如图6所示，驱动子电路22包括显示驱动晶体管T1，驱动子电路22的控制端包括驱动晶体管T1的栅极，驱动子电路22的第一端包括驱动晶体管T1的第一极，驱动子电路22的第二端包括驱动晶体管T1的第二极。数据写入子电路26包括显示数据写入晶体管T2，存储子电路27包括电容C1，阈值补偿子电路28包括显示补偿晶体管T3，第一发光控制子电路23包括第一显示发光控制晶体管T4，第二发光控制子电路24包括第二显示发光控制晶体管T5，复位子电路29包括第一显示复位晶体管T6和第二显示复位晶体管T7，复位控制信号可以包括第一子复位控制信号和第二子复位控制信号。
例如，如图6所示，显示数据写入晶体管T2的第一极与显示驱动晶体管T1的第一极电连接，显示数据写入晶体管T2的第二极被配置为与数据线Vd电连接以接收数据信号，显示数据写入晶体管T2的栅极被配置为与第一扫描信号线Ga1电连接以接收扫描信号；电容C1的第一极与第一电源端VDD电连接，电容C1的第二极与显示驱动晶体管T1的栅极电连接；显示补偿晶体管T3的第一极与显示驱动晶体管T1的第二极电连接，显示补偿晶体管T3的第二极与显示驱动晶体管T1的栅极电连接，显示补偿晶体管T3的栅极被配置为与第二扫描信号线Ga2电连接以接收补偿控制信号；第一显示复位晶体管T6的第一极被配置为与第一显示复位电源端Vinit1电连接以接收第一复位信号，第一显示复位晶体管T6的第二极与驱动晶体管T1的栅极电连接，第一显示复位晶体管T6的栅极被配置为与第一复位控制信号线Rst1电连接以接收第一子复位控制信号；第二显示复位晶体管T7的第一极被配置为与第二复位电源端Vinit2电连接以接收第二复位信号，第二显示复位晶体管T7的第二极与发光元件10的第一显示电极11电连接，第二显示复位晶体管T7的栅极被配置为与第二复位控制信号线Rst2电连接以接收第二子复位控制信号；第一显示发光控制晶体管T4的第一极与第一电源端VDD电连接，第一显示发光控制晶体管T4的第二极与驱动晶体管T1的第一极电连接，第一显示发光控制晶体管T4的栅极被配置为与第一发光控制信号线EM1电连接以接收第一发光控制信号；第二显示发光控制晶体管T5的第一极与显示驱动晶体管T1的第二极电连接，第二显示发光控制晶体管T5的第二极与发光元件10的第二电极电连接，第二显示发光控制晶体管T5的栅极被配置为与第二发光控制信号线EM2电连接以接收第二发光控制信号；发光元件10的第一显示电极11与第二电源端VSS电连接。例如，第一电源端VDD为高电平信号端，第二电源端VSS为低电平信号端。其中，晶体管在与第一电源端VDD连接时，通过第一电源线VDD1和第二电源线VDD2形成的网格结构与第一电源端VDD连接。
需要说明的是，在本公开实施例中，像素电路除了可以为图6所示的7T1C(即七个晶体管和一个电容)结构之外，还可以为包括其他数量的晶体管的结构，如7T2C结构、6T1C结构、6T2C结构或者9T2C结构，本公开实施例对此不作限定。
图7为本公开的一些实施例中提供的部分数量的第一显示电极和显示像素电路的半导体层的示意图。其中，图7中所示出的区域与图2所示出的区域为相同区域，只是示出的结构不同。另外，需要说明的是，为了清楚地看出第一显示电极11与显示像素电路的位置关系，在图7中，仅以显示像素电路中的半导体层poly的位置来代表显示像素电路的位置，显示像素电路中的半导体层poly包括各晶体管(如图6中的晶体管T1～T7)的有源层。图7中的虚线框20为一个显示像素电路大致所在的区域，其中，显示像素电路大致所在的区域主要包括各个晶体管、电容等元件结构大致所在的区域。
如图7所示，第一显示电极11在衬底上的正投影与至多两个显示像素电路在衬底上的正投影存在交叠。例如，图7示意出了8个显示像素电路和8个第一显示电极，其中包括两个第一颜色电极1111和1112、四个第二颜色电极1121～1124和两个第三颜色电极1131和1132。第三颜色电极1131与图7中第一行第一列的显示像素电路连接，第三颜色电极1132覆盖第一行第一列和第一行第二列显示像素电路的半导体层poly的一部分。第一颜色电极1111与第一行第三列的显示像素电路连接，且第一颜色电极1111覆盖第一行第三列的显示像素电路的半导体层poly的一部分。第二颜色电极1121与第一行第四列的显示像素电路连接，且第二颜色电极1121覆盖第一行第四列显示像素电路的半导体层poly的一部分。第一颜色电极1112与第二行第一列显示像素电路连接，且第一颜色电极1112覆盖第二行第一列显示像素电路的半导体层poly的一部分。第二颜色电极1122与第一行第二列显示像素电路连接，且第二颜色电极1122覆盖第一行第二列显示像素电路的半导体层poly的一部分和第二行第三列显示像素电路的半导体层poly的一部分。第二颜色电极1123与第二行第二列显示像素电路连接，且第二颜色电极1123覆盖第二行第二列显示像素电路的半导体层poly的一部分和第二行第三列显示像素电路的半导体层poly的一部分。第三颜色电极1132与第二行第三列显示像素电路连接，且第三颜色电极1132覆盖第二行第三列显示像素电路的半导体层poly的一部分和第二行第四列显示像素电路的半导体层poly的一部分。第二颜色电极1124与第二行第四列显示像素电路连接，且第二颜色电极1124覆盖第二行第四列显示像素电路的半导体层poly的一部分。
在一些实施例中，显示母板还包括：位于边缘区EA的多个虚拟像素电路，虚拟电极30在衬底SUB上的正投影覆盖多个虚拟像素电路中的至少两个在衬底SUB上的正投影。例如，虚拟电极30在衬底SUB上的正投影覆盖30～80个虚拟像素电路在衬底SUB上的正投影。
例如，虚拟像素电路与显示像素电路在衬底SUB上的正投影的面积大致相同。虚拟像素电路与显示像素电路的结构也类似。虚拟像素电路包括电容和多个虚拟晶体管。图8为本公开的一些实施例中提供的虚拟像素电路的半导体层和虚拟电极的示意图，其中，虚拟像素电路的半导体层poly包括虚拟像素电路中各个虚拟晶体管T1’～T7’的有源层。图8示出的区域为与图3所示出的区域为相同区域，只是示出的结构不同。图8中的虚线框20’为一个虚拟像素电路大致所在的区域，其中，虚拟像素电路大致所在的区域主要包括各个虚拟晶体管、电容等元件机构大致所在的区域。如图8所示，多个虚拟晶体管T1’～T7’与显示像素电路中的多个晶体管T1～T7一一对应。与显示像素电路不同的是，虚拟像素电路中的T1’～T7’可以不再连接第一电源端VDD。另外，对于虚拟像素电路中的各个虚拟晶体管T1’～T7’而言，虚拟晶体管T1’～T7’的源极和漏极可以与相应的有源层连接；也可以不连接。
在一些实施例中，如图8所示，虚拟电极30的第一边界E1在衬底上的正投影与至少两个虚拟像素电路的半导体层poly在衬底上的正投影存在交叠，例如，多个虚拟晶体管包括虚拟复位晶体管T7'，第一边界E1在衬底上的正投影与至少两个虚拟像素电路中的虚拟复位晶体管T7'的有源层在衬底上的正投影存在交叠。
可选地，虚拟电极的第二边界E2在衬底上的正投影与任意一个虚拟晶体管在衬底上的正投影无交叠。
需要说明的是，当虚拟电极30为矩形时，第一边界E1和第二边界E2仅为虚拟电极30的两个边界，而对于虚拟电极30的另外两个边界是否与虚拟晶体管的有源层交叠，在此不做具体限定。例如，与第一边界E1相对的第三边界可以与至少两个虚拟像素电路的半导体层存在交叠，与第二边界E2相对的第四边界可以多个虚拟晶体管的半导体层存在交叠，或者与任意一个虚拟晶体管的半导体层无交叠。
图9为本公开的一些实施例中提供的沿图1中I-I’线的剖视图，其中，图9中仅示例性地表示出一个第一显示电极11及其下方的部分结构，以及虚拟电极30的一部分及其下方的部分结构。
例如，阻挡层BRL设置在衬底SUB上，阻挡层BRL至少覆盖边缘区EA和显示区DA，可选地，阻挡层BRL还可以覆盖待切割区CA的一部分。阻挡层BRL被配置为阻挡湿气和/或氧渗透穿过衬底SUB，并且可以包括诸如氧化硅(SiOx)、氮化硅(SiNx)和/或氮氧化硅(SiON)的无机材料，并且可以形成为多层或单层。而且，当衬底SUB的表面相对不平整时，阻挡层BRL可以改善衬底SUB的表面平整度。
例如，缓冲层BFL设置在阻挡层BRL上，缓冲层BFL至少覆盖边缘区EA和显示区DA。缓冲层BFL可以防止或减少金属原子和/或杂质从衬底SUB扩散到半导体层中。例如，缓冲层BFL可以包括诸如氧化硅、氮化硅和/或氮氧化硅的无机材料，并且可以形成为多层或单层。
例如，半导体层设置在缓冲层BFL远离衬底SUB的一侧，半导体层包括：显示像素电路中各晶体管40的有源层41和虚拟像素电路中各虚拟晶体管60的有源层61。有源层61可以包括与栅极叠置的沟道区以及分别设置在沟道区的两侧的源区和漏区。源区和漏区均可以包括比沟道区的杂质浓度高的杂质。杂质可以包括N型杂质或P型杂质。
例如，第一栅绝缘层GI1设置在半导体层远离衬底SUB的一侧，从而将虚拟像素电路中各虚拟晶体管60的有源层61与栅极62间隔开，将显示像素电路中各晶体管40的有源层41与栅极42间隔开。显示像素电路和虚拟像素电路中各晶体管的栅极均位于有源层远离衬底SUB的一侧。
例如，第一栅金属层G1设置在第一栅绝缘层GI1远离衬底SUB的一侧，第一栅金属层G1包括：显示像素电路中各晶体管40的栅极42和电容C1的第一极板C1_1，还包括虚拟像素电路中各虚拟晶体管60的栅极62和电容的第一极板C2_1。
例如，第二栅绝缘层GI2设置在第一栅金属层G1远离衬底SUB的一侧，第二栅绝缘层GI2可以覆盖各晶体管的栅极、电容的第一极板。
例如，第二栅金属层G2设置在第二栅绝缘层GI2上，第二栅电极层包括：显示像素电路中的电容C1的第二极板C1_2以及虚拟像素电路中的电容C2的第二极板C2_2。
例如，层间介质层ILD设置在第二栅金属层G2远离衬底SUB的一侧，层间介质层ILD覆盖电容C1的第二极板C1_2和电容C2的第二极板C2_2。
例如，第一源漏金属层SD1设置在层间介质层ILD远离衬底SUB的一侧，第一源漏金属层SD1包括：显示像素电路中的各晶体管40的源极43和漏极44，以及虚拟像素电路中的各虚拟晶体管的源极63和漏极64。
其中，图8中所示的晶体管40为显示像素电路中的第二显示发光控制晶体管T5。图8中所示的晶体管60为虚拟像素电路中的与第二显示发光控制晶体管对应的虚拟晶体管T5’，即虚拟晶体管T5’在虚拟像素电路中的位置与第二显示发光控制晶体管T5在显示像素电路中的位置相同。
其中，显示像素电路中各晶体管40的源极43和漏极44均通过过孔与有源层41连接。以第二显示发光控制晶体管为例，显示发光控制晶体管的源极通过贯穿层间介质层ILD、第二栅绝缘层GI2和第一栅绝缘层GI1的过孔与有源层连接，显示发光控制晶体管的漏极通过贯穿层间介质层ILD、第二栅绝缘层GI2和第一栅绝缘层GI1的过孔与有源层连接。
在一些实施例中，虚拟像素电路中各虚拟晶体管60的源极63和漏极64均通过过孔与有源层连接。以虚拟发光控制晶体管为例，虚拟发光控制晶体管的源极通过贯穿层间介质层ILD、第二栅绝缘层GI2和第一栅绝缘层GI1的过孔与有源层连接，虚拟发光控制晶体管的漏极通过贯穿层间介质层ILD、第二栅绝缘层GI2和第一栅绝缘层GI1的过孔与有源层连接。
图10为本公开的另一些实施例中提供的沿图1中I-I’线的剖视图，如图10所示，在另一些实施例中，边缘区EA中的层间介质层ILD上不再设置过孔，以使虚拟像素电路中各虚拟晶体管60的源极63和漏极64均与有源层61绝缘间隔。以虚拟发光控制晶体管为例，虚拟发光控制晶体管的源极和漏极均位于层间介质层ILD背离衬底SUB的表面，从而使虚拟发光控制晶体管的源极和漏极均与有源层绝缘间隔开。
例如，显示母板还包括位于显示区DA和边缘区EA的第一平坦化层PLN1，其中，第一平坦化层PLN1设置在显示像素电路和虚拟像素电路远离衬底SUB的一侧。
例如，第二源漏金属层SD2设置在第一平坦化层PLN1远离衬底SUB的一侧，第二源漏金属层SD2包括：位于显示区DA中的多个显示连接件51、位于边缘区EA中的多个虚拟连接件52，多个虚拟连接件52设置在虚拟像素电路与虚拟电极30之间。另外，上述第一电源线VDD1和第二电源线VDD2均位于第二源漏金属层SD2中。其中，显示连接件51与第一显示电极11一一对应连接，虚拟连接件52与虚拟像素电路一一对应，虚拟连接件52与虚拟像素电路可以不连接。可选地，虚拟连接件52在衬底SUB上的正投影与虚拟像素电路在衬底SUB上的正投影的位置关系可以参考显示连接件51在衬底SUB上的正投影与显示像素电路在衬底SUB上的正投影的位置关系。
例如，显示区DA中的显示连接件51通过第一平坦化层PLN1上的过孔与显示发光控制晶体管的漏极连接，边缘区EA中的虚拟连接件52设置在第一平坦化层PLN1的表面。即，边缘区EA中的第一平坦化层PLN1上可以不设置过孔，从而使虚拟连接件52与虚拟发光控制晶体管的漏极绝缘间隔开。
例如，显示母板还包括位于显示区DA和边缘区EA的第二平坦化层PLN2，第二平坦化层PLN2位于第一平坦化层PLN1远离衬底SUB的一侧，第二平坦化层PLN2远离衬底SUB的表面基本平坦。如图2和图9所示，第一显示电极11的主体部11a位于第二平坦化层PLN2背离衬底SUB的表面，第一显示电极11的连接部11b通过第二平坦化层PLN2上的过孔与相应的显示连接件51连接。虚拟电极30位于第二平坦化层PLN2背离衬底SUB的表面，即，第二平坦化层PLN2对应于虚拟电极30的部分不再设置过孔，从而使虚拟电极30与第二源漏金属层SD2之间绝缘间隔。
例如，显示母板还包括：像素界定层PDL，像素界定层PDL包括：位于显示区DA的第一像素界定部PDL1和位于边缘区EA的第二像素界定部PDL2。第一像素界定部PDL1设置在第一显示电极11远离衬底SUB的一侧，第一像素界定部PDL1具有多个像素开口，多个像素开口与多个第一显示电极11一一对应，多个像素开口中的每个像素开口暴露出相应的第一显示电极11的至少一部分。第二像素界定部PDL2设置在虚拟电极30远离衬底SUB的一侧，第二像素界定部PDL2上不再设置像素开口，从而覆盖每个虚拟电极30的全部。例如，像素界定层PDL的材料可以包括聚酰亚胺、聚酞亚胺、聚酞胺、丙烯酸树脂、苯并环丁烯或酚醛树脂等有机绝缘材料。
例如，显示母板还包括：多个发光层13和位于显示区DA的第二显示电极层12。多个发光层13一一对应地设置在多个像素开口中。发光层13可以包括小分子有机材料或聚合物分子有机材料，可以为荧光发光材料或磷光发光材料，可以发红光、绿光、蓝光，或可以发白光。第二显示电极层12设置在多个发光层12远离衬底SUB的一侧。第二显示电极层12位于发光层上方的部分作为发光元件的阴极。应当理解的是，第二显示电极层12和发光层13均位于显示区DA，而切割区CA和边缘区EA可以均不设置第二显示电极层12和发光层31。
例如，显示母板还包括：隔垫层。隔垫层包括位于显示区DA的第一隔垫物PS1和位于边缘区EA的第二隔垫物PS2，第一隔垫物PS1设置在第一像素界定部PDL1远离衬底SUB的一侧，第二隔垫物PS2设置在第二像素界定部PDL2远离衬底SUB的一侧。隔垫层的材料与像素界定层PDL的材料可以相同。
图11为本公开的一些实施例中提供的第一隔垫物/第二隔垫物和第一电源线、第二电源线的位置关系示意图，如图11所示，显示区DA中的第一隔垫物PS1的排列方式与边缘区EA中的第二隔垫物PS2的排列方式相同，均排成多行。另外，同一行中的相邻两个第一隔垫物PS1之间的间距与同一行中的相邻两个第二隔垫物PS2之间的间距可以相同。图11中仅示出了分别位于三行中的三个第一隔垫物PS1/第二隔垫物PS2。每个第一隔垫物PS1在衬底上的正投影与一条第一电源线VDD1在所述衬底上的正投影存在交叠，每个所述第二隔垫物PS2在衬底上的正投影与一条第二电源线VDD2在衬底上的正投影存在交叠。
图12为本公开的一些实施例中提供的第一隔垫物与第一显示电极的位置关系示意图，图13为本公开的一些实施例中提供的第二隔垫物与虚拟电极的位置关系示意图，如图12所示，第一显示电极11在衬底上的正投影与至多一个第一隔垫物PS1在衬底上的正投影存在交叠。虚拟电极30在衬底上的正投影与分别位于两行中的两个第二隔垫物PS2在衬底上的正投影存在交叠。
例如，显示母板还包括：位于面板区PA的封装层(未示出)，封装层设置在第二显示电极层12远离衬底SUB的一侧。
本公开实施例的衬底SUB上设置有第一栅绝缘层GI1、第二栅绝缘层GI2、阻挡层BRL、缓冲层BFL，然而，可以理解的是，在一些示例中，这些层可以根据实际需要进行删减或增加，本公开对此不作具体限定。
本公开实施例还提供一种显示基板的制作方法，显示基板通过对上述实施例中的显示母板进行切割得到。图14为本公开的一些实施例提供的显示基板的制作方法流程图，如图14所示，所述制作方法包括：
S1、提供衬底，如图1所示，衬底SUB包括：有效区VA以及位于有效区VA至少一侧的边缘区EA，有效区VA包括：多个面板区PA和待切割区CA，多个面板区PA可以呈矩阵排列，待切割区CA将多个面板区PA彼此间隔开，并将边缘区EA与其相邻的面板区PA间隔开。面板区PA包括显示区DA和环绕显示区DA的边框区WA。
S2、在衬底SUB的每个显示区DA和边缘区EA均形成多条第一电源线VDD1，如图2中所示，第一电源线VDD1沿第一方向延伸。
S3、在每个显示区DA形成多个第一显示电极11，同时在边缘区EA形成多个虚拟电极30，结合图1至图3所示，多个第一显示电极11中的每个在衬底SUB上的正投影与至多一条第一电源线VDD1在衬底SUB上的正投影存在交叠，多个虚拟电极30中的每个在衬底SUB上的正投影与至少两条第一电源线VDD1在衬底SUB上的正投影存在交叠。
S4、沿待切割区CA对形成有第一电源线VDD1、第一显示电极11和虚拟电极30的衬底SUB进行切割，得到多个显示基板。
在一些实施例中，在形成第一电源线VDD1时，还可以同步形成第二电源线，其中，第二电源线与第一显示电极11、虚拟电极30的位置关系参见上文描述，这里不再赘述。
在一些实施例中，在形成第一显示电极11和虚拟电极30之前，还可以形成显示像素电路和虚拟像素电路，其中，显示像素电路和虚拟像素电极的结构、显示像素电路与第一显示电极的位置关系、虚拟像素电路与虚拟电极的位置关系均在上文描述，这里不再赘述。
在一些实施例中，在步骤S3与S4之间还包括：
形成像素界定层，所述像素界定层包括：位于所述显示区的第一像素界定部和位于所述边缘区的第二像素界定部，第一像素界定部设置在所述第一显示电极远离所述衬底的一侧，所述第一像素界定部具有多个像素开口，所述多个像素开口与所述多个第一显示电极一一对应，所述多个像素开口中的每个暴露出相应的第一显示电极的至少一部分。第二像素界定部设置在所述虚拟电极远离所述衬底的一侧，所述第二像素界定部覆盖每个所述虚拟电极。
在一些实施例中，形成像素界定层之后，还包括：
形成多个发光层，所述多个发光层一一对应地设置在所述多个像素开口中。
之后，形成第二电极层，所述第二电极层设置在所述多个发光层远离所述衬底的一侧，所述第二电极层位于所述显示区，且与所述边缘区无交叠。
其中，像素界定层、发光层和第二电极层的结构参见上文描述，这里不再赘述。
可以理解的是，以上实施方式仅仅是为了说明本公开的原理而采用的示例性实施方式，然而本公开并不局限于此。对于本领域内的普通技术人员而言，在不脱离本公开的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本公开的保护范围。

Claims (30)

1.一种显示母板，包括：
衬底，所述衬底包括：有效区以及位于所述有效区的至少一侧的边缘区，所述有效区包括：多个面板区和待切割区，所述待切割区将所述多个面板区彼此间隔开，并将所述边缘区与其相邻的所述面板区间隔开，所述面板区包括显示区和环绕所述显示区的边框区；
设置在所述衬底上的多条第一电源线，每个所述显示区和所述边缘区均设置有多条所述第一电源线；所述第一电源线沿第一方向延伸；
设置在每个所述显示区的多个第一显示电极和设置在所述边缘区的多个虚拟电极，所述多个第一显示电极和所述多个虚拟电极同层设置；
其中，所述多个第一显示电极中的每个在所述衬底上的正投影与至多一条所述第一电源线在所述衬底上的正投影存在交叠，所述多个虚拟电极中的每个在所述衬底上的正投影与至少两条所述第一电源线在所述衬底上的正投影存在交叠。
2.根据权利要求1所述的显示母板，其中，每个所述虚拟电极在所述衬底上的正投影与3～40条所述第一电源线在所述衬底上的正投影存在交叠。
3.根据权利要求1所述的显示母板，其中，所述虚拟电极在所述衬底上的正投影包括矩形。
4.根据权利要求1所述的显示母板，其中，任意两个所述虚拟电极之间具有间隔，相邻两个所述虚拟电极之间的间隔宽度在5μm～15μm之间。
5.根据权利要求4所述的显示母板，其中，至少两个相邻的所述虚拟电极之间的间隔区域为沿所述第一方向延伸的条形区域，所述条形区域在所述衬底上的正投影与任意一条所述第一电源线在所述衬底上的正投影无交叠。
6.根据权利要求1至5中任意一项所述的显示母板，其中，所述显示母板还包括：像素界定层，所述像素界定层包括：
位于所述显示区的第一像素界定部，所述第一像素界定部设置在所述第一显示电极远离所述衬底的一侧，所述第一像素界定部具有多个像素开口，所述多个像素开口与所述多个第一显示电极一一对应，所述多个像素开口中的每个暴露出相应的第一显示电极的至少一部分；
位于所述边缘区的第二像素界定部，所述第二像素界定部设置在所述虚拟电极远离所述衬底的一侧，所述第二像素界定部覆盖每个所述虚拟电极。
7.根据权利要求6所述的显示母板，其中，所述显示母板还包括：
多个发光层，所述多个发光层一一对应地设置在所述多个像素开口中；
位于所述显示区的第二电极层，所述第二电极层设置在所述多个发光层远离所述衬底的一侧。
8.根据权利要求6所述的显示母板，其中，所述显示母板还包括：
隔垫层，所述隔垫层包括位于所述显示区的第一隔垫物和位于所述边缘区的第二隔垫物，所述第一隔垫物设置在所述第一像素界定部远离所述衬底的一侧，所述第二隔垫物设置在所述第二像素界定部远离所述衬底的一侧。
9.根据权利要求8所述的显示母板，其中，每个所述第一隔垫物在所述衬底上的正投影与一条所述第一电源线在所述衬底上的正投影存在交叠，每个所述第二隔垫物在衬底上的正投影与一条所述第二电源线在所述衬底上的正投影存在交叠。
10.根据权利要求8所述的显示母板，其中，所述显示区中的第一隔垫物排成多行，所述第一显示电极在所述衬底上的正投影与至多一个所述第一隔垫物在所述衬底上的正投影存在交叠；
所述边缘区中的第二隔垫物排成多行，所述虚拟电极在所述衬底上的正投影与分别位于两行中的两个第二隔垫物在所述衬底上的正投影存在交叠。
11.根据权利要求1至5中任意一项所述的显示母板，其中，所述显示母板还包括：位于所述显示区中的多个显示像素电路，所述多个显示像素电路与所述多个第一显示电极一一对应地电连接，
所述第一显示电极包括主体部和连接部，所述连接部与所述显示像素电路电连接，所述主体部在所述衬底上的正投影为五边形或六边形。
12.根据权利要求11所述的显示母板，其中，每个所述第一显示电极在所述衬底上的正投影与至多两个所述显示像素电路在所述衬底上的正投影存在交叠。
13.根据权利要求11所述的显示母板，其中，所述显示像素电路包括显示发光控制晶体管，所述显示母板还包括：
位于所述显示区和所述边缘区的第一平坦化层，所述第一平坦化层设置在所述显示发光控制晶体管远离所述衬底的一侧；
位于所述显示区和所述边缘区的第二平坦化层，所述第二平坦化层位于所述第一平坦化层远离所述衬底的一侧；
与所述第一显示电极一一对应连接的显示连接件，所述显示连接件设置在所述第一平坦化层与所述第二平坦化层之间，所述第一显示电极的主体部位于所述第二平坦化层背离所述衬底的表面，所述第一显示电极的连接部通过所述第二平坦化层上的过孔与相应的显示连接件连接，所述显示连接件通过所述第一平坦化层上的过孔与所述显示发光控制晶体管的漏极连接；
其中，所述虚拟电极设置在所述第二平坦化层背离所述衬底的表面。
14.根据权利要求13所述的显示母板，其中，所述显示母板还包括：
位于所述边缘区的多个虚拟像素电路，所述多个虚拟像素电路设置在所述衬底与所述第一平坦化层之间，所述虚拟电极在所述衬底上的正投影覆盖所述多个虚拟像素电路中的至少两个在所述衬底上的正投影。
15.根据权利要求14所述的显示母板，其中，所述多个虚拟像素电路中的每个包括多个虚拟晶体管，所述多个虚拟晶体管包括虚拟复位晶体管，每个所述虚拟晶体管包括有源层，
所述虚拟电极具有沿所述第一方向延伸的第一边界，所述第一边界在所述衬底上的正投影与至少两个所述虚拟像素电路中的虚拟复位晶体管的有源层在所述衬底上的正投影存在交叠。
16.根据权利要求15所述的显示母板，其中，所述虚拟电极还具有与所述第一边界相邻的第二边界，所述第二边界的延伸方向与所述第一边界的延伸方向相交叉，所述第二边界在所述衬底上的正投影与任意一个所述虚拟晶体管在所述衬底上的正投影无交叠。
17.根据权利要求14所述的显示母板，其中，所述多个虚拟像素电路中的每个包括虚拟发光控制晶体管，所述显示母板还包括：
位于所述边缘区的多个虚拟连接件，所述多个虚拟连接件设置在所述虚拟像素电路与所述虚拟电极之间，所述虚拟连接件设置在所述第一平坦化层背离所述衬底的表面。
18.根据权利要求17所述的显示母板，其中，所述显示母板还包括：
第一栅绝缘层，设置在所述虚拟发光控制晶体管的有源层和栅极之间，所述虚拟发光控制晶体管的栅极位于有源层远离所述衬底的一侧；
第二栅绝缘层，设置在所述虚拟发光控制晶体管的栅极远离所述衬底的一侧；
层间介质层，设置在所述第二栅绝缘层远离所述衬底的一侧；
其中，所述虚拟发光控制晶体管的源极和漏极设置在所述层间介质层远离所述衬底的一侧，所述第一平坦化层设置在所述虚拟发光控制晶体管的源极和漏极远离所述衬底的一侧；
所述虚拟发光控制晶体管的源极和漏极均通过贯穿所述层间介质层、所述第二栅绝缘层和所述第一栅绝缘层的过孔与所述有源层连接；或者，所述虚拟发光控制晶体管的源极和漏极均位于所述层间绝缘层背离所述衬底的表面，以使所述虚拟发光控制晶体管的源极和漏极均与所述有源层绝缘间隔开。
19.根据权利要求1至5中任意一项所述的显示母板，其中，所述显示母板还包括：设置在所述显示区和所述边缘区的多条第二电源线，所述多条第二电源线中的每条在所述衬底上的正投影均与所述第一电源线在所述衬底上的正投影交叉设置；
每个所述第一显示电极在所述衬底上的正投影与至多一条所述第二电源线在所述衬底上的正投影存在交叠，
每个所述虚拟电极在所述衬底上的正投影与至少两条所述第二电源线在所述衬底上的正投影存在交叠。
20.根据权利要求19所述的显示母板，其中，每个所述虚拟电极在所述衬底上的正投影与3～40条所述第二电源线在所述衬底上的正投影存在交叠。
21.根据权利要求19所述的显示母板，其中，所述第一电源线与所述第二电源线同层设置。
22.根据权利要求19所述的显示母板，其中，所述虚拟电极具有相邻的第一边界和第二边界，所述第一边界的延伸方向与所述第一电源线的延伸方向相同，所述第二边界的延伸方向与所述第一边界的延伸方向相交叉，所述第一边界在所述衬底上的正投影位于相邻两条第一电源线在所述衬底上的正投影之间，所述第二边界在所述衬底上的正投影与所述第二电源线在所述衬底上的正投影存在交叠。
23.根据权利要求19所述的显示母板，其中，所述第二电源线包括：沿第二方向排列的多个走线组，所述多个走线组中的每个包括第一走线部和第二走线部，所述第一走线部的两端分别连接相邻的两条第一电源线，所述第二走线部沿所述第二方向延伸，且所述第二走线部与依次排列的多条所述第一电源线连接；同一个所述走线组中，所述第一走线部和所述第二走线部在所述第一方向和所述第二方向上均无交叠；
所述第二边界在所述衬底上的投影与所述第一走线部在所述衬底上的投影存在交叠。
24.根据权利要求19所述的显示母板，其中，所述显示区中的多个第一显示电极被划分为多个重复单元，所述多个重复单元中的每个包括沿第二方向依次排列的一个第一颜色电极、一个第二颜色电极对以及一个第三颜色电极，所述第二颜色电极对包括的两个第二颜色电极沿所述第一方向排列，所述多个重复单元沿所述第二方向排列以形成多个重复单元组，所述多个重复单元组沿所述第一方向排列，且所述多个重复单元组中的相邻重复单元组沿所述第二方向彼此错开；
所述边缘区中的多个所述虚拟电极呈阵列排布，每列中的多个所述虚拟电极沿所述第一方向排列，每行中的多个所述虚拟电极沿所述第二方向排列。
25.根据权利要求24所述的显示母板，其中，每个所述第一颜色电极在所述衬底上的正投影、每个所述第二颜色电极在所述衬底上的正投影均与所述第一电源线在所述衬底上的正投影无交叠；
每个所述第三颜色电极在所述衬底上的正投影与其中一条所述第一电源线在所述衬底上的正投影存在交叠。
26.根据权利要求24所述的显示母板，其中，每个所述第一颜色电极在所述衬底上的正投影、每个所述第二颜色电极在所述衬底上的正投影均与所述第二电源线在所述衬底上的正投影无交叠；
每个所述第三颜色电极在所述衬底上的正投影与其中一条所述第二电源线在所述衬底上的正投影存在交叠。
27.根据权利要求1至5中任意一项所述的显示母板，其中，所述边缘区在的宽度在30mm～60mm之间。
28.一种显示基板的制作方法，包括：
提供衬底，所述衬底包括：有效区以及位于所述有效区的至少一侧的边缘区，所述有效区包括：多个面板区和待切割区，所述待切割区将所述多个面板区彼此间隔开，并将所述边缘区与其相邻的所述面板区间隔开，所述面板区包括显示区和环绕所述显示区的边框区；
在所述衬底的每个所述显示区和所述边缘区均形成多条第一电源线，所述第一电源线沿第一方向延伸；
在每个所述显示区形成多个第一显示电极，同时在所述边缘区形成多个虚拟电极；其中，所述多个第一显示电极中的每个在所述衬底上的正投影与至多一条所述第一电源线在所述衬底上的正投影存在交叠，所述多个虚拟电极中的每个在所述衬底上的正投影与至少两条所述第一电源线在所述衬底上的正投影存在交叠；
沿所述待切割区对形成有所述第一电源线、所述第一显示电极和所述虚拟电极的衬底进行切割，得到多个显示基板。
29.根据权利要求28所述的制作方法，其中，沿所述待切割区对形成有所述第一电源线、所述第一显示电极和所述虚拟电极的衬底进行切割，之前还包括：
形成像素界定层，所述像素界定层包括：
位于所述显示区的第一像素界定部，所述第一像素界定部设置在所述第一显示电极远离所述衬底的一侧，所述第一像素界定部具有多个像素开口，所述多个像素开口与所述多个第一显示电极一一对应，所述多个像素开口中的每个暴露出相应的第一显示电极的至少一部分；
位于所述边缘区的第二像素界定部，所述第二像素界定部设置在所述虚拟电极远离所述衬底的一侧，所述第二像素界定部覆盖每个所述虚拟电极。
30.根据权利要求28所述的制作方法，其中，形成像素界定层之后还包括：
形成多个发光层，所述多个发光层一一对应地设置在所述多个像素开口中；
形成第二电极层，所述第二电极层设置在所述多个发光层远离所述衬底的一侧，所述第二电极层位于所述显示区，且与所述边缘区无交叠。
CN202010465150.5A 2020-05-27 2020-05-27 显示母板和显示基板的制作方法 Active CN111584757B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202010465150.5A CN111584757B (zh) 2020-05-27 2020-05-27 显示母板和显示基板的制作方法
US17/631,136 US20220262889A1 (en) 2020-05-27 2021-04-09 Display motherboard and method for manufacturing display substrate
PCT/CN2021/086097 WO2021238429A1 (zh) 2020-05-27 2021-04-09 显示母板和显示基板的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010465150.5A CN111584757B (zh) 2020-05-27 2020-05-27 显示母板和显示基板的制作方法

Publications (2)

Publication Number Publication Date
CN111584757A true CN111584757A (zh) 2020-08-25
CN111584757B CN111584757B (zh) 2022-12-06

Family

ID=72123657

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010465150.5A Active CN111584757B (zh) 2020-05-27 2020-05-27 显示母板和显示基板的制作方法

Country Status (3)

Country Link
US (1) US20220262889A1 (zh)
CN (1) CN111584757B (zh)
WO (1) WO2021238429A1 (zh)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021238429A1 (zh) * 2020-05-27 2021-12-02 京东方科技集团股份有限公司 显示母板和显示基板的制作方法
CN114766064A (zh) * 2020-10-20 2022-07-19 京东方科技集团股份有限公司 显示面板和显示装置
CN114911088A (zh) * 2021-02-08 2022-08-16 京东方科技集团股份有限公司 显示基板母板及其制作方法、显示面板母板
WO2022199005A1 (zh) * 2021-03-25 2022-09-29 京东方科技集团股份有限公司 显示背板及其制作方法和显示装置
WO2022227055A1 (zh) * 2021-04-30 2022-11-03 京东方科技集团股份有限公司 显示基板及显示装置
WO2023023949A1 (zh) * 2021-08-24 2023-03-02 京东方科技集团股份有限公司 显示面板、显示装置
WO2023044679A1 (zh) * 2021-09-23 2023-03-30 京东方科技集团股份有限公司 显示基板和显示装置
WO2023071560A1 (zh) * 2021-10-27 2023-05-04 Oppo广东移动通信有限公司 显示模组和显示设备
WO2023201602A1 (zh) * 2022-04-21 2023-10-26 京东方科技集团股份有限公司 显示面板和显示装置
WO2023230885A1 (zh) * 2022-05-31 2023-12-07 京东方科技集团股份有限公司 显示面板及显示装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022041244A1 (zh) * 2020-08-31 2022-03-03 京东方科技集团股份有限公司 一种显示基板及其制作方法、显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001166701A (ja) * 1999-12-08 2001-06-22 Seiko Epson Corp 電気光学装置の製造方法並びに半導体基板及び電気光学装置
US20090206339A1 (en) * 2008-02-19 2009-08-20 Sung Jin Park Flat display device and method for manufacturing the same
CN110164953A (zh) * 2019-07-04 2019-08-23 京东方科技集团股份有限公司 显示基板母板及制备方法、显示面板母板、基板制备方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102386906B1 (ko) * 2017-05-11 2022-04-18 삼성디스플레이 주식회사 표시 장치
CN107799577B (zh) * 2017-11-06 2019-11-05 武汉华星光电半导体显示技术有限公司 Amoled显示面板及amoled显示器
CN110993670A (zh) * 2019-12-16 2020-04-10 武汉华星光电半导体显示技术有限公司 Oled显示面板
CN111584757B (zh) * 2020-05-27 2022-12-06 京东方科技集团股份有限公司 显示母板和显示基板的制作方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001166701A (ja) * 1999-12-08 2001-06-22 Seiko Epson Corp 電気光学装置の製造方法並びに半導体基板及び電気光学装置
US20090206339A1 (en) * 2008-02-19 2009-08-20 Sung Jin Park Flat display device and method for manufacturing the same
CN110164953A (zh) * 2019-07-04 2019-08-23 京东方科技集团股份有限公司 显示基板母板及制备方法、显示面板母板、基板制备方法

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021238429A1 (zh) * 2020-05-27 2021-12-02 京东方科技集团股份有限公司 显示母板和显示基板的制作方法
CN114766064A (zh) * 2020-10-20 2022-07-19 京东方科技集团股份有限公司 显示面板和显示装置
CN114911088A (zh) * 2021-02-08 2022-08-16 京东方科技集团股份有限公司 显示基板母板及其制作方法、显示面板母板
CN114911088B (zh) * 2021-02-08 2023-10-24 京东方科技集团股份有限公司 显示基板母板及其制作方法、显示面板母板
WO2022199005A1 (zh) * 2021-03-25 2022-09-29 京东方科技集团股份有限公司 显示背板及其制作方法和显示装置
EP4207296A4 (en) * 2021-04-30 2024-05-29 BOE Technology Group Co., Ltd. DISPLAY SUBSTRATE AND DISPLAY DEVICE
WO2022227055A1 (zh) * 2021-04-30 2022-11-03 京东方科技集团股份有限公司 显示基板及显示装置
US12002424B2 (en) 2021-04-30 2024-06-04 Chengdu Boe Optoelectronics Technology Co., Ltd. Display substrate and display device
WO2023023949A1 (zh) * 2021-08-24 2023-03-02 京东方科技集团股份有限公司 显示面板、显示装置
WO2023044679A1 (zh) * 2021-09-23 2023-03-30 京东方科技集团股份有限公司 显示基板和显示装置
GB2620046A (en) * 2021-09-23 2023-12-27 Boe Technology Group Co Ltd Display substrate and display apparatus
WO2023071560A1 (zh) * 2021-10-27 2023-05-04 Oppo广东移动通信有限公司 显示模组和显示设备
WO2023201602A1 (zh) * 2022-04-21 2023-10-26 京东方科技集团股份有限公司 显示面板和显示装置
WO2023230885A1 (zh) * 2022-05-31 2023-12-07 京东方科技集团股份有限公司 显示面板及显示装置

Also Published As

Publication number Publication date
US20220262889A1 (en) 2022-08-18
WO2021238429A1 (zh) 2021-12-02
CN111584757B (zh) 2022-12-06

Similar Documents

Publication Publication Date Title
CN111584757B (zh) 显示母板和显示基板的制作方法
US10504934B2 (en) Array substrate, method for manufacturing array substrate, and display panel
WO2021227760A1 (zh) 一种显示面板及其制作方法、显示装置
WO2022056907A1 (zh) 显示基板及显示装置
US10866664B2 (en) Display device
CN114566519A (zh) 显示基板以及显示装置
WO2021121095A1 (zh) 阵列基板、显示面板及显示装置
CN114830220A (zh) 显示面板及显示装置
CN113348558A (zh) 显示面板及其制作方法、显示装置
WO2021184305A1 (zh) 显示基板以及显示装置
KR100884463B1 (ko) 발광 표시 장치 및 그의 제조 방법
JP2014010168A (ja) 表示装置
WO2021217296A1 (zh) 显示基板以及显示装置
WO2021207930A1 (zh) 显示基板及显示装置
US20230189596A1 (en) Display panel and display device
CN114127934A (zh) 显示基板及其制作方法和显示装置
CN115104186B (zh) 显示基板、显示面板、显示装置
CN112086487B (zh) 一种显示面板及显示设备
CN115207248A (zh) 显示面板及显示装置
KR20170076190A (ko) 유기발광소자
WO2022052229A1 (zh) 像素电路、显示基板和显示装置
WO2023130439A1 (zh) 显示基板和显示装置
US20240237446A1 (en) Display substrate and display device
CN219999921U (zh) 显示基板
CN112820763B (zh) 电致发光显示面板及显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant