WO2021227760A1 - 一种显示面板及其制作方法、显示装置 - Google Patents

一种显示面板及其制作方法、显示装置 Download PDF

Info

Publication number
WO2021227760A1
WO2021227760A1 PCT/CN2021/087370 CN2021087370W WO2021227760A1 WO 2021227760 A1 WO2021227760 A1 WO 2021227760A1 CN 2021087370 W CN2021087370 W CN 2021087370W WO 2021227760 A1 WO2021227760 A1 WO 2021227760A1
Authority
WO
WIPO (PCT)
Prior art keywords
signal line
line pattern
sub
transistor
coupled
Prior art date
Application number
PCT/CN2021/087370
Other languages
English (en)
French (fr)
Inventor
陈义鹏
皇甫鲁江
刘利宾
Original Assignee
京东方科技集团股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 京东方科技集团股份有限公司 filed Critical 京东方科技集团股份有限公司
Priority to US17/762,975 priority Critical patent/US11950468B2/en
Publication of WO2021227760A1 publication Critical patent/WO2021227760A1/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0465—Improved aperture ratio, e.g. by size reduction of the pixel circuit, e.g. for improving the pixel density or the maximum displayable luminance or brightness
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/351—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels comprising more than three subpixels, e.g. red-green-blue-white [RGBW]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Control Of El Displays (AREA)
  • Thin Film Transistor (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本公开提供一种显示面板及其制作方法、显示装置。所述显示面板中的初始化信号线层包括设置于各子像素区中的初始化信号线图形；第一辅助信号线层包括与多个子像素区一一对应的多个第一辅助信号线图形，第一辅助信号线图形与对应的子像素区中的初始化信号线图形耦接；第一辅助信号线图形的至少部分沿第一方向延伸，在同一行子像素区中，各子像素区对应的第一辅助信号线图形依次耦接。

Description

一种显示面板及其制作方法、显示装置
相关申请的交叉引用
本申请主张在2020年05月09日在中国提交的中国专利申请号No.202010387359.4的优先权，其全部内容通过引用包含于此。
技术领域
本公开涉及显示技术领域，尤其涉及一种显示面板及其制作方法、显示装置。
背景技术
有源矩阵有机发光二极管(英文：Active-matrix organic light-emitting diode，简称：AMOLED)显示面板，以其自发光、低功耗、响应速度快等优点，被广泛的应用在各个领域。AMOLED显示面板包括子像素驱动电路和发光单元，通过子像素驱动电路驱动对应的发光单元发光，以实现显示面板的显示功能。
但是随着显示面板的分辨率越来越高，显示面板中的布局空间越来越小，在布局用于为子像素驱动电路提供初始化信号的初始化信号线图形时，位于同一行的初始化信号线图形不容易连接在一起，导致显示面板的生产成本增加。
发明内容
本公开的目的在于提供一种显示面板及其制作方法、显示装置。
为了实现上述目的，本公开提供如下技术方案：
本公开的第一方面提供一种显示面板，包括：基底，以及沿远离所述基底的方向依次层叠设置在所述基底上的初始化信号线层和第一辅助信号线层；还包括呈阵列分布的多个子像素区，所述多个子像素区形成沿第二方向依次排列的多行子像素区，每一行子像素区均包括沿第一方向排布的多个子像素区，所述第一方向与所述第二方向相交；
所述初始化信号线层包括设置于各所述子像素区中的初始化信号线图形；
所述第一辅助信号线层包括与所述多个子像素区一一对应的多个第一辅助信号线图形，所述第一辅助信号线图形与对应的子像素区中的初始化信号线图形耦接；所述第一辅助信号线图形的至少部分沿第一方向延伸，在同一行子像素区中，各子像素区对应的第一辅助信号线图形依次耦接。
可选的，所述显示面板还包括：
位于所述第一辅助信号线层背向所述基底的一侧的导电连接部层，所述导电连接部层包括与所述多个子像素区一一对应的第二导电连接部；在同一个子像素区中，所述第二导电连接部在所述基底上的正投影与所述初始化信号线图形在所述基底上的正投影具有第一交叠区域，所述第二导电连接部在所述基底上的正投影与所述第一辅助信号线图形具有第二交叠区域；在所述第一交叠区域，所述第二导电连接部与所述初始化信号线图形耦接，在所述第二交叠区域，所述第二导电连接部与所述第一辅助信号线图形耦接。
可选的，所述第一辅助信号线图形包括相耦接的第一部分和第二部分，所述第一部分沿所述第一方向延伸，沿垂直于所述第一方向的方向上，所述第二部分突出于所述第一部分；所述第一部分在所述基底上的正投影与所述初始化信号线图形在所述基底上的正投影交叠，所述第二部分在所述基底上的正投影与所述初始化信号线图形在所述基底上的正投影不交叠；
在同一个子像素区中，所述第二部分在所述基底上的正投影与所述第二导电连接部在所述基底上的正投影具有所述第二交叠区域。
可选的，所述第一辅助信号线图形在所述基底上的正投影与所述初始化信号线图形在所述基底上的正投影具有第三交叠区域，在所述第三交叠区域，所述第一辅助信号线图形通过设置在所述第三交叠区域的过孔与所述初始化信号线图形直接耦接。
可选的，所述第一辅助信号线图形包括第三部分和第四部分，所述第三部分沿所述第一方向延伸，在垂直于所述第一方向的方向上，所述第四部分的宽度大于所述第三部分的宽度；所述第四部分在所述基底上的正投影与所述初始化信号线图形在所述基底上的正投影具有所述第三交叠区域。
可选的，所述显示面板还包括沿远离所述基底的方向依次层叠设置在所述第一辅助信号线层上的电源信号线层和数据线层；
所述电源信号线层包括位于各所述子像素区中的电源信号线图形，所述电源信号线图形的至少部分沿第二方向延伸；
所述数据线层包括位于各所述子像素区中的数据线图形，所述数据线图形的至少部分沿第二方向延伸；
在同一子像素区中，所述电源信号线图形在所述基底上的正投影与所述数据线图形在所述基底上的正投影交叠。
可选的，所述显示面板还包括：
位于所述初始化信号线层背向所述基底的一侧的电源信号线层，所述电源信号线层包括设置于各所述子像素区中的电源信号线图形，所述电源信号线图形的至少部分沿第二方向延伸；
位于所述初始化信号线层与所述电源信号线层之间的第三辅助信号线层，所述第三辅助信号线层包括位于各所述子像素区中的第三辅助信号线图形，所述第三辅助信号线图形的至少部分沿第一方向延伸；在同一子像素区中，所述第三辅助信号线图形在所述基底上的正投影与所述电源信号线图形在所述基底上的正投影形成第四交叠区域，所述第三辅助信号线图形在所述第四交叠区域与所述电源信号线图形耦接；沿所述第一方向位于同一行子像素区中各第三辅助信号线图形依次耦接。
可选的，所述显示面板还包括：
发光控制信号线层，所述发光控制信号线层包括位于各所述子像素区中的发光控制信号线图形，所述发光控制信号线图形的至少部分沿所述第一方向延伸；
复位信号线层，所述复位信号线层包括位于各所述子像素区中的复位信号线图形，所述复位信号线图形沿所述第一方向延伸；
在同一子像素区中，所述第三辅助信号线图形在所述基底上的正投影，位于所述发光控制信号线图形在所述基底上的正投影与所述复位信号线图形在所述基底上的正投影之间，所述第三辅助信号线图形形成为波浪形结构。
可选的，所述显示面板还包括晶体管结构和存储电容，所述存储电容包 括相对设置的第一极板和第二极板，所述第一极板位于所述基底与所述第二极板之间，所述第一极板与所述晶体管结构中的栅极同层同材料设置；所述第一辅助信号线层和/或所述第三辅助信号线层与所述第二极板同层同材料设置。
可选的，所述显示面板还包括：
栅线层，所述栅线层包括位于各所述子像素区中的栅线图形，所述栅线图形的至少部分沿第一方向延伸；
数据线层，所述数据线层包括位于各所述子像素区中的数据线图形，所述数据线图形的至少部分沿第二方向延伸，所述数据线图形在所述基底上的正投影与所述栅线图形在所述基底上的正投影交叠；
导电连接部层，所述导电连接部层包括位于各所述子像素区中的第三导电连接部和第四导电连接部；
与所述子像素区一一对应的子像素驱动电路，每个所述子像素驱动电路均包括驱动晶体管、存储电容、第一晶体管和第二晶体管；所述驱动晶体管的栅极复用为所述存储电容的第一极板，所述驱动晶体管的栅极通过对应的子像素区中的第四导电连接部与所述第二晶体管的第二极耦接，所述存储电容的第二极板通过对应的子像素区中的第三导电连接部与所述第一晶体管的第二极耦接；所述第一晶体管的栅极和所述第二晶体管的栅极分别与对应的子像素区中的栅线图形耦接；所述栅线图形在所述基底上的正投影与所述第三导电连接部在所述基底上的正投影不交叠，和/或所述栅线图形在所述基底上的正投影与所述第四导电连接部在所述基底上的正投影不交叠。
可选的，所述显示面板还包括：
位于各所述子像素区中的栅线图形和复位信号线图形，当前子像素区中的栅线图形与沿第二方向相邻的下一个子像素区中的复位信号线图形形成为一体结构。
可选的，所述显示面板还包括晶体管结构，所述初始化信号线图形与所述晶体管结构中的有源层同层同材料设置。
可选的，所述显示面板还包括：位于各所述子像素区中的电源信号线图形、数据线图形、栅线图形、复位信号线图形和发光控制信号线图形；还包 括与所述子像素区一一对应的子像素驱动电路，每个所述子像素驱动电路均包括：第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管、第八晶体管和第九晶体管；
所述第一晶体管的栅极与所述栅线图形耦接，所述第一晶体管的第一极与所述数据线图形耦接，所述第一晶体管的第二极与所述存储电容的第二极板耦接，所述存储电容的第一极板与所述第三晶体管的栅极耦接；
所述第二晶体管的栅极与所述栅线图形耦接，所述第二晶体管的第一极与所述第三晶体管的第二极耦接，所述第二晶体管的第二极与所述第三晶体管的栅极耦接；
所述第三晶体管的第一极与所述电源信号线图形耦接；
所述第四晶体管的栅极与所述复位信号线图形耦接，所述第四晶体管的第一极与所述初始化信号线图形耦接，所述第四晶体管的第二极与所述第三晶体管的栅极耦接；
所述第五晶体管的栅极与所述复位信号线图形耦接，所述第五晶体管的第一极与所述初始化信号线图形耦接，所述第五晶体管的第二极与所述存储电容的第二极板耦接；
第六晶体管的栅极与所述发光控制信号线图形耦接，所述第六晶体管的第一极与所述初始化信号线图形耦接，所述第六晶体管的第二极与所述存储电容的第二极板耦接；
第七晶体管的栅极与所述发光控制信号线图形耦接，所述第七晶体管的第一极与所述第三晶体管的第二极耦接，所述第七晶体管的第二极与显示面板中对应的阳极图形耦接；
所述第八晶体管的栅极与所述复位信号线图形耦接，所述第八晶体管的第一极与所述初始化信号线图形耦接，所述第八晶体管的第二极与对应的阳极图形耦接；
所述第九晶体管的栅极与对应的所述发光控制信号线图形耦接，所述第九晶体管的第一极与所述第三晶体管的栅极耦接，所述第九晶体管的第二极浮接。
基于上述显示面板的技术方案，本公开的第二方面提供一种显示装置， 包括上述显示面板。
基于上述显示面板的技术方案，本公开的第三方面提供一种显示面板的制作方法，所述显示面板包括呈阵列分布的多个子像素区，所述多个子像素区形成沿第二方向依次排列的多行子像素区，每一行子像素区均包括沿第一方向排布的多个子像素区，所述第一方向与所述第二方向相交；所述制作方法包括：
在基底上形成沿远离所述基底的方向依次层叠设置的初始化信号线层和第一辅助信号线层；
所述初始化信号线层包括设置于各所述子像素区中的初始化信号线图形；
所述第一辅助信号线层包括与所述多个子像素区一一对应的多个第一辅助信号线图形，所述第一辅助信号线图形与对应的子像素区中的初始化信号线图形耦接；所述第一辅助信号线图形的至少部分沿第一方向延伸，在同一行子像素区中，各子像素区对应的第一辅助信号线图形依次耦接。
附图说明
此处所说明的附图用来提供对本公开的进一步理解，构成本公开的一部分，本公开的示意性实施例及其说明用于解释本公开，并不构成对本公开的不当限定。在附图中：
图1为本公开实施例提供的子像素驱动电路的电路图；
图2为本公开实施例提供的子像素驱动电路的工作时序图；
图3为本公开实施例提供的显示面板中两个子像素区的第一布局示意图；
图4为图3中有源层与第一栅金属层布局示意图；
图5为本公开实施例提供的第一辅助信号线层位于阳极间隔区的示意图；
图6为图3中沿A1A2方向的截面示意图；
图7为图3中一个子像素区中的有源层布局示意图；
图8为本公开实施例提供的显示面板中两个子像素区的第二布局示意 图；
图9为图8中沿B1B2方向的截面示意图；
图10为本公开实施例提供的阳极层布局示意图；
图11为图8中有源层布局示意图；
图12为图8中第一栅金属层布局示意图；
图13为图8中第二栅金属层布局示意图；
图14为图8中第一源漏金属层布局示意图；
图15为本公开实施例提供的显示面板中两个子像素区的第三布局示意图；
图16为图15中沿C1C2方向的截面示意图；
图17为图15中有源层布局示意图；
图18为图15中第二栅金属层布局示意图；
图19为图15中第一源漏金属层布局示意图；
图20为本公开实施例提供的显示面板中两个子像素区的第四布局示意图；
图21为图20中不包括的第二源漏金属层的布局示意图；
图22为图20中第一源漏金属层与第二源漏金属层的布局示意图；
图23为在图22中布局阳极层的示意图。
具体实施方式
为了进一步说明本公开实施例提供的显示面板及其制作方法、显示装置，下面结合说明书附图进行详细描述。
请参阅图1～图5，本公开实施例提供了一种显示面板，包括：基底，以及沿远离所述基底的方向依次层叠设置在所述基底上的初始化信号线层和阳极层；还包括呈阵列分布的多个子像素区；
如图3、图4和图7所示，所述初始化信号线层包括设置于各所述子像素区中的初始化信号线图形904；
如图5所示，所述阳极层包括与所述多个子像素区一一对应的多个阳极 图形906，所述多个阳极图形906间隔设置，在相邻的所述阳极图形906之间形成阳极间隔区9061；
如图5所示，所述显示面板还包括：第一辅助信号线层801，所述第一辅助信号线层801为网格状结构，所述第一辅助信号线层801的至少部分位于所述阳极间隔区9061，且与所述阳极图形906绝缘，各所述子像素区中的初始化信号线图形904分别与所述第一辅助信号线层801耦接。
具体地，阵列排布的多个子像素区能够划分为沿第二方向依次排列的多行子像素区，和沿第一方向依次排列的多列子像素区。每行子像素区均包括沿第一方向间隔设置的多个子像素区，每列子像素区均包括沿所述第二方向间隔设置的多个子像素区。所述第一方向与所述第二方向相交，示例性的，所述第一方向包括X方向，所述第二方向包括Y方向。
所述初始化信号线层包括多个初始化信号线图形904，所述多个初始化信号线图形904与所述多个子像素区一一对应，所述初始化信号线图形904位于对应的子像素区中，用于为该子像素区对应的子像素驱动电路提供初始化信号。
所述阳极层位于显示面板中子像素驱动电路背向基底的一侧，所述阳极层包括多个阳极图形906，所述多个阳极图形906彼此间隔设置，在相邻的所述阳极图形906之间形成阳极间隔区9061。所述阳极图形906与所述显示面板中的子像素驱动电路一一对应，所述阳极图形906与对应的子像素驱动电路耦接，能够接收对应的子像素驱动电路提供的驱动信号。所述阳极层背向所述基底的一侧还设置有发光功能层和阴极层，所述发光功能层位于所述阳极层与所述阴极层之间，能够在所述阳极层和所述阴极层之间形成的电场的作用下，发出对应颜色的光。值得注意，所述发光功能层可具体包括层叠设置的空穴注入层、空穴传输层，有机发光材料层、电子传输层和电子注入层，但不仅限于此。如图5所示，图中示出了红色发光元件R、绿色发光元件G和蓝色发光元件B，不同颜色的发光元件对应不同颜色的有机发光材料层。
如图5所示，所述显示面板还包括第一辅助信号线层801，所述第一辅助信号线层801的至少部分布局在所述阳极间隔区9061，且与所述阳极图形 906绝缘。所述阳极间隔区9061形成为网格状区域，使得布局在所述阳极间隔区9061的第一辅助信号线层801形成为网格状结构。示例性的，所述第一辅助信号线层801可以在显示面板中的全部阳极间隔区9061中布局。需要说明，图5中的标记70代表隔垫物。
值得注意，如图6所示，所述显示面板中还包括平坦层PLN，所述阳极层(包括阳极图形906)一般形成于所述平坦层PLN背向所述基底50的表面，将所述第一辅助信号线层801布局在阳极间隔区9061中，使得所述第一辅助信号线层801也布局在所述平坦层PLN背向所述基底50的表面，这种布局方式使得所述第一辅助信号线层801与所述阳极层同层设置，避免由于引入所述第一辅助信号线层801而增加显示面板的厚度。
将所述第一辅助信号线层801布局在所述阳极间隔区9061，使得所述第一辅助信号线层801位于所述初始化信号线图形904背向所述基底50的一侧，示例性的，可通过在所述第一辅助信号线层801与所述初始化信号线图形904之间设置过孔，使得所述第一辅助信号线层801与所述初始化信号线图形904能够通过过孔实现耦接。
根据上述显示面板的具体结构可知，本公开实施例提供的显示面板中，包括位于各子像素区中的初始化信号线图形904，以及位于阳极间隔区9061中的网格状结构的第一辅助信号线层801，通过设置各所述子像素区中的初始化信号线图形904分别与所述第一辅助信号线层801耦接，使得所述第一辅助信号线层801将各子像素区中的初始化信号线图形904全部耦接在一起，实现了通过所述第一辅助信号线层801能够为各子像素区中的初始化信号线图形904提供初始化信号；因此，本公开实施例提供的显示面板中，将各子像素区中的初始化信号线图形904与布局在阳极间隔区9061的第一辅助信号线层801分别耦接，解决了由于显示面板的布局空间有限，使得位于同一行的初始化信号线图形904不容易连接在一起的问题。
而且，本公开实施例提供的显示面板中，可以将所述第一辅助信号线层801布局在显示区域中全部阳极间隔区9061，将各子像素区中的初始化信号线图形904与所述第一辅助信号线层801耦接，更好的保证了各子像素区中的初始化信号线图形904上传输的初始化信号的稳定性。另外，将所述第一 辅助阴极层布局在阳极间隔区9061，可以使所述第一辅助信号线层801与所述阳极层同层设置，从而更有利于所述显示面板的薄型化。
需要说明，上述实施例提供的初始化信号线图形904除了用于为对应的子像素驱动电路提供初始化信号(Vinit)，也可以用于为对应的子像素驱动电路提供基准信号(Vref)。
如图3、图5和图6所示，在一些实施例中，所述显示面板还包括：
位于所述初始化信号线层与所述第一辅助信号线层801之间的导电连接部层，所述导电连接部层包括设置于各所述子像素区中的第一导电连接部9091；在同一个子像素区中，所述第一导电连接部9091在所述基底50上的正投影与所述初始化信号线图形904(如图6中的第一子图形9041)在所述基底50上的正投影具有第一交叠区域，所述第一导电连接部9091在所述基底50上的正投影与所述第一辅助信号线层801具有第二交叠区域；在所述第一交叠区域，所述第一导电连接部9091与所述初始化信号线图形904耦接，在所述第二交叠区域，所述第一导电连接部9091与所述第一辅助信号线层801耦接。
具体地，所述第一导电连接部层可以采用所述显示面板中的第一源漏金属层制作，所述导电连接部层中包括的第一导电连接部9091的具体结构可根据实际需要设置，只需满足所述第一导电连接部9091在所述基底50上的正投影与所述初始化信号线图形904在所述基底50上的正投影具有第一交叠区域，所述第一导电连接部9091在所述基底50上的正投影与所述第一辅助信号线层801具有第二交叠区域即可。
如图3和图6所示，示例性的，所述第一导电连接部9091与所述初始化信号线图形904通过位于所述第一交叠区域的第一过孔61耦接，所述第一导电连接部9091与所述第一辅助信号线层801通过位于所述第二交叠区域的第二过孔62耦接。需要说明，如6中还示出了第一栅极绝缘层GI1，第二栅极绝缘层GI2，层间绝缘层ILD和平坦层PLN。
上述实施例提供的显示面板中，通过设置所述第一导电连接部9091，实现所述初始化信号线图形904与所述第一辅助信号线层801之间的耦接，避免了在所述初始化信号线图形904与所述第一辅助信号线层801之间制作过 深的过孔，很好的提升了所述初始化信号线图形904与所述第一辅助信号线层801之间耦接的信赖性，而且，这种设置方式使得所述初始化信号线图形904与所述第一辅助信号线层801存在更多的布局方式，更好的降低了显示面板的布局难度和制作工艺难度。
上述实施例提供的显示面板中，需要在平坦层PLN上形成过孔，才能够实现将各子像素区中的初始化信号线图形904全部耦接在一起，这样就使得显示面板中每个子像素区要设置两个贯穿平坦层PLN的过孔，其中一个过孔用于连接位于平坦层PLN上的阳极图形，另一个过孔用于连接位于平坦层PLN上的第一辅助信号线层801。而平坦层PLN为有机层，其厚度约为2μm，在平坦层上的形成过孔孔径至少要达到4μm，否则在显影形成过孔时，存在显影不完全的风险，进而造成过孔处接触不良。
而随着显示面板像素分辨率的不断提高，显示面板中子像素驱动电路能够利用的布局面积越来越小，导致每个子像素区中无法实现形成两个贯穿有平坦层PLN的过孔，因此，上述实施例提供的显示面板无法满足高分辨率的显示需求。
请参阅图8和图15，本公开实施例提供一种显示面板，包括：基底，以及沿远离所述基底的方向依次层叠设置在所述基底上的初始化信号线层和第一辅助信号线层；还包括呈阵列分布的多个子像素区，所述多个子像素区形成沿第二方向依次排列的多行子像素区，每一行子像素区均包括沿第一方向排布的多个子像素区，所述第一方向与所述第二方向相交；
如图11和图17所示，所述初始化信号线层包括设置于各所述子像素区中的初始化信号线图形904；
如图8和图15所示，所述第一辅助信号线层包括与所述多个子像素区一一对应的多个第一辅助信号线图形807，所述第一辅助信号线图形807与对应的子像素区中的初始化信号线图形904耦接；所述第一辅助信号线图形807的至少部分沿第一方向延伸，在同一行子像素区中，各子像素区对应的第一辅助信号线图形807依次耦接。
具体地，阵列排布的多个子像素区能够划分为沿第二方向依次排列的多行子像素区，和沿第一方向依次排列的多列子像素区。每行子像素区均包括 沿第一方向依次排列的多个子像素区，每列子像素区均包括沿所述第二方向依次排列的多个子像素区。所述第一方向与所述第二方向相交，示例性的，所述第一方向包括X方向，所述第二方向包括Y方向。
所述初始化信号线层包括多个初始化信号线图形904，所述多个初始化信号线图形904与所述多个子像素区一一对应，所述初始化信号线图形904位于对应的子像素区中，用于为该子像素区对应的子像素驱动电路提供初始化信号。
所述显示面板还包括第一辅助信号线层，所述第一辅助信号线层位于所述初始化信号线层背向所述基底的一侧。示例性的，所述初始化信号线层采用所述显示面板中的有源层制作，所述第一辅助信号线层采用所述显示面板中的第二栅金属层制作。
所述第一辅助信号线层包括与所述多个子像素区一一对应的多个第一辅助信号线图形807，每个所述第一辅助信号线图形807的至少部分沿所述第一方向延伸，每个所述第一辅助信号线图形807均能够与对应的子像素区中的初始化信号线图形904耦接。值得注意，所述第一辅助信号线图形807与所述初始化信号线图形904的具体耦接方式可包括直接耦接和间接耦接。
沿所述第一方向，同一行子像素区中，各子像素区对应的第一辅助信号线图形807依次耦接。示例性的，沿所述第一方向，同一行子像素区中，各子像素区对应的第一辅助信号线图形807形成为一体结构。
根据上述显示面板的具体结构可知，本公开实施例提供的显示面板中，通过在初始化信号线层背向所述基底的一侧设置第一辅助信号线层，同时设置所述第一辅助信号线层中的所述第一辅助信号线图形807能够与对应的子像素区中的初始化信号线图形904耦接，在同一行子像素区中，各子像素区对应的第一辅助信号线图形807依次耦接；使得所述显示面板中，位于同一行子像素区中的各初始化信号线图形904均能够通过对应的所述第一辅助信号线图形807耦接在一起。可见，本公开实施例提供的显示面板中，不需要利用阳极图形之间的间隔区域将显示面板中各子像素区中的初始化信号线图形904形成网状连接，即不需要在每个子像素区中形成两个贯穿平坦层PLN的过孔。因此，本公开实施例提供的显示面板在实现将位于同一行子像素区 中的初始化信号线图形904耦接在一起的同时，有效缩小了每个像素区所需的布局空间，从而更有利于显示面板的高分辨率发展需求。值得注意，本公开实施例提供的显示面板能够实现530PPI(英文：Pixels Per Inch，中文：像素密度)。
另外，如图10所示，由于本公开实施例提供的显示面板中，所设置的第一辅助信号线图形807不需要占用阳极间隔区域，使得显示面板中阳极图形能够利用的布局空间更大，从而更有利于降低阳极图形和显示面板中的像素界定层的布局难度，使得所述像素界定层中形成像素开口的边界在所述基底上的正投影，能够位于对应的所述阳极图形在所述基底上的正投影的内部。
如图8、图9、图11～图14所示，在一些实施例中，所述显示面板还包括：
位于所述第一辅助信号线层背向所述基底的一侧的导电连接部层，所述导电连接部层包括与所述多个子像素区一一对应的第二导电连接部9092；在同一个子像素区中，所述第二导电连接部9092在所述基底上的正投影与所述初始化信号线图形904在所述基底上的正投影具有第一交叠区域，所述第二导电连接部9092在所述基底上的正投影与所述第一辅助信号线图形807具有第二交叠区域；在所述第一交叠区域，所述第二导电连接部9092与所述初始化信号线图形904耦接，在所述第二交叠区域，所述第二导电连接部9092与所述第一辅助信号线图形807耦接。
具体地，所述导电连接部层可以采用所述显示面板中的第一源漏金属层制作，所述导电连接部层中包括的第二导电连接部9092的具体结构可根据实际需要设置，只需满足所述第二导电连接部9092在所述基底上的正投影与所述初始化信号线图形904在所述基底上的正投影具有第一交叠区域，所述第二导电连接部9092在所述基底上的正投影与所述第一辅助信号线图形807具有第二交叠区域即可。
如图8所示，示例性的，所述第二导电连接部9092与所述初始化信号线图形904通过位于所述第一交叠区域的过孔64耦接，所述第二导电连接部9092与所述第一辅助信号线图形807通过位于所述第二交叠区域的过孔63耦接。
上述实施例提供的显示面板中，通过设置所述第二导电连接部9092，实现所述初始化信号线图形904与所述第一辅助信号线图形807之间的耦接，使得用于连接第二导电连接部9092与所述初始化信号线图形904的过孔64，以及用于连接第二导电连接部9092与所述第一辅助信号线图形807的过孔63，均能够与显示面板中ILD层上的过孔刻蚀工艺同时进行，从而避免了在所述第一辅助信号线图形807与所述初始化信号线图形904之间引入额外的过孔刻蚀工艺。因此，本公开实施例提供的显示面板更好的简化了制作流程，降低了制作成本。
另外，上述设置方式使得所述初始化信号线图形904与所述第一辅助信号线图形807存在更多的布局方式，更好的降低了显示面板的布局难度和制作工艺难度。
如图8和图11所示，在一些实施例中，每个所述初始化信号线图形904均包括第一子图形9041和第二子图形9042，沿第一方向位于同一行的相邻子像素区中，前一个子像素区中的第二子图形9042与后一个子像素区中的第一子图形9041形成为一体结构；在每个子像素区中，所述第二子图形9042与所述第一辅助信号线图形807耦接。
具体地，所述初始化信号线图形904的具体结构多种多样，示例性的，每个所述初始化信号线图形904均包括第一子图形9041和第二子图形9042，在同一个子像素区中，所述第一子图形9041与所述第二子图形9042沿所述第一方向排列。当所述初始化信号线图形904采用这种结构时，相邻的子像素区中，前一个子像素区中的所述第二子图形9042与后一个子像素区中的所述第一子图形9041相邻。
上述设置沿第一方向位于同一行的相邻子像素区中，前一个子像素区中的第二子图形9042与后一个子像素区中的第一子图形9041形成为一体结构，不仅利于提升所述初始化信号线图形904上传输的初始化信号的稳定性，而且能够有效降低所述初始化信号线图形904的制作难度。
值得注意，当设置所述初始化信号线图形904包括所述第一子图形9041和所述第二子图形9042时，示例性的，可设置所述第一子图形9041和所述第二子图形9042分别与所述第一辅助信号线图形807耦接，这种连接方式能 够更好的保证所述初始化信号线图形904与所述第一辅助信号线图形807的连接性能，能够更有效的提升初始化信号线图形904传输的初始化信号的稳定性；或者，如图8所示，在每个子像素区中，设置所述第二子图形9042与所述第一辅助信号线图形807耦接，即如图8所示，所述第二导电连接部9092与所述第二子图形9042通过位于所述第一交叠区域的过孔64耦接，所述第二导电连接部9092与所述第一辅助信号线图形807通过位于所述第二交叠区域的过孔63耦接。
如图8和图13所示，在一些实施例中，所述第一辅助信号线图形807包括相耦接的第一部分8071和第二部分8072，所述第一部分8071沿所述第一方向延伸，沿垂直于所述第一方向的方向上，所述第二部分8072突出于所述第一部分8071；所述第一部分8071在所述基底上的正投影与所述初始化信号线图形904在所述基底上的正投影交叠，所述第二部分8072在所述基底上的正投影与所述初始化信号线图形904在所述基底上的正投影不交叠；在同一个子像素区中，所述第二部分8072在所述基底上的正投影与所述第二导电连接部9092在所述基底上的正投影具有所述第二交叠区域。
具体的，所述第一辅助信号线图形807的具体结构多种多样，示例性的，所述第一辅助信号线图形807包括相耦接的第一部分8071和第二部分8072，所述第一部分8071沿所述第一方向延伸，所述第二部分8072形成为类似拱形的结构。示例性的，沿垂直于所述第一方向的方向上，所述第二部分8072向远离其对应的子像素区中的驱动晶体管(如：第三晶体管T3)的方向突出于所述第一部分8071。
上述设置在同一个子像素区中，所述第二部分8072在所述基底上的正投影与所述第二导电连接部9092在所述基底上的正投影具有所述第二交叠区域，所述第二导电连接部9092在所述基底上的正投影与所述初始化信号线图形904在所述基底上的正投影具有第一交叠区域，更有利于所述第二导电连接部9092的布局，以及更有利于所述过孔63和所述过孔64的形成。
如图15～图19所示，在一些实施例中，所述第一辅助信号线图形807在所述基底上的正投影与所述初始化信号线图形904在所述基底上的正投影具有第三交叠区域，在所述第三交叠区域，所述第一辅助信号线图形807通过 设置在所述第三交叠区域的过孔与所述初始化信号线图形904直接耦接。
具体的，可设置所述第一辅助信号线图形807在所述基底上的正投影与所述初始化信号线图形904在所述基底上的正投影具有第三交叠区域，并通过在所述第三交叠区域形成过孔65，使得所述第一辅助信号线图形807能够通过该过孔65与所述初始化信号线图形904直接耦接。
需要说明，如图16所示，所述过孔65贯穿位于所述初始化信号线图形904与所述第一辅助信号线图形807之间的第一栅极绝缘层GI1和第二栅极绝缘层GI1。
值得注意，当在显示面板中形成所述第二导电连接部9092时，需要在显示面板中引入包括过孔63和过孔64的双连孔设计，这种双连孔设计中，所述第二导电连接部9092一般采用显示面板中的源漏金属层制作，过孔63用于暴露第一辅助信号线图形807，过孔64用于暴露初始化信号线图形904，所述第二导电连接部9092通过过孔63和过孔64，实现与所述第一辅助信号线图形807和所述初始化信号线图形904分别耦接。如图8所示，由于这种双连孔设计需要较大的空间，且会延伸至栅线图形902上，导致双连孔开孔区域下方图层不平坦，刻蚀双连孔时可能会造成刻蚀不均匀，开孔大小不易控制等问题，进而产生工艺不良风险。
上述实施例提供的显示面板中，设置所述第一辅助信号线图形807通过位于所述第三交叠区域的过孔与所述初始化信号线图形904直接耦接，避免了引入所述第二导电连接部9092和所述双连孔设计，这种设置方式对空间的要求较小，使得所述第一辅助信号线图形807可利用的布局空间较大，不仅能够更好的降低工艺不良的风险，而且能够避免与其他信号线图形之间不必要的交叠，规避了一些未知的设计风险点。
如图18所示，在一些实施例中，所述第一辅助信号线图形807包括第三部分8073和第四部分8074，所述第三部分8073沿所述第一方向延伸，在垂直于所述第一方向的方向上，所述第四部分8074的宽度大于所述第三部分8073的宽度；所述第四部分8074在所述基底上的正投影与所述初始化信号线图形904在所述基底上的正投影具有所述第三交叠区域。
具体的，当设置所述第一辅助信号线图形807与所述初始化信号线图形 904直接耦接时，所述第一辅助信号线图形807的具体结构多种多样，示例性的，所述第一辅助信号线图形807包括相耦接的第三部分8073和第四部分8074，所述第三部分8073沿所述第一方向延伸，在垂直于所述第一方向的方向上，所述第四部分8074的宽度大于所述第三部分8073的宽度。
上述实施例提供的显示面板中，通过设置所述第四部分8074在所述基底上的正投影与所述初始化信号线图形904在所述基底上的正投影具有所述第三交叠区域，更有利于增加所述第三交叠区域的面积，从而更有利于增大过孔65的孔径，使得所述初始化信号线图形904与所述第一辅助信号线图形807之间具有更好的连接性能。
值得注意，为了更好的增加所述第三交叠区域的面积，所述初始化信号线图形904在所述第三交叠区域的形状也可以相应调整，示例性的，如图17所示，可设置所述初始化信号线图形904位于第三交叠区域的部分在垂直于所述第一方向的方向上宽度，与所述第四部分8074的宽度相同。示例性的，可设置所述初始化信号线图形904位于第三交叠区域的部分在所述基底上的正投影与所述第四部分8074在所述基底上的正投影重合。
如图20～图22所示，在一些实施例中，所述显示面板还包括沿远离所述基底的方向依次层叠设置在所述第一辅助信号线层上的电源信号线层和数据线层；
所述电源信号线层包括位于各所述子像素区中的电源信号线图形901，所述电源信号线图形901的至少部分沿第二方向延伸；
所述数据线层包括位于各所述子像素区中的数据线图形908，所述数据线图形908的至少部分沿第二方向延伸；
在同一子像素区中，所述电源信号线图形901在所述基底上的正投影与所述数据线图形908在所述基底上的正投影交叠。
具体地，所述电源信号线层包括设置于各所述子像素区中的电源信号线图形901，所述电源信号线图形901与所述子像素区一一对应，所述电源信号线图形901位于对应的所述子像素区中。所述电源信号线图形901的至少部分沿第二方向延伸，每一列子像素区中设置的各所述电源信号线图形901沿所述第二方向依次耦接，且能够形成为一体结构。示例性的，所述电源信 号线图形901采用所述显示面板中的第一源漏金属层制作。
所述数据线层包括多个数据线图形908，所述数据线图形908与所述多个子像素区一一对应，所述数据线图形908位于对应的子像素区中，用于为该子像素区对应的子像素驱动电路提供数据信号。每个所述数据线图形908的至少部分沿所述第二方向延伸，沿所述第二方向位于同一列的子像素区中的各数据线图形908依次电连接，形成为一体结构。示例性的，所述数据线图形908采用所述显示面板中的第二源漏金属层制作。值得注意，如图22所示，显示面板中的第二源漏金属层除了用于形成所述数据线图形908之外，还可以形成一些导电连接部，这些导电连接部能够用于连接异层设置的功能图形，也能够用于连接同层设置的功能图形。
上述设置在同一子像素区中，所述电源信号线图形901在所述基底上的正投影与所述数据线图形908在所述基底上的正投影交叠，不仅使得所述电源信号线图形901能够对所述数据线图形908起到良好的屏蔽作用，有效改善静态串扰的问题；而且，相对于常规方案中，将电源信号线图形901与数据线图形908同层并排设置，上述设置方式能够有效节省子像素的布局空间，更有利于显示面板向高分辨率方向发展，值得注意，所述显示面板在采用上述设置方式时，能够实现538PPI。
值得注意，图23中示意了上述实施例中第一源漏金属层、第二源漏金属层和阳极层的布局示意图，图23中示出了两个绿色子像素对应的阳极图形和一个蓝色子像素对应的阳极图形。
如图8、图13、图15和图18所示，在一些实施例中，所述显示面板还包括：
位于所述初始化信号线层背向所述基底的一侧的电源信号线层，所述电源信号线层包括设置于各所述子像素区中的电源信号线图形901，所述电源信号线图形901的至少部分沿第二方向延伸；
位于所述初始化信号线层与所述电源信号线层之间的第三辅助信号线层，所述第三辅助信号线层包括位于各所述子像素区中的第三辅助信号线图形805，所述第三辅助信号线图形805的至少部分沿第一方向延伸；在同一子像素区中，所述第三辅助信号线图形805在所述基底上的正投影与所述电 源信号线图形901在所述基底上的正投影形成第四交叠区域，所述第三辅助信号线图形805在所述第四交叠区域与所述电源信号线图形901耦接；沿所述第一方向位于同一行子像素区中各第三辅助信号线图形805依次耦接。
具体地，所述电源信号线层位于所述初始化信号线层背向所述基底的一侧，所述电源信号线层包括设置于各所述子像素区中的电源信号线图形901，所述电源信号线图形901与所述子像素区一一对应，所述电源信号线图形901位于对应的所述子像素区中。所述电源信号线图形901的至少部分沿第二方向延伸，每一列子像素区中设置的各所述电源信号线图形901沿所述第二方向依次耦接，且能够形成为一体结构。
所述第三辅助信号线图形805与所述子像素区一一对应，所述第三辅助信号线图形805位于对应的子像素区中，所述第三辅助信号线图形805的至少部分沿第一方向延伸，沿所述第一方向位于同一行子像素区中各第三辅助信号线图形805依次耦接，示例性的，沿所述第一方向位于同一行子像素区中各第三辅助信号线图形805形成为一体结构。
所述电源信号线图形901的至少部分沿第二方向延伸，所述第二方向与所述第一方向相交，因此在同一子像素区中，所述第三辅助信号线图形805在所述基底上的正投影与所述电源信号线图形901在所述基底上的正投影形成第四交叠区域，所述第三辅助信号线图形805能够通过设置在所述第四交叠区域的过孔67与所述电源信号线图形901实现耦接。
上述实施例提供的显示面板中，通过设置沿第二方向位于同一列子像素区中的电源信号线图形901依次耦接，沿第一方向位于同一行子像素区中各第三辅助信号线图形805依次耦接，以及在同一子像素中所述第三辅助信号线图形805与所述电源信号线图形901耦接，使得所述电源信号线层与所述第三辅助信号线层共同形成为网状交叉布线结构，这种设置方式有效提升了电源信号线层的稳定性，而电源信号线层上传输的电源信号用于提供给子像素驱动电路中的驱动晶体管的源极，而子像素驱动电路产生的发光电流I oled＝k[(Vgs-Vth)] 2，Vgs＝Vg-Vs，Vg为驱动晶体管的栅极电压，Vs为驱动晶体管的源极电压，Vth为驱动晶体管的阈值电压，因此，电源信号作为Vs，会对发光电流I oled的大小产生影响，因此，上述设置方式在提升电源信号线 层的稳定性的同时，更好的保证了发光电流I oled的稳定性，有效避免了动态串扰现象的发生。
如图8和图15所示，在一些实施例中，所述显示面板还包括：
发光控制信号线层，所述发光控制信号线层包括位于各所述子像素区中的发光控制信号线图形903，所述发光控制信号线图形903的至少部分沿所述第一方向延伸；
复位信号线层，所述复位信号线层包括位于各所述子像素区中的复位信号线图形905，所述复位信号线图形905沿所述第一方向延伸；
在同一子像素区中，所述第三辅助信号线图形805在所述基底上的正投影，位于所述发光控制信号线图形903在所述基底上的正投影与所述复位信号线图形905在所述基底上的正投影之间，所述第三辅助信号线图形805形成为波浪形结构。
具体地，所述发光控制信号线层包括与所述子像素区一一对应的发光控制信号线图形903，所述发光控制信号线图形903位于对应的子像素区中，所述发光控制信号线图形903的至少部分沿所述第一方向延伸，位于同一行子像素区中的所述发光控制信号线图形903依次电连接，形成为一体结构。
所述复位信号线层包括与所述子像素区一一对应的复位信号线图形905，所述复位信号线图形905位于对应的子像素区中，所述复位信号线图形905沿第一方向延伸。
上述实施例提供的显示面板中，通过设置在同一子像素区中，所述第三辅助信号线图形805在所述基底上的正投影，位于所述发光控制信号线图形903在所述基底上的正投影与所述复位信号线图形905在所述基底上的正投影之间，并将所述第三辅助信号线图形805形成为波浪形结构；使得即使沿第一方向位于同一行子像素区中的各第三辅助信号线图形805依次耦接，所述第三辅助信号线图形805需要占用较大的横向布局空间，所述第三辅助信号线图形805也不会与发光控制信号线图形903有过多交叠，从而避免了增大该发光控制信号线图形903的RC(阻容)loading(负载)，以及增加显示面板中栅极驱动电路的功耗。
而且，在将所述第三辅助信号线图形805与所述存储电容Cst的第二极 板Cst2均采用第二栅金属层制作时，上述设置方式，不需要通过减小存储电容Cst的第二极板Cst2的面积，来满足第三辅助信号线图形805对布局空间的需要，使得存储电容Cst的第二极板Cst2的面积足够大，从而更有利于子像素驱动电路中，驱动晶体管的栅极信号的保持，以及该驱动晶体管的尺寸和布局设计。
另外，上述将所述第三辅助信号线图形805形成为波浪形结构，使得所述第三辅助信号线图形805能够很好的利用所述发光控制信号线图形903与所述复位信号线图形905之间的布局空间，在解决了动态串扰的问题的同时，更有利于所述显示面板向高分辨率方向发展。
如图13和图18所示，在一些实施例中，所述显示面板还包括晶体管结构和存储电容Cst，所述存储电容Cst包括相对设置的第一极板Cst1和第二极板Cst2，所述第一极板Cst1位于所述基底与所述第二极板Cst2之间，所述第一极板Cst1与所述晶体管结构中的栅极同层同材料设置；所述第一辅助信号线层(包括第一辅助信号线图形807)和/或所述第三辅助信号线层(包括第三辅助信号线图形805)与所述第二极板同层同材料设置。
具体地，显示面板对应的各膜层的布局如下：沿远离基底的方向上依次层叠设置的有源膜层、第一栅极绝缘层、第一栅金属层、第二栅极绝缘层、第二栅金属层、层间绝缘层、第一源漏金属层、第二源漏金属层和平坦层。
所述子像素驱动电路包括存储电容Cst和多个晶体管结构，所述有源膜层用于形成所述多个晶体管结构中的有源图形，所述第一栅金属层用于形成所述多个晶体管结构的栅极和所述存储电容Cst的第一极板Cst1，所述第二栅金属层用于形成所述存储电容Cst的第二极板Cst2。
上述将所述第一极板Cst1与所述晶体管结构中的栅极同层同材料设置，使得所述第一极板Cst1与所述晶体管结构中的栅极能够在同一次构图工艺中同时形成，从而更好的简化显示面板的制作流程，节约了生产成本。同样的，将所述第一辅助信号线层和/或所述第三辅助信号线层与所述第二极板Cst2同层同材料设置，能够实现将所述第一辅助信号线层和/或所述第三辅助信号线层和所述第二极板Cst2在同一次构图工艺中同时形成，从而更好的简化显示面板的制作流程，节约了生产成本。
需要说明，上述“同层”指的是采用同一成膜工艺制作用于形成特定图形的膜层，然后利用同一掩模板通过一次构图工艺形成的层结构。根据特定图形的不同，一次构图工艺可能包括多次曝光、显影或刻蚀工艺，而形成的层结构中的特定图形可以是连续的也可以是不连续的，这些特定图形还可能处于不同的高度或者具有不同的厚度。
如图8、图12、图14、图15和图19所示，在一些实施例中，所述显示面板还包括：
栅线层，所述栅线层包括位于各所述子像素区中的栅线图形902，所述栅线图形902的至少部分沿第一方向延伸；
数据线层，所述数据线层包括位于各所述子像素区中的数据线图形908，所述数据线图形908的至少部分沿第二方向延伸，所述数据线图形908在所述基底上的正投影与所述栅线图形902在所述基底上的正投影交叠；
导电连接部层，所述导电连接部层包括位于各所述子像素区中的第三导电连接部9093和第四导电连接部9094；
与所述子像素区一一对应的子像素驱动电路，每个所述子像素驱动电路均包括：驱动晶体管(即第三晶体管T3)、存储电容Cst、第一晶体管T1和第二晶体管T2；所述驱动晶体管的栅极复用为所述存储电容Cst的第一极板Cst1，所述驱动晶体管的栅极通过对应的子像素区中的第四导电连接部9094与所述第二晶体管T2的第二极D2耦接，所述存储电容Cst的第二极板Cst2通过对应的子像素区中的第三导电连接部9093与所述第一晶体管T1的第二极D1耦接；所述第一晶体管T1的栅极201g和所述第二晶体管T2的栅极202g分别与对应的子像素区中的栅线图形902耦接；所述栅线图形902在所述基底上的正投影与所述第三导电连接部9093在所述基底上的正投影不交叠，和/或所述栅线图形902在所述基底上的正投影与所述第四导电连接部9094在所述基底上的正投影不交叠。
具体地，所述栅线层包括多个栅线图形902，所述栅线图形902与所述多个子像素区一一对应，所述栅线图形902位于对应的子像素区中，用于为该子像素区对应的子像素驱动电路提供扫描信号。每个所述栅线图形902的至少部分沿所述第一方向延伸，沿所述第一方向位于同一行的子像素区中的 各栅线图形902依次电连接，形成为一体结构。
所述数据线层包括多个数据线图形908，所述数据线图形908与所述多个子像素区一一对应，所述数据线图形908位于对应的子像素区中，用于为该子像素区对应的子像素驱动电路提供数据信号。每个所述数据线图形908的至少部分沿所述第二方向延伸，沿所述第二方向位于同一列的子像素区中的各数据线图形908依次电连接，形成为一体结构。
所述导电连接部层可以采用所述显示面板中的第一源漏金属层制作，所述导电连接部层中包括的第三导电连接部9093和第四导电连接部9094的具体结构可根据实际需要设置，示例性的，所述第三导电连接部9093的至少部分沿所述第二方向延伸，所述第四导电连接部9094的至少部分沿所述第二方向延伸。
所述子像素驱动电路与所述子像素区一一对应，每个所述子像素驱动电路均包括驱动晶体管、存储电容Cst、第一晶体管T1和第二晶体管T2；所述驱动晶体管能够产生用于驱动发光元件发光的驱动信号，所述驱动晶体管的栅极与所述存储电容Cst的第一极板Cst1耦接，示例性的，所述驱动晶体管的栅极能够复用为所述存储电容Cst的第一极板Cst1。
所述驱动晶体管的栅极还能够通过对应的子像素区中的第四导电连接部9094与所述第二晶体管T2的第二极D2耦接，所述第二晶体管T2的第一极S2与所述驱动晶体管的第二极耦接，所述第二晶体管T2的栅极202g与对应的子像素区中的栅线图形902耦接。所述存储电容Cst的第二极板Cst2通过对应的子像素区中的第三导电连接部9093与所述第一晶体管T1的第二极D1耦接，所述第一晶体管T1的第一极S1与对应的子像素区中的数据线图形908耦接，所述第一晶体管T1的栅极201g与对应的子像素区中的栅线图形902耦接。
由于所述驱动晶体管的栅极能够通过第四导电连接部9094与第二晶体管T2的第二级D2耦接，并能够通过存储电容Cst，以及第三导电连接部9093与第一晶体管T1的第二极D1耦接，因此，所述第三导电连接部9093和所述第四导电连接部9094上的信号均能够对所述驱动晶体管的栅极信号产生影响。
上述设置所述数据线图形908在所述基底上的正投影与所述栅线图形902在所述基底上的正投影交叠，以及所述栅线图形902在所述基底上的正投影与所述第三导电连接部9093在所述基底上的正投影不交叠，和/或所述栅线图形902在所述基底上的正投影与所述第四导电连接部9094在所述基底上的正投影不交叠；使得在同一子像素区中，在垂直于所述基底的方向上，所述栅线图形902仅能够与所述数据线图形908交叠，而不会与所述第三导电连接部9093和/或第四导电连接部9094交叠，从而避免了所述数据线图形908通过栅线图形902与所述第三导电连接部9093和/或所述第四导电连接部9094形成串联的寄生电，有效改善了由于数据线图形908上传输的数据信号跳变导致的驱动晶体管的栅极电压变化的串扰问题。
因此，上述实施例提供的显示面板中，当显示面板处于发光状态时，即使数据线图形908上传输的数据信号的电压发生跳变，与也不会通过寄生电容带动驱动晶体管的栅极电压产生变化，从而很好的保证了驱动晶体管的栅极电压的稳定性，避免了静态串扰现象，有效提升了显示面板的显示质量。
如图8和图15所示，在一些实施例中，所述显示面板还包括：
电源信号线层，所述电源信号线层包括位于各所述子像素区中的电源信号线图形901，所述电源信号线图形901的至少部分沿所述第二方向延伸；
在同一所述子像素区中，所述电源信号线图形901在所述基底上的正投影，位于所述驱动晶体管的栅极在所述基底上的正投影与所述数据线图形908在所述基底上的正投影之间。
具体地，所述电源信号线图形901的至少部分沿所述第二方向延伸，所述数据线图形908的至少部分沿所述第二方向延伸，通过设置在同一所述子像素区中，所述电源信号线图形901在所述基底上的正投影，位于所述驱动晶体管的栅极在所述基底上的正投影与所述数据线图形908在所述基底上的正投影之间，不仅使得所述数据线图形908与所述驱动晶体管的栅极之间的距离更远，还使得所述电源信号线图形901在所述数据线图形908和所述驱动晶体管的栅极之间能够形成很好的阻隔，从而减小了在同一子像素区中，所述数据线图形908与所述驱动晶体管的栅极之间形成的侧向寄生电容，有效提升了驱动晶体管的栅极电位的稳定性。
如图15和图19所示，在一些实施例中，所述电源信号线图形901包括相耦接的第一电源部9011和第二电源部9012，所述第一电源部9011沿所述第二方向延伸，所述第二电源部9012向远离其所在子像素区中的数据线图形908的方向突出于所述第一电源部9011；在垂直于所述第二方向、且平行于所述基底的方向上，所述第一电源部9011的最大宽度L1小于所述第二电源部9012的最大宽度L2；
所述驱动晶体管的第一极(即第三晶体管T3的第一极S3)在所述基底上的正投影，与对应的子像素区中的所述第二电源部9012在所述基底上的正投影交叠，所述驱动晶体管的第一极与所述第二电源部9012在该交叠处耦接。
具体地，所述电源图形的具体结构多种多样，示例性的，所述电源信号线图形901包括相耦接的第一电源部9011和第二电源部9012，所述第一电源部9011沿所述第二方向延伸，所述第一电源部9011与其所在子像素区中的数据线图形908之间形成第一间隔区；所述第二电源部9012向远离其所在子像素区中的数据线图形908的方向突出于所述第一电源部9011，在所述第二电源部9012与该数据线图形908之间形成第二间隔区，沿垂直于所述第二方向的方向上，所述第二间隔区的最大宽度L3大于所述第一间隔区L4的最大宽度。
通过设置所述驱动晶体管的第一极在所述基底上的正投影，与对应的子像素区中的所述第二电源部9012在所述基底上的正投影交叠，使得所述驱动晶体管的第一极与所述第二电源部9012能够通过设置在该交叠处的过孔69实现耦接。
上述设置在垂直于所述第二方向、且平行于所述基底的方向上，所述第一电源部9011的宽度小于所述第二电源部9012的宽度，以及所述驱动晶体管的第一极在所述基底上的正投影，与对应的子像素区中的所述第二电源部9012在所述基底上的正投影交叠，所述驱动晶体管的第一极与所述第二电源部9012在该交叠处耦接，使得所述驱动晶体管的第一极在所述基底上的正投影，与对应的子像素区中的所述第二电源部9012在所述基底上的正投影之间能够形成更大的交叠面积，这样就能够在交叠处形成较大孔径的过孔69，从 而更有利于在交叠处，所述驱动晶体管的第一极与所述电源信号线图形901的耦接性能。
如图15和图19所示，在一些实施例中，所述第一晶体管T1的第一极S1在所述基底上的正投影与对应的子像素区中的数据线图形908在所述基底上的正投影交叠，所述所述第一晶体管T1的第一极S1与对应的子像素区中的数据线图形908在该交叠处通过过孔68耦接；所述过孔68在所述基底上的正投影与所述第二电源部9012在所述基底上的正投影沿与所述第二方向垂直的方向排列。
具体地，上述通过设置所述过孔68在所述基底上的正投影与所述第二电源部9012在所述基底上的正投影沿与所述第二方向垂直的方向排列，使得所述过孔68能够形成在所述第二间隔区附近，而由于在所述第二间隔区所述第二电源部9012与所述数据线图形908之间距离较远，更有利于增加所述过孔68的孔径，从而有效提升所述第一晶体管T1的第一极S1与所述数据线图形908之间的耦接性能。
如图8和图15所示，在一些实施例中，所述显示面板还包括：
位于各所述子像素区中的栅线图形902和复位信号线图形905，当前子像素区中的栅线图形902与沿第二方向相邻的下一个子像素区中的复位信号线图形905形成为一体结构。
具体地，每个所述栅线图形902的至少部分沿所述第一方向延伸，沿所述第一方向位于同一行的子像素区中的各栅线图形902依次电连接，形成为一体结构；每个所述复位信号线图形905均沿所述第一方向延伸，当前子像素区中的栅线图形902与沿第二方向相邻的下一个子像素区中的复位信号线图形905，可以通过沿所述第二方向延伸的连接部形成为一体结构。
所述栅线图形902、所述复位信号线图形905和所述显示面板中包括的发光控制信号线图形903均可以采用第一栅金属层制作，使得所述栅线图形902、所述复位信号线图形905和所述发光控制信号线图形903能够在同一次构图工艺中形成，从而有效简化了制作流程，节约了生产成本。
上述设置当前子像素区中的栅线图形902与沿第二方向相邻的下一个子像素区中的复位信号线图形905形成为一体结构，使得上一行子像素区中栅 线图形902传输的扫描信号能够作为相邻下一行子像素中复位信号线图形905上传输的复位信号，从而避免为所述复位信号线图形905提供复位信号而引入专门的信号传输路径，有效减小了所述复位信号线图形905占用的布局空间，从而更有利于提升所述显示面板的分辨率。上述布局方式能够支持像素分辨率在400PPI的显示面板。
如图11和图17所示，在一些实施例中，所述显示面板还包括晶体管结构，所述初始化信号线图形与所述晶体管结构中的有源层同层同材料设置。
具体地，上述将所述初始化信号线图形904与所述驱动晶体管中的有源层同层同材料设置，不仅使得所述初始化信号线图形904与所述有源层能够在同一次构图工艺中形成，而且，由于所述显示面板中与所述初始化信号线图形904耦接的晶体管结构的第一极(或第二极)也是采用所述有源层制作，从而使得该第一极(或第二极)能够与其耦接的初始化信号线图形904形成为一体结构，从而进一步节省了所述晶体管结构与所述初始化信号线图形904占用的布局空间，从而更有利于提升所述显示面板的分辨率。
在一些实施例中，所述显示面板还包括：位于各所述子像素区中的电源信号线图形、数据线图形、栅线图形、复位信号线图形和发光控制信号线图形；还包括与所述子像素区一一对应的子像素驱动电路，每个所述子像素驱动电路均包括：第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管、第八晶体管和第九晶体管；
所述第一晶体管的栅极与所述栅线图形耦接，所述第一晶体管的第一极与所述数据线图形耦接，所述第一晶体管的第二极与所述存储电容的第二极板耦接，所述存储电容的第一极板与所述第三晶体管的栅极耦接；
所述第二晶体管的栅极与所述栅线图形耦接，所述第二晶体管的第一极与所述第三晶体管的第二极耦接，所述第二晶体管的第二极与所述第三晶体管的栅极耦接；
所述第三晶体管的第一极与所述电源信号线图形耦接；
所述第四晶体管的栅极与所述复位信号线图形耦接，所述第四晶体管的第一极与所述初始化信号线图形耦接，所述第四晶体管的第二极与所述第三晶体管的栅极耦接；
所述第五晶体管的栅极与所述复位信号线图形耦接，所述第五晶体管的第一极与所述初始化信号线图形耦接，所述第五晶体管的第二极与所述存储电容的第二极板耦接；
第六晶体管的栅极与所述发光控制信号线图形耦接，所述第六晶体管的第一极与所述初始化信号线图形耦接，所述第六晶体管的第二极与所述存储电容的第二极板耦接；
第七晶体管的栅极与所述发光控制信号线图形耦接，所述第七晶体管的第一极与所述第三晶体管的第二极耦接，所述第七晶体管的第二极与显示面板中对应的阳极图形耦接；
所述第八晶体管的栅极与所述复位信号线图形耦接，所述第八晶体管的第一极与所述初始化信号线图形耦接，所述第八晶体管的第二极与对应的阳极图形耦接；
所述第九晶体管的栅极与对应的所述发光控制信号线图形耦接，所述第九晶体管的第一极与所述第三晶体管的栅极耦接，所述第九晶体管的第二极浮接。
具体地，如图1、图8和图15所示，所述第一晶体管T1的栅极201g与所述栅线图形902耦接，所述第一晶体管T1的第一极S1与所述数据线图形908耦接，所述第一晶体管T1的第二极D1与所述存储电容Cst的第二极板Cst2耦接，所述存储电容Cst的第一极板Cst1与所述第三晶体管T3(即所述驱动晶体管)的栅极203g耦接；
所述第二晶体管T2的栅极202g与所述栅线图形902耦接，所述第二晶体管T2的第一极S2与所述第三晶体管T3的第二极D3耦接，所述第二晶体管T2的第二极D2与所述第三晶体管T3的栅极203g耦接；
所述第三晶体管T3的第一极S3与所述电源信号线图形901耦接；
所述第四晶体管T4的栅极204g与所述复位信号线图形905耦接，所述第四晶体管T4的第一极S4与所述初始化信号线图形904耦接，所述第四晶体管T4的第二极D4与所述第三晶体管T3的栅极203g耦接；
所述第五晶体管T5的栅极205g与所述复位信号线图形905耦接，所述第五晶体管T5的第一极S5与所述初始化信号线图形904耦接，所述第五晶 体管T5的第二极D5与所述存储电容Cst的第二极板Cst2耦接；
第六晶体管T6的栅极206g与所述发光控制信号线图形903耦接，所述第六晶体管T6的第一极S6与所述初始化信号线图形904耦接，所述第六晶体管T6的第二极D6与所述存储电容Cst的第二极板Cst2耦接；
第七晶体管T7的栅极207g与所述发光控制信号线图形903耦接，所述第七晶体管T7的第一极S7与所述第三晶体管T3的第二极D3耦接，所述第七晶体管T7的第二极D7与对应的发光元件EL的阳极图形906耦接，发光元件EL的阴极与负电源信号线VSS耦接；
所述第八晶体管T8的栅极208g与所述复位信号线图形905耦接，所述第八晶体管T8的第一极S8与所述初始化信号线图形904耦接，所述第八晶体管T8的第二极D8与对应的发光元件EL的阳极图形906耦接。
所述电源信号线图形901的至少部分和所述数据线图形908沿第二方向延伸；所述栅线图形902的至少部分、所述发光控制信号线图形903、所述复位信号线图形905均沿第一方向延伸，所述第一方向与所述第二方向相交。示例性的，所述第一方向包括X方向，所述第二方向包括Y方向。
所述多个子像素区能够划分为沿所述第二方向依次排列的多行子像素区，以及沿所述第一方向依次排列的多列子像素区，位于同一行子像素区中的各所述栅线图形902依次电连接，形成为一体结构；位于同一行子像素区中的所述发光控制信号线图形903依次电连接，形成为一体结构；位于同一列子像素区中的所述数据线图形908依次电连接，形成为一体结构；位于同一列子像素区中的所述电源信号线图形901依次电连接，形成为一体结构。
所述显示面板中各膜层布局如下：沿远离基底的方向依次层叠设置在所述基底上的缓冲层，子像素驱动电路膜层，阳极层，像素界定层和隔垫物层70。所述子像素驱动电路对应的各膜层的布局如下：沿远离基底的方向上依次层叠设置的有源膜层、第一栅极绝缘层、第一栅金属层、第二栅极绝缘层、第二栅金属层、层间绝缘层、第一源漏金属层和平坦层。
如图11和图17所示，所述有源膜层用于形成子像素驱动电路中各晶体管的沟道区(如：101g～109g)，第一极(如：S1～S9)和第二极(如：D1～D9)，第一极和第二极对应的有源膜层由于掺杂作用，导电性能会优于沟道区对应 的有源膜层；有源膜层可采用非晶硅、多晶硅、氧化物半导体材料等制作。需要说明的是，上述第一极和第二极可为掺杂有n型杂质或p型杂质。另外，值得注意，所述第一极和第二极对应的有源膜层可直接作为对应晶体管的源极或漏极，或者，也可以采用金属材料制作与所述第一极接触的源极，采用金属材料制作与所述第二极接触的漏极。
所述有源膜层还用于形成初始化信号线图形904，所述有源膜层用于形成初始化信号线图形904的部分由于掺杂作用，能够具有良好的导电性能。
如图12所示，第一栅金属层用于形成子像素驱动电路中各晶体管的栅极(如：201g～209g)，以及显示面板包括的栅线图形902、发光控制信号线图形903、复位信号线图形905等结构，每个子像素驱动电路中的第三晶体管T3的栅极203g均复用为该子像素驱动电路中的存储电容Cst的第一极板Cst1。
如图13和图18所示，第二栅金属层用于形成存储电容Cst的第二极板Cst2，以及显示面板包括的第二辅助信号线层和第三辅助信号线层。
所述第一源漏金属层用于形成数据线图形908、电源信号线图形901和一些导电连接部。
如图2所示，上述结构的子像素驱动电路在工作时，每个工作周期均包括复位时段P1、写入补偿时段P2和发光时段P3。图2中，E1代表当前子像素区中的发光控制信号线图形903上传输的发光控制信号，R1代表当前子像素区中的复位信号线图形905上传输的复位信号，G1代表当前子像素区中的栅线图形902上传输的栅极扫描信号。
在所述复位时段P1，所述复位信号线图形905输入的复位信号处于有效电平，第四晶体管T4、第五晶体管T5和第八晶体管T8导通，将由所述初始化信号线图形904传输的初始化信号输入至第三晶体管T3的栅极203g，阳极图形906和存储电容的第二极板，使得前一帧保持在第三晶体管T3上的栅源电压Vgs被清零，实现对第三晶体管T3的栅极203g复位，同时对阳极图形906和存储电容的第二极板进行复位。
在写入补偿时段P2，所述复位信号线图形905输入的复位信号处于非有效电平，第四晶体管T4、第五晶体管T5和第八晶体管T8均截止，栅线图形 902输入的扫描信号处于有效电平，控制第一晶体管T1和第二晶体管T2导通，数据线图形908写入数据信号，并经所述第一晶体管T1传输至N1节点，经存储电容耦合至第三晶体管T3的栅极203g，同时，第一晶体管T1和第二晶体管T2导通，使得第三晶体管T3形成为二极管结构，因此通过第一晶体管T1、第三晶体管T3和第二晶体管T2配合工作，实现对第三晶体管T3的阈值电压补偿，当补偿的时间足够长时，可控制第三晶体管T3的栅极203g电位最终达到Vth+VDD，VDD为电源信号电压值，Vth代表第三晶体管T3的阈值电压。
在发光时段P3，发光控制信号线图形903写入的发光控制信号处于有效电平，控制第六晶体管T6和第七晶体管T7导通，由电源信号线图形901传输的电源信号输入至第三晶体管T3的源极，同时由于存储电容的耦合作用，第三晶体管T3的栅极203g变为Vint-Vdata+Vth+VDD，Vdata代表数据信号电压值，Vint代表初始信号电压值，使得第三晶体管T3导通，第三晶体管T3对应的栅源电压为Vdata-Vint+Vth，基于该栅源电压产生的漏电流流向对应的发光元件EL的阳极图形906，驱动对应的发光元件EL发光。
如图1、图8和图15所示，在一些实施例中，所述子像素驱动电路还包括第九晶体管T9，所述第九晶体管T9的栅极209g与所述发光控制信号线图形903耦接，所述第九晶体管T9的第一极S9与所述第三晶体管T3的栅极203g耦接，所述第九晶体管T9的第二极D9浮接。
具体地，在复位时段P1和在写入补偿时段P2，发光控制信号线图形903写入的发光控制信号处于非有效电平，控制所述第九晶体管T9处于截止状态。在发光时段P3，发光控制信号线图形903写入的发光控制信号处于有效电平，控制所述第九晶体管T9处于导通状态。
上述设置子像素驱动电路还包括所述第九晶体管T9，使得在发光时段，通过导通所述第九晶体管T9，能够将第三晶体管T3的栅极203g累计的多余电荷释放掉，以保证第三晶体管T3的栅极203g的电位稳定。
需要说明，由写入补偿时段P2进入发光时段P3时，栅线图形902输入的扫描信号的电位升高，从而对第三晶体管T3的栅极203g电位产生拉动，使得在第三晶体管T3的栅极203g聚集多余电荷。
本公开实施例还提供了一种显示装置，包括上述实施例提供的显示面板。
由于上述实施例提供的显示面板中，通过在初始化信号线层背向所述基底的一侧设置第一辅助信号线层，同时设置所述第一辅助信号线层中的所述第一辅助信号线图形能够与对应的子像素区中的初始化信号线图形耦接，在同一行子像素区中，各子像素区对应的第一辅助信号线图形依次耦接；使得所述显示面板中，位于同一行子像素区中的各初始化信号线图形均能够通过对应的所述第一辅助信号线图形耦接在一起。可见，上述实施例提供的显示面板中，不需要利用阳极图形之间的间隔区域将显示面板中各子像素区中的初始化信号线图形形成网状连接，即不需要在每个子像素区中形成两个贯穿平坦层PLN的过孔。因此，上述实施例提供的显示面板在实现将位于同一行子像素区中的初始化信号线图形耦接在一起的同时，有效缩小了每个像素区所需的布局空间，从而更有利于显示面板的高分辨率发展需求。值得注意，本公开实施例提供的显示面板能够实现530PPI(英文：Pixels Per Inch，中文：像素密度)。
另外，由于上述实施例提供的显示面板中，所设置的第一辅助信号线图形不需要占用阳极间隔区域，使得显示面板中阳极图形和像素界定层能够利用的布局空间更大，从而更有利于降低阳极图形和像素界定层的布局难度。
因此，本公开实施例提供的显示装置在包括上述显示面板时，同样具有上述有益效果，此处不再赘述。
需要说明的是，所述显示装置可以为：电视、显示器、数码相框、手机、平板电脑等任何具有显示功能的产品或部件等。
本公开实施例还提供了一种显示面板的制作方法，用于制作上述实施例提供的显示面板，所述显示面板包括呈阵列分布的多个子像素区，所述多个子像素区形成沿第二方向依次排列的多行子像素区，每一行子像素区均包括沿第一方向排布的多个子像素区，所述第一方向与所述第二方向相交；所述制作方法包括：
在基底上形成沿远离所述基底的方向依次层叠设置的初始化信号线层和第一辅助信号线层；
所述初始化信号线层包括设置于各所述子像素区中的初始化信号线图 形；
所述第一辅助信号线层包括与所述多个子像素区一一对应的多个第一辅助信号线图形，所述第一辅助信号线图形与对应的子像素区中的初始化信号线图形耦接；所述第一辅助信号线图形的至少部分沿第一方向延伸，在同一行子像素区中，各子像素区对应的第一辅助信号线图形依次耦接。
采用本公开实施例提供的制作方法制作的显示面板中，通过在初始化信号线层背向所述基底的一侧设置第一辅助信号线层，同时设置所述第一辅助信号线层中的所述第一辅助信号线图形能够与对应的子像素区中的初始化信号线图形耦接，在同一行子像素区中，各子像素区对应的第一辅助信号线图形依次耦接；使得所述显示面板中，位于同一行子像素区中的各初始化信号线图形均能够通过对应的所述第一辅助信号线图形耦接在一起。可见，采用本公开实施例提供的制作方法制作的显示面板中，不需要利用阳极图形之间的间隔区域将显示面板中各子像素区中的初始化信号线图形形成网状连接，即不需要在每个子像素区中形成两个贯穿平坦层PLN的过孔。因此，采用本公开实施例提供的制作方法制作的显示面板在实现将位于同一行子像素区中的初始化信号线图形耦接在一起的同时，有效缩小了每个像素区所需的布局空间，从而更有利于显示面板的高分辨率发展需求。值得注意，本公开实施例提供的显示面板能够实现530PPI(英文：Pixels Per Inch，中文：像素密度)。
另外，由于采用本公开实施例提供的制作方法制作的显示面板中，所设置的第一辅助信号线图形不需要占用阳极间隔区域，使得显示面板中阳极图形和像素界定层能够利用的布局空间更大，从而更有利于降低阳极图形和像素界定层的布局难度。
需要说明，本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于方法实施例而言，由于其基本相似于产品实施例，所以描述得比较简单，相关之处参见产品实施例的部分说明即可。
除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分 不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”、“耦接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
可以理解，当诸如层、膜、区域或基板之类的元件被称作位于另一元件“上”或“下”时，该元件可以“直接”位于另一元件“上”或“下”，或者可以存在中间元件。
在上述实施方式的描述中，具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
以上所述，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应以所述权利要求的保护范围为准。

Claims (15)

  1. 一种显示面板，包括：基底，以及沿远离所述基底的方向依次层叠设置在所述基底上的初始化信号线层和第一辅助信号线层；还包括呈阵列分布的多个子像素区，所述多个子像素区形成沿第二方向依次排列的多行子像素区，每一行子像素区均包括沿第一方向排布的多个子像素区，所述第一方向与所述第二方向相交；
    所述初始化信号线层包括设置于各所述子像素区中的初始化信号线图形；
    所述第一辅助信号线层包括与所述多个子像素区一一对应的多个第一辅助信号线图形，所述第一辅助信号线图形与对应的子像素区中的初始化信号线图形耦接；所述第一辅助信号线图形的至少部分沿第一方向延伸，在同一行子像素区中，各子像素区对应的第一辅助信号线图形依次耦接。
  2. 根据权利要求1所述的显示面板，其中，所述显示面板还包括：
    位于所述第一辅助信号线层背向所述基底的一侧的导电连接部层，所述导电连接部层包括与所述多个子像素区一一对应的第二导电连接部；在同一个子像素区中，所述第二导电连接部在所述基底上的正投影与所述初始化信号线图形在所述基底上的正投影具有第一交叠区域，所述第二导电连接部在所述基底上的正投影与所述第一辅助信号线图形具有第二交叠区域；在所述第一交叠区域，所述第二导电连接部与所述初始化信号线图形耦接，在所述第二交叠区域，所述第二导电连接部与所述第一辅助信号线图形耦接。
  3. 根据权利要求2所述的显示面板，其中，所述第一辅助信号线图形包括相耦接的第一部分和第二部分，所述第一部分沿所述第一方向延伸，沿垂直于所述第一方向的方向上，所述第二部分突出于所述第一部分；所述第一部分在所述基底上的正投影与所述初始化信号线图形在所述基底上的正投影交叠，所述第二部分在所述基底上的正投影与所述初始化信号线图形在所述基底上的正投影不交叠；
    在同一个子像素区中，所述第二部分在所述基底上的正投影与所述第二导电连接部在所述基底上的正投影具有所述第二交叠区域。
  4. 根据权利要求1所述的显示面板，其中，所述第一辅助信号线图形在所述基底上的正投影与所述初始化信号线图形在所述基底上的正投影具有第三交叠区域，在所述第三交叠区域，所述第一辅助信号线图形通过设置在所述第三交叠区域的过孔与所述初始化信号线图形直接耦接。
  5. 根据权利要求4所述的显示面板，其中，所述第一辅助信号线图形包括第三部分和第四部分，所述第三部分沿所述第一方向延伸，在垂直于所述第一方向的方向上，所述第四部分的宽度大于所述第三部分的宽度；所述第四部分在所述基底上的正投影与所述初始化信号线图形在所述基底上的正投影具有所述第三交叠区域。
  6. 根据权利要求1所述的显示面板，其中，所述显示面板还包括沿远离所述基底的方向依次层叠设置在所述第一辅助信号线层上的电源信号线层和数据线层；
    所述电源信号线层包括位于各所述子像素区中的电源信号线图形，所述电源信号线图形的至少部分沿第二方向延伸；
    所述数据线层包括位于各所述子像素区中的数据线图形，所述数据线图形的至少部分沿第二方向延伸；
    在同一子像素区中，所述电源信号线图形在所述基底上的正投影与所述数据线图形在所述基底上的正投影交叠。
  7. 根据权利要求1所述的显示面板，其中，所述显示面板还包括：
    位于所述初始化信号线层背向所述基底的一侧的电源信号线层，所述电源信号线层包括设置于各所述子像素区中的电源信号线图形，所述电源信号线图形的至少部分沿第二方向延伸；
    位于所述初始化信号线层与所述电源信号线层之间的第三辅助信号线层，所述第三辅助信号线层包括位于各所述子像素区中的第三辅助信号线图形，所述第三辅助信号线图形的至少部分沿第一方向延伸；在同一子像素区中，所述第三辅助信号线图形在所述基底上的正投影与所述电源信号线图形在所述基底上的正投影形成第四交叠区域，所述第三辅助信号线图形在所述第四交叠区域与所述电源信号线图形耦接；沿所述第一方向位于同一行子像素区中各第三辅助信号线图形依次耦接。
  8. 根据权利要求7所述的显示面板，其中，所述显示面板还包括：
    发光控制信号线层，所述发光控制信号线层包括位于各所述子像素区中的发光控制信号线图形，所述发光控制信号线图形的至少部分沿所述第一方向延伸；
    复位信号线层，所述复位信号线层包括位于各所述子像素区中的复位信号线图形，所述复位信号线图形沿所述第一方向延伸；
    在同一子像素区中，所述第三辅助信号线图形在所述基底上的正投影，位于所述发光控制信号线图形在所述基底上的正投影与所述复位信号线图形在所述基底上的正投影之间，所述第三辅助信号线图形形成为波浪形结构。
  9. 根据权利要求7所述的显示面板，其中，所述显示面板还包括晶体管结构和存储电容，所述存储电容包括相对设置的第一极板和第二极板，所述第一极板位于所述基底与所述第二极板之间，所述第一极板与所述晶体管结构中的栅极同层同材料设置；所述第一辅助信号线层和/或所述第三辅助信号线层与所述第二极板同层同材料设置。
  10. 根据权利要求1所述的显示面板，其中，所述显示面板还包括：
    栅线层，所述栅线层包括位于各所述子像素区中的栅线图形，所述栅线图形的至少部分沿第一方向延伸；
    数据线层，所述数据线层包括位于各所述子像素区中的数据线图形，所述数据线图形的至少部分沿第二方向延伸，所述数据线图形在所述基底上的正投影与所述栅线图形在所述基底上的正投影交叠；
    导电连接部层，所述导电连接部层包括位于各所述子像素区中的第三导电连接部和第四导电连接部；
    与所述子像素区一一对应的子像素驱动电路，每个所述子像素驱动电路均包括驱动晶体管、存储电容、第一晶体管和第二晶体管；所述驱动晶体管的栅极复用为所述存储电容的第一极板，所述驱动晶体管的栅极通过对应的子像素区中的第四导电连接部与所述第二晶体管的第二极耦接，所述存储电容的第二极板通过对应的子像素区中的第三导电连接部与所述第一晶体管的第二极耦接；所述第一晶体管的栅极和所述第二晶体管的栅极分别与对应的子像素区中的栅线图形耦接；所述栅线图形在所述基底上的正投影与所述第 三导电连接部在所述基底上的正投影不交叠，和/或所述栅线图形在所述基底上的正投影与所述第四导电连接部在所述基底上的正投影不交叠。
  11. 根据权利要求1所述的显示面板，其中，所述显示面板还包括：
    位于各所述子像素区中的栅线图形和复位信号线图形，当前子像素区中的栅线图形与沿第二方向相邻的下一个子像素区中的复位信号线图形形成为一体结构。
  12. 根据权利要求1所述的显示面板，其中，所述显示面板还包括晶体管结构，所述初始化信号线图形与所述晶体管结构中的有源层同层同材料设置。
  13. 根据权利要求1所述的显示面板，其中，所述显示面板还包括：位于各所述子像素区中的电源信号线图形、数据线图形、栅线图形、复位信号线图形和发光控制信号线图形；还包括与所述子像素区一一对应的子像素驱动电路，每个所述子像素驱动电路均包括：第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管、第八晶体管和第九晶体管；
    所述第一晶体管的栅极与所述栅线图形耦接，所述第一晶体管的第一极与所述数据线图形耦接，所述第一晶体管的第二极与存储电容的第二极板耦接，所述存储电容的第一极板与所述第三晶体管的栅极耦接；
    所述第二晶体管的栅极与所述栅线图形耦接，所述第二晶体管的第一极与所述第三晶体管的第二极耦接，所述第二晶体管的第二极与所述第三晶体管的栅极耦接；
    所述第三晶体管的第一极与所述电源信号线图形耦接；
    所述第四晶体管的栅极与所述复位信号线图形耦接，所述第四晶体管的第一极与所述初始化信号线图形耦接，所述第四晶体管的第二极与所述第三晶体管的栅极耦接；
    所述第五晶体管的栅极与所述复位信号线图形耦接，所述第五晶体管的第一极与所述初始化信号线图形耦接，所述第五晶体管的第二极与所述存储电容的第二极板耦接；
    第六晶体管的栅极与所述发光控制信号线图形耦接，所述第六晶体管的 第一极与所述初始化信号线图形耦接，所述第六晶体管的第二极与所述存储电容的第二极板耦接；
    第七晶体管的栅极与所述发光控制信号线图形耦接，所述第七晶体管的第一极与所述第三晶体管的第二极耦接，所述第七晶体管的第二极与显示面板中对应的阳极图形耦接；
    所述第八晶体管的栅极与所述复位信号线图形耦接，所述第八晶体管的第一极与所述初始化信号线图形耦接，所述第八晶体管的第二极与对应的阳极图形耦接；
    所述第九晶体管的栅极与对应的所述发光控制信号线图形耦接，所述第九晶体管的第一极与所述第三晶体管的栅极耦接，所述第九晶体管的第二极浮接。
  14. 一种显示装置，包括如权利要求1～13中任一项所述的显示面板。
  15. 一种显示面板的制作方法，所述显示面板包括呈阵列分布的多个子像素区，所述多个子像素区形成沿第二方向依次排列的多行子像素区，每一行子像素区均包括沿第一方向排布的多个子像素区，所述第一方向与所述第二方向相交；所述制作方法包括：
    在基底上形成沿远离所述基底的方向依次层叠设置的初始化信号线层和第一辅助信号线层；
    所述初始化信号线层包括设置于各所述子像素区中的初始化信号线图形；
    所述第一辅助信号线层包括与所述多个子像素区一一对应的多个第一辅助信号线图形，所述第一辅助信号线图形与对应的子像素区中的初始化信号线图形耦接；所述第一辅助信号线图形的至少部分沿第一方向延伸，在同一行子像素区中，各子像素区对应的第一辅助信号线图形依次耦接。
PCT/CN2021/087370 2020-05-09 2021-04-15 一种显示面板及其制作方法、显示装置 WO2021227760A1 (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US17/762,975 US11950468B2 (en) 2020-05-09 2021-04-15 Display panel, method of manufacturing the same and display device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202010387359.4A CN111477669B (zh) 2020-05-09 2020-05-09 一种显示面板及其制作方法、显示装置
CN202010387359.4 2020-05-09

Publications (1)

Publication Number Publication Date
WO2021227760A1 true WO2021227760A1 (zh) 2021-11-18

Family

ID=71763113

Family Applications (2)

Application Number Title Priority Date Filing Date
PCT/CN2021/073363 WO2021227553A1 (zh) 2020-05-09 2021-01-22 显示基板和显示装置
PCT/CN2021/087370 WO2021227760A1 (zh) 2020-05-09 2021-04-15 一种显示面板及其制作方法、显示装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
PCT/CN2021/073363 WO2021227553A1 (zh) 2020-05-09 2021-01-22 显示基板和显示装置

Country Status (5)

Country Link
US (2) US20230180552A1 (zh)
EP (1) EP4135044A4 (zh)
JP (1) JP2023525087A (zh)
CN (2) CN111477669B (zh)
WO (2) WO2021227553A1 (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111477669B (zh) * 2020-05-09 2023-04-18 京东方科技集团股份有限公司 一种显示面板及其制作方法、显示装置
CN114122055A (zh) * 2020-08-26 2022-03-01 京东方科技集团股份有限公司 显示基板、显示装置
CN114616616B (zh) * 2020-08-31 2023-12-22 京东方科技集团股份有限公司 一种显示基板及其制作方法、显示装置
WO2022041240A1 (zh) * 2020-08-31 2022-03-03 京东方科技集团股份有限公司 一种显示基板及其制作方法、显示装置
CN114930543A (zh) * 2020-10-27 2022-08-19 京东方科技集团股份有限公司 阵列基板、显示装置
WO2022099549A1 (zh) * 2020-11-12 2022-05-19 京东方科技集团股份有限公司 显示基板及其驱动方法、显示装置
CN112435629B (zh) * 2020-11-24 2023-04-18 京东方科技集团股份有限公司 一种显示基板、显示装置
CN112436042A (zh) * 2020-11-25 2021-03-02 京东方科技集团股份有限公司 一种显示基板、显示装置
CN115191036A (zh) 2021-02-04 2022-10-14 京东方科技集团股份有限公司 阵列基板和显示装置
CN116343667A (zh) * 2021-06-25 2023-06-27 京东方科技集团股份有限公司 显示面板
CN113674693B (zh) * 2021-08-16 2022-12-20 成都京东方光电科技有限公司 显示基板和显示装置
CN113471225B (zh) * 2021-09-03 2021-11-19 北京京东方技术开发有限公司 显示基板和显示面板
CN116158209A (zh) * 2021-09-14 2023-05-23 京东方科技集团股份有限公司 显示基板和显示装置
WO2023155138A1 (zh) * 2022-02-18 2023-08-24 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090009070A1 (en) * 2007-07-05 2009-01-08 Tpo Displays Corp. Organic light-emitting device, and methods of forming the same and electronic devices having the same
CN106448555A (zh) * 2016-12-16 2017-02-22 上海天马有机发光显示技术有限公司 有机发光显示面板及其驱动方法、有机发光显示装置
CN108227263A (zh) * 2018-01-02 2018-06-29 上海天马微电子有限公司 显示模组、显示模组的制作方法和显示装置
CN110085651A (zh) * 2019-05-27 2019-08-02 武汉华星光电半导体显示技术有限公司 显示面板及其制备方法、显示装置
CN110867525A (zh) * 2019-11-21 2020-03-06 京东方科技集团股份有限公司 有机发光二极管显示面板及显示装置
CN210349260U (zh) * 2019-11-15 2020-04-17 京东方科技集团股份有限公司 显示面板、显示装置
CN111477669A (zh) * 2020-05-09 2020-07-31 京东方科技集团股份有限公司 一种显示面板及其制作方法、显示装置

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001142412A (ja) * 1999-11-15 2001-05-25 Sharp Corp 平面型表示パネルの製造方法、平面型表示パネルおよび保持用治具
JP2008164796A (ja) * 2006-12-27 2008-07-17 Sony Corp 画素回路および表示装置とその駆動方法
JP2009212219A (ja) * 2008-03-03 2009-09-17 Casio Comput Co Ltd Ｅｌディスプレイパネル及びトランジスタアレイパネル
KR101351416B1 (ko) 2010-05-18 2014-01-14 엘지디스플레이 주식회사 액티브 매트릭스 유기 발광 다이오드 표시 장치의 전압 보상형 화소 회로
KR101859474B1 (ko) 2011-09-05 2018-05-23 엘지디스플레이 주식회사 유기 발광 다이오드 표시 장치의 화소 회로
KR101640192B1 (ko) * 2014-08-05 2016-07-18 삼성디스플레이 주식회사 디스플레이 장치
JP6535441B2 (ja) 2014-08-06 2019-06-26 セイコーエプソン株式会社 電気光学装置、電子機器、及び電気光学装置の駆動方法
US9853096B1 (en) * 2015-09-18 2017-12-26 Apple Inc. Display with inactive area surrounded by active area
CN105243986A (zh) 2015-11-12 2016-01-13 京东方科技集团股份有限公司 像素补偿电路及其驱动方法、阵列基板以及显示装置
US10854684B2 (en) * 2016-02-18 2020-12-01 Boe Technology Group Co., Ltd. Pixel arrangement structure and driving method thereof, display substrate and display device
KR102047513B1 (ko) * 2016-04-29 2019-11-22 삼성디스플레이 주식회사 표시 장치
CN106097964B (zh) 2016-08-22 2018-09-18 京东方科技集团股份有限公司 像素电路、显示面板、显示设备及驱动方法
KR20180025431A (ko) * 2016-08-30 2018-03-09 삼성디스플레이 주식회사 유기 발광 표시 장치
KR20180040185A (ko) * 2016-10-11 2018-04-20 삼성디스플레이 주식회사 표시 장치
CN107622749B (zh) * 2017-09-08 2019-10-01 上海天马有机发光显示技术有限公司 一种显示面板、电致发光显示面板及显示装置
CN107910352B (zh) * 2017-11-20 2020-03-24 武汉天马微电子有限公司 一种有机发光显示面板及显示装置
CN108630151B (zh) * 2018-05-17 2022-08-26 京东方科技集团股份有限公司 像素电路及其驱动方法、阵列基板及显示装置
CN108695371B (zh) * 2018-05-22 2020-11-13 上海天马有机发光显示技术有限公司 有机发光显示面板和有机发光显示装置
CN108777260B (zh) * 2018-06-11 2020-10-30 深圳市华星光电半导体显示技术有限公司 显示面板
CN109036139B (zh) * 2018-08-24 2021-04-20 武汉天马微电子有限公司 可折叠显示面板及显示装置
CN110520923B (zh) 2018-09-20 2022-05-13 京东方科技集团股份有限公司 具有时间共享信号线的像素电路、像素补偿方法和显示设备
CN109461407B (zh) * 2018-12-26 2020-10-16 上海天马微电子有限公司 一种有机发光显示面板及有机发光显示装置
CN109742131B (zh) 2019-02-28 2021-01-29 上海天马微电子有限公司 显示面板及显示装置
US11600688B2 (en) * 2019-04-05 2023-03-07 Samsung Display Co., Ltd. Display device
KR20200145960A (ko) * 2019-06-21 2020-12-31 삼성디스플레이 주식회사 디스플레이 장치
CN110265458B (zh) * 2019-06-27 2021-12-03 京东方科技集团股份有限公司 阵列基板及其制作方法、显示面板及显示装置
KR20210025160A (ko) * 2019-08-26 2021-03-09 삼성디스플레이 주식회사 디스플레이 패널 및 이를 포함하는 디스플레이 장치
CN111028774B (zh) * 2019-12-16 2021-07-06 深圳市华星光电半导体显示技术有限公司 显示面板及显示终端
KR20210078629A (ko) * 2019-12-18 2021-06-29 삼성디스플레이 주식회사 표시장치

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090009070A1 (en) * 2007-07-05 2009-01-08 Tpo Displays Corp. Organic light-emitting device, and methods of forming the same and electronic devices having the same
CN106448555A (zh) * 2016-12-16 2017-02-22 上海天马有机发光显示技术有限公司 有机发光显示面板及其驱动方法、有机发光显示装置
CN108227263A (zh) * 2018-01-02 2018-06-29 上海天马微电子有限公司 显示模组、显示模组的制作方法和显示装置
CN110085651A (zh) * 2019-05-27 2019-08-02 武汉华星光电半导体显示技术有限公司 显示面板及其制备方法、显示装置
CN210349260U (zh) * 2019-11-15 2020-04-17 京东方科技集团股份有限公司 显示面板、显示装置
CN110867525A (zh) * 2019-11-21 2020-03-06 京东方科技集团股份有限公司 有机发光二极管显示面板及显示装置
CN111477669A (zh) * 2020-05-09 2020-07-31 京东方科技集团股份有限公司 一种显示面板及其制作方法、显示装置

Also Published As

Publication number Publication date
CN114175265A (zh) 2022-03-11
EP4135044A4 (en) 2023-10-11
US11950468B2 (en) 2024-04-02
CN111477669B (zh) 2023-04-18
CN111477669A (zh) 2020-07-31
EP4135044A1 (en) 2023-02-15
JP2023525087A (ja) 2023-06-14
US20220336566A1 (en) 2022-10-20
WO2021227553A1 (zh) 2021-11-18
US20230180552A1 (en) 2023-06-08

Similar Documents

Publication Publication Date Title
WO2021227760A1 (zh) 一种显示面板及其制作方法、显示装置
WO2021227759A1 (zh) 一种显示面板及其制作方法、显示装置
WO2021227761A1 (zh) 一种显示面板及其制作方法、显示装置
US11469291B2 (en) Display panel, method of manufacturing the same, and display device
CN113853643B (zh) 显示基板及其制作方法、显示装置
WO2021189323A1 (zh) 显示面板及其制作方法、显示装置
WO2021227758A1 (zh) 一种显示面板及其制作方法、显示装置
WO2021258318A1 (zh) 显示基板及其制作方法、显示装置
US11877482B2 (en) Display substrate and method for manufacturing the same, driving method and display device
WO2022041240A1 (zh) 一种显示基板及其制作方法、显示装置
WO2021227023A1 (zh) 显示面板及其制作方法、显示装置
WO2022041244A1 (zh) 一种显示基板及其制作方法、显示装置
WO2022041246A1 (zh) 一种显示基板及其制作方法、显示装置
WO2022041237A1 (zh) 一种显示基板及其制作方法、显示装置
WO2023130439A1 (zh) 显示基板和显示装置
WO2022041238A1 (zh) 一种显示基板及其制作方法、显示装置
CN111508977B (zh) 一种显示面板及其制作方法、显示装置
WO2022041243A1 (zh) 一种显示基板及其制作方法、显示装置
CN115734657A (zh) 显示基板及其制作方法、显示装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21804592

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 21804592

Country of ref document: EP

Kind code of ref document: A1

122 Ep: pct application non-entry in european phase

Ref document number: 21804592

Country of ref document: EP

Kind code of ref document: A1

32PN Ep: public notification in the ep bulletin as address of the adressee cannot be established

Free format text: NOTING OF LOSS OF RIGHTS PURSUANT TO RULE 112(1) EPC (EPO FORM 1205A DATED 30/06/2023)