WO2021227758A1 - 一种显示面板及其制作方法、显示装置 - Google Patents

一种显示面板及其制作方法、显示装置 Download PDF

Info

Publication number
WO2021227758A1
WO2021227758A1 PCT/CN2021/087366 CN2021087366W WO2021227758A1 WO 2021227758 A1 WO2021227758 A1 WO 2021227758A1 CN 2021087366 W CN2021087366 W CN 2021087366W WO 2021227758 A1 WO2021227758 A1 WO 2021227758A1
Authority
WO
WIPO (PCT)
Prior art keywords
sub
signal line
transistor
line pattern
coupled
Prior art date
Application number
PCT/CN2021/087366
Other languages
English (en)
French (fr)
Inventor
陈义鹏
皇甫鲁江
刘利宾
Original Assignee
京东方科技集团股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from CN202010387363.0A external-priority patent/CN111508977B/zh
Application filed by 京东方科技集团股份有限公司 filed Critical 京东方科技集团股份有限公司
Priority to US17/762,692 priority Critical patent/US20220367596A1/en
Publication of WO2021227758A1 publication Critical patent/WO2021227758A1/zh
Priority to US18/107,991 priority patent/US20230225165A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本公开提供一种显示面板及其制作方法、显示装置。所述显示面板的子像素驱动电路中，驱动晶体管的栅极通过第四导电连接部与第二晶体管的第二极耦接，存储电容的第二极板通过第三导电连接部与第一晶体管的第二极耦接；第一晶体管的栅极和第二晶体管的栅极分别与对应的子像素区中的栅线图形耦接；栅线图形在基底上的正投影与第三导电连接部在基底上的正投影不交叠，和/或栅线图形在基底上的正投影与第四导电连接部在基底上的正投影不交叠。

Description

一种显示面板及其制作方法、显示装置
相关申请的交叉引用
本申请主张在2020年05月09日在中国提交的中国专利申请号No.202010387363.0的优先权，其全部内容通过引用包含于此。
技术领域
本公开涉及显示技术领域，尤其涉及一种显示面板及其制作方法、显示装置。
背景技术
有源矩阵有机发光二极管(英文：Active-matrix organic light-emitting diode，简称：AMOLED)显示面板，以其自发光、低功耗、响应速度快等优点，被广泛的应用在各个领域。AMOLED显示面板包括子像素驱动电路和发光单元，通过子像素驱动电路驱动对应的发光单元发光，以实现显示面板的显示功能。
但是随着显示面板的分辨率越来越高，显示面板中的布局空间越来越小，使得显示面板中布局的子像素驱动电路中的驱动晶体管的栅极，以及用于为所述子像素驱动电路提供数据信号的数据线图形之间距离较近，容易产生寄生电容。这样当显示面板处于发光状态时，数据信号的电压跳变会通过寄生电容带动驱动晶体管的栅极电压产生变化，进而导致显示面板部分区域的亮度出现异常，影响显示面板的显示质量。
发明内容
本公开的目的在于提供一种显示面板及其制作方法、显示装置。
为了实现上述目的，本公开提供如下技术方案：
本公开的第一方面提供一种显示面板，包括：基底和设置于所述基底上的子像素驱动电路膜层、栅线层、数据线层和导电连接部层，还包括呈阵列分布的多个子像素区；
所述栅线层包括位于各所述子像素区中的栅线图形，所述栅线图形的至少部分沿第一方向延伸；
所述数据线层包括位于各所述子像素区中的数据线图形，所述数据线图形的至少部分沿第二方向延伸，所述第一方向与所述第二方向相交，所述数据线图形在所述基底上的正投影与所述栅线图形在所述基底上的正投影交叠；
所述导电连接部层包括位于各所述子像素区中的第三导电连接部和第四导电连接部；
子像素驱动电路膜层包括与所述子像素区一一对应的子像素驱动电路，每个所述子像素驱动电路均包括：驱动晶体管、存储电容、第一晶体管和第二晶体管；所述驱动晶体管的栅极复用为所述存储电容的第一极板，所述驱动晶体管的栅极通过对应的子像素区中的第四导电连接部与所述第二晶体管的第二极耦接，所述存储电容的第二极板通过对应的子像素区中的第三导电连接部与所述第一晶体管的第二极耦接；所述第一晶体管的栅极和所述第二晶体管的栅极分别与对应的子像素区中的栅线图形耦接；所述栅线图形在所述基底上的正投影与所述第三导电连接部在所述基底上的正投影不交叠，和/或所述栅线图形在所述基底上的正投影与所述第四导电连接部在所述基底上的正投影不交叠。
可选的，所述显示面板还包括：
电源信号线层，所述电源信号线层包括位于各所述子像素区中的电源信号线图形，所述电源信号线图形的至少部分沿所述第二方向延伸；
第一屏蔽层，所述第一屏蔽层包括位于各所述子像素区中的第一屏蔽图形，所述第一屏蔽图形与所述电源信号线图形耦接，所述第一屏蔽图形的至少部分沿所述第二方向延伸，所述第一屏蔽图形在所述基底上的正投影与所述数据线图形在所述基底上的正投影交叠。
可选的，所述显示面板还包括：第三辅助信号线层，所述第三辅助信号线层包括位于各所述子像素区中的第三辅助信号线图形，所述第三辅助信号线图形的至少部分沿第一方向延伸；在同一子像素区中，所述第三辅助信号线图形在所述基底上的正投影与所述电源信号线图形在所述基底上的正投影形成第四交叠区域，所述第三辅助信号线图形在所述第四交叠区域与所述电 源信号线图形耦接；沿所述第一方向位于同一行子像素区中各第三辅助信号线图形依次耦接；
在同一子像素区中，所述第一屏蔽图形与所述第三辅助信号线图形形成为一体结构。
可选的，所述显示面板还包括：
电源信号线层，所述电源信号线层包括位于各所述子像素区中的电源信号线图形，所述电源信号线图形的至少部分沿所述第二方向延伸；
在同一所述子像素区中，所述电源信号线图形在所述基底上的正投影，位于所述驱动晶体管的栅极在所述基底上的正投影与所述数据线图形在所述基底上的正投影之间。
可选的，所述电源信号线图形包括相耦接的第一电源部和第二电源部，所述第一电源部沿所述第二方向延伸，所述第二电源部向远离其所在子像素区中的数据线图形的方向突出于所述第一电源部；在垂直于所述第二方向、且平行于所述基底的方向上，所述第一电源部的宽度大于所述第二电源部的宽度；
所述驱动晶体管的第一极在所述基底上的正投影，与对应的子像素区中的所述第一电源部在所述基底上的正投影交叠，所述驱动晶体管的第一极与所述第一电源部在该交叠处耦接。
可选的，所述第一晶体管的第一极包括相耦接的第一电极部和第二电极部，所述第一电极部沿所述第一方向延伸，所述第二电极部沿所述第二方向延伸，所述第二电极部在所述基底上的正投影与对应的子像素区中的数据线图形在所述基底上的正投影交叠，所述第二电极部与对应的子像素区中的数据线图形在该交叠处通过第一连接孔耦接；所述第一连接孔在所述基底上的正投影与所述第二电源部在所述基底上的正投影沿与所述第二方向垂直的方向排列。
可选的，所述第一电极部在所述基底上的正投影与对应的子像素区中的所述第一电源部在所述基底上的正投影交叠；和/或，
所述第一晶体管的沟道区在所述基底上的正投影与对应的子像素区中的所述第一电源部在所述基底上的正投影交叠。
可选的，所述显示面板还包括：
初始化信号线层，所述初始化信号线层包括设置于各所述子像素区中的初始化信号线图形；
位于所述初始化信号线层背向所述基底的一侧的阳极层，所述阳极层包括与所述多个子像素区一一对应的多个阳极图形，所述多个阳极图形间隔设置，在相邻的所述阳极图形之间形成阳极间隔区；
第一辅助信号线层，所述第一辅助信号线层为网格状结构，所述第一辅助信号线层的至少部分位于所述阳极间隔区，且与所述阳极图形绝缘，各所述子像素区中的初始化信号线图形分别与所述第一辅助信号线层耦接。
可选的，所述导电连接部层还包括设置于各所述子像素区中的第一导电连接部；在同一个子像素区中，所述第一导电连接部在所述基底上的正投影与所述初始化信号线图形在所述基底上的正投影具有第一交叠区域，所述第一导电连接部在所述基底上的正投影与所述第一辅助信号线层具有第二交叠区域；在所述第一交叠区域，所述第一导电连接部与所述初始化信号线图形耦接，在所述第二交叠区域，所述第一导电连接部与所述第一辅助信号线层耦接。
可选的，每个所述初始化信号线图形均包括第一子图形和第二子图形，沿第一方向位于同一行的相邻子像素区中，前一个子像素区中的第二子图形与后一个子像素区中的第一子图形形成为一体结构；在每个子像素区中，所述第二子图形与所述第一辅助信号线层耦接。
可选的，所述第一辅助信号线层与所述阳极层同层同材料设置。
可选的，所述显示面板还包括：
复位信号线层，所述复位信号线层包括位于各所述子像素区中的复位信号线图形，当前子像素区中的栅线图形与沿第二方向相邻的下一个子像素区中的复位信号线图形形成为一体结构。
可选的，所述显示面板还包括：位于各所述子像素区中的电源信号线图形、初始化信号线图形、复位信号线图形和发光控制信号线图形；每个所述子像素驱动电路还包括：第四晶体管、第五晶体管、第六晶体管、第七晶体管、第八晶体管和第九晶体管；
所述第一晶体管的第一极与对应的所述数据线图形耦接；
所述第二晶体管的第一极与所述驱动晶体管的第二极耦接；
所述驱动晶体管的第一极与对应的所述电源信号线图形耦接；
所述第四晶体管的栅极与对应的所述复位信号线图形耦接，所述第四晶体管的第一极与对应的所述初始化信号线图形耦接，所述第四晶体管的第二极与所述驱动晶体管的栅极耦接；
所述第五晶体管的栅极与对应的所述复位信号线图形耦接，所述第五晶体管的第一极与对应的所述初始化信号线图形耦接，所述第五晶体管的第二极与所述存储电容的第二极板耦接；
第六晶体管的栅极与对应的所述发光控制信号线图形耦接，所述第六晶体管的第一极与对应的所述初始化信号线图形耦接，所述第六晶体管的第二极与所述存储电容的第二极板耦接；
第七晶体管的栅极与对应的所述发光控制信号线图形耦接，所述第七晶体管的第一极与所述驱动晶体管的第二极耦接，所述第七晶体管的第二极与对应的阳极图形耦接；
所述第八晶体管的栅极与对应的所述复位信号线图形耦接，所述第八晶体管的第一极与对应的所述初始化信号线图形耦接，所述第八晶体管的第二极与对应的阳极图形耦接；
所述第九晶体管的栅极与对应的所述发光控制信号线图形耦接，所述第九晶体管的第一极与所述驱动晶体管的栅极耦接，所述第九晶体管的第二极浮接。
基于上述显示面板技术方案，本公开的第二方面提供一种显示装置，包括上述显示面板。
基于上述显示面板技术方案，本公开的第三方面提供一种显示面板的制作方法，所述显示面板包括呈阵列分布的多个子像素区；所述制作方法包括：
在基底上制作子像素驱动电路膜层、栅线层、数据线层和导电连接部层；
所述栅线层包括位于各所述子像素区中的栅线图形，所述栅线图形的至少部分沿第一方向延伸；
所述数据线层包括位于各所述子像素区中的数据线图形，所述数据线图 形的至少部分沿第二方向延伸，所述第一方向与所述第二方向相交，所述数据线图形在所述基底上的正投影与所述栅线图形在所述基底上的正投影交叠；
所述导电连接部层包括位于各所述子像素区中的第三导电连接部和第四导电连接部；
子像素驱动电路膜层包括与所述子像素区一一对应的子像素驱动电路，每个所述子像素驱动电路均包括：驱动晶体管、存储电容、第一晶体管和第二晶体管；所述驱动晶体管的栅极复用为所述存储电容的第一极板，所述驱动晶体管的栅极通过对应的子像素区中的第四导电连接部与所述第二晶体管的第二极耦接，所述存储电容的第二极板通过对应的子像素区中的第三导电连接部与所述第一晶体管的第二极耦接；所述第一晶体管的栅极和所述第二晶体管的栅极分别与对应的子像素区中的栅线图形耦接；所述栅线图形在所述基底上的正投影与所述第三导电连接部在所述基底上的正投影不交叠，和/或所述栅线图形在所述基底上的正投影与所述第四导电连接部在所述基底上的正投影不交叠。
附图说明
此处所说明的附图用来提供对本公开的进一步理解，构成本公开的一部分，本公开的示意性实施例及其说明用于解释本公开，并不构成对本公开的不当限定。在附图中：
图1a为相关技术中显示面板显示第一幅画面时产生的纵向面串扰现象；
图1b为相关技术中显示面板显示第二幅画面时产生的纵向面串扰现象；
图1c为相关技术中显示面板显示第三幅画面时产生的纵向面串扰现象；
图1d为相关技术中显示面板显示第四幅画面时产生的纵向面串扰现象；
图1e为相关技术中显示面板显示第五幅画面时产生的纵向面串扰现象；
图1f为相关技术中显示面板显示第六幅画面时产生的纵向面串扰现象；
图1g为相关技术中显示面板显示第七幅画面时产生的纵向面串扰现象；
图1h为相关技术中显示面板显示第八幅画面时产生的纵向面串扰现象；
图2为本公开实施例提供的子像素驱动电路的电路图；
图3为本公开实施例提供的子像素驱动电路的工作时序图；
图4为本公开实施例提供的子像素驱动电路的布局示意图；
图5为图4中有源膜层布局示意图；
图6为图4中第一栅金属层布局示意图；
图7为图4中第二栅金属层布局示意图；
图8为图4中第一源漏金属层布局示意图；
图9为本公开实施例提供的第一辅助信号线层布局示意图；
图10为图4中沿B1B2方向的截面示意图；
图11为本公开实施例提供的四个子像素区的布局示意图。
具体实施方式
为了进一步说明本公开实施例提供的显示面板及其制作方法、显示装置，下面结合说明书附图进行详细描述。
面串扰(Crosstalk)是显示面板的重要评价指标，面串扰分为横向面串扰(H-talk)和纵向面串扰(V-talk)对于9T1C(九个晶体管和一个存储电容)的像素电路来说，V-talk相对比较严重。经过分析，当子像素驱动电路经过补偿后驱动发光单元处于发光状态时，数据线图形上传输带的数据电压跳变会通过寄生电容带动子像素驱动电路中驱动晶体管的栅极也产生变化，进而导致显示面板的部分区域显示亮度出现异常。
如1a～图1d所示，示出了显示面板分别显示四幅画面时，对应的显示亮度情况，图中的黑色块代表异常显示区域，从图中能够看出显示面板在显示四幅画面时，存在纵向面串扰现象。计算显示面板的纵向面串扰参数Crosstalk(V)的计算公式如下：
Figure PCTCN2021087366-appb-000001
L V1代表显示面板显示第一幅画面时中心点(图中中心圆圈处)的亮度，L V2代表显示面板显示第二幅画面时中心点的亮度，L V3代表显示面板显示第三幅画面时中心点的亮度，L V4代表显示面板显示第四幅画面时中心点的亮度。
如1e～图1h所示，示出了显示面板分别显示四幅画面时，对应的显示亮度情况，图中的黑色块代表异常显示区域，从图中能够看出显示面板在显示 四幅画面时，存在横向面串扰现象。计算显示面板的横向面串扰参数Crosstalk(V)的计算公式如下：
Figure PCTCN2021087366-appb-000002
L H1代表显示面板显示第五幅画面时中心点(图中中心圆圈处)的亮度，L H2代表显示面板显示第六幅画面时中心点的亮度，L H3代表显示面板显示第七幅画面时中心点的亮度，L H4代表显示面板显示第八幅画面时中心点的亮度。
请参阅图2、图4和图11，本公开实施例提供了一种显示面板，包括：基底和设置于所述基底上的子像素驱动电路膜层、栅线层、数据线层和导电连接部层，还包括呈阵列分布的多个子像素区；
所述栅线层包括位于各所述子像素区中的栅线图形902，所述栅线图形902的至少部分沿第一方向延伸；
所述数据线层包括位于各所述子像素区中的数据线图形908，所述数据线图形908的至少部分沿第二方向延伸，所述第一方向与所述第二方向相交，所述数据线图形908在所述基底上的正投影与所述栅线图形902在所述基底上的正投影交叠；
所述导电连接部层包括位于各所述子像素区中的第三导电连接部9093和第四导电连接部9094；
子像素驱动电路膜层包括与所述子像素区一一对应的子像素驱动电路，每个所述子像素驱动电路均包括：驱动晶体管(即第三晶体管T3)、存储电容Cst、第一晶体管T1和第二晶体管T2；所述驱动晶体管的栅极复用为所述存储电容Cst的第一极板Cst1，所述驱动晶体管的栅极通过对应的子像素区中的第四导电连接部9094与所述第二晶体管T2的第二极D2耦接，所述存储电容Cst的第二极板Cst2通过对应的子像素区中的第三导电连接部9093与所述第一晶体管T1的第二极D1耦接；所述第一晶体管T1的栅极201g和所述第二晶体管T2的栅极202g分别与对应的子像素区中的栅线图形902耦接；所述栅线图形902在所述基底上的正投影与所述第三导电连接部9093在所述基底上的正投影不交叠，和/或所述栅线图形902在所述基底上的正投影与所述第四导电连接部9094在所述基底上的正投影不交叠。
具体地，阵列排布的多个子像素区能够划分为沿第二方向依次排列的多 行子像素区，和沿第一方向依次排列的多列子像素区。每行子像素区均包括沿第一方向间隔设置的多个子像素区，每列子像素区均包括沿所述第二方向间隔设置的多个子像素区。所述第一方向与所述第二方向相交，示例性的，所述第一方向包括X方向，所述第二方向包括Y方向。
所述栅线层包括多个栅线图形902，所述栅线图形902与所述多个子像素区一一对应，所述栅线图形902位于对应的子像素区中，用于为该子像素区对应的子像素驱动电路提供扫描信号。每个所述栅线图形902的至少部分沿所述第一方向延伸，沿所述第一方向位于同一行的子像素区中的各栅线图形902依次电连接，形成为一体结构。
所述数据线层包括多个数据线图形908，所述数据线图形908与所述多个子像素区一一对应，所述数据线图形908位于对应的子像素区中，用于为该子像素区对应的子像素驱动电路提供数据信号。每个所述数据线图形908的至少部分沿所述第二方向延伸，沿所述第二方向位于同一列的子像素区中的各数据线图形908依次电连接，形成为一体结构。
所述导电连接部层可以采用所述显示面板中的第一源漏金属层制作，所述导电连接部层中包括的第三导电连接部9093和第四导电连接部9094的具体结构可根据实际需要设置，示例性的，所述第三导电连接部9093的至少部分沿所述第二方向延伸，所述第四导电连接部9094的至少部分沿所述第二方向延伸。
所述子像素驱动电路膜层包括多个子像素驱动电路，所述子像素驱动电路与所述子像素区一一对应，每个所述子像素驱动电路均包括驱动晶体管、存储电容Cst、第一晶体管T1和第二晶体管T2；所述驱动晶体管能够产生用于驱动发光元件发光的驱动信号，所述驱动晶体管的栅极与所述存储电容Cst的第一极板Cst1耦接，示例性的，所述驱动晶体管的栅极能够复用为所述存储电容Cst的第一极板Cst1。
所述驱动晶体管的栅极还能够通过对应的子像素区中的第四导电连接部9094与所述第二晶体管T2的第二极D2耦接，所述第二晶体管T2的第一极S2与所述驱动晶体管的第二极耦接，所述第二晶体管T2的栅极202g与对应的子像素区中的栅线图形902耦接。所述存储电容Cst的第二极板Cst2通过 对应的子像素区中的第三导电连接部9093与所述第一晶体管T1的第二极D1耦接，所述第一晶体管T1的第一极S1与对应的子像素区中的数据线图形908耦接，所述第一晶体管T1的栅极201g与对应的子像素区中的栅线图形902耦接。
由于所述驱动晶体管的栅极能够通过第四导电连接部9094与第二晶体管T2的第二级D2耦接，并能够通过存储电容Cst，以及第三导电连接部9093与第一晶体管T1的第二极D1耦接，因此，所述第三导电连接部9093和所述第四导电连接部9094上的信号均能够对所述驱动晶体管的栅极信号产生影响。
上述设置所述数据线图形908在所述基底上的正投影与所述栅线图形902在所述基底上的正投影交叠，以及所述栅线图形902在所述基底上的正投影与所述第三导电连接部9093在所述基底上的正投影不交叠，和/或所述栅线图形902在所述基底上的正投影与所述第四导电连接部9094在所述基底上的正投影不交叠；使得在同一子像素区中，在垂直于所述基底的方向上，所述栅线图形902仅能够与所述数据线图形908交叠，而不会与所述第三导电连接部9093和/或第四导电连接部9094交叠，从而避免了所述数据线图形908通过栅线图形902与所述第三导电连接部9093和/或所述第四导电连接部9094形成串联的寄生电，有效改善了由于数据线图形908上传输的数据信号跳变导致的驱动晶体管的栅极电压变化的串扰问题。
因此，本公开实施例提供的显示面板中，当显示面板处于发光状态时，即使数据线图形908上传输的数据信号的电压发生跳变，与也不会通过寄生电容带动驱动晶体管的栅极电压产生变化，从而很好的保证了驱动晶体管的栅极电压的稳定性，有效提升了显示面板的显示质量。
如图4和图7所示，在一些实施例中，所述显示面板还包括：
电源信号线层，所述电源信号线层包括位于各所述子像素区中的电源信号线图形901，所述电源信号线图形901的至少部分沿所述第二方向延伸；
第一屏蔽层，所述第一屏蔽层包括位于各所述子像素区中的第一屏蔽图形804，所述第一屏蔽图形804与所述电源信号线图形901耦接，所述第一屏蔽图形804的至少部分沿所述第二方向延伸，所述第一屏蔽图形804在所 述基底上的正投影与所述数据线图形908在所述基底上的正投影交叠。
具体地，所述电源信号线层包括设置于各所述子像素区中的电源信号线图形901，所述电源信号线图形901与所述子像素区一一对应，所述电源信号线图形901位于对应的所述子像素区中。所述电源信号线图形901的至少部分沿第二方向延伸，每一列子像素区中设置的各所述电源信号线图形901沿所述第二方向依次耦接，且能够形成为一体结构。
所述第一屏蔽层包括多个第一屏蔽图形804，所述第一屏蔽图形804与所述子像素区一一对应，所述屏蔽图形位于对应的子像素区中。示例性的，所述第一屏蔽图形804的至少部分沿所述第二方向延伸，所述数据线图形908的至少部分沿所述第二方向延伸，在同一子像素区中，所述第一屏蔽图形804在所述基底上的正投影与所述数据线图形908在所述基底上的正投影交叠；这种设置方式使得所述第一屏蔽图形804能够与所述数据线图形908形成较大的交叠面积，使得所述第一屏蔽图形804对所述数据线图形908的屏蔽效果更加显著。
示例性的，所述第一屏蔽层采用显示面板中的第二栅金属层制作，即所述第一屏蔽层能够与所述存储电容Cst的第二极板Cst2在同一次构图工艺中形成。
所述第一屏蔽层上传输具有固定电位的信号，示例性的，所述第一屏蔽层与所述显示面板中的电源信号线图形901耦接，具有与电源信号线上传输的电源信号相同的稳定电位。
上述实施例提供的显示面板中，通过设置具有稳定电位的第一屏蔽层与数据线图形908交叠，很好的屏蔽了数据线图形908与相邻的驱动晶体管的栅极之间形成的寄生电容，从而有效改善了显示面板中数据信号变化对驱动晶体管的栅极产生的串扰现象。
如图4和图7所示，在一些实施例中，所述显示面板还包括：第三辅助信号线层，所述第三辅助信号线层包括位于各所述子像素区中的第三辅助信号线图形803，所述第三辅助信号线图形803的至少部分沿第一方向延伸；在同一子像素区中，所述第三辅助信号线图形803在所述基底上的正投影与所述电源信号线图形901在所述基底上的正投影形成第四交叠区域，所述第 三辅助信号线图形803在所述第四交叠区域与所述电源信号线图形901耦接；沿所述第一方向位于同一行子像素区中各第三辅助信号线图形803依次耦接；在同一子像素区中，所述第一屏蔽图形804与所述第三辅助信号线图形803形成为一体结构。
具体地，所述第三辅助信号线图形803与所述子像素区一一对应，所述第三辅助信号线图形803位于对应的子像素区中，所述第三辅助信号线图形803的至少部分沿第一方向延伸，沿所述第一方向位于同一行子像素区中各第三辅助信号线图形803依次耦接，示例性的，沿所述第一方向位于同一行子像素区中各第三辅助信号线图形803形成为一体结构。
所述电源信号线图形901的至少部分沿第二方向延伸，所述第二方向与所述第一方向相交，因此在同一子像素区中，所述第三辅助信号线图形803在所述基底上的正投影与所述电源信号线图形901在所述基底上的正投影形成第四交叠区域，所述第三辅助信号线图形803能够通过设置在所述第四交叠区域的第三过孔与所述电源信号线图形901实现耦接。
上述实施例提供的显示面板中，设置在同一子像素区中，所述第一屏蔽图形804与所述第三辅助信号线图形803形成为一体结构，不仅使得所述第一屏蔽图形804能够与所述第三辅助信号线图形803在同一次构图工艺中形成，还使得所述第一屏蔽图形804能够通过所述第三辅助信号线图形803实现与所述电源信号线图形901耦接，从而有效简化了显示面板的制作工艺流程，节约了制作成本。另外，如图7所示，可进一步设置所述第一屏蔽图形804和所述第三辅助信号线图形803均与所述第二极板Cst2同层同材料设置。
另外，上述实施例提供的显示面板中，通过设置沿第二方向位于同一列子像素区中的电源信号线图形901依次耦接，沿第一方向位于同一行子像素区中各第三辅助信号线图形803依次耦接，以及在同一子像素中所述第三辅助信号线图形803与所述电源信号线图形901耦接，使得所述电源信号线层与所述第三辅助信号线层共同形成为网状交叉布线结构，这种设置方式有效提升了电源信号线层的稳定性，而电源信号线层上传输的电源信号用于提供给子像素驱动电路中的驱动晶体管的源极，而子像素驱动电路产生的发光电流I oled＝k[(Vgs-Vth)] 2，Vgs＝Vg-Vs，Vg为驱动晶体管的栅极电压，Vs为驱动 晶体管的源极电压，Vth为驱动晶体管的阈值电压，因此，电源信号作为Vs，会对发光电流I oled的大小产生影响，因此，上述设置方式在提升电源信号线层的稳定性的同时，更好的保证了发光电流I oled的稳定性，有效避免了串扰现象的发生。
如图4和图8所示，在一些实施例中，所述显示面板还包括：
电源信号线层，所述电源信号线层包括位于各所述子像素区中的电源信号线图形901，所述电源信号线图形901的至少部分沿所述第二方向延伸；
在同一所述子像素区中，所述电源信号线图形901在所述基底上的正投影，位于所述驱动晶体管的栅极在所述基底上的正投影与所述数据线图形908在所述基底上的正投影之间。
具体地，所述电源信号线图形901的至少部分沿所述第二方向延伸，所述数据线图形908的至少部分沿所述第二方向延伸，通过设置在同一所述子像素区中，所述电源信号线图形901在所述基底上的正投影，位于所述驱动晶体管的栅极在所述基底上的正投影与所述数据线图形908在所述基底上的正投影之间，不仅使得所述数据线图形908与所述驱动晶体管的栅极之间的距离更远，还使得所述电源信号线图形901在所述数据线图形908和所述驱动晶体管的栅极之间能够形成很好的阻隔，从而减小了在同一子像素区中，所述数据线图形908与所述驱动晶体管的栅极之间形成的侧向寄生电容，有效提升了驱动晶体管的栅极电位的稳定性。
如图4和图8所示，在一些实施例中，所述电源信号线图形901包括相耦接的第一电源部9011和第二电源部9012，所述第一电源部9011沿所述第二方向延伸，所述第二电源部9012向远离其所在子像素区中的数据线图形908的方向突出于所述第一电源部9011；在垂直于所述第二方向、且平行于所述基底的方向上，所述第一电源部9011的宽度L1大于所述第二电源部9012的宽度L2；
所述驱动晶体管的第一极(即第三晶体管T3的第一极S3)在所述基底上的正投影，与对应的子像素区中的所述第一电源部9011在所述基底上的正投影交叠，所述驱动晶体管的第一极与所述第一电源部9011在该交叠处耦接。
具体地，所述电源图形的具体结构多种多样，示例性的，所述电源信号 线图形901包括相耦接的第一电源部9011和第二电源部9012，所述第一电源部9011沿所述第二方向延伸，所述第一电源部9011与其所在子像素区中的数据线图形908之间形成第一间隔区；所述第二电源部9012向远离其所在子像素区中的数据线图形908的方向突出于所述第一电源部9011，在所述第二电源部9012与该数据线图形908之间形成第二间隔区，沿垂直于所述第二方向的方向上，所述第二间隔区的最大宽度L3大于所述第一间隔区L4的最大宽度。
通过设置所述驱动晶体管的第一极在所述基底上的正投影，与对应的子像素区中的所述第一电源部9011在所述基底上的正投影交叠，使得所述驱动晶体管的第一极与所述第一电源部9011能够通过设置在该交叠处的连接孔实现耦接。
上述设置在垂直于所述第二方向、且平行于所述基底的方向上，所述第一电源部9011的宽度大于所述第二电源部9012的宽度，以及所述驱动晶体管的第一极在所述基底上的正投影，与对应的子像素区中的所述第一电源部9011在所述基底上的正投影交叠，所述驱动晶体管的第一极与所述第一电源部9011在该交叠处耦接，使得所述驱动晶体管的第一极在所述基底上的正投影，与对应的子像素区中的所述第一电源部9011在所述基底上的正投影之间能够形成更大的交叠面积，这样就能够在交叠处形成较大孔径的连接孔，从而更有利于在交叠处，所述驱动晶体管的第一极与所述电源信号线图形901的耦接性能。
如图4和图5所示，在一些实施例中，所述第一晶体管T1的第一极S1包括相耦接的第一电极部S11和第二电极部S12，所述第一电极部S11沿所述第一方向延伸，所述第二电极部S12沿所述第二方向延伸，所述第二电极部S12在所述基底上的正投影与对应的子像素区中的数据线图形908在所述基底上的正投影交叠，所述第二电极部S12与对应的子像素区中的数据线图形908在该交叠处通过第一连接孔64耦接；所述第一连接孔64在所述基底上的正投影与所述第二电源部9012在所述基底上的正投影沿与所述第二方向垂直的方向排列。
具体地，所述第一晶体管T1的第一极S1的具体结构多种多样，示例性 的，所述第一晶体管T1的第一极S1包括相耦接的第一电极部S11和第二电极部S12，所述第一电极部S11沿所述第一方向延伸，所述第二电极部S12沿所述第二方向延伸。
上述通过设置所述第一连接孔64在所述基底上的正投影与所述第二电源部9012在所述基底上的正投影沿与所述第二方向垂直的方向排列，使得所述第一连接孔64能够形成在所述第二间隔区附近，而由于在所述第二间隔区所述第二电源部9012与所述数据线图形908之间距离较远，更有利于增加所述第一连接孔的孔径，从而有效提升所述第二电极部S12与所述数据线图形908之间的耦接性能。
如图4和图5所示，在一些实施例中，所述第一电极部S11在所述基底上的正投影与对应的子像素区中的所述第一电源部9011在所述基底上的正投影交叠；和/或，
所述第一晶体管T1的沟道区101g在所述基底上的正投影与对应的子像素区中的所述第一电源部9011在所述基底上的正投影交叠。
上述设置方式使得所述电源信号线图形901能够更好的屏蔽所述数据线图形908对所述第一电极部S11，以及所述第一晶体管T1的沟道区101g产生的静态串扰，从而更有效的提升了显示面板工作的稳定性。
如图4、图5和图9所示，在一些实施例中，所述显示面板还包括：
初始化信号线层，所述初始化信号线层包括设置于各所述子像素区中的初始化信号线图形904；
位于所述初始化信号线层背向所述基底的一侧的阳极层，所述阳极层包括与所述多个子像素区一一对应的多个阳极图形906，所述多个阳极图形906间隔设置，在相邻的所述阳极图形906之间形成阳极间隔区9061；
第一辅助信号线层801，所述第一辅助信号线层801为网格状结构，所述第一辅助信号线层801的至少部分位于所述阳极间隔区9061，且与所述阳极图形906绝缘，各所述子像素区中的初始化信号线图形904分别与所述第一辅助信号线层801耦接。
具体地，所述初始化信号线层包括多个初始化信号线图形904，所述多个初始化信号线图形904与所述多个子像素区一一对应，所述初始化信号线 图形904位于对应的子像素区中，用于为该子像素区对应的子像素驱动电路提供初始化信号。
所述阳极层位于显示面板中子像素驱动电路背向基底的一侧，所述阳极层包括多个阳极图形906，所述多个阳极图形906彼此间隔设置，在相邻的所述阳极图形906之间形成阳极间隔区9061。所述阳极图形906与所述显示面板中的子像素驱动电路一一对应，所述阳极图形906与对应的子像素驱动电路耦接，能够接收对应的子像素驱动电路提供的驱动信号。所述阳极层背向所述基底的一侧还设置有发光功能层和阴极层，所述发光功能层位于所述阳极层与所述阴极层之间，能够在所述阳极层和所述阴极层之间形成的电场的作用下，发出对应颜色的光。值得注意，所述发光功能层可具体包括层叠设置的空穴注入层、空穴传输层，有机发光材料层、电子传输层和电子注入层，但不仅限于此。如图9所示，图中示出了红色发光元件R、绿色发光元件G和蓝色发光元件B，不同颜色的发光元件对应不同颜色的有机发光材料层。
如图9所示，所述显示面板还包括第一辅助信号线层801，所述第一辅助信号线层801的至少部分布局在所述阳极间隔区9061，且与所述阳极图形906绝缘。所述阳极间隔区9061形成为网格状区域，使得布局在所述阳极间隔区9061的第一辅助信号线层801形成为网格状结构。示例性的，所述第一辅助信号线层801可以在显示面板中的全部阳极间隔区9061中布局。
值得注意，如图10所示，所述显示面板中还包括平坦层PLN，所述阳极层(包括阳极图形906)一般形成于所述平坦层PLN背向所述基底50的表面，将所述第一辅助信号线层801布局在阳极间隔区9061中，使得所述第一辅助信号线层801也布局在所述平坦层PLN背向所述基底50的表面，这种布局方式使得所述第一辅助信号线层801与所述阳极层同层设置，避免由于引入所述第一辅助信号线层801而增加显示面板的厚度。
将所述第一辅助信号线层801布局在所述阳极间隔区9061，使得所述第一辅助信号线层801位于所述初始化信号线图形904背向所述基底50的一侧，示例性的，可通过在所述第一辅助信号线层801与所述初始化信号线图形904之间设置过孔，使得所述第一辅助信号线层801与所述初始化信号线图形904 能够通过过孔实现耦接。
上述实施例提供的显示面板中，包括位于各子像素区中的初始化信号线图形904，以及位于阳极间隔区9061中的网格状结构的第一辅助信号线层801，通过设置各所述子像素区中的初始化信号线图形904分别与所述第一辅助信号线层801耦接，使得所述第一辅助信号线层801将各子像素区中的初始化信号线图形904全部耦接在一起，实现了通过所述第一辅助信号线层801能够为各子像素区中的初始化信号线图形904提供初始化信号；因此，上述公开实施例提供的显示面板中，将各子像素区中的初始化信号线图形904与布局在阳极间隔区9061的第一辅助信号线层801分别耦接，解决了由于显示面板的布局空间有限，使得位于同一行的初始化信号线图形904不容易连接在一起的问题。
而且，上述实施例提供的显示面板中，可以将所述第一辅助信号线层801布局在显示区域中全部阳极间隔区9061，将各子像素区中的初始化信号线图形904与所述第一辅助信号线层801耦接，更好的保证了各子像素区中的初始化信号线图形904上传输的初始化信号的稳定性。另外，将所述第一辅助阴极层布局在阳极间隔区9061，可以使所述第一辅助信号线层801与所述阳极层同层设置，从而更有利于所述显示面板的薄型化。
需要说明，上述实施例提供的初始化信号线图形904除了用于为对应的子像素驱动电路提供初始化信号(Vinit)，也可以用于为对应的子像素驱动电路提供基准信号(Vref)。
如图5所示，在一些实施例中，所述初始化信号线图形904与所述驱动晶体管中的有源层同层同材料设置。
具体地，上述将所述初始化信号线图形904与所述驱动晶体管中的有源层同层同材料设置，不仅使得所述初始化信号线图形904与所述有源层能够在同一次构图工艺中形成，而且，由于所述显示面板中与所述初始化信号线图形904耦接的晶体管结构的第一极(或第二极)也是采用所述有源层制作，从而使得该第一极(或第二极)能够与其耦接的初始化信号线图形904形成为一体结构，从而进一步节省了所述晶体管结构与所述初始化信号线图形904占用的布局空间，从而更有利于提升所述显示面板的分辨率。
如图4、图8和图10所示，在一些实施例中，所述导电连接部层还包括设置于各所述子像素区中的第一导电连接部9091；在同一个子像素区中，所述第一导电连接部9091在所述基底50上的正投影与所述初始化信号线图形904(如图10中的第一子图形9041)在所述基底50上的正投影具有第一交叠区域，所述第一导电连接部9091在所述基底50上的正投影与所述第一辅助信号线层801具有第二交叠区域；在所述第一交叠区域，所述第一导电连接部9091与所述初始化信号线图形904耦接，在所述第二交叠区域，所述第一导电连接部9091与所述第一辅助信号线层801耦接。
具体地，所述导电连接部层可以采用所述显示面板中的第一源漏金属层制作，所述导电连接部层中包括的第一导电连接部9091的具体结构可根据实际需要设置，只需满足所述第一导电连接部9091在所述基底50上的正投影与所述初始化信号线图形904在所述基底50上的正投影具有第一交叠区域，所述第一导电连接部9091在所述基底50上的正投影与所述第一辅助信号线层801具有第二交叠区域即可。
如图4和图10所示，示例性的，所述第一导电连接部9091与所述初始化信号线图形904通过位于所述第一交叠区域的第一过孔61耦接，所述第一导电连接部9091与所述第一辅助信号线层801通过位于所述第二交叠区域的第二过孔62耦接。需要说明，图10中还示出了第二导电连接部9092，第一栅极绝缘层GI1，第二栅极绝缘层GI2，层间绝缘层ILD和平坦层PLN。
上述实施例提供的显示面板中，通过设置所述第一导电连接部9091，实现所述初始化信号线图形904与所述第一辅助信号线层801之间的耦接，避免了在所述初始化信号线图形904与所述第一辅助信号线层801之间制作过深的过孔，很好的提升了所述初始化信号线图形904与所述第一辅助信号线层801之间耦接的信赖性，而且，这种设置方式使得所述初始化信号线图形904与所述第一辅助信号线层801存在更多的布局方式，更好的降低了显示面板的布局难度和制作工艺难度。
如图4和图5所示，在一些实施例中，每个所述初始化信号线图形904均包括第一子图形9041和第二子图形9042，沿第一方向位于同一行的相邻子像素区中，前一个子像素区中的第二子图形9042与后一个子像素区中的第 一子图形9041形成为一体结构；在每个子像素区中，所述第二子图形9042与所述第一辅助信号线层801耦接。
具体地，所述初始化信号线图形904的具体结构多种多样，示例性的，每个所述初始化信号线图形904均包括第一子图形9041和第二子图形9042，在同一个子像素区中，所述第一子图形9041与所述第二子图形9042沿所述第一方向排列。当所述初始化信号线图形904采用这种结构时，相邻的子像素区中，前一个子像素区中的所述第二子图形9042与后一个子像素区中的所述第一子图形9041相邻。
上述设置沿第一方向位于同一行的相邻子像素区中，前一个子像素区中的第二子图形9042与后一个子像素区中的第一子图形9041形成为一体结构，不仅利于提升所述初始化信号线图形904上传输的初始化信号的稳定性，而且能够有效降低所述初始化信号线图形904的制作难度。
值得注意，当设置所述初始化信号线图形904包括所述第一子图形9041和所述第二子图形9042时，示例性的，可设置所述第一子图形9041和所述第二子图形9042分别与所述第一辅助信号线层801耦接，这种连接方式能够更好的保证所述初始化信号线图形904与所述第一辅助信号线层801的连接性能，能够更有效的提升初始化信号线图形904传输的初始化信号的稳定性；或者，如图4所示，在每个子像素区中，设置所述第二子图形9042与所述第一辅助信号线层801耦接，即如图10所示，所述第一导电连接部9091与所述第二子图形9042通过位于所述第一交叠区域的第一过孔61耦接，所述第一导电连接部9091与所述第一辅助信号线层801通过位于所述第二交叠区域的第二过孔62耦接。
如图9所示，在一些实施例中，所述第一辅助信号线层801与所述阳极层同层同材料设置。
具体地，将所述第一辅助信号线层801与所述阳极层同层同材料设置，使得所述第一辅助信号线层801与所述阳极层能够在同一次构图工艺中形成，不需要增加额外的专门用于制作所述第一辅助阴极层的构图工艺，从而有效简化了制作流程，节约了生产成本。
值得注意，在将所述第一辅助信号线层801与所述阳极层同层同材料设 置时，需要在所述第一辅助信号线层801与所述阳极层之间保留一定间距，以避免所述第一辅助信号线层801与所述阳极层发生短路，影响所述显示面板的良率。
如图4和图6所示，在一些实施例中，所述显示面板还包括：
复位信号线层，所述复位信号线层包括位于各所述子像素区中的复位信号线图形905，当前子像素区中的栅线图形902与沿第二方向相邻的下一个子像素区中的复位信号线图形905形成为一体结构。
具体地，每个所述栅线图形902的至少部分沿所述第一方向延伸，沿所述第一方向位于同一行的子像素区中的各栅线图形902依次电连接，形成为一体结构；每个所述复位信号线图形905均沿所述第一方向延伸，当前子像素区中的栅线图形902与沿第二方向相邻的下一个子像素区中的复位信号线图形905，可以通过沿所述第二方向延伸的连接部形成为一体结构。
所述栅线图形902、所述复位信号线图形905和所述显示面板中包括的发光控制信号线图形903均可以采用第一栅金属层制作，使得所述栅线图形902、所述复位信号线图形905和所述发光控制信号线图形903能够在同一次构图工艺中形成，从而有效简化了制作流程，节约了生产成本。
上述设置当前子像素区中的栅线图形902与沿第二方向相邻的下一个子像素区中的复位信号线图形905形成为一体结构，使得上一行子像素区中栅线图形902传输的扫描信号能够作为相邻下一行子像素中复位信号线图形905上传输的复位信号，从而避免为所述复位信号线图形905提供复位信号而引入专门的信号传输路径，有效减小了所述复位信号线图形905占用的布局空间，从而更有利于提升所述显示面板的分辨率。上述布局方式能够支持像素分辨率在400PPI的显示面板。
在一些实施例中，所述显示面板还包括：位于各所述子像素区中的电源信号线图形、初始化信号线图形、复位信号线图形和发光控制信号线图形；每个所述子像素驱动电路还包括：第四晶体管、第五晶体管、第六晶体管、第七晶体管、第八晶体管和第九晶体管；
所述第一晶体管的第一极与对应的所述数据线图形耦接；
所述第二晶体管的第一极与所述驱动晶体管的第二极耦接；
所述驱动晶体管的第一极与对应的所述电源信号线图形耦接；
所述第四晶体管的栅极与对应的所述复位信号线图形耦接，所述第四晶体管的第一极与对应的所述初始化信号线图形耦接，所述第四晶体管的第二极与所述驱动晶体管的栅极耦接；
所述第五晶体管的栅极与对应的所述复位信号线图形耦接，所述第五晶体管的第一极与对应的所述初始化信号线图形耦接，所述第五晶体管的第二极与所述存储电容的第二极板耦接；
第六晶体管的栅极与对应的所述发光控制信号线图形耦接，所述第六晶体管的第一极与对应的所述初始化信号线图形耦接，所述第六晶体管的第二极与所述存储电容的第二极板耦接；
第七晶体管的栅极与对应的所述发光控制信号线图形耦接，所述第七晶体管的第一极与所述驱动晶体管的第二极耦接，所述第七晶体管的第二极与对应的阳极图形耦接；
所述第八晶体管的栅极与对应的所述复位信号线图形耦接，所述第八晶体管的第一极与对应的所述初始化信号线图形耦接，所述第八晶体管的第二极与对应的阳极图形耦接；
所述第九晶体管的栅极与对应的所述发光控制信号线图形耦接，所述第九晶体管的第一极与所述第三晶体管的栅极耦接，所述第九晶体管的第二极浮接。
具体地，如图2和图4所示，所述第一晶体管T1的栅极201g与所述栅线图形902耦接，所述第一晶体管T1的第一极S1与所述数据线图形908耦接，所述第一晶体管T1的第二极D1与所述存储电容Cst的第二极板Cst2耦接，所述存储电容Cst的第一极板Cst1与所述第三晶体管T3(即所述驱动晶体管)的栅极203g耦接；
所述第二晶体管T2的栅极202g与所述栅线图形902耦接，所述第二晶体管T2的第一极S2与所述第三晶体管T3的第二极D3耦接，所述第二晶体管T2的第二极D2与所述第三晶体管T3的栅极203g耦接；
所述第三晶体管T3的第一极S3与所述电源信号线图形901耦接；
所述第四晶体管T4的栅极204g与所述复位信号线图形905耦接，所述 第四晶体管T4的第一极S4与所述初始化信号线图形904耦接，所述第四晶体管T4的第二极D4与所述第三晶体管T3的栅极203g耦接；
所述第五晶体管T5的栅极205g与所述复位信号线图形905耦接，所述第五晶体管T5的第一极S5与所述初始化信号线图形904耦接，所述第五晶体管T5的第二极D5与所述存储电容Cst的第二极板Cst2耦接；
第六晶体管T6的栅极206g与所述发光控制信号线图形903耦接，所述第六晶体管T6的第一极S6与所述初始化信号线图形904耦接，所述第六晶体管T6的第二极D6与所述存储电容Cst的第二极板Cst2耦接；
第七晶体管T7的栅极207g与所述发光控制信号线图形903耦接，所述第七晶体管T7的第一极S7与所述第三晶体管T3的第二极D3耦接，所述第七晶体管T7的第二极D7与对应的发光元件EL的阳极图形906耦接，发光元件EL的阴极与负电源信号线VSS耦接；
所述第八晶体管T8的栅极208g与所述复位信号线图形905耦接，所述第八晶体管T8的第一极S8与所述初始化信号线图形904耦接，所述第八晶体管T8的第二极D8与对应的发光元件EL的阳极图形906耦接。
所述电源信号线图形901的至少部分和所述数据线图形908沿第二方向延伸；所述栅线图形902的至少部分、所述发光控制信号线图形903、所述复位信号线图形905均沿第一方向延伸，所述第一方向与所述第二方向相交。示例性的，所述第一方向包括X方向，所述第二方向包括Y方向。
所述多个子像素区能够划分为沿所述第二方向依次排列的多行子像素区，以及沿所述第一方向依次排列的多列子像素区，位于同一行子像素区中的各所述栅线图形902依次电连接，形成为一体结构；位于同一行子像素区中的所述发光控制信号线图形903依次电连接，形成为一体结构；位于同一列子像素区中的所述数据线图形908依次电连接，形成为一体结构；位于同一列子像素区中的所述电源信号线图形901依次电连接，形成为一体结构。
所述显示面板中各膜层布局如下：沿远离基底的方向依次层叠设置在所述基底上的缓冲层，子像素驱动电路膜层，阳极层，像素界定层和隔垫物层70。所述子像素驱动电路对应的各膜层的布局如下：沿远离基底的方向上依次层叠设置的有源膜层、第一栅极绝缘层、第一栅金属层、第二栅极绝缘层、 第二栅金属层、层间绝缘层、第一源漏金属层和平坦层。
如图8所示，所述有源膜层用于形成子像素驱动电路中各晶体管的沟道区(如：101g～109g)，第一极(如：S1～S9)和第二极(如：D1～D9)，第一极和第二极对应的有源膜层由于掺杂作用，导电性能会优于沟道区对应的有源膜层；有源膜层可采用非晶硅、多晶硅、氧化物半导体材料等制作。需要说明的是，上述第一极和第二极可为掺杂有n型杂质或p型杂质。另外，值得注意，所述第一极和第二极对应的有源膜层可直接作为对应晶体管的源极或漏极，或者，也可以采用金属材料制作与所述第一极接触的源极，采用金属材料制作与所述第二极接触的漏极。
所述有源膜层还用于形成初始化信号线图形904，所述有源膜层用于形成初始化信号线图形904的部分由于掺杂作用，能够具有良好的导电性能。
第一栅金属层用于形成子像素驱动电路中各晶体管的栅极(如：201g～209g)，以及显示面板包括的栅线图形902、发光控制信号线图形903、复位信号线图形905等结构，每个子像素驱动电路中的第三晶体管T3的栅极203g均复用为该子像素驱动电路中的存储电容Cst的第一极板Cst1。
第二栅金属层用于形成存储电容Cst的第二极板Cst2，以及显示面板包括的第二辅助信号线层和第三辅助信号线层。
所述第一源漏金属层用于形成数据线图形908、电源信号线图形901和一些导电连接部。
如图2和图3所示，上述结构的子像素驱动电路在工作时，每个工作周期均包括复位时段P1、写入补偿时段P2和发光时段P3。图3中，E1代表当前子像素区中的发光控制信号线图形903上传输的发光控制信号，R1代表当前子像素区中的复位信号线图形905上传输的复位信号，G1代表当前子像素区中的栅线图形902上传输的栅极扫描信号。
在所述复位时段P1，所述复位信号线图形905输入的复位信号处于有效电平，第四晶体管T4、第五晶体管T5和第八晶体管T8导通，将由所述初始化信号线图形904传输的初始化信号输入至第三晶体管T3的栅极203g，阳极图形906和存储电容的第二极板，使得前一帧保持在第三晶体管T3上的栅源电压Vgs被清零，实现对第三晶体管T3的栅极203g复位，同时对阳极图 形906和存储电容的第二极板进行复位。
在写入补偿时段P2，所述复位信号线图形905输入的复位信号处于非有效电平，第四晶体管T4、第五晶体管T5和第八晶体管T8均截止，栅线图形902输入的扫描信号处于有效电平，控制第一晶体管T1和第二晶体管T2导通，数据线图形908写入数据信号，并经所述第一晶体管T1传输至N1节点，经存储电容耦合至第三晶体管T3的栅极203g，同时，第一晶体管T1和第二晶体管T2导通，使得第三晶体管T3形成为二极管结构，因此通过第一晶体管T1、第三晶体管T3和第二晶体管T2配合工作，实现对第三晶体管T3的阈值电压补偿，当补偿的时间足够长时，可控制第三晶体管T3的栅极203g电位最终达到Vth+VDD，VDD为电源信号电压值，Vth代表第三晶体管T3的阈值电压。
在发光时段P3，发光控制信号线图形903写入的发光控制信号处于有效电平，控制第六晶体管T6和第七晶体管T7导通，由电源信号线图形901传输的电源信号输入至第三晶体管T3的源极，同时由于存储电容的耦合作用，第三晶体管T3的栅极203g变为Vint-Vdata+Vth+VDD，Vdata代表数据信号电压值，Vint代表初始信号电压值，使得第三晶体管T3导通，第三晶体管T3对应的栅源电压为Vdata-Vint+Vth，基于该栅源电压产生的漏电流流向对应的发光元件EL的阳极图形906，驱动对应的发光元件EL发光。
在一些实施例中，所述子像素驱动电路还包括第九晶体管T9，所述第九晶体管T9的栅极209g与所述发光控制信号线图形903耦接，所述第九晶体管T9的第一极S9与所述第三晶体管T3的栅极203g耦接，所述第九晶体管T9的第二极D9浮接。
具体地，在复位时段P1和在写入补偿时段P2，发光控制信号线图形903写入的发光控制信号处于非有效电平，控制所述第九晶体管T9处于截止状态。在发光时段P3，发光控制信号线图形903写入的发光控制信号处于有效电平，控制所述第九晶体管T9处于导通状态。
上述设置子像素驱动电路还包括所述第九晶体管T9，使得在发光时段，通过导通所述第九晶体管T9，能够将第三晶体管T3的栅极203g累计的多余电荷释放掉，以保证第三晶体管T3的栅极203g的电位稳定。
需要说明，由写入补偿时段P2进入发光时段P3时，栅线图形902输入的扫描信号的电位升高，从而对第三晶体管T3的栅极203g电位产生拉动，使得在第三晶体管T3的栅极203g聚集多余电荷。
本公开实施例还提供一种显示装置，包括上述实施例提供的显示面板。
由于上述实施例提供的显示面板中，设置所述数据线图形908在所述基底上的正投影与所述栅线图形902在所述基底上的正投影交叠，以及所述栅线图形902在所述基底上的正投影与所述第三导电连接部9093在所述基底上的正投影不交叠，和/或所述栅线图形902在所述基底上的正投影与所述第四导电连接部9094在所述基底上的正投影不交叠；使得在同一子像素区中，在垂直于所述基底的方向上，所述栅线图形902仅能够与所述数据线图形908交叠，而不会与所述第三导电连接部9093和/或第四导电连接部9094交叠，从而避免了所述数据线图形908通过栅线图形902与所述第三导电连接部9093和/或所述第四导电连接部9094形成串联的寄生电，有效改善了由于数据线图形908上传输的数据信号跳变导致的驱动晶体管的栅极电压变化的串扰问题。
因此，上述实施例提供的显示面板中，当显示面板处于发光状态时，即使数据线图形908上传输的数据信号的电压发生跳变，与也不会通过寄生电容带动驱动晶体管的栅极电压产生变化，从而很好的保证了驱动晶体管的栅极电压的稳定性，有效提升了显示面板的显示质量。
因此，本公开实施例提供的显示装置在包括上述实施例提供的显示面板时，同样具有上述有益效果，此处不再赘述。
需要说明的是，所述显示装置可以为：电视、显示器、数码相框、手机、平板电脑等任何具有显示功能的产品或部件等。
本公开实施例还提供了一种显示面板的制作方法，用于制作上述实施例提供的显示面板，所述显示面板包括呈阵列分布的多个子像素区；所述制作方法包括：
在基底上制作子像素驱动电路膜层、栅线层、数据线层和导电连接部层；
所述栅线层包括位于各所述子像素区中的栅线图形902，所述栅线图形902的至少部分沿第一方向延伸；
所述数据线层包括位于各所述子像素区中的数据线图形908，所述数据线图形908的至少部分沿第二方向延伸，所述第一方向与所述第二方向相交，所述数据线图形908在所述基底上的正投影与所述栅线图形902在所述基底上的正投影交叠；
所述导电连接部层包括位于各所述子像素区中的第三导电连接部9093和第四导电连接部9094；
子像素驱动电路膜层包括与所述子像素区一一对应的子像素驱动电路，每个所述子像素驱动电路均包括：驱动晶体管(即第三晶体管T3)、存储电容Cst、第一晶体管T1和第二晶体管T2；所述驱动晶体管的栅极复用为所述存储电容Cst的第一极板Cst1，所述驱动晶体管的栅极通过对应的子像素区中的第四导电连接部9094与所述第二晶体管T2的第二极D2耦接，所述存储电容Cst的第二极板Cst2通过对应的子像素区中的第三导电连接部9093与所述第一晶体管T1的第二极D1耦接；所述第一晶体管T1的栅极201g和所述第二晶体管T2的栅极202g分别与对应的子像素区中的栅线图形902耦接；所述栅线图形902在所述基底上的正投影与所述第三导电连接部9093在所述基底上的正投影不交叠，和/或所述栅线图形902在所述基底上的正投影与所述第四导电连接部9094在所述基底上的正投影不交叠。
采用本公开实施例提供的制作方法制作的显示面板中，设置所述数据线图形908在所述基底上的正投影与所述栅线图形902在所述基底上的正投影交叠，以及所述栅线图形902在所述基底上的正投影与所述第三导电连接部9093在所述基底上的正投影不交叠，和/或所述栅线图形902在所述基底上的正投影与所述第四导电连接部9094在所述基底上的正投影不交叠；使得在同一子像素区中，在垂直于所述基底的方向上，所述栅线图形902仅能够与所述数据线图形908交叠，而不会与所述第三导电连接部9093和/或第四导电连接部9094交叠，从而避免了所述数据线图形908通过栅线图形902与所述第三导电连接部9093和/或所述第四导电连接部9094形成串联的寄生电，有效改善了由于数据线图形908上传输的数据信号跳变导致的驱动晶体管的栅极电压变化的串扰问题。
因此，采用本公开实施例提供的制作方法制作的显示面板中，当显示面 板处于发光状态时，即使数据线图形908上传输的数据信号的电压发生跳变，与也不会通过寄生电容带动驱动晶体管的栅极电压产生变化，从而很好的保证了驱动晶体管的栅极电压的稳定性，有效提升了显示面板的显示质量。
需要说明，本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于方法实施例而言，由于其基本相似于产品实施例，所以描述得比较简单，相关之处参见产品实施例的部分说明即可。
除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”、“耦接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
可以理解，当诸如层、膜、区域或基板之类的元件被称作位于另一元件“上”或“下”时，该元件可以“直接”位于另一元件“上”或“下”，或者可以存在中间元件。
在上述实施方式的描述中，具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
以上所述，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应以所述权利要求的保护范围为准。

Claims (15)

  1. 一种显示面板，包括：基底和设置于所述基底上的子像素驱动电路膜层、栅线层、数据线层和导电连接部层，还包括呈阵列分布的多个子像素区；
    所述栅线层包括位于各所述子像素区中的栅线图形，所述栅线图形的至少部分沿第一方向延伸；
    所述数据线层包括位于各所述子像素区中的数据线图形，所述数据线图形的至少部分沿第二方向延伸，所述第一方向与所述第二方向相交，所述数据线图形在所述基底上的正投影与所述栅线图形在所述基底上的正投影交叠；
    所述导电连接部层包括位于各所述子像素区中的第三导电连接部和第四导电连接部；
    子像素驱动电路膜层包括与所述子像素区一一对应的子像素驱动电路，每个所述子像素驱动电路均包括：驱动晶体管、存储电容、第一晶体管和第二晶体管；所述驱动晶体管的栅极复用为所述存储电容的第一极板，所述驱动晶体管的栅极通过对应的子像素区中的第四导电连接部与所述第二晶体管的第二极耦接，所述存储电容的第二极板通过对应的子像素区中的第三导电连接部与所述第一晶体管的第二极耦接；所述第一晶体管的栅极和所述第二晶体管的栅极分别与对应的子像素区中的栅线图形耦接；所述栅线图形在所述基底上的正投影与所述第三导电连接部在所述基底上的正投影不交叠，和/或所述栅线图形在所述基底上的正投影与所述第四导电连接部在所述基底上的正投影不交叠。
  2. 根据权利要求1所述的显示面板，其中，所述显示面板还包括：
    电源信号线层，所述电源信号线层包括位于各所述子像素区中的电源信号线图形，所述电源信号线图形的至少部分沿所述第二方向延伸；
    第一屏蔽层，所述第一屏蔽层包括位于各所述子像素区中的第一屏蔽图形，所述第一屏蔽图形与所述电源信号线图形耦接，所述第一屏蔽图形的至少部分沿所述第二方向延伸，所述第一屏蔽图形在所述基底上的正投影与所述数据线图形在所述基底上的正投影交叠。
  3. 根据权利要求2所述的显示面板，其中，所述显示面板还包括：第三 辅助信号线层，所述第三辅助信号线层包括位于各所述子像素区中的第三辅助信号线图形，所述第三辅助信号线图形的至少部分沿第一方向延伸；在同一子像素区中，所述第三辅助信号线图形在所述基底上的正投影与所述电源信号线图形在所述基底上的正投影形成第四交叠区域，所述第三辅助信号线图形在所述第四交叠区域与所述电源信号线图形耦接；沿所述第一方向位于同一行子像素区中各第三辅助信号线图形依次耦接；
    在同一子像素区中，所述第一屏蔽图形与所述第三辅助信号线图形形成为一体结构。
  4. 根据权利要求1所述的显示面板，其中，所述显示面板还包括：
    电源信号线层，所述电源信号线层包括位于各所述子像素区中的电源信号线图形，所述电源信号线图形的至少部分沿所述第二方向延伸；
    在同一所述子像素区中，所述电源信号线图形在所述基底上的正投影，位于所述驱动晶体管的栅极在所述基底上的正投影与所述数据线图形在所述基底上的正投影之间。
  5. 根据权利要求4所述的显示面板，其中，所述电源信号线图形包括相耦接的第一电源部和第二电源部，所述第一电源部沿所述第二方向延伸，所述第二电源部向远离其所在子像素区中的数据线图形的方向突出于所述第一电源部；在垂直于所述第二方向、且平行于所述基底的方向上，所述第一电源部的宽度大于所述第二电源部的宽度；
    所述驱动晶体管的第一极在所述基底上的正投影，与对应的子像素区中的所述第一电源部在所述基底上的正投影交叠，所述驱动晶体管的第一极与所述第一电源部在该交叠处耦接。
  6. 根据权利要求5所述的显示面板，其中，所述第一晶体管的第一极包括相耦接的第一电极部和第二电极部，所述第一电极部沿所述第一方向延伸，所述第二电极部沿所述第二方向延伸，所述第二电极部在所述基底上的正投影与对应的子像素区中的数据线图形在所述基底上的正投影交叠，所述第二电极部与对应的子像素区中的数据线图形在该交叠处通过第一连接孔耦接；所述第一连接孔在所述基底上的正投影与所述第二电源部在所述基底上的正投影沿与所述第二方向垂直的方向排列。
  7. 根据权利要求6所述的显示面板，其中，
    所述第一电极部在所述基底上的正投影与对应的子像素区中的所述第一电源部在所述基底上的正投影交叠；和/或，
    所述第一晶体管的沟道区在所述基底上的正投影与对应的子像素区中的所述第一电源部在所述基底上的正投影交叠。
  8. 根据权利要求1所述的显示面板，其中，所述显示面板还包括：
    初始化信号线层，所述初始化信号线层包括设置于各所述子像素区中的初始化信号线图形；
    位于所述初始化信号线层背向所述基底的一侧的阳极层，所述阳极层包括与所述多个子像素区一一对应的多个阳极图形，所述多个阳极图形间隔设置，在相邻的所述阳极图形之间形成阳极间隔区；
    第一辅助信号线层，所述第一辅助信号线层为网格状结构，所述第一辅助信号线层的至少部分位于所述阳极间隔区，且与所述阳极图形绝缘，各所述子像素区中的初始化信号线图形分别与所述第一辅助信号线层耦接。
  9. 根据权利要求8所述的显示面板，其中，所述导电连接部层还包括设置于各所述子像素区中的第一导电连接部；在同一个子像素区中，所述第一导电连接部在所述基底上的正投影与所述初始化信号线图形在所述基底上的正投影具有第一交叠区域，所述第一导电连接部在所述基底上的正投影与所述第一辅助信号线层具有第二交叠区域；在所述第一交叠区域，所述第一导电连接部与所述初始化信号线图形耦接，在所述第二交叠区域，所述第一导电连接部与所述第一辅助信号线层耦接。
  10. 根据权利要求8所述的显示面板，其中，每个所述初始化信号线图形均包括第一子图形和第二子图形，沿第一方向位于同一行的相邻子像素区中，前一个子像素区中的第二子图形与后一个子像素区中的第一子图形形成为一体结构；在每个子像素区中，所述第二子图形与所述第一辅助信号线层耦接。
  11. 根据权利要求8所述的显示面板，其中，所述第一辅助信号线层与所述阳极层同层同材料设置。
  12. 根据权利要求1所述的显示面板，其中，所述显示面板还包括：
    复位信号线层，所述复位信号线层包括位于各所述子像素区中的复位信号线图形，当前子像素区中的栅线图形与沿第二方向相邻的下一个子像素区中的复位信号线图形形成为一体结构。
  13. 根据权利要求1所述的显示面板，其中，所述显示面板还包括：位于各所述子像素区中的电源信号线图形、初始化信号线图形、复位信号线图形和发光控制信号线图形；每个所述子像素驱动电路还包括：第四晶体管、第五晶体管、第六晶体管、第七晶体管、第八晶体管和第九晶体管；
    所述第一晶体管的第一极与对应的所述数据线图形耦接；
    所述第二晶体管的第一极与所述驱动晶体管的第二极耦接；
    所述驱动晶体管的第一极与对应的所述电源信号线图形耦接；
    所述第四晶体管的栅极与对应的所述复位信号线图形耦接，所述第四晶体管的第一极与对应的所述初始化信号线图形耦接，所述第四晶体管的第二极与所述驱动晶体管的栅极耦接；
    所述第五晶体管的栅极与对应的所述复位信号线图形耦接，所述第五晶体管的第一极与对应的所述初始化信号线图形耦接，所述第五晶体管的第二极与所述存储电容的第二极板耦接；
    第六晶体管的栅极与对应的所述发光控制信号线图形耦接，所述第六晶体管的第一极与对应的所述初始化信号线图形耦接，所述第六晶体管的第二极与所述存储电容的第二极板耦接；
    第七晶体管的栅极与对应的所述发光控制信号线图形耦接，所述第七晶体管的第一极与所述驱动晶体管的第二极耦接，所述第七晶体管的第二极与对应的阳极图形耦接；
    所述第八晶体管的栅极与对应的所述复位信号线图形耦接，所述第八晶体管的第一极与对应的所述初始化信号线图形耦接，所述第八晶体管的第二极与对应的阳极图形耦接；
    所述第九晶体管的栅极与对应的所述发光控制信号线图形耦接，所述第九晶体管的第一极与所述驱动晶体管的栅极耦接，所述第九晶体管的第二极浮接。
  14. 一种显示装置，包括如权利要求1～13中任一项所述的显示面板。
  15. 一种显示面板的制作方法，所述显示面板包括呈阵列分布的多个子像素区；所述制作方法包括：
    在基底上制作子像素驱动电路膜层、栅线层、数据线层和导电连接部层；
    所述栅线层包括位于各所述子像素区中的栅线图形，所述栅线图形的至少部分沿第一方向延伸；
    所述数据线层包括位于各所述子像素区中的数据线图形，所述数据线图形的至少部分沿第二方向延伸，所述第一方向与所述第二方向相交，所述数据线图形在所述基底上的正投影与所述栅线图形在所述基底上的正投影交叠；
    所述导电连接部层包括位于各所述子像素区中的第三导电连接部和第四导电连接部；
    子像素驱动电路膜层包括与所述子像素区一一对应的子像素驱动电路，每个所述子像素驱动电路均包括：驱动晶体管、存储电容、第一晶体管和第二晶体管；所述驱动晶体管的栅极复用为所述存储电容的第一极板，所述驱动晶体管的栅极通过对应的子像素区中的第四导电连接部与所述第二晶体管的第二极耦接，所述存储电容的第二极板通过对应的子像素区中的第三导电连接部与所述第一晶体管的第二极耦接；所述第一晶体管的栅极和所述第二晶体管的栅极分别与对应的子像素区中的栅线图形耦接；所述栅线图形在所述基底上的正投影与所述第三导电连接部在所述基底上的正投影不交叠，和/或所述栅线图形在所述基底上的正投影与所述第四导电连接部在所述基底上的正投影不交叠。
PCT/CN2021/087366 2020-05-09 2021-04-15 一种显示面板及其制作方法、显示装置 WO2021227758A1 (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US17/762,692 US20220367596A1 (en) 2020-05-09 2021-04-15 Display panel, method of manufacturing the same and display device
US18/107,991 US20230225165A1 (en) 2020-05-09 2023-02-09 Display panel, method of manufacturing the same and display device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202010387363.0 2020-05-09
CN202010387363.0A CN111508977B (zh) 2020-05-09 一种显示面板及其制作方法、显示装置

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US17/762,692 A-371-Of-International US20220367596A1 (en) 2020-05-09 2021-04-15 Display panel, method of manufacturing the same and display device
US18/107,991 Continuation US20230225165A1 (en) 2020-05-09 2023-02-09 Display panel, method of manufacturing the same and display device

Publications (1)

Publication Number Publication Date
WO2021227758A1 true WO2021227758A1 (zh) 2021-11-18

Family

ID=71876663

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2021/087366 WO2021227758A1 (zh) 2020-05-09 2021-04-15 一种显示面板及其制作方法、显示装置

Country Status (2)

Country Link
US (2) US20220367596A1 (zh)
WO (1) WO2021227758A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114038423A (zh) * 2021-12-09 2022-02-11 京东方科技集团股份有限公司 显示面板及显示装置
CN114171574A (zh) * 2021-12-08 2022-03-11 武汉华星光电半导体显示技术有限公司 显示面板

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220320225A1 (en) * 2020-08-31 2022-10-06 Chengdu Boe Optoelectronics Technology Co., Ltd. Display substrate and method for manufacturing the same, and display device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101154348A (zh) * 2006-09-29 2008-04-02 精工爱普生株式会社 电光学装置和电子设备
US20160321994A1 (en) * 2015-04-29 2016-11-03 Samsung Display Co., Ltd. Organic light-emitting diode display
CN106910468A (zh) * 2017-04-28 2017-06-30 上海天马有机发光显示技术有限公司 显示面板、显示装置及像素电路的驱动方法
CN109742092A (zh) * 2019-01-14 2019-05-10 京东方科技集团股份有限公司 有机发光二极管显示基板及制作方法、显示装置
CN111508977A (zh) * 2020-05-09 2020-08-07 京东方科技集团股份有限公司 一种显示面板及其制作方法、显示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101154348A (zh) * 2006-09-29 2008-04-02 精工爱普生株式会社 电光学装置和电子设备
US20160321994A1 (en) * 2015-04-29 2016-11-03 Samsung Display Co., Ltd. Organic light-emitting diode display
CN106910468A (zh) * 2017-04-28 2017-06-30 上海天马有机发光显示技术有限公司 显示面板、显示装置及像素电路的驱动方法
CN109742092A (zh) * 2019-01-14 2019-05-10 京东方科技集团股份有限公司 有机发光二极管显示基板及制作方法、显示装置
CN111508977A (zh) * 2020-05-09 2020-08-07 京东方科技集团股份有限公司 一种显示面板及其制作方法、显示装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114171574A (zh) * 2021-12-08 2022-03-11 武汉华星光电半导体显示技术有限公司 显示面板
CN114038423A (zh) * 2021-12-09 2022-02-11 京东方科技集团股份有限公司 显示面板及显示装置
US11955063B2 (en) 2021-12-09 2024-04-09 Boe Technology Group Co., Ltd. Display panel and display device

Also Published As

Publication number Publication date
US20220367596A1 (en) 2022-11-17
CN111508977A (zh) 2020-08-07
US20230225165A1 (en) 2023-07-13

Similar Documents

Publication Publication Date Title
WO2021227759A1 (zh) 一种显示面板及其制作方法、显示装置
CN111477669B (zh) 一种显示面板及其制作方法、显示装置
WO2021227761A1 (zh) 一种显示面板及其制作方法、显示装置
US11469291B2 (en) Display panel, method of manufacturing the same, and display device
CN113853643B (zh) 显示基板及其制作方法、显示装置
WO2021227758A1 (zh) 一种显示面板及其制作方法、显示装置
WO2021097754A1 (zh) 显示面板及其制作方法、显示装置
WO2021189323A1 (zh) 显示面板及其制作方法、显示装置
WO2021258318A1 (zh) 显示基板及其制作方法、显示装置
WO2022041240A1 (zh) 一种显示基板及其制作方法、显示装置
CN111508977B (zh) 一种显示面板及其制作方法、显示装置
CN114743484A (zh) 显示面板和显示装置
WO2022041246A1 (zh) 一种显示基板及其制作方法、显示装置
WO2022041237A1 (zh) 一种显示基板及其制作方法、显示装置
CN114450797B (zh) 一种显示基板及其制作方法、显示装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21804793

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 21804793

Country of ref document: EP

Kind code of ref document: A1

122 Ep: pct application non-entry in european phase

Ref document number: 21804793

Country of ref document: EP

Kind code of ref document: A1

32PN Ep: public notification in the ep bulletin as address of the adressee cannot be established

Free format text: NOTING OF LOSS OF RIGHTS PURSUANT TO RULE 112(1) EPC (EPO FORM 1205A DATED 30/06/2023)