CN109742092A - 有机发光二极管显示基板及制作方法、显示装置 - Google Patents

有机发光二极管显示基板及制作方法、显示装置 Download PDF

Info

Publication number
CN109742092A
CN109742092A CN201910032958.1A CN201910032958A CN109742092A CN 109742092 A CN109742092 A CN 109742092A CN 201910032958 A CN201910032958 A CN 201910032958A CN 109742092 A CN109742092 A CN 109742092A
Authority
CN
China
Prior art keywords
capacitor
plate
data line
pattern
underlay substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910032958.1A
Other languages
English (en)
Other versions
CN109742092B (zh
Inventor
陈义鹏
王丽
皇甫鲁江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201910032958.1A priority Critical patent/CN109742092B/zh
Publication of CN109742092A publication Critical patent/CN109742092A/zh
Priority to US16/736,893 priority patent/US11056553B2/en
Priority to US17/366,704 priority patent/US11805682B2/en
Application granted granted Critical
Publication of CN109742092B publication Critical patent/CN109742092B/zh
Priority to US18/372,884 priority patent/US20240023375A1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明公开了一种有机发光二极管显示基板及制作方法、显示装置。该显示基板包括衬底基板、数据线、驱动薄膜晶体管和储能电容，储能电容包括第一电容极板和第二电容极板，驱动薄膜晶体管的栅极与第二电容极板为一体结构，第一电容极板包括主体部分和第一屏蔽部分，第一屏蔽部分延伸至第二电容极板、与第二电容极板相邻的数据线之间，第一屏蔽部分可以屏蔽第二电容极板及其相邻数据线之间的电容耦合，减小第二电容极板与数据线之间的寄生电容，在数据线上的电压发生变化时，第二电容极板产生的电压变化得到了降低，即降低了薄膜晶体管的控制极的电压变化，有效的改善了像素的灰阶发生变化时，显示画面出现异常的问题。

Description

有机发光二极管显示基板及制作方法、显示装置
技术领域
本发明涉及显示装置领域，特别涉及一种有机发光二极管显示基板及制作方法、显示装置。
背景技术
有机发光二极管(Organic Light-Emitting Diode，OLED)显示器是一种应用十分广泛的主流显示器，具有超轻薄、制作成本低等优点。
OLED显示器的显示面板通常包括相对设置的阵列基板和盖板，阵列基板上设置有发光单元。阵列基板包括衬底基板以及设置在衬底基板上的多条数据线和多条扫描线，多条数据线和多条扫描线相互交叉限定出多个像素区域。每个像素区域内至少设有一个驱动TFT(Thin Film Transistor，薄膜晶体管)、一个开关TFT和一个储能电容，开关TFT的源极与数据线连接，开关TFT的栅极与扫描线连接，开关TFT的漏极与储能电容的一个电容极板连接，储能电容的另一个电容极板与驱动TFT的栅极为一体结构，驱动TFT的源极连接电源信号线，驱动TFT的漏极连接发光单元。
当像素的灰阶发生变化时，数据线上的电压会发生变化，由于与驱动TFT的栅极为一体结构的电容极板与数据线之间会形成寄生电容，受该寄生电容的影响，在数据线上的电压变化时，会引起该电容极板的电压的变化，这样就会造成驱动TFT的栅极电压发生变化，导致像素的灰阶异常，从而导致显示画面出现异常。
发明内容
本发明实施例提供了一种有机发光二极管显示基板及制作方法、显示装置，能够避免像素的灰阶发生变化时，显示画面出现异常。所述技术方案如下：
第一方面，本发明实施例提供了一种有机发光二极管显示基板，包括衬底基板、及位于所述衬底基板上的数据线、驱动薄膜晶体管和储能电容，所述储能电容包括第一电容极板和第二电容极板，所述驱动薄膜晶体管的栅极与所述第二电容极板为一体结构，所述第一电容极板包括主体部分和第一屏蔽部分，所述主体部分与所述第二电容极板相对布置，并且在垂直于所述衬底基板的方向上所述主体部分位于所述数据线和所述第二电容极板之间，所述第一屏蔽部分从所述主体部分至少延伸至所述第二电容极板与所述第二电容极板相邻的一条所述数据线之间。
可选地，所述第一电容极板还包括第二屏蔽部分，所述第二屏蔽部分从所述主体部分至少延伸至所述第二电容极板与所述第二电容极板相邻的另一条所述数据线之间。
可选地，所述数据线在所述衬底基板上的正投影至少部分位于与所述数据线相邻的所述第一电容极板在所述衬底基板上的正投影内。
可选地，还包括屏蔽电极，所述屏蔽电极位于在多条所述数据线排列的方向上相邻的所述第一电容极板之间，所述屏蔽电极位于所述数据线和所述第二电容极板之间。
可选地，所述屏蔽电极与所述第一电容极板同层布置。
可选地，在垂直于所述衬底基板的方向上，所述屏蔽电极位于所述数据线和所述第一电容极板之间。
可选地，所述显示基板还包括用于加载恒定电压信号的恒定电压信号线，所述恒定电压信号至少在所述驱动薄膜晶体管的导通阶段电压恒定，所述屏蔽电极与所述恒定电压信号线连接。
可选地，所述恒定电压信号线包括扫描线、参考信号线、电源线、发光控制线中的至少一种。
可选地，所述电源线和所述数据线同层布置。
可选地，所述显示基板还包括均压线和多根电源线，所述多根电源线均与所述均压线连接。
第二方面，本发明实施例还提供了一种有机发光二极管显示装置，所述显示装置包括如前所述的显示基板。
第三方面，本发明实施例还提供了一种有机发光二极管显示基板的制作方法，包括：
提供一衬底基板；
在所述衬底基板上形成驱动薄膜晶体管、储能电容、数据线，所述储能电容包括第一电容极板和第二电容极板，所述驱动薄膜晶体管的栅极与所述第二电容极板为一体结构，所述第一电容极板包括主体部分和第一屏蔽部分，所述主体部分与所述第二电容极板相对布置，并且在垂直于所述衬底基板的方向上所述主体部分位于所述数据线和所述第二电容极板之间，所述第一屏蔽部分从所述主体部分至少延伸至所述第二电容极板与所述第二电容极板相邻的一条所述数据线之间。
可选地，所述第一电容极板还包括第二屏蔽部分，所述第二屏蔽部分从所述主体部分至少延伸至所述第二电容极板与所述第二电容极板相邻的另一条所述数据线之间。
可选地，所述在所述衬底基板上形成驱动薄膜晶体管、储能电容、数据线，包括：
在所述衬底基板上形成第一材料层；
通过构图工艺对所述第一材料层进行处理，得到第一图案，所述第一图案包括所述第二电容极板；
在形成有所述第一图案的衬底基板上形成第二材料层；
通过构图工艺对所述第二材料层进行处理，得到第二图案，所述第二图案包括所述第一电容极板、屏蔽电极；
在形成有所述第二图案的衬底基板上形成第三材料层；
通过构图工艺对所述第三材料层进行处理，得到第三图案，所述第三图案包括所述数据线，所述屏蔽电极位于在多条所述数据线排列的方向上相邻的所述第一电容极板之间。
可选地，所述在所述衬底基板上形成驱动薄膜晶体管、储能电容、数据线，包括：
在所述衬底基板上形成第一材料层；
通过构图工艺对所述第一材料层进行处理，得到第一图案，所述第一图案包括所述第二电容极板；
在形成有所述第一图案的衬底基板上形成第二材料层；
通过构图工艺对所述第二材料层进行处理，得到第二图案，所述第二图案包括所述第一电容极板；
在形成有所述第二图案的衬底基板上形成第三材料层；
通过构图工艺对所述第三材料层进行处理，得到第三图案，所述第三图案包括屏蔽电极；
在形成有所述第三图案的衬底基板上形成第四材料层；
通过构图工艺对所述第四材料层进行处理，得到第四图案，所述第四图案包括所述数据线，所述屏蔽电极位于在多条所述数据线排列的方向上相邻的所述第一电容极板之间。
本发明实施例提供的技术方案带来的有益效果是：通过设置第一电容极板、第二电容极板和数据线，由于在垂直于衬底基板的方向上，第一电容极板位于数据线和第二电容极板之间，第一电容极板包括一第一屏蔽部分，第一屏蔽部分延伸至第二电容极板、与第二电容极板相邻的数据线之间，可以屏蔽第二电容极板及其相邻数据线之间的电容耦合，减小第二电容极板与数据线之间的寄生电容，在数据线上的电压发生变化时，第二电容极板产生的电压变化得到了降低，即降低了薄膜晶体管的控制极的电压变化，有效的改善了像素的灰阶发生变化时，显示画面出现异常的问题。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是一种像素驱动电路的示意图；
图2是本发明实施例提供的一种显示基板的局部结构示意图；
图3是第一屏蔽部分的屏蔽原理图；
图4是本发明实施例提供的另一种显示基板的局部结构示意图；
图5是本发明实施例提供的一种显示基板的局部截面图；
图6是本发明实施例提供的一种有机发光二极管显示基板的制作过程示意图；
图7是图6的局部放大示意图；
图8是本发明实施例提供的一种有机发光二极管显示基板的制作方法流程图；
图9是本发明实施例提供的另一种有机发光二极管显示基板的制作方法流程图；
图10～14是本发明实施例提供的一种有机发光二极管显示基板的制作过程示意图；
图15是本发明实施例提供的另一种有机发光二极管显示基板的制作方法流程图；
图16是本发明实施例提供的一种有机发光二极管显示基板的制作过程示意图；
图17是本发明实施例提供的另一种有机发光二极管显示基板的制作方法流程图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。
本发明实施例提供的一种显示基板的结构示意图。该显示基板包括衬底基板、及位于衬底基板上的数据线、驱动薄膜晶体管和储能电容。储能电容包括第一电容极板和第二电容极板，驱动薄膜晶体管的栅极与第二电容极板为一体结构。第一电容极板包括主体部分和第一屏蔽部分。主体部分与第二电容极板相对布置，并且在垂直于衬底基板的方向上主体部分位于数据线和第二电容极板之间。在平行于衬底基板的方向上，第一屏蔽部分从主体部分至少延伸至第二电容极板与第二电容极板相邻的一条数据线之间。
其中，驱动薄膜晶体管的栅极与第二电容极板为一体结构指的是第二电容极板既作为储能电容的一块极板，同时也作为驱动薄膜晶体管的栅极。
本发明实施例中通过设置第一电容极板、第二电容极板和数据线，由于在垂直于衬底基板的方向上，第一电容极板位于数据线和第二电容极板之间，第一电容极板包括一第一屏蔽部分，第一屏蔽部分延伸至第二电容极板、与第二电容极板相邻的数据线之间，可以屏蔽第二电容极板及其相邻数据线之间的电容耦合，减小第二电容极板与数据线之间的寄生电容，在数据线上的电压发生变化时，第二电容极板产生的电压变化得到了降低，即降低了薄膜晶体管的控制极的电压变化，有效的改善了显示画面在不同灰阶之间变化时，显示画面出现异常的问题。
通常，该显示基板包括多根数据线和多根扫描线，多根数据线和多根扫描线相互交叉限定出多个像素单元，多个像素单元可以阵列布置。每个像素单元均具有像素驱动电路。本公开实施例对像素驱动电路的结构不作限制，只要包括驱动薄膜晶体管和储能电容即可。下面以图1所示的9T1C像素驱动电路进行示例性说明，该像素驱动电路为有源矩阵有机发光二极管(Active-matrix organic light-emitting diode，AMOLED)显示器的像素驱动电路。
图1是一种像素驱动电路的示意图。如图1所示该像素驱动电路包括开关薄膜晶体管T8、储能电容C、驱动薄膜晶体管T9、第一薄膜晶体管T1、第二薄膜晶体管T2、第三薄膜晶体管T3、第四薄膜晶体管T4、第五薄膜晶体管T5、第六薄膜晶体管T6和第七薄膜晶体管T7。
其中，开关薄膜晶体管T8的第一极用于与数据线连接，接收数据信号Data，开关薄膜晶体管T8的控制极用于与扫描线连接，接收栅极信号Gate，开关薄膜晶体管T8的第二极与储能电容C的第一电容极板连接。储能电容C的第二电容极板与驱动薄膜晶体管T9的控制极连接，驱动薄膜晶体管T9的第一极与电源线连接，接收电源信号ELVdd，驱动薄膜晶体管T9的第二极与第一薄膜晶体管T1的第一极连接。第一薄膜晶体管T1的第二极与有机发光二极管的阳极连接，第一薄膜晶体管T1的控制极连接发光控制线，接收发光控制信号EM。
储能电容C的第二电容极板还与第二薄膜晶体管T2的第一极连接，第二薄膜晶体管T2的第二极与驱动薄膜晶体管T9的第二极连接，第二薄膜晶体管T2的控制极与扫描线连接，接收栅极信号Gate。
储能电容C的第二电容极板还与第三薄膜晶体管T3的第一极连接，第三薄膜晶体管T3的第二极悬空，第三薄膜晶体管T3的控制极与发光控制线连接，接收发光控制信号EM。
储能电容C的第二电容极板还与第四薄膜晶体管T4的第一极连接，第四薄膜晶体管T4的第二极与参考信号线连接，接收参考信号Vint。第四薄膜晶体管T4的控制极与复位信号线连接，接收复位信号Reset。
开关薄膜晶体管T8的第二极还与第五薄膜晶体管T5的第一极和第六薄膜晶体管T6的第一极连接，第五薄膜晶体管T5的第二极和第六薄膜晶体管T6的第二极均与参考信号线连接，接收参考信号Vint，第五薄膜晶体管T5的控制极与发光控制线连接，接收发光控制信号EM，第六薄膜晶体管T6的控制极与复位信号线连接，接收复位信号Reset。
第七薄膜晶体管T7的第一极与第一薄膜晶体管T1的第二极连接，第七薄膜晶体管T7的第二极与参考信号线连接，接收参考信号Vint，第七薄膜晶体管T7的控制极与复位信号线连接，接收复位信号Reset。
其中，薄膜晶体管的第一极可以是源极和漏极中的一种，薄膜晶体管的第二极可以是源极和漏极中的另一种。
图2是本发明实施例提供的一种显示基板的局部结构示意图。如图2所示，该显示基板可以包括衬底基板10、五个图案层以及位于相邻图案层之间的绝缘层。五个图案层可以包括依次层叠在衬底基板10上的第一图案层Ⅰ、第二图案层Ⅱ、第三图案层Ⅲ、第四图案层Ⅳ和第五图案层Ⅴ。
第一图案层Ⅰ可以包括有源层和薄膜晶体管的源极和漏极。图2中示意性地标示了开关薄膜晶体管T8的有源层11a、源极11b和漏极11c以及驱动薄膜晶体管T9的有源层11d、源极11e和漏极11f。有源层可以采用InGaZnO、InGaO、ITZO、AlZnO中的至少一种制成，源极和漏极可以是与有源层相同的材料经过金属化处理后的材料制成，或者也可以采用金属材料制作源极和漏极。
第二图案层Ⅱ可以包括第二电容极板21、扫描线22、发光控制线23和复位信号线24。驱动薄膜晶体管T9的栅极与第二电容极板21为一体结构，这里一体结构可以包括驱动薄膜晶体管T9的栅极与第二电容极板21为同一结构，即第二电容极板21既作为储能电容C的一个极板，同时也作为驱动薄膜晶体管T9的栅极。一体结构也可以包括驱动薄膜晶体管T9的栅极与第二电容极板21为相互电连接的两个不同结构。
第三图案层Ⅲ包括可以第一电容极板31。
第四图案层Ⅳ可以包括数据线41、电源线42、第一连接线43和第二连接线44。第一连接线43可以用于连接第二电容极板21、第二薄膜晶体管T2的第一极、第三薄膜晶体管T3的第一极和第四薄膜晶体管T4的第一极。第二连接线44可以用于连接开关薄膜晶体管T8的第二极、第一电容极板31、第五薄膜晶体管T5的第一极和第六薄膜晶体管T6的第一极。数据线41和电源线42在衬底基板10上的正投影位于第二电容极板21之间的间隙中。
第五图案层Ⅴ可以包括参考信号线51。第二图案层Ⅱ、第三图案层Ⅲ、第四图案层Ⅳ和第五图案层Ⅴ均可以采用金属材料制成，例如铜。
不同的图案层之间需要连接的结构可以通过过孔连接。图2中示出了其中的部分过孔60。例如，数据线41与开关薄膜晶体管T8的源极11b连接，数据线41位于第四图案层Ⅳ，开关薄膜晶体管T8的源极11b位于第一图案层Ⅰ，可以设置连通数据线41和开关薄膜晶体管T8的源极11b的过孔60实现两者之间的连接。电源线42与驱动薄膜晶体管T9的源极11e可以通过过孔60连接。参考信号线51通过过孔60与第四薄膜晶体管T4的第二极、第五薄膜晶体管T5的第二极、第六薄膜晶体管T6的第二极、第七薄膜晶体管T7的第二极连接。过孔61用于与有机发光二极管的阳极连接。
第二薄膜晶体管T2的第一极、第三薄膜晶体管T3的第一极以及第四薄膜晶体管T4的第一极均与第二电容极板21连接，通过设置第一连接线43，第二薄膜晶体管T2的第一极、第三薄膜晶体管T3的第一极以及第四薄膜晶体管T4的第一极以及第二电容极板21均可以与第一连接线43连接而实现所需要的连接方式。如图2所示，第一电容极板31上可以具有开口31a，在该开口31a位置可以设置有连接第二电容极板21和第一连接线43的过孔60。
第二连接线44用于连接开关薄膜晶体管T8的第二极、第一电容极板31、第五薄膜晶体管T5的第一极和第六薄膜晶体管T6的第一极。开关薄膜晶体管T8的第二极、第一电容极板31、第五薄膜晶体管T5的第一极和第六薄膜晶体管T6的第一极均可以采用过孔60与第二连接线44连接。
如图2所示，该显示基板还可以包括均压线32。多根电源线42均与均压线32连接。通过设置均压线32将多根电源线42连接起来，这样可以使所有电源线42的电压相等，且可以降低电源线42的总电阻。在图2所示的实施例中，均压线32位于第三图案层Ⅲ，即均压线32与第一电容极板31同层布置。这里的同层布置指位于同一层的同一侧，或者通过一次构图工艺形成，或者靠近衬底基板10的表面均与同一层接触。例如均压线32与参考信号线51同层布置可以指均压线32与参考信号线51均位于第二图案层Ⅱ的同一侧；或者也可以指均压线32与参考信号线51通过一次构图工艺形成；或者也可以指均压线32与参考信号线51靠近衬底基板10的表面均与第二图案层Ⅱ接触。在其他实施例中，第五图案层Ⅴ还可以包括均压线32，即将均压线32与参考信号线51同层布置。无论均压线位于哪一层，均压线32与电源线42均可以通过过孔60连接。
图2中示出了分别位于相邻的两个像素单元中的两个储能电容，数据线41在衬底基板10上的正投影位于两个储能电容的第二电容极板21之间，该数据线41与两个第二电容极板21之间均形成有电容。如图2所示，第一电容极板31包括主体部分311和第一屏蔽部分312(图2中虚线m为主体部分311与第一屏蔽部分312的分界线)，主体部分311与第二电容极板21相对布置。如图2的各图案层叠加后的示意图，如虚线框处所示，第一屏蔽部分312从主体部分311延伸至第二电容极板21与第二电容极板21相邻的一条数据线41之间。图2中所示的第一屏蔽部分312可以屏蔽数据线41与数据线41左侧的第二电容极板21之间的电容耦合，减小该第二电容极板21与数据线41之间的寄生电容。
图3是第一屏蔽部分的屏蔽原理图，图中的虚线表示电场线。如图3所示，当第二电容极板21与数据线41之间不存在第一屏蔽部分312时，第二电容极板21与数据线41之间存在较强的电容耦合作用，且第二电容极板21和数据线41距离越小，电容耦合作用越强，具体实施时，设计空间有限，第二电容极板21和数据线1之间间隔不可能大到有效减弱电容耦合的程度。当第二电容极板21与数据线41相对位置不变，两者之间如果存在第一屏蔽部分312时，则电容耦合作用可得到有效的屏蔽。第二电容极板21和数据线41之间的寄生电容会影响第二电容极板21的电压，即影响驱动薄膜晶体管T9的控制极的电压，当第一屏蔽部分312存在时，寄生电容显著减小时，从而降低驱动薄膜晶体管T9的控制极的电压所受到的影响。
图4是本发明实施例提供的另一种显示基板的局部结构示意图。如图4所示，相比于图2所示的显示基板，该显示基板中，第一电容极板31还可以包括第二屏蔽部分313。沿平行于衬底基板10的方向，第二屏蔽部分313从主体部分311至少延伸至第二电容极板21与第二电容极板21相邻的另一条数据线41之间。由于每个第二电容极板21具有两条相邻的数据线41，每个第二电容极板21与所相邻的两条数据线41之间都会形成寄生电容。以图4中右侧的第一电容极板31为例，该第一电容极板31的第一屏蔽部分312可以屏蔽该第一电容极板31的右侧的数据线41与第二电容极板21之间的电容耦合，减小该第二电容极板21与数据线41之间的寄生电容，第二屏蔽部分313可以屏蔽该第一电容极板31的左侧的数据线41与第二电容极板21之间的电容耦合，减小该第二电容极板21与数据线41之间的寄生电容。因此通过第一屏蔽部分312和第二屏蔽部分313可以减小两处寄生电容的大小，有利于进一步改善显示画面异常的问题。第二屏蔽部分313的屏蔽原理与第一屏蔽部分312的屏蔽原理相同，在此不再赘述。
第一电容极板的第一屏蔽部分与主体部分可以不共面。图5是本发明实施例提供的一种显示基板的局部截面图。如图5所示，第一电容极板31的第一屏蔽部分312与主体部分311不共面。由于在形成第二图案层Ⅱ之后，在第二图案层Ⅱ上形成绝缘层71时，受到第二电容极板21的影响，所形成的绝缘层71的表面并不平坦，因此即使主体部分311和第一屏蔽部分312的厚度相同，但主体部分311与衬底基板10的间距也会大于第一屏蔽部分312与衬底基板10的距离。同样地，在第一电容极板31还包括第二屏蔽部分313时，第二屏蔽部分313与主体部分311也不共面。
在本发明的其他实施例中，第一电容极板31的第一屏蔽部分312与主体部分311也可以共面。第一电容极板31的第二屏蔽部分313与主体部分311也可以共面。通过将第二图案层Ⅱ上的绝缘层71的表面设置为平坦结构，这样就可以使第一电容极板31形成在同一平面内。
如图5所示，数据线41在衬底基板10上的正投影可以至少部分位于与数据线41相邻的第一电容极板31在衬底基板10上的正投影内。这样第一电容极板31可以更好地隔开数据线41和第二电容极板21，有利于进一步减小数据线41与第二电容极板21之间的寄生电容的大小。例如在图5所示的显示基板中，第一电容极板31的第二屏蔽部分313延伸至数据线41的正下方。
在本发明的其他实施例中，每个第一电容极板31均可以具有第一屏蔽部分312和第二屏蔽部分313，或者每个第一电容极板31均可以具有第一屏蔽部分312，又或者部分第一电容极板31具有第一屏蔽部分312和第二屏蔽部分313，部分第一电容极板31具有第一屏蔽部分312，此外同一显示基板中也可以只有部分第一电容极板31具有屏蔽结构。第一屏蔽部分312和第二屏蔽部分313仅用以区分第一电容极板31上，从主体部分延伸至第二电容极板与第二电容极板相邻的一条数据线之间的屏蔽结构的数量，当第一电容极板31只具有一个从主体部分311延伸至第二电容极板21与第二电容极板21相邻的一条数据线41之间的屏蔽结构时，则该第一电容极板31包括第一屏蔽部分312，当第一电容极板31具有两个从主体部分311延伸至第二电容极板21与第二电容极板21相邻的一条数据线41之间的屏蔽结构时，则该第一电容极板31包括第一屏蔽部分312和第二屏蔽部分313。当第一电容极板31只包括第一屏蔽部分312时，第一屏蔽部分312可以向与该第一电容极板31相邻的两条数据线41中的任意一条延伸。
可选地，显示基板还可以包括屏蔽电极，屏蔽电极位于在多条数据线排列的方向上相邻的第一电容极板之间。屏蔽电极位于数据线和第二电容极板之间。这里屏蔽电极位于数据线和第二电容极板之间即指屏蔽电极的至少部分结构位于数据线和第二电容极板两者的连线上。图6是本发明实施例提供的另一种显示基板的结构示意图。如图6所示，该显示基板可以包括衬底基板10、六个图案层以及位于相邻图案层之间的绝缘层。六个图案层可以包括依次层叠在衬底基板10上的第一图案层Ⅰ、第二图案层Ⅱ、第三图案层Ⅲ、第六图案层Ⅵ、第四图案层Ⅳ和第五图案层Ⅴ。其中，第一图案层Ⅰ、第二图案层Ⅱ、第三图案层Ⅲ、第四图案层Ⅳ和第五图案层Ⅴ与图2所示的显示基板的第一图案层Ⅰ、第二图案层Ⅱ、第三图案层Ⅲ、第四图案层Ⅳ和第五图案层Ⅴ相同，此处不详述。第六图案层Ⅵ可以包括屏蔽电极33。
图7是图6的局部放大示意图。如图7所示，屏蔽电极33位于在多条数据线41排列的方向上相邻的第一电容极板31之间。屏蔽电极33位于数据线41和第二电容极板21之间。通过另外设置屏蔽电极33隔开数据线41和第二电容极板21同样可以屏蔽第二电容极板21及其相邻数据线41之间的电容耦合，也有利于改善显示画面异常的问题。屏蔽电极33的屏蔽原理与第一屏蔽部分312的屏蔽原理相同，可以参照图3。
如图7所示，屏蔽电极33与数据线41在衬底基板10上的正投影可以至少有部分重叠，这样可以提高屏蔽的效果。
在图6和图7所示的显示基板中，屏蔽电极33与第一电容极板31异层布置。将屏蔽电极33与第一电容极板31设置在不同的层，通过增加一次构图工艺单独进行屏蔽电极33的制作，其他层的构图方式不发生变化，对工艺的改变小，且增加的一次构图工艺由于只需要制作屏蔽电极33，构图工艺的精度要求也低，有利于降低构图工艺的难度。
在本发明的另一种实现方式中，屏蔽电极33也可以与第一电容极板31同层布置。例如，第三图案层Ⅲ还可以包括屏蔽电极33。将屏蔽电极33与第一电容极板31同层布置，在制作第三图案层Ⅲ时就可以通过一次构图工艺制作出屏蔽电极33和第一电容极板31，能够减少工艺步骤。
显示基板还可以包括用于加载恒定电压信号的恒定电压信号线。恒定电压信号至少在驱动薄膜晶体管T9的导通阶段电压恒定，屏蔽电极33与恒定电压信号线连接。驱动薄膜晶体管T9的源极用于与电源线42连接，驱动薄膜晶体管T9的漏极用于与有机发光二极管连接，驱动薄膜晶体管T9导通时，有机发光二极管被点亮。在该阶段恒定电压信号线上加载的电压恒定，在数据线41上的电压发生变化时，屏蔽电极33上的电压可以保持恒定，较好地屏蔽数据线41产生的电场对第二电容极板21的影响。
可选地，恒定电压信号线可以包括扫描线22、参考信号线51、电源线42、发光控制线23中的至少一种。扫描线22、参考信号线51、电源线42、发光控制线23在驱动薄膜晶体管T9导通时所加载的信号电压均恒定，均可以作为屏蔽源，在数据线41上的电压发生变化时，恒定电压信号线上的电压不会发生变化，这样就不会引起第二电容极板上电压的变化。
在本实施例中，屏蔽电极33与电源线42连接。如图7所示，屏蔽电极33与电源线42可以通过过孔60连接。设置屏蔽电极33后，在过孔60处相当于增大了电源线42的横截面积，降低了电源线42的电阻，从而减小了电源线42上的电压降。在其他实施例中，屏蔽电极33也可以通过过孔与扫描线22、参考信号线51、发光控制线23中的一种通过过孔连接。
本发明实施例还提供了一种有机发光二极管显示装置，该有机发光二极管显示装置包括如图2、图4～图7所示的任一种显示基板。
示例性地，该显示装置可以为手机、平板电脑、电视机、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
图8是本发明实施例提供的一种有机发光二极管显示基板的制作方法流程图。该方法用于制作如图2、图4～图7所示的显示基板。如图8所示，该方法包括：
S11：提供一衬底基板。
S12：在衬底基板上形成驱动薄膜晶体管、储能电容、数据线。
其中，储能电容包括第一电容极板和第二电容极板，驱动薄膜晶体管的栅极与第二电容极板为一体结构，第一电容极板包括主体部分和第一屏蔽部分，主体部分与第二电容极板相对布置，并且在垂直于衬底基板的方向上主体部分位于数据线和第二电容极板之间，第一屏蔽部分从主体部分至少延伸至第二电容极板与第二电容极板相邻的一条数据线之间。
通过设置第一电容极板、第二电容极板和数据线，由于在垂直于衬底基板的方向上，第一电容极板位于数据线和第二电容极板之间，第一电容极板包括一第一屏蔽部分，第一屏蔽部分延伸至第二电容极板、与第二电容极板相邻的数据线之间，可以屏蔽第二电容极板及其相邻数据线之间的电容耦合，减小第二电容极板与数据线之间的寄生电容，在数据线上的电压发生变化时，第二电容极板产生的电压变化得到了降低，即降低了薄膜晶体管的控制极的电压变化，有效的改善了像素的灰阶发生变化时，显示画面出现异常的问题。
图9是本发明实施例提供的另一种有机发光二极管显示基板的制作方法流程图。该方法用于制作如图2和图4所示的显示基板。如图9所示，该方法包括：
S21：提供一衬底基板。
S22：在衬底基板上形成第一图案层。
在衬底基板上形成的第一图案层Ⅰ可以如图10所示。第一图案层Ⅰ可以包括有源层、源极和漏极。图10中示意性地标示了开关薄膜晶体管T8的有源层11a、源极11b和漏极11c以及驱动薄膜晶体管T9的有源层11d、源极11e和漏极11f。
在步骤S22中，可以先在衬底基板上形成有源材料薄膜。例如可以采用沉积的方式在衬底基板上形成有源材料薄膜。有源材料薄膜可以是InGaZnO、InGaO、ITZO、AlZnO中的至少一种。
然后通过构图工艺对有源材料薄膜进行处理，得到第一图案层Ⅰ。在得到Ⅰ后，可以对第一图案层Ⅰ中的部分区域进行金属化处理，这样经过金属化处理的区域就形成了源极和漏极，未经过金属化处理的区域形成了有源层。
在进行金属化处理时，可以在有源材料薄膜上不需要进行金属化处理的区域覆盖刻蚀阻挡层(例如在图10中的两个虚线框区域覆盖刻蚀阻挡层)，在完成金属化处理后，再去除刻蚀阻挡层。
图10中的仅示例性地示出了两处覆盖刻蚀阻挡层的区域，在完成金属化处理，去除刻蚀阻挡层后，图10中较大的虚线框内形成的是驱动薄膜晶体管T9的有源层11d，较小的虚线框内形成的是开关薄膜晶体管T8的有源层11a。在制作时，在形成其他薄膜晶体管的有源层的区域也可以覆盖刻蚀阻挡层。
金属化处理是在100℃～300℃的还原性气氛中处理30min～120min，还原性气氛包括氢气或含氢等离子体。采用在100℃～300℃的还原性气氛中发生还原反应30min～120min，可最大程度的确保有源材料薄膜中未被刻蚀阻挡层覆盖的区域可以充分地、有效地被还原成金属氧化物导体。若该温度过低，将影响还原反应的还原效果，并且会延长该反应时间，降低了生产效率；若该温度过高，容易将有原材料薄膜中被刻蚀阻挡层覆盖的不需要进行金属化处理的区域受到化学作用，进而影响该结构性能；同样，若时间过短，将导致还原反应进行地不充分，若时间过长，将延长反应时间，降低生产效率。
S23：在第一图案层上形成第一绝缘层。
示例性地，可以通过气相沉积的方式形成第一绝缘层。第一绝缘层可以采用氮化硅、氧化硅等绝缘材料制作。
S24：在第一绝缘层上形成第二图案层。
在第一绝缘层上形成的第二图案层Ⅱ可以如图11所示。第二图案层Ⅱ具有第一图案，该第一图案可以包括第二电容极板21。
示例性地，可以在形成有第一绝缘层的衬底基板上形成第一材料层，再通过构图工艺对第一材料层进行处理，得到该第一图案。
第一材料层可以是金属薄膜，第一材料层可以采用溅射等方式形成。
可选地，该第一图案还可以包括扫描线22、发光控制线23和复位信号线24。将显示基板的多个结构设置在同一层中，有利于减小显示基板的厚度，而且可以通过一次构图工艺就形成第二电容极板21、扫描线22、发光控制线23和复位信号线24，减少了工艺步骤。
S25：在第二图案层上形成第二绝缘层。
第二绝缘层的形成方式可以与第一绝缘层相同。
S26：在第二绝缘层上形成第三图案层。
在第二绝缘层上形成的第三图案层Ⅲ可以如图12或12所示。第三图案层Ⅲ具有第二图案，该第二图案包括第一电容极板31。
示例性地，可以在形成有第二图案层Ⅱ的衬底基板上形成第二材料层，再通过构图工艺对第二材料层进行处理，得到该第二图案。
第二材料层可以是金属薄膜，第二材料层可以采用溅射等方式形成。
在形成第三图案层Ⅲ的构图工艺中，可以形成图2所示的显示基板中的第一电容极板31，通过构图的不同，也可以形成或是图4所示的显示基板中的第一电容极板31。
S27：在第三图案层上形成第三绝缘层。
第三绝缘层的形成方式可以与第一绝缘层相同。
S28：在第三绝缘层上形成第四图案层。
在第三绝缘层上形成的第四图案层Ⅳ可以如图14所示。第四图案层Ⅳ具有第三图案，该第三图案包括数据线41。
示例性地，可以在形成有第三图案层Ⅲ的衬底基板上形成第三材料层，再通过构图工艺对第三材料层进行处理，得到该第三图案。
第三材料层可以是金属薄膜，第三材料层可以采用溅射等方式形成。
可选地，第三图案还可以包括电源线42、第一连接线43和第二连接线44。将显示基板的多个结构设置在同一层中，有利于减小显示基板的厚度，而且可以通过一次构图工艺就形成数据线41、电源线42、第一连接线43和第二连接线44，减少了工艺步骤。
S29：在第四图案层上形成第四绝缘层。
第四绝缘层的形成方式可以与第一绝缘层相同。
S30：在第四绝缘层上形成第五图案层。
第五图案层Ⅴ可以包括参考信号线51。第五图案层的形成方式可以与第四图案层的形成方式相同。形成第五图案层Ⅴ后的显示基板的结构可以参照图2或图2。
不同的图案层之间需要连接的区域可以通过过孔连接。详见前述实施例。因此在步骤S23、S25、S27、S29中，还可以在所形成的绝缘层上形成过孔。
图15是本发明实施例提供的另一种有机发光二极管显示基板的制作方法流程图。该方法用于制作如图7所示的显示基板。如图15所示，该方法包括：
S31：提供一衬底基板。
S32：在衬底基板上形成第一图案层。
步骤S32与步骤S22相同。
S33：在第一图案层上形成第一绝缘层。
步骤S33与步骤S23相同。
S34：在第一绝缘层上形成第二图案层。
步骤S34与步骤S24相同。
S35：在第二图案层上形成第二绝缘层。
步骤S35与步骤S25相同。
S36：在第二绝缘层上形成第三图案层。
在第二绝缘层上形成的第三图案层Ⅲ可以如图16所示。该第三图案层Ⅲ具有第二图案，该第二图案包括第一电容极板31和屏蔽电极33。
步骤S36与步骤S26的区别之处在于所形成的第二图案还包括屏蔽电极33。
S37：在第三图案层上形成第三绝缘层。
步骤S37与步骤S27相同。
S38：在第三绝缘层上形成第四图案层。
步骤S38与步骤S28相同。
S29：在第四图案层上形成第四绝缘层。
步骤S39与步骤S29相同。
S40：在第四绝缘层上形成第五图案层。
步骤S40与步骤S30相同。
在形成第五图案层后，显示基板的结构可以参照图7所示。
图17是本发明实施例提供的另一种有机发光二极管显示基板的制作方法流程图。该方法用于制作如图6所示的显示基板。如图17所示，该方法包括：
S41：提供一衬底基板。
S42：在衬底基板上形成第一图案层。
步骤S42与步骤S22相同。
S43：在第一图案层上形成第一绝缘层。
步骤S43与步骤S23相同。
S44：在第一绝缘层上形成第二图案层。
步骤S44与步骤S24相同。
S45：在第二图案层上形成第二绝缘层。
步骤S45与步骤S25相同。
S46：在第二绝缘层上形成第三图案层。
步骤S46与步骤S26相同。
S47：在第三图案层上形成第三绝缘层。
步骤S47与步骤S27相同。
S48：在第三绝缘层上形成第六图案层。
如图6所示，第六图案层Ⅵ具有第三图案，该第三图案包括屏蔽电极33。
示例性地，可以在形成有第三图案层Ⅲ的衬底基板上形成第三材料层，再通过构图工艺形成该第三图案。
第三材料层可以是金属薄膜，可以采用溅射等方式形成金属薄膜，再通过构图工艺形成屏蔽电极33。
S49：在第六图案层上形成第四绝缘层。
步骤S49与步骤S47相同。
S50：在第四绝缘层上形成第四图案层。
该第四图案层具有第四图案，该第四图案包括数据线41。
示例性地，可以在形成有第三图案层的衬底基板上形成第四材料层，再通过构图工艺对第四材料层进行处理，得到该第四图案。
第四材料层可以是金属薄膜，第四材料层可以采用溅射等方式形成。
可选地，第四图案还可以包括电源线42、第一连接线43和第二连接线44。将显示基板的多个结构设置在同一层中，有利于减小显示基板的厚度，而且可以通过一次构图工艺就形成数据线41、电源线42、第一连接线43和第二连接线44，减少了工艺步骤。
S51：在第四图案层上形成第五绝缘层。
步骤S51与步骤S29相同。
S52：在第五绝缘层上形成第五图案层。
步骤S52与步骤S30相同。
以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (15)

1.一种有机发光二极管显示基板，包括衬底基板、及位于所述衬底基板上的数据线、驱动薄膜晶体管和储能电容，所述储能电容包括第一电容极板和第二电容极板，所述驱动薄膜晶体管的栅极与所述第二电容极板为一体结构，其特征在于，
所述第一电容极板包括主体部分和第一屏蔽部分，所述主体部分与所述第二电容极板相对布置，并且在垂直于所述衬底基板的方向上所述主体部分位于所述数据线和所述第二电容极板之间，所述第一屏蔽部分从所述主体部分至少延伸至所述第二电容极板与所述第二电容极板相邻的一条所述数据线之间。
2.根据权利要求1所述的显示基板，其特征在于，所述第一电容极板还包括第二屏蔽部分，所述第二屏蔽部分从所述主体部分至少延伸至所述第二电容极板与所述第二电容极板相邻的另一条所述数据线之间。
3.根据权利要求2所述的显示基板，其特征在于，所述数据线在所述衬底基板上的正投影至少部分位于与所述数据线相邻的所述第一电容极板在所述衬底基板上的正投影内。
4.根据权利要求1所述的显示基板，其特征在于，还包括屏蔽电极，所述屏蔽电极位于在多条所述数据线排列的方向上相邻的所述第一电容极板之间，所述屏蔽电极位于所述数据线和所述第二电容极板之间。
5.根据权利要求4所述的显示基板，其特征在于，所述屏蔽电极与所述第一电容极板同层布置。
6.根据权利要求4所述的显示基板，其特征在于，在垂直于所述衬底基板的方向上，所述屏蔽电极位于所述数据线和所述第一电容极板之间。
7.根据权利要求4所述的显示基板，其特征在于，所述显示基板还包括用于加载恒定电压信号的恒定电压信号线，所述恒定电压信号至少在所述驱动薄膜晶体管的导通阶段电压恒定，所述屏蔽电极与所述恒定电压信号线连接。
8.根据权利要求7所述的显示基板，其特征在于，所述恒定电压信号线包括扫描线、参考信号线、电源线、发光控制线中的至少一种。
9.根据权利要求8所述的显示基板，其特征在于，所述电源线和所述数据线同层布置。
10.根据权利要求1～9任一项所述的显示基板，其特征在于，所述显示基板还包括均压线和多根电源线，所述多根电源线均与所述均压线连接。
11.一种有机发光二极管显示装置，其特征在于，包括如权利要求1～10任一项所述的显示基板。
12.一种有机发光二极管显示基板的制作方法，其特征在于，包括：
提供一衬底基板；
在所述衬底基板上形成驱动薄膜晶体管、储能电容、数据线，所述储能电容包括第一电容极板和第二电容极板，所述驱动薄膜晶体管的栅极与所述第二电容极板为一体结构，所述第一电容极板包括主体部分和第一屏蔽部分，所述主体部分与所述第二电容极板相对布置，并且在垂直于所述衬底基板的方向上所述主体部分位于所述数据线和所述第二电容极板之间，所述第一屏蔽部分从所述主体部分至少延伸至所述第二电容极板与所述第二电容极板相邻的一条所述数据线之间。
13.根据权利要求12所述的制作方法，其特征在于，所述第一电容极板还包括第二屏蔽部分，所述第二屏蔽部分从所述主体部分至少延伸至所述第二电容极板与所述第二电容极板相邻的另一条所述数据线之间。
14.根据权利要求12所述的制作方法，其特征在于，所述在所述衬底基板上形成驱动薄膜晶体管、储能电容、数据线，包括：
在所述衬底基板上形成第一材料层；
通过构图工艺对所述第一材料层进行处理，得到第一图案，所述第一图案包括所述第二电容极板；
在形成有所述第一图案的衬底基板上形成第二材料层；
通过构图工艺对所述第二材料层进行处理，得到第二图案，所述第二图案包括所述第一电容极板、屏蔽电极；
在形成有所述第二图案的衬底基板上形成第三材料层；
通过构图工艺对所述第三材料层进行处理，得到第三图案，所述第三图案包括所述数据线，所述屏蔽电极位于在多条所述数据线排列的方向上相邻的所述第一电容极板之间。
15.根据权利要求12所述的制作方法，其特征在于，所述在所述衬底基板上形成驱动薄膜晶体管、储能电容、数据线，包括：
在所述衬底基板上形成第一材料层；
通过构图工艺对所述第一材料层进行处理，得到第一图案，所述第一图案包括所述第二电容极板；
在形成有所述第一图案的衬底基板上形成第二材料层；
通过构图工艺对所述第二材料层进行处理，得到第二图案，所述第二图案包括所述第一电容极板；
在形成有所述第二图案的衬底基板上形成第三材料层；
通过构图工艺对所述第三材料层进行处理，得到第三图案，所述第三图案包括屏蔽电极；
在形成有所述第三图案的衬底基板上形成第四材料层；
通过构图工艺对所述第四材料层进行处理，得到第四图案，所述第四图案包括所述数据线，所述屏蔽电极位于在多条所述数据线排列的方向上相邻的所述第一电容极板之间。
CN201910032958.1A 2019-01-14 2019-01-14 有机发光二极管显示基板及制作方法、显示装置 Active CN109742092B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201910032958.1A CN109742092B (zh) 2019-01-14 2019-01-14 有机发光二极管显示基板及制作方法、显示装置
US16/736,893 US11056553B2 (en) 2019-01-14 2020-01-08 Organic light emitting diode display substrate, manufacturing method thereof, and display device comprising organic light emitting diode display substrate
US17/366,704 US11805682B2 (en) 2019-01-14 2021-07-02 Organic light emitting diode display substrate comprising a second capacitor plate, a first capacitor plate and a data line sequentially disposed from a base substrate, manufacturing method thereof, and display device comprising the same
US18/372,884 US20240023375A1 (en) 2019-01-14 2023-09-26 Organic light emitting diode display substrate comprising a first capacitor plate, a second capacitor plate and a data line sequentially disposed from a base substrate, manufacturing method thereof, and display device comprising the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910032958.1A CN109742092B (zh) 2019-01-14 2019-01-14 有机发光二极管显示基板及制作方法、显示装置

Publications (2)

Publication Number Publication Date
CN109742092A true CN109742092A (zh) 2019-05-10
CN109742092B CN109742092B (zh) 2021-12-10

Family

ID=66364718

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910032958.1A Active CN109742092B (zh) 2019-01-14 2019-01-14 有机发光二极管显示基板及制作方法、显示装置

Country Status (2)

Country Link
US (3) US11056553B2 (zh)
CN (1) CN109742092B (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110299384A (zh) * 2019-06-10 2019-10-01 昆山国显光电有限公司 一种显示面板
CN111508977A (zh) * 2020-05-09 2020-08-07 京东方科技集团股份有限公司 一种显示面板及其制作方法、显示装置
CN111508978A (zh) * 2020-05-09 2020-08-07 京东方科技集团股份有限公司 一种显示面板及其制作方法、显示装置
CN111564120A (zh) * 2020-05-28 2020-08-21 京东方科技集团股份有限公司 显示面板及显示装置
CN113471225A (zh) * 2021-09-03 2021-10-01 北京京东方技术开发有限公司 显示基板和显示面板
CN114255671A (zh) * 2021-12-17 2022-03-29 重庆惠科金渝光电科技有限公司 微型发光二极管显示面板和显示装置
WO2022062330A1 (zh) * 2020-09-25 2022-03-31 京东方科技集团股份有限公司 背板和用于3d打印的阳极背板
WO2023198113A1 (zh) * 2022-04-15 2023-10-19 京东方科技集团股份有限公司 阵列基板、显示面板及显示装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109742092B (zh) * 2019-01-14 2021-12-10 京东方科技集团股份有限公司 有机发光二极管显示基板及制作方法、显示装置
KR20230128706A (ko) * 2022-02-28 2023-09-05 엘지디스플레이 주식회사 발광 표시 장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002297058A (ja) * 2001-03-30 2002-10-09 Sanyo Electric Co Ltd アクティブマトリクス型表示装置
CN1637564A (zh) * 2004-01-07 2005-07-13 精工爱普生株式会社 电光装置、电子设备和电光装置的制造方法
CN101021659A (zh) * 2007-02-26 2007-08-22 友达光电股份有限公司 液晶像素及其制造方法与液晶显示器

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4021392B2 (ja) * 2002-10-31 2007-12-12 セイコーエプソン株式会社 電気光学装置及び電子機器
KR20100055709A (ko) * 2008-11-18 2010-05-27 삼성전자주식회사 표시 기판 및 이를 구비한 표시 장치
KR101113370B1 (ko) * 2009-11-11 2012-02-29 삼성모바일디스플레이주식회사 박막트랜지스터 및 이를 구비한 유기전계 발광 표시장치
KR20110081694A (ko) * 2010-01-08 2011-07-14 삼성모바일디스플레이주식회사 박막 트랜지스터의 제조 방법 및 표시 장치의 제조 방법
KR101672091B1 (ko) * 2014-02-25 2016-11-02 엘지디스플레이 주식회사 복합형 박막 트랜지스터를 갖는 유기 전계 발광 표시 장치
KR102454728B1 (ko) * 2014-12-06 2022-10-14 엘지디스플레이 주식회사 유기 발광 표시 장치
KR102480458B1 (ko) * 2017-06-05 2022-12-22 삼성디스플레이 주식회사 표시 장치
KR102349280B1 (ko) * 2017-08-08 2022-01-11 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판, 디스플레이 장치 및 이의 제조 방법
CN109742092B (zh) * 2019-01-14 2021-12-10 京东方科技集团股份有限公司 有机发光二极管显示基板及制作方法、显示装置
KR20210010782A (ko) * 2019-07-19 2021-01-28 삼성디스플레이 주식회사 표시 장치 및 그것의 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002297058A (ja) * 2001-03-30 2002-10-09 Sanyo Electric Co Ltd アクティブマトリクス型表示装置
CN1637564A (zh) * 2004-01-07 2005-07-13 精工爱普生株式会社 电光装置、电子设备和电光装置的制造方法
CN101021659A (zh) * 2007-02-26 2007-08-22 友达光电股份有限公司 液晶像素及其制造方法与液晶显示器

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110299384A (zh) * 2019-06-10 2019-10-01 昆山国显光电有限公司 一种显示面板
CN110299384B (zh) * 2019-06-10 2021-09-07 昆山国显光电有限公司 一种显示面板
US11937466B2 (en) 2019-06-10 2024-03-19 Kunshan Go-Visionox Opto-Electronics Co., Ltd Display panel and display device
CN111508978B (zh) * 2020-05-09 2024-03-08 京东方科技集团股份有限公司 一种显示面板及其制作方法、显示装置
CN111508977A (zh) * 2020-05-09 2020-08-07 京东方科技集团股份有限公司 一种显示面板及其制作方法、显示装置
CN111508978A (zh) * 2020-05-09 2020-08-07 京东方科技集团股份有限公司 一种显示面板及其制作方法、显示装置
CN111508977B (zh) * 2020-05-09 2024-05-17 京东方科技集团股份有限公司 一种显示面板及其制作方法、显示装置
WO2021227758A1 (zh) * 2020-05-09 2021-11-18 京东方科技集团股份有限公司 一种显示面板及其制作方法、显示装置
CN111564120A (zh) * 2020-05-28 2020-08-21 京东方科技集团股份有限公司 显示面板及显示装置
WO2022062330A1 (zh) * 2020-09-25 2022-03-31 京东方科技集团股份有限公司 背板和用于3d打印的阳极背板
CN113471225A (zh) * 2021-09-03 2021-10-01 北京京东方技术开发有限公司 显示基板和显示面板
CN114255671A (zh) * 2021-12-17 2022-03-29 重庆惠科金渝光电科技有限公司 微型发光二极管显示面板和显示装置
WO2023198113A1 (zh) * 2022-04-15 2023-10-19 京东方科技集团股份有限公司 阵列基板、显示面板及显示装置

Also Published As

Publication number Publication date
US11805682B2 (en) 2023-10-31
US11056553B2 (en) 2021-07-06
US20200227500A1 (en) 2020-07-16
CN109742092B (zh) 2021-12-10
US20210335959A1 (en) 2021-10-28
US20240023375A1 (en) 2024-01-18

Similar Documents

Publication Publication Date Title
CN109742092A (zh) 有机发光二极管显示基板及制作方法、显示装置
CN107342370B (zh) 显示面板及显示装置
US10180744B2 (en) Flexible embedded touch control structure and manufacturing method thereof
CN107910352A (zh) 一种有机发光显示面板及显示装置
US9117679B2 (en) Organic light emitting diode, touch display device and method for fabricating the same
CN105742330A (zh) 一种有机发光显示面板及其制作方法、显示装置
CN107357467A (zh) 一种显示面板和显示装置
CN105047609B (zh) 有机发光二极管阵列基板及其制备方法、触控显示装置
CN107516471B (zh) 发光面板
CN101819986B (zh) 电光学装置以及电子机器
CN105094491A (zh) 触控显示面板及其制作方法、驱动方法和触控显示装置
CN108122958A (zh) 显示装置
CN108984053A (zh) 触摸显示装置和触摸面板
CN103199096B (zh) 薄膜晶体管阵列基板及其制造方法
CN104077998A (zh) 像素电路、显示装置和电子设备
CN107527938A (zh) 内嵌式触控amoled面板结构
CN109950297B (zh) 一种有机发光显示面板及装置
US11112918B2 (en) Touch display device having fingerprint recognition function
CN111653591B (zh) 显示基板及显示装置
CN103777798A (zh) 有机发光二极管触控显示面板
CN104376813A (zh) 用于显示器像素单元阈值电压补偿电路的电容器结构
CN110299385A (zh) 显示装置及其显示面板、显示面板的制作方法
CN109755278A (zh) Oled显示面板及其制造方法和驱动方法、显示装置
CN114284248A (zh) 显示面板
US11069814B2 (en) Transistor having vertical structure and electric device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant