KR20210010782A - 표시 장치 및 그것의 제조 방법 - Google Patents

표시 장치 및 그것의 제조 방법 Download PDF

Info

Publication number
KR20210010782A
KR20210010782A KR1020190087824A KR20190087824A KR20210010782A KR 20210010782 A KR20210010782 A KR 20210010782A KR 1020190087824 A KR1020190087824 A KR 1020190087824A KR 20190087824 A KR20190087824 A KR 20190087824A KR 20210010782 A KR20210010782 A KR 20210010782A
Authority
KR
South Korea
Prior art keywords
pixel
insulating layer
disposed
planarization insulating
protrusion
Prior art date
Application number
KR1020190087824A
Other languages
English (en)
Inventor
이현범
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020190087824A priority Critical patent/KR20210010782A/ko
Priority to US16/876,264 priority patent/US11522027B2/en
Priority to CN202010673538.4A priority patent/CN112242420A/zh
Priority to EP20186231.5A priority patent/EP3767682B1/en
Publication of KR20210010782A publication Critical patent/KR20210010782A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H01L27/3246—
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • H01L27/3211—
    • H01L27/3258—
    • H01L51/5237—
    • H01L51/56—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/38—Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04112—Electrode mesh in capacitive digitiser: electrode for touch sensing is formed of a mesh of very fine, normally metallic, interconnected lines that are almost invisible to see. This provides a quite large but transparent electrode surface, without need for ITO or similar transparent conductive material
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0443—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a single layer of sensing electrodes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0446—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a grid-like structure of electrodes in at least two directions, e.g. using row and column electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

표시 장치는 복수개의 화소 영역들 및 상기 화소 영역들 각각의 주변의 비화소 영역을 포함하는 기판, 상기 비화소 영역 상에 배치된 복수개의 트랜지스터들, 상기 트랜지스터들을 덮도록 상기 기판 상에 배치된 평탄화 절연층, 상기 비화소 영역에 중첩하고 상기 평탄화 절연층 상 배치되며 상기 화소 영역들에 중첩하는 화소 개구부들이 정의된 화소 정의막, 상기 화소 개구부들에 배치되어 상기 트랜지스터들에 연결된 복수개의 발광 소자들; 및 상기 비화소 영역에 중첩하고, 상기 평탄화 절연층으로부터 상부로 돌출되어 상기 화소 정의막을 관통하고 상기 화소 정의막보다 상부로 연장된 돌출부를 포함한다.

Description

표시 장치 및 그것의 제조 방법{DISPLAY DEVICE AND MANUFACTURING METHOD THEREOF}
본 발명은 표시 장치 및 그것의 제조 방법에 관한 것으로 더욱 상세하게는 화소 정의막의 손상을 방지하고, 제조 비용을 절감할 수 있는 표시 장치에 관한 것이다.
사용자에게 영상을 제공하는 스마트 폰, 디지털 카메라, 노트북 컴퓨터, 네비게이션, 및 스마트 텔레비젼 등의 전자기기는 영상을 표시하기 위한 표시 장치를 포함한다. 표시 장치는 영상을 생성하고, 표시 화면을 통해 사용자에게 영상을 제공한다.
표시 장치들 중 유기 발광 표시장치는 전자와 정공의 재결합에 의해 광을 발생하는 발광 소자를 이용하여 영상을 표시한다. 유기 발광 표시장치는 액정표시장치와 달리 별도의 광원부를 요구하지 않고 우수한 휘도 특성 및 시야각 특성을 갖는다. 또한, 유기 발광 표시 장치는 응답 속도가 빠르고 소비 전력이 낮은 장점을 갖는다.
유기 발광 표시 장치의 제조시, 기판 상에 화소 개구부들이 정의된 화소 정의막이 배치되고, 화소 개구부들에 발광 소자들이 제공된다. 발광 소자들은 유기 발광층을 포함하고, 유기 발광층을 형성하기 위한 유기 물질이 화소 개구부들에 제공된다.
화소 개구부들에 중첩하는 개구부들이 정의된 마스크가 화소 정의막 상에 배치되고, 개구부들을 통해 유기 물질이 화소 개구부들에 제공된다. 마스크는 화소 정의막의 상면에 접촉하여 화소 정의막에 의해 지지된다. 그러나, 마스크가 화소 정의막에 접촉할 때, 마스크에 의해 화소 정의막이 손상될 수 있다.
본 발명의 목적은 화소 정의막의 손상을 방지하고, 제조 비용을 절감할 수 있는 표시 장치를 제공하는데 있다.
본 발명의 실시 예에 따른 표시 장치는 복수개의 화소 영역들 및 상기 화소 영역들 각각의 주변의 비화소 영역을 포함하는 기판, 상기 비화소 영역 상에 배치된 복수개의 트랜지스터들, 상기 트랜지스터들을 덮도록 상기 기판 상에 배치된 평탄화 절연층, 상기 비화소 영역에 중첩하고 상기 평탄화 절연층 상 배치되며 상기 화소 영역들에 중첩하는 화소 개구부들이 정의된 화소 정의막, 상기 화소 개구부들에 배치되어 상기 트랜지스터들에 연결된 복수개의 발광 소자들; 및 상기 비화소 영역에 중첩하고, 상기 평탄화 절연층으로부터 상부로 돌출되어 상기 화소 정의막을 관통하고 상기 화소 정의막보다 상부로 연장된 돌출부를 포함한다.
본 발명의 실시 예에 따른 표시 장치의 제조 방법은 복수개의 화소 영역들 및 상기 화소 영역들 각각의 주변의 비화소 영역을 포함하고, 복수개의 트랜지스터들이 배치된 기판을 준비하는 단계, 상기 트랜지스터들을 덮도록 상기 기판 상에, 평탄화 절연층 및 상기 평탄화 절연층으로부터 상부로 돌출되어 상기 비화소 영역에 중첩하는 돌출부를 제공하는 단계, 상기 평탄화 절연층 상에 화소 정의막 형성층을 제공하는 단계, 상기 돌출부 상에 배치된 상기 화소 정의막 형성층의 제1 제거부 및 상기 화소 영역들에 중첩하는 상기 화소 정의막 형성층의 제2 제거부들을 제거하는 단계, 및 상기 제2 제거부들를 제거하여 정의된 화소 개구부들에 발광 소자들을 제공하는 단계를 포함하고, 상기 발광 소자들은 상기 트랜지스터들에 연결된다.
본 발명의 실시 예에 따른 표시 장치는 복수개의 화소 영역들 및 상기 화소 영역들 각각의 주변의 비화소 영역을 포함하는 기판, 상기 비화소 영역 상에 배치된 복수개의 트랜지스터들, 상기 트랜지스터들을 덮도록 상기 기판 상에 배치된 평탄화 절연층, 상기 비화소 영역에 중첩하고 상기 비화소 영역보다 작은 폭을 갖고 상기 평탄화 절연층으로부터 상부로 돌출된 돌출부, 상기 비화소 영역에서 상기 평탄화 절연층 및 상기 돌출부 상 배치되며 상기 화소 영역들에 중첩하는 화소 개구부들이 정의된 화소 정의막, 및 상기 화소 개구부들에 배치되어 상기 트랜지스터들에 연결된 복수개의 발광 소자들을 포함한다.
본 발명의 실시 예에서, 평탄화 절연층에서부터 돌출되어, 화소 정의막을 관통하고, 화소 정의막보다 상부로 연장된 돌출부 상에 마스크가 배치될 수 있다. 따라서, 유기 발광층을 제조하기 위해 사용되는 마스크가 화소 정의막에 바로 접촉하지 않아 화소 정의막의 손상이 방지될 수 있다.
또한, 화소 정의막 상에 배치된 돌출부를 형성하기 위해 평탄화 절연층의 제조시 사용되는 마스크가 사용됨으로써, 추가적인 마스크가 사용되지 않아, 제조 비용이 절감될 수 있다.
도 1은 본 발명의 실시 예에 따른 표시 장치의 사시도이다.
도 2 및 도 3은 도 1에 도시된 표시 장치의 폴딩 상태를 도시한 도면들이다.
도 4는 본 발명의 실시 예에 따른 표시 장치의 단면을 개략적으로 보여주는 도면이다.
도 5는 도 4에 도시된 표시 장치의 평면도이다.
도 6은 도 5에 도시된 어느 한 화소의 등가 회로를 예시적으로 도시한 도면이다.
도 7은 도 5에 도시된 발광 소자에 대응하는 부분의 단면을 도시한 도면이다.
도 8은 도 4에 도시된 입력 감지부의 평면도이다.
도 9는 도 8에 도시된 제1 및 제2 센서부들의 구성을 보여주기 위한 도면이다.
도 10은 도 9에 도시된 I-I'선의 단면도이다.
도 11은 도 8에 도시된 제1 영역(A1)의 확대도이다.
도 12는 도 11에 도시된 제1, 제2, 및 제3 화소 영역들이 배치된 표시 장치의 단면도이다.
도 13은 도 12에 도시된 돌출부의 평면 구성을 보여주는 도면이다.
도 14는 도 12에 도시된 돌출부 상에 배치된 마스크를 도시한 도면이다.
도 15 및 도 16은 본 발명의 다른 실시 예들에 따른 돌출부들의 평면 구성을 보여주는 도면들이다.
도 17 내지 도 21은 본 발명의 실시 예에 따른 표시 장치의 제조 방법을 설명하기 위한 도면들이다.
도 22 내지 도 24는 본 발명의 다른 실시 예들에 따른 표시 장치들의 단면도들이다.
본 명세서에서, 어떤 구성요소(또는 영역, 층, 부분 등)가 다른 구성요소 "상에 있다", "연결 된다", 또는 "결합된다"고 언급되는 경우에 그것은 다른 구성요소 상에 직접 배치/연결/결합될 수 있거나 또는 그들 사이에 제3의 구성요소가 배치될 수도 있다는 것을 의미한다.
동일한 도면부호는 동일한 구성요소를 지칭한다. 또한, 도면들에 있어서, 구성요소들의 두께, 비율, 및 치수는 기술적 내용의 효과적인 설명을 위해 과장된 것이다.
"및/또는"은 연관된 구성들이 정의할 수 있는 하나 이상의 조합을 모두 포함한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
또한, "아래에", "하측에", "위에", "상측에" 등의 용어는 도면에 도시된 구성들의 연관관계를 설명하기 위해 사용된다. 상기 용어들은 상대적인 개념으로, 도면에 표시된 방향을 기준으로 설명된다.
다르게 정의되지 않는 한, 본 명세서에서 사용된 모든 용어 (기술 용어 및 과학 용어 포함)는 본 발명이 속하는 기술 분야의 당업자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖는다. 또한, 일반적으로 사용되는 사전에서 정의된 용어와 같은 용어는 관련 기술의 맥락에서 의미와 일치하는 의미를 갖는 것으로 해석되어야 하고, 이상적인 또는 지나치게 형식적인 의미로 해석되지 않는 한, 명시적으로 여기에서 정의된다.
"포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
이하, 도면을 참조하여 본 발명의 실시 예들이 상세히 설명될 것이다.
도 1은 본 발명의 실시 예에 따른 표시 장치의 사시도이다. 도 2 및 도 3은 도 1에 도시된 표시 장치의 폴딩 상태를 도시한 도면들이다.
도 1을 참조하면, 본 발명의 실시 예에 따른 표시 장치(DD)는 제1 방향(DR1)으로 장변들을 갖고, 제1 방향(DR1)과 교차하는 제2 방향(DR2)으로 단변들을 갖는 직사각형 형상을 가질 수 있다. 그러나, 이에 한정되지 않고, 표시 장치(DD)는 원형 및 다각형 등 다양한 형상들을 가질 수 있다. 표시 장치(DD)는 가요성 표시 장치일 수 있다.
이하, 제1 방향(DR1) 및 제2 방향(DR2)에 의해 정의된 평면과 실질적으로 수직하게 교차하는 방향은 제3 방향(DR3)으로 정의된다. 본 명세서에서 "평면상에서 봤을 때"의 의미는 제3 방향(DR3)에서 바라본 상태를 의미할 수 있다.
표시 장치(DD)의 상면은 표시면(DS)으로 정의될 수 있으며, 제1 방향(DR1) 및 제2 방향(DR2)에 의해 정의된 평면을 가질 수 있다. 표시면(DS)을 통해 표시 장치(DD)에서 생성된 이미지들(IM)이 사용자에게 제공될 수 있다.
표시면(DS)은 표시 영역(DA) 및 표시 영역(DA) 주변의 비표시 영역(NDA)을 포함할 수 있다. 표시 영역(DA)은 영상을 표시하고, 비표시 영역(NDA)은 영상을 표시하지 않을 수 있다. 비표시 영역(NDA)은 표시 영역(DA)을 둘러싸고, 소정의 색으로 인쇄되는 표시 장치(DD)의 테두리를 정의할 수 있다.
표시 장치(DD)는 폴딩되거나 언폴딩되는 접이식(폴더블) 표시 장치(DD)일 수 있다. 표시 장치(DD)는 다양한 방향으로 폴딩될 수 있다.
도 2 및 도 3을 참조하면, 표시 장치(DD)는 제2 방향(DR2)에 평행한 제1 폴딩축(FX1)을 기준으로 휘어져, 폴딩될 수 있다. 제1 폴딩축(FX1)은 표시 장치(DD)의 단변에 평행한 단축으로 정의될 수 있다. 또한, 표시 장치(DD)는 제1 방향(DR1)에 평행한 제2 폴딩축(FX2)을 기준으로 휘어져, 폴딩될 수 있다. 제2 폴딩축(FX2)은 표시 장치(DD)의 장변에 평행한 장축으로 정의될 수 있다.
표시 장치(DD)는 표시면(DS)이 외부에 노출되도록 아웃-폴딩(out-folding)될 수 있다. 그러나, 이에 한정되지 않고, 표시 장치(DD)는 표시면(DS)이 외부에 노출되지 않도록 제1 폴딩축(FX1) 또는 제2 폴딩축(FX2)을 기준으로 휘어져, 인-폴딩(in-folding)될 수 있다.
도 4는 본 발명의 실시 예에 따른 표시 장치의 단면을 개략적으로 보여주는 도면이다.
도 4를 참조하면, 표시 장치(DD)는 표시 패널(DP), 표시 패널(DP) 상에 배치된 입력 감지부(TSP), 입력 감지부(TSP) 상에 배치된 컬러 필터층(CFL), 컬러 필터층(CFL) 상에 배치된 윈도우(WIN), 및 컬러 필터층(CFL)과 윈도우(WIN) 사이에 배치된 접착제(OCA)를 포함할 수 있다.
본 발명의 일 실시예에 따른 표시 패널(DP)은 발광형 표시패널일 수 있고, 특별히 제한되지 않는다. 예컨대, 표시 패널(DP)은 유기발광 표시패널 또는 퀀텀닷 발광 표시패널일 수 있다. 유기발광 표시 패널의 발광층은 유기발광물질을 포함할 수 있다. 퀀텀닷 발광 표시패널의 발광층은 퀀텀닷 및 퀀텀로드 등을 포함할 수 있다. 이하, 표시 패널(DP)은 유기발광 표시패널로 설명된다.
표시 패널(DP)은 기판(SUB), 기판(SUB) 상에 배치된 화소층(PXL), 및 화소층(PXL)을 덮도록 기판(SUB) 상에 배치된 박막 봉지층(TFE)을 포함할 수 있다. 기판(SUB)은 투명한 기판으로서 가요성 플라스틱 기판을 포함할 수 있다. 예를 들어, 기판(SUB)은 폴리 이미드(PI:Polyimide)를 포함할 수 있다.
기판(SUB)은 표시 장치(DD)의 표시면(DS)과 같이 표시 영역(DA) 및 표시 영역(DA) 주변의 비표시 영역(NDA)을 포함할 수 있다. 화소층(PXL)은 표시 영역(DA) 상에 배치될 수 있다. 화소층(PXL)은 복수개의 화소들을 포함하고, 화소들 각각은 발광 소자를 포함할 수 있다.
박막 봉지층(TFE)은 적어도 2개의 무기층들과 무기층들 사이에 배치된 유기층을 포함할 수 있다. 무기층들은 무기 물질을 포함하고, 수분/산소로부터 화소층(PXL)을 보호할 수 있다. 유기층은 유기 물질을 포함하고, 먼지 입자와 같은 이물질로부터 화소층(PXL)을 보호할 수 있다.
입력 감지부(TSP)는 외부의 입력(예를 들어, 사용자의 터치)을 감지하여 소정의 입력 신호로 변경하고, 입력 신호를 표시 패널(DP)에 제공할 수 있다. 입력 감지부(TSP)는 외부의 입력을 감지하기 위한 복수개의 센서부들을 포함할 수 있다. 입력 감지부(TSP)는 터치 감지부로 정의될 수도 있다. 센서부들의 구체적인 구성은 이하 도 8에서 상세히 설명될 것이다.
센서부들은 정전 용량 방식으로 외부의 입력을 감지할 수 있다. 표시 패널(DP)은 입력 감지부(TSP)로부터 입력 신호를 제공받고, 입력 신호에 대응하는 영상을 생성할 수 있다.
컬러 필터층(CFL)은 복수개의 컬러 필터들을 포함할 수 있다. 컬러 필터들은 외부광을 컬러 필터들의 색으로 변환할 수 있다. 컬러 필터들의 구체적인 구성은 이하 도 12에서 상세히 설명될 것이다.
윈도우(WIN)는 외부의 스크레치 및 충격으로부터 표시 패널(DP) 및 입력 감지부(TSP)를 보호할 수 있다. 윈도우(WIN)는 접착제(OCA)에 의해 입력 감지부(TSP)에 부착될 수 있다. 접착제(OCA)는 광학 투명 접착제(Optical Clear Adhesive)를 포함할 수 있다. 표시 패널(DP)에서 생성된 영상은 윈도우(WIN)를 투과하여 사용자에게 제공될 수 있다.
도 5는 도 4에 도시된 표시 장치의 평면도이다.
도 5에는 예시적으로 표시 패널(DP)의 평면 구성이 도시되었으며, 입력 감지부(TSP), 컬러 필터층(CFL), 및 윈도우(WIN)의 평면 구성은 생략되었다.
도 5를 참조하면, 본 발명의 실시 예에 따른 표시 장치(DD)는 표시 패널(DP), 주사 구동부(SDV)(scan driver), 데이터 구동부(DDV)(data driver), 및 발광 구동부(EDV)(emission driver)를 포함할 수 있다.
표시 패널(DP)은 가요성 표시 패널일 수 있다. 예를 들어, 표시 패널(DP)은 가요성 기판 상에 배치된 복수개의 전자 소자들을 포함할 수 있다. 표시 패널(DP)은 제1 방향(DR1)으로 장변들을 갖고, 제2 방향(DR2)으로 단변들을 갖는 직사각형의 형상을 가질 수 있으나, 표시 패널(DP)의 형상이 이에 제한되는 것은 아니다. 표시 패널(DP)은 표시 장치(DD)의 표시면(DS)과 같이 표시 영역(DA) 및 표시 영역(DA)을 둘러싸는 비표시 영역(NDA)을 포함할 수 있다.
표시 패널(DP)은 복수개의 화소들(PX), 복수개의 주사 라인들(SL1~SLm), 복수개의 데이터 라인들(DL1~DLn), 및 복수개의 발광 라인들(EL1~ELm)을 포함할 수 있다. m 및 n은 자연수이다. 화소들(PX)은 표시 영역(DA)에 배치되고, 주사 라인들(SL1~SLm), 데이터 라인들(DL1~DLn), 및 발광 라인들(EL1~ELm)에 연결될 수 있다.
주사 구동부(SDV), 데이터 구동부(DDV), 및 발광 구동부(EDV)는 비표시 영역(NDA)에 배치될 수 있다. 주사 구동부(SDV) 및 발광 구동부(EDV)는 표시 패널(DP)의 장변들에 각각 인접하게 배치될 수 있다. 데이터 구동부(DDV)는 집적 회로 칩 형태로 제작되어 표시 패널(DP)의 단변들 중 어느 한 단변에 인접하게 배치될 수 있다.
주사 라인들(SL1~SLm)은 제2 방향(DR2)으로 연장되어 주사 구동부(SDV)에 연결될 수 있다. 데이터 라인들(DL1~DLn)은 제1 방향(DR1)으로 연장되어 데이터 구동부(DDV)에 연결될 수 있다. 발광 라인들(EL1~ELm)은 제2 방향(DR2)으로 연장되어 발광 구동부(EDV)에 연결될 수 있다.
주사 구동부(SDV)는 복수개의 주사 신호들을 생성하고, 주사 신호들은 주사 라인들(SL1~SLm)을 통해 화소들(PX)에 인가될 수 있다. 주사 신호들은 순차적으로 화소들(PX)에 인가될 수 있다. 데이터 구동부(DDV)는 복수개의 데이터 전압들을 생성하고, 데이터 전압들은 데이터 라인들(DL1~DLn)을 통해 화소들(PX)에 인가될 수 있다. 발광 구동부(EDV)는 복수개의 발광 신호들을 생성하고, 발광 신호들은 발광 라인들(EL1~ELm)을 통해 화소들(PX)에 인가될 수 있다.
도시하지 않았으나, 표시 장치(DD)는 주사 구동부(SDV), 데이터 구동부(DDV), 및 발광 구동부(EDV)의 동작을 제어하기 위한 타이밍 컨트롤러(미 도시됨)를 포함할 수 있다.
타이밍 컨트롤러는 외부로부터 수신된 제어 신호들에 응답하여 주사 제어 신호, 데이터 제어 신호, 및 발광 제어 신호를 생성할 수 있다. 타이밍 컨트롤러는 외부로부터 영상 신호들을 수신하고, 데이터 구동부(DDV)와의 인터페이스 사양에 맞도록 영상 신호들의 데이터 포맷을 변환하여 데이터 구동부(DDV)에 제공할 수 있다.
주사 구동부(SDV)는 주사 제어 신호에 응답하여 주사 신호들을 생성하고, 발광 구동부(EDV)는 발광 제어 신호에 응답하여 발광 신호들을 생성할 수 있다. 데이터 구동부(DDV)는 데이터 포맷이 변환된 영상 신호들을 제공받고, 데이터 제어 신호에 응답하여 영상 신호들에 대응하는 데이터 전압들을 생성할 수 있다.
화소들(PX)은 주사 신호들에 응답하여 데이터 전압들을 제공받을 수 있다. 화소들(PX)은 발광 신호들에 응답하여 데이터 전압들에 대응하는 휘도의 광을 발광함으로써 영상을 표시할 수 있다. 화소들(PX)의 발광 시간은 발광 신호들에 의해 제어될 수 있다.
도 6은 도 5에 도시된 어느 한 화소의 등가 회로를 예시적으로 도시한 도면이다.
도 6을 참조하면, 화소(PX)는 발광 소자(OLED) 및 화소 회로(CC)를 포함할 수 있다. 화소 회로(CC)는 복수개의 트랜지스터들(T1~T7) 및 커패시터(CP)를 포함할 수 있다. 화소 회로(CC)는 데이터 전압에 대응하여 발광 소자(OLED)에 흐르는 전류량을 제어할 수 있다.
발광 소자(OLED)는 화소 회로(CC)로부터 제공되는 전류량에 대응하여 소정의 휘도로 발광할 수 있다. 이를 위해, 제1 전압(ELVDD)의 레벨은 제2 전압(ELVSS)의 레벨보다 높게 설정될 수 있다.
트랜지스터들(T1~T7)은 각각 입력 전극(또는, 소스 전극), 출력 전극(또는, 드레인 전극) 및 제어 전극(또는, 게이트 전극)을 포함할 수 있다. 본 명세서 내에서 편의상 입력 전극 및 출력 전극 중 어느 하나는 제1 전극으로 지칭되고, 다른 하나는 제2 전극으로 지칭될 수 있다.
제1 트랜지스터(T1)의 제1 전극은 제5 트랜지스터(T5)를 경유하여 제1 전압(ELVDD)이 인가되는 전원 라인(PL)에 접속되고, 제2 전극은 제6 트랜지스터(T6)를 경유하여 발광 소자(OLED)의 애노드 전극에 접속될 수 있다. 제1 트랜지스터(T1)는 구동 트랜지스터로 정의될 수 있다. 제1 트랜지스터(T1)는 제1 트랜지스터(T1)의 제어 전극에 인가되는 전압에 따라 발광 소자(OLED)에 흐르는 전류량을 제어할 수 있다.
제2 트랜지스터(T2)는 데이터 라인(DL)과 제1 트랜지스터(T1)의 제1 전극 사이에 접속되고, 제2 트랜지스터(T2)의 제어전극은 i번째 주사 라인(SLi)에 접속될 수 있다. 제2 트랜지스터(T2)는 i번째 주사 라인(SLi)을 통해 i번째 주사 신호(Si)를 제공받아 턴-온되어 데이터 라인(DL)과 제1 트랜지스터(T1)의 제1 전극을 전기적으로 접속시킬 수 있다.
제3 트랜지스터(T3)는 제1 트랜지스터(T1)의 제2 전극과 제어 전극 사이에 접속될 수 있다. 제3 트랜지스터(T3)의 제어 전극은 i번째 주사 라인(SLi)에 접속될 수 있다. 제3 트랜지스터(T3)는 i번째 주사 라인(SLi)을 통해 i번째 주사 신호(Si)를 제공받아 턴-온되어 제1 트랜지스터(T1)의 제2 전극과 제어 전극을 전기적으로 접속시킬 수 있다. 제3 트랜지스터(T3)가 턴-온될 때 제1 트랜지스터(T1)는 다이오드 형태로 접속될 수 있다.
제4 트랜지스터(T4)는 노드(ND)와 초기화 전원 생성부(미도시) 사이에 접속될 수 있다. 제4 트랜지스터(T4)의 제어 전극은 i-1번째 주사 라인(SLi-1)에 접속될 수 있다. 제4 트랜지스터(T4)는 i-1번째 주사 라인(SLi-1)을 통해 i-1번째 주사 신호(Si-1)를 제공받아 턴-온되어 노드(ND)로 초기화 전압(Vint)을 제공할 수 있다.
제5 트랜지스터(T5)는 전원 라인(PL)과 제1 트랜지스터(T1)의 제1 전극 사이에 접속될 수 있다. 제5 트랜지스터(T5)의 제어 전극은 i번째 발광 라인(ELi)에 접속될 수 있다.
제6 트랜지스터(T6)는 제1 트랜지스터(T1)의 제2 전극과 발광 소자(OLED)의 애노드 전극 사이에 접속될 수 있다. 제6 트랜지스터(T6)의 제어 전극은 i번째 발광 라인(ELi)에 접속될 수 있다.
제7 트랜지스터(T7)는 초기화 전원 생성부(미도시)와 발광 소자(OLED)의 애노드 전극 사이에 접속될 수 있다. 제7 트랜지스터(T7)의 제어 전극은 i+1번째 주사 라인(SLi+1)에 접속될 수 있다. 제7 트랜지스터(T7)는 i+1번째 주사 라인(SLi+1)을 통해 i+1번째 주사 신호(Si+1)를 제공받아 턴-온되어 초기화 전압(Vint)을 발광 소자(OLED)의 애노드 전극으로 제공할 수 있다.
커패시터(CP)는 전원 라인(PL)과 노드(ND) 사이에 배치될 수 있다. 커패시터(CP)는 데이터 전압을 저장할 수 있다. 커패시터(CP)에 저장된 전압에 따라 제5 트랜지스터(T5) 및 제6 트랜지스터(T6)가 턴-온 될 때 제1 트랜지스터(T1)에 흐르는 전류량이 결정될 수 있다.
도 6에서 트랜지스터들(T1~T7)은 PMOS를 기준으로 도시하였으나, 이에 한정되지 않고 본 발명의 다른 실시예에서 트랜지스터들(T1~T7)은 NMOS로 구성될 수 있다.
도 7은 도 6에 도시된 발광 소자에 대응하는 부분의 단면을 도시한 도면이다.
도 7을 참조하면, 화소(PX)는 발광 소자(OLED) 및 발광 소자(OLED)에 연결된 트랜지스터(TR)를 포함할 수 있다. 발광 소자(OLED)는 제1 전극(E1), 제2 전극(E2), 및 제1 전극(E1)과 제2 전극(E2) 사이에 배치된 유기 발광층(OEL)을 포함할 수 있다. 트랜지스터(TR)는 도 6에 도시된 제6 트랜지스터(T6)일 수 있다. 발광 소자(OLED)는 유기 발광 소자로 정의될 수 있다.
제1 전극(E1)은 애노드 전극일 수 있으며, 제2 전극(E2)은 캐소드 전극일 수 있다. 제1 전극(E1)은 화소 전극으로 정의될 수 있으며, 제2 전극(E2)은 공통 전극으로 정의될 수 있다.
화소(PX)는 화소 영역(PA) 및 화소 영역(PA) 주변의 비화소 영역(NPA)으로 구분될 수 있다. 유기 발광 소자(OLED)는 화소 영역(PA)에 배치되고, 트랜지스터(TR)는 비화소 영역(NPA)에 배치될 수 있다.
트랜지스터(TR) 및 발광 소자(OLED)는 기판(SUB) 상에 배치될 수 있다. 기판(SUB) 상에 버퍼층(BFL)이 배치되며, 버퍼층(BFL)은 무기 물질을 포함할 수 있다.
버퍼층(BFL) 상에 트랜지스터(TR)의 반도체층(SM)이 배치될 수 있다. 반도체층(SM)은 비정질(Amorphous) 실리콘 또는 다결정질(Poly) 실리콘과 같은 무기 재료의 반도체나 유기 반도체를 포함할 수 있다. 또한, 반도체층(SM)은 산화물 반도체(oxide semiconductor)를 포함할 수 있다. 도 7에 도시되지 않았으나, 반도체층(SM)은 소스 영역, 드레인 영역, 및 소스 영역과 드레인 영역 사이의 채널 영역을 포함할 수 있다.
반도체층(SM)을 덮도록 버퍼층(BFL) 상에 제1 절연층(INS1)이 배치될 수 있다. 제1 절연층(INS1)은 무기 물질을 포함할 수 있다. 제1 절연층(INS1) 상에 반도체층(SM)과 중첩하는 트랜지스터(TR)의 게이트 전극(GE)이 배치될 수 있다. 게이트 전극(GE)은 반도체층(SM)의 채널 영역과 중첩되도록 배치될 수 있다.
게이트 전극(GE)을 덮도록 제1 절연층(INS1) 상에 제2 절연층(INS2)이 배치될 수 있다. 제2 절연층(INS2)은 유기 물질 및/또는 무기 물질을 포함할 수 있다.
제2 절연층(INS2) 상에 트랜지스터(TR)의 소스 전극(SE) 및 드레인 전극(DE)이 서로 이격되어 배치될 수 있다. 소스 전극(SE)은 제1 절연층(INS1) 및 제2 절연층(INS2)에 정의된 제1 컨택홀(CH1)을 통해 반도체층(SM)의 소스 영역에 연결될 수 있다. 드레인 전극(DE)은 제1 절연층(INS1) 및 제2 절연층(INS2)에 정의된 제2 컨택홀(CH2)을 통해 반도체층(SM)의 드레인 영역에 연결될 수 있다.
트랜지스터(TR)의 소스 전극(SE) 및 드레인 전극(DE)을 덮도록 제2 절연층(INS2) 상에 평탄화 절연층(P_IS)이 배치될 수 있다. 평탄화 절연층(P_IS)은 평평한 상면을 제공할 수 있다. 평탄화 절연층(P_IS)은 트랜지스터(TR)의 소스 전극(SE) 및 드레인 전극(DE)을 덮도록 제2 절연층(INS2) 상에 배치된 제1 평탄화 절연층(P_IS1) 및 제1 평탄화 절연층(P_IS1) 상에 배치된 제2 평탄화 절연층(P_IS2)을 포함할 수 있다.
제1 및 제2 평탄화 절연층들(P_IS1,P_IS2)은 유기 물질을 포함할 수 있다. 제1 및 제2 평탄화 절연층들(P_IS1,P_IS2)은 서로 같은 유기 물질을 포함할 수 있다. 그러나, 이에 한정되지 않고, 제1 및 제2 평탄화 절연층들(P_IS1,P_IS2)은 서로 다른 유기 물질들을 포함할 수 있다. 제2 평탄화 절연층(P_IS2)은 감광성 폴리 이미드(PSPI:photo sensitive polyimide)를 포함할 수 있다.
평탄화 절연층(P_IS) 상에 제1 전극(E1)이 배치될 수 있다. 제1 전극(E1)은 평탄화 절연층(P_IS)에 정의된 제3 컨택홀(CH3)을 통해 트랜지스터(TR)의 드레인 전극(DE)에 연결될 수 있다. 제3 컨택홀(CH3)은 제1 및 제2 평탄화 절연층들(P_IS1,P_IS2)에 정의될 수 있다.
제1 전극(E1) 및 평탄화 절연층(P_IS) 상에 제1 전극(E1)의 소정의 부분을 노출시키는 화소 정의막(PDL)이 배치될 수 있다. 화소 정의막(PDL)은 비화소 영역(NPA)에 중첩할 수 있다. 화소 정의막(PDL)에는 화소 영역(PA)에 중첩하여 제1 전극(E1)의 소정의 부분을 노출시키기는 화소 개구부(PX_OP)가 정의될 수 있다.
제2 평탄화 절연층(P_IS2)으로부터 돌출된 돌출부(PRT)가 비화소 영역(NPA)에 배치될 수 있다. 돌출부(PRT)는 화소 정의막(PDL)을 관통하여 화소 정의막(PDL) 위로 연장할 수 있다. 돌출부(PRT)의 구성은, 이하, 도 12를 참조하여 보다 더 상세하게 설명될 것이다.
화소 개구부(PX_OP) 내에서 제1 전극(E1) 상에 유기 발광층(OEL)이 배치될 수 있다. 유기 발광층(OEL)은 적색, 녹색, 및 청색 중 어느 하나의 광을 생성할 수 있다. 그러나 이에 한정되지 않고, 유기 발광층(OEL)은 적색, 녹색, 및 청색을 생성하는 유기 물질들의 조합에 의해 백색광을 생성할 수도 있다.
화소 정의막(PDL), 유기 발광층(OEL), 및 돌출부(PRT) 상에 제2 전극(E2)이 배치될 수 있다. 박막 봉지층(TFE)은 화소 정의막(PDL), 발광 소자(OLED), 및 돌출부(PRT) 상에 배치될 수 있다. 박막 봉지층(TFE)은 제2 전극(E2) 상에 배치될 수 있다. 기판(SUB)과 박막 봉지층(TFE) 사이의 층은 화소층(PXL)으로 정의될 수 있다.
제1 전압(ELVDD)이 제1 전극(E1)에 인가되고, 제2 전압(ELVSS)이 제2 전극(E2)에 인가될 수 있다. 유기 발광층(OEL)에 주입된 정공과 전자가 결합하여 여기자(exciton)가 형성되고, 여기자가 바닥 상태로 전이하면서 발광 소자(OLED)가 발광될 수 있다. 발광 소자(OLED)는 전류의 흐름에 따라 적색, 녹색, 및 청색의 빛을 발광함으로써, 영상이 표시될 수 있다.
도 8은 도 4에 도시된 입력 감지부의 평면도이다.
도 8을 참조하면, 입력 감지부(TSP)는 복수개의 감지 전극들(SE1,SE2), 복수개의 배선들(SL1,SL2), 및 복수개의 패드들(PD)을 포함할 수 있다. 감지 전극들(SE1,SE2), 배선들(SL1,SL2), 및 패드들(PD)은 박막 봉지층(TFE) 상에 배치될 수 있다.
입력 감지부(TSP)의 평면 영역은 활성 영역(AA) 및 활성 영역(AA)을 둘러싸는 비활성 영역(NAA)을 포함할 수 있다. 감지 전극들(SE1,SE2)은 활성 영역(AA)에 배치되고, 패드들(PD)은 비활성 영역(NAA)에 배치될 수 있다. 배선들(SL1,SL2)은 감지 전극들(SE1,SE2)에 연결되고, 비활성 영역(NAA)으로 연장하여 패드들(PD)에 연결될 수 있다.
도시하지 않았으나, 패드들(PD)은 연성 인쇄 회로 기판(Flexible Printed Circuit Board)을 통해 입력 감지부(TSP)를 구동하기 위한 구동부에 연결될 수 있다.
감지 전극들(SE1,SE2)은 제1 방향(DR1)으로 연장하여 제2 방향(DR2)으로 배열된 복수개의 제1 감지 전극들(SE1) 및 제2 방향(DR2)으로 연장하여 제1 방향(DR1)으로 배열된 복수개의 제2 감지 전극들(SE2)을 포함할 수 있다. 배선들(SL1,SL2)은 제1 감지 전극들(SE1)에 연결된 복수개의 제1 신호 배선들(SL1) 및 제2 감지 전극들(SE2)에 연결된 복수개의 제2 신호 배선들(SL2)을 포함할 수 있다.
제2 감지 전극들(SE2)은 제1 감지 전극들(SE1)과 서로 절연되어 교차하도록 연장할 수 있다. 제1 감지 전극들(SE1)은 출력 감지 전극들로 정의되고, 제2 감지 전극들(SE2)은 입력 감지 전극들로 정의될 수 있다.
제1 감지 전극들(SE1) 각각은 제1 방향(DR1)으로 배열된 복수개의 제1 센서부들(SP1) 및 제1 센서부들(SP1)을 연결하는 복수개의 제1 연결부들(CP1)을 포함할 수 있다. 제1 연결부들(CP1) 각각은 서로 인접한 2개의 제1 센서부들(SP1) 사이에 배치되어 2 개의 제1 센서부들(SP1)을 전기적으로 연결할 수 있다.
제2 감지 전극들(SE2) 각각은 제2 방향(DR2)으로 배열된 복수개의 제2 센서부들(SP2) 및 제2 센서부들(SP2)을 연결하는 복수개의 제2 연결부들(CP2)을 포함할 수 있다. 제2 연결부들(CP2) 각각은 서로 인접한 2개의 제2 센서부들(SP2) 사이에 배치되어 2 개의 제2 센서부들(SP2)을 전기적으로 연결할 수 있다.
제1 센서부들(SP1) 및 제2 센서부들(SP2)은 메쉬 형상을 가질 수 있다. 제1 센서부들(SP1) 및 제2 센서부들(SP2)은 서로 중첩하지 않고 서로 이격되어, 서로 교호적으로 배치될 수 있다. 제2 연결부들(CP2)은 제1 연결부들(CP1)과 서로 절연되어 교차할 수 있다.
제1 및 제2 센서부들(SP1,SP2) 및 제1 연결부들(CP1)은 동일층에 배치될 수 있다. 제2 연결부들(CP2)은 제1 및 제2 센서부들(SP1,SP2) 및 제1 연결부들(CP1)과 다른 층에 배치될 수 있다.
제1 신호 배선들(SL1)은 제1 감지 전극들(SE1)의 일단들에 각각 연결되고, 비활성 영역(NAA)으로 연장하여 패드들(PD)에 연결될 수 있다. 제2 신호 배선들(SL2)은 제2 감지 전극들(SE2)의 일단들에 각각 연결되고, 비활성 영역(NAA)으로 연장하여 패드들(PD)에 연결될 수 있다.
도 9는 도 8에 도시된 제1 및 제2 센서부들의 구성을 보여주기 위한 도면이다. 도 10은 도 9에 도시된 I-I'선의 단면도이다.
예시적으로 도 9에는 서로 인접한 2개의 제1 센서부들(SP1) 및 서로 인접한 2개의 제2 센서부들(SP2)이 도시되었다.
도 9를 참조하면, 제1 및 제2 센서부들(SP1,SP2)은 메쉬 형상을 가질 수 있다. 예를 들어 제1 및 제2 센서부들(SP1,SP2) 각각은 제1 대각 방향(DDR1)으로 연장된 복수개의 제1 가지부들(BP1) 및 제2 대각 방향(DDR2)으로 연장된 복수개의 제2 가지부들(BP2)을 포함할 수 있다.
제1 대각 방향(DDR1)은 제1 및 제2 방향들(DR1,DR2)에 의해 정의된 평면 상에서 제1 및 제2 방향들(DR1,DR2)과 교차하는 방향으로 정의될 수 있다. 제2 대각 방향(DDR2)은 제1 및 제2 방향들(DR1,DR2)에 의해 정의된 평면 상에서 제1 대각 방향(DDR1)에 교차하는 방향으로 정의될 수 있다. 예시적으로, 제1 방향(DR1) 및 제2 방향(DR2)은 서로 수직하게 교차하고, 제1 대각 방향(DDR1) 및 제2 대각 방향(DDR2)은 서로 수직하게 교차할 수 있다.
제1 및 제2 센서부들(SP1,SP2) 각각의 제1 가지부들(BP1)은 제2 가지부들(BP2)과 교차하고 서로 일체로 형성될 수 있다. 서로 교차하는 제1 가지부들(BP1) 및 제2 가지부들(BP2)에 의해 마름모 형상의 개구부들(TOP)이 정의될 수 있다. 제1 및 제2 가지부들(BP1,BP2)은 메쉬선들로 정의될 수 있으며, 메쉬선들 각각의 선폭은 수 마이크로미터일 수 있다.
제1 센서부들(SP1)은 제1 연결부(CP1)에 의해 연결될 수 있다. 실질적으로, 제1 센서부들(SP1)과 제1 연결부(CP1)는 일체로 형성될 수 있다. 제1 연결부(CP1)는 메쉬 형상을 갖고, 제1 센서부들(SP1)로부터 연장될 수 있다.
제2 센서부들(SP2)은 제2 연결부(CP2)에 의해 서로 전기적으로 연결될 수 있다. 제2 연결부(CP2)는 제2 센서부들(SP2)과 일체로 형성되지 않을 수 있다. 제2 연결부(CP2)는 복수개의 컨택홀들(TS-CH)을 통해 제2 센서부들(SP2)에 연결될 수 있다.
도 10을 참조하면, 박막 봉지층(TFE) 상에 제2 연결부(CP2)가 배치될 수 있다. 제2 연결부(CP2)를 덮도록 박막 봉지층(TFE) 상에 제1 절연층(TS-IL1)이 배치될 수 있다. 제1 절연층(TS-IL1) 상에 제1 연결부(CP1) 및 제2 센서부들(SP2)이 배치될 수 있다. 제1 연결부(CP1)와 일체로 형성된 제1 센서부들(SP1) 역시 제1 절연층(TS-IL1) 상에 배치될 수 있다. 제1 연결부(CP1) 및 제2 센서부들(SP2)을 덮도록 제1 절연층(TS-IL1) 상에 제2 절연층(TS-IL2)이 배치될 수 있다.
제2 연결부(CP2)는 제1 절연층(TS-IL1)에 정의된 복수개의 컨택홀들(TS-CH)을 통해 제2 센서부들(SP2)에 연결될 수 있다. 제2 연결부(CP2)의 양측들이 컨택홀들(TS-CH)을 통해 제2 센서부들(SP2)에 연결될 수 있다.
도 11은 도 8에 도시된 제1 영역(A1)의 확대도이다.
도 11은 실질적으로 본 발명의 실시 예에 따른 화소들의 형상을 설명하기 위한 도면으로서, 설명의 편의를 위해 도 11에는 제1 및 제2 센서부들(SP1,SP2)과 함께 화소들(PX)의 평면 형상이 도시되었다.
도 11을 참조하면, 도 5에 도시된 화소들(PX)은 도 11에 도시된 복수개의 화소 영역들(PA) 및 화소 영역들(PA) 주변의 비화소 영역(NPA)을 포함할 수 있다. 도 7에 도시된 화소 영역(PA)은 도 11에 도시된 화소 영역들(PA) 중 어느 하나일 수 있다.
화소 영역들(PA)은 복수개의 제1, 제2, 및 제3 화소 영역들(PA1,PA2,PA3)을 포함할 수 있다. 제1 화소 영역(PA1)은 적색을 표시할 수 있고, 제2 화소 영역(PA2)은 녹색을 표시할 수 있고, 제3 화소 영역(PA3)은 청색을 표시할 수 있다. 그러나, 이에 한정되지 않고, 화소 영역들(PA)은 마젠타, 시안, 또는 화이트 색을 표시하기 위한 화소들을 더 포함할 수 있다.
화소 영역들(PA)은 표시하는 색에 따라서 서로 다른 크기를 가질 수 있다. 예를 들어, 제1 화소 영역(PA1)은 제2 화소 영역(PA2)보다 크고 제3 화소 영역(PA3)은 제1 화소 영역(PA1)보다 클 수 있다.
화소 영역들(PA)은 마름모 형상을 가질 수 있으나, 이에 한정되지 않고, 화소 영역들(PA)은 원형 및 다각형 등 다양한 형상들을 가질 수 있다. 화소 영역들(PA)은 제1 대각 방향(DDR1) 및 제2 대각 방향(DDR2)으로 배열될 수 있다.
제1 및 제2 센서부들(SP1,SP2)은 비화소 영역(NPA)에 중첩할 수 있다. 개구부들(TOP)은 화소 영역들(PA)의 형상에 대응하는 마름모 형상을 가지며, 화소 영역들(PA)에 대응하는 크기를 가질 수 있다.
화소 영역들(PA)은 발광 영역들로 정의되고 비화소 영역(NPA)은 비발광 영역으로 정의될 수 있다. 제1 및 제2 센서부들(SP1,SP2)이 비화소 영역(NPA)에 배치되므로, 화소 영역들(PA)에서 생성된 광은 제1 및 제2 센서부들(SP1,SP2)의 영향을 받지 않고 정상적으로 출광될 수 있다.
도 12는 도 11에 도시된 제1, 제2, 및 제3 화소 영역들이 배치된 표시 장치의 단면도이다.
설명의 편의를 위해, 도 12에서 제1, 제2, 및 제3 화소 영역들(PA1,PA2,PA3)은 서로 동일한 크기로 도시되었으며, 입력 감지부(TSP)는 단일층으로 도시하였다. 또한, 컬러 필터층(CFL) 및 윈도우(WIN)가 표시 패널(DP)과 함께 도시되었다. 트랜지스터들(TR) 및 발광 소자들(OLED)의 구성은 앞서 상세히 설명되었으므로, 생략되거나, 간략히 설명될 것이다.
도 12를 참조하면, 기판(SUB)은 복수개의 제1, 제2, 및 제3 화소 영역들(PA1,PA2,PA3) 및 제1, 제2, 및 제3 화소 영역들(PA1,PA2,PA3) 각각의 주변의 비화소 영역(NPA)을 포함할 수 있다. 도 7에 도시된 화소 영역(PA)은 제1, 제2, 및 제3 화소 영역들(PA1,PA2,PA3) 중 어느 하나일 수 있다.
트랜지스터들(TR)은 기판(SUB)의 비화소 영역(NPA) 상에 배치되고, 발광 소자들(OLED)은 화소 개구부들(PX_OP)에 배치될 수 있다. 발광 소자들(OLED)은 제3 컨택홀들(CH3)을 통해 트랜지스터들(TR)에 연결될 수 있다.
화소 정의막(PDL)은 흑색을 가질 수 있다. 화소 정의막(PDL)이 흑색을 가지므로, 화소 정의막(PDL)은 비화소 영역(NPA)에서 불필요한 광을 차단하여 발광 소자들(OLED)에서 생성된 광이 서로 섞이는 현상(혼색)을 방지할 수 있다.
평탄화 절연층(P_IS)은 트랜지스터들(TR)을 덮도록 기판(SUB) 상에 배치될 수 있다. 돌출부(PRT)는 비화소 영역(NPA)에 중첩하고, 평탄화 절연층(P_IS)으로부터 상부로 돌출될 수 있다. 돌출부(PRT)는 화소 정의막(PDL)을 관통하고, 화소 정의막(PDL)보다 상부로 연장할 수 있다. 따라서, 돌출부(PRT)의 상면은 화소 정의막(PDL)의 상면보다 높게 배치될 수 있다.
평탄화 절연층(P_IS)은 트랜지스터들(TR)을 덮도록 기판(SUB) 상에 배치된 제1 평탄화 절연층(P_IS1) 및 제1 평탄화 절연층(P_IS1) 상에 배치된 제2 평탄화 절연층(P_IS2)을 포함할 수 있다. 돌출부(PRT)는 제2 평탄화 절연층(P_IS2)으로부터 돌출되어, 화소 정의막(PDL)을 관통하고, 화소 정의막(PDL)보다 상부로 연장할 수 있다.
돌출부(PRT)는 제1, 제2, 및 제3 화소 영역들(PA1,PA2,PA3) 사이의 비화소 영역(NPA)보다 작은 폭을 가질 수 있다. 또한, 돌출부(PRT)는 비화소 영역(NPA)에 배치된 화소 정의막(PDL)보다 작은 폭을 가질 수 있다.
박막 봉지층(TFE) 상에 입력 감지부(TSP)가 배치되고, 입력 감지부(TSP) 상에 컬러 필터층(CFL)이 배치되고, 컬러 필터층(CFL) 상에 윈도우(WIN)가 배치될 수 있다. 컬러 필터층(CFL)은 화소 영역들(PA1,PA2,PA3)에 중첩하는 복수개의 컬러 필터들(CF1,CF2,CF3) 및 비화소 영역(NPA)에 중첩하는 블랙 매트릭스(BM)를 포함할 수 있다.
컬러 필터들(CF1,CF2,CF3)은 제1, 제2, 및 제3 화소 영역들(PA1,PA2,PA3)에 각각 대응하는 색을 가질 수 있다. 블랙 매트릭스(BM)는 흑색을 갖고 비화소 영역(NPA)에서 불필요한 광을 차단할 수 있다.
컬러 필터들(CF1,CF2,CF3)은 제1 화소 영역(PA1)에 중첩하고 적색을 갖는 제1 컬러 필터(CF1), 제2 화소 영역(PA2)에 중첩하고 녹색을 갖는 제2 컬러 필터(CF2), 및 제3 화소 영역(PA3)에 중첩하고 청색을 갖는 제3 컬러 필터(CF3)를 포함할 수 있다.
제1, 제2, 및 제3 컬러 필터들(CF1,CF2,CF3)은 외부광을 적색, 녹색, 및 청색으로 변환할 수 있다. 예를 들어, 표시 장치(DD) 위에서 표시 장치(DD)를 향해 제공되는 외부 광은 제1, 제2, 및 제3 컬러 필터들(CF1,CF2,CF3)에서 적색, 녹색, 및 청색으로 각각 변환될 수 있다. 따라서, 외부 광이 표시 장치(DD)로 제공되더라도, 제1, 제2, 및 제3 화소 영역들(PA1,PA2,PA3)과 동일하게, 제1, 제2, 및 제3 컬러 필터들(CF1,CF2,CF3)에서 적색, 녹색, 및 청색이 표시될 수 있다.
컬러 필터들(CF1,CF2,CF3) 및 블랙 매트릭스(BM) 상에 제3 절연층(INS3)이 배치되고, 제3 절연층(INS3) 상에 접착제(OCA)가 배치될 수 있다.
도 13은 도 12에 도시된 돌출부의 평면 구성을 보여주는 도면이다.
예시적으로, 도 13에는 9개의 화소 영역들(PA)이 배치된 표시 패널(DP)의 일부 영역의 평면이 도시되었으며, 설명의 편의를 위해 화소 영역들(PA)은 서로 동일한 크기로 도시하였다.
도 13을 참조하면, 돌출부(PRT)는 평면 상에서 봤을 때, 서로 교차하도록 연장하는 복수개의 제1 돌출부들(PRT1) 및 복수개의 제2 돌출부들(PRT2)을 포함할 수 있다. 제1 돌출부들(PRT1)은 제1 대각 방향(DDR1)으로 연장하고 제2 대각 방향(DDR2)으로 배열될 수 있다. 제2 돌출부들(PRT2)은 제2 대각 방향(DDR2)으로 연장하고, 제1 대각 방향(DDR1)으로 배열될 수 있다. 제1 및 제2 돌출부들(PRT1,PRT2)은 일체로 형성될 수 있다.
도 14는 도 12에 도시된 돌출부 상에 배치된 마스크를 도시한 도면이다.
예시적으로, 도 14에는 제1 화소 영역(PA1)에 인접한 화소 정의막(PDL)의 부분 및 돌출부(PRT)의 부분이 도시되었다.
도 14를 참조하면, 개구부(OP)가 정의된 마스크(MSK)가 돌출부(PRT) 상에 배치될 수 있다. 개구부(OP)는 제1 화소 영역(PA1)에 중첩할 수 있다. 마스크(MSK)는 돌출부(PRT)의 상면에 접촉할 수 있다. 개구부(OP)를 통해 유기 발광층(OEL)을 형성하기 위한 유기물(OM)이 화소 개구부(PX_OP)에 의해 노출된 제1 전극(E1) 상에 제공될 수 있다.
마스크(MSK)가 돌출부(PRT) 상에 배치되므로, 마스크(MSK)는 화소 정의막(PDL)과 상부로 이격될 수 있다. 따라서, 마스크(MSK)가 화소 정의막(PDL)에 바로 접촉하지 않으므로, 화소 정의막(PDL)의 손상이 방지될 수 있다.
도 15 및 도 16은 본 발명의 다른 실시 예들에 따른 돌출부들의 평면 구성을 보여주는 도면들이다.
예시적으로, 도 15 및 도 16은 도 13에 대응하는 평면도로 도시되었다.
도 13에서 돌출부(PRT)는 제1 및 제2 대각 방향들(DDR1,DDR2)로 연장하였으나, 이에 한정되지 않고 돌출부는 어느 한 방향으로 연장할 수 있다.
도 15을 참조하면, 돌출부(PRT_1)는 제1 대각 방향(DDR1)으로 연장하고 제2 대각 방향(DDR2)으로 배열된 복수개의 제1 돌출부들(PRT1_1)을 포함할 수 있다.
도 16을 참조하면, 돌출부(PRT_2)는 제2 대각 방향(DDR2)으로 연장하고 제1 대각 방향(DDR1)으로 배열된 복수개의 제1 돌출부들(PRT1_2)을 포함할 수 있다.
도 17 내지 도 21은 본 발명의 실시 예에 따른 표시 장치의 제조 방법을 설명하기 위한 도면들이다.
설명의 편의를 위해, 도 17 내지 도 21은 도 12에 대응하는 단면으로 도시하였다.
도 17을 참조하면, 제1, 제2, 및 제3 화소 영역들(PA1,PA2,PA3) 및 제1, 제2, 및 제3 화소 영역들(PA1,PA2,PA3) 각각의 주변의 비화소 영역(NPA)을 포함하고 트랜지터들(TR) 및 제1 평탄화 절연층(P_IS1)이 배치된 기판(SUB)이 준비될 수 있다. 제1 평탄화 절연층(P_IS1)에는 제3 컨택홀들(CH3)이 정의될 수 있다.
제1 평탄화 절연층(P_IS1) 상에 제1 포토 레지스트층(PR1)이 제공될 수 있다. 제2 평탄화 절연층(P_IS2) 및 돌출부(PRT)를 형성하기 위해 제1 포토 레지스트층(PR1)이 사용될 수 있다. 설명의 편의를 위해, 제2 평탄화 절연층(P_IS2) 및 돌출부(PRT)에 해당하는 부분이 점선으로 도시되었다.
제1 포토 레지스트층(PR1)은 비화소 영역(NPA)에 중첩하는 제1 부분(PT1) 및 제1, 제2, 및 제3 화소 영역들(PA1,PA2,PA3)에 중첩하는 제2 부분들(PT2)을 포함할 수 있다. 제1 부분(PT1)은 실질적으로, 돌출부(PRT)가 형성되기 위한 영역으로서, 비화소 영역(NPA)보다 작은 폭을 가질 수 있다.
제2 부분들(PT2)은 제1 부분(PT1)을 제외한 제1 포토 레지스트층(PR1)의 부분들로 정의될 수 있다. 제3 컨택홀들(CH3)은 제2 부분들(PT2)에 중첩할 수 있다. 이하, 설명의 편의를 위해, 하나의 제2 부분(PT2) 및 하나의 제2 부분(PT2)에 관련된 구성들이 설명될 것이다.
제1 포토 레지스트층(PR1) 상에 하프톤 마스크(HMK)가 배치될 수 있다. 제2 부분(PT2)에 중첩하는 하프톤 마스크(HMK)의 부분 중, 제3 컨택홀(CH3)에 중첩하는 하프톤 마스크(HMK)의 부분에 제1 개구부(OP1)가 정의될 수 있다.
제2 부분(PT2)에 중첩하는 하프톤 마스크(HMK)의 부분 중, 제1 개구부(OP1)를 제외한 하프톤 마스크(HMK)의 부분에 제2 개구부들(OP2)이 정의될 수 있다. 제2 개구부들(OP2) 각각은 제1 개구부(OP1)보다 작은 크기를 가질수 있다. 제1 부분(PT1)에 중첩하는 하프톤 마스크(HMK)의 부분은 광을 차단할 수 있다.
이하, 평면 상에서 봤을 때, 제2 부분(PT2) 중 제1 개구부(OP1)에 중첩하는 부분은 제1 서브 부분(SPT1)으로 정의되고, 제2 부분(PT2) 중 제1 개구부(OP1)에 중첩하지 않는 부분은 제2 서브 부분(SPT2)으로 정의된다.
하프톤 마스크(HMK)를 통해 노광 공정이 수행될 수 있다. 제1 부분(PT1)은 하프톤 마스크(HMK)에 의해 광(L)이 차단되므로, 노광되지 않을 수 있다. 제1 서브 부분(SPT1)은 제1 개구부(OP1)를 투과한 광(L)에 의해 노광될 수 있다. 제2 서브 부분(SPT2)은 제2 개구부들(OP2)을 투과한 광(L)에 의해 노광될 수 있다.
제2 개구부들(OP2) 각각의 크기는 제1 개구부(OP1)의 크기보다 작으므로, 제2 서브 부분(SPT2)은 제1 서브 부분(SPT1)보다 적게 노광될 수 있다. 예를 들어, 제1 서브 부분(SPT1)은 제1 포토 레지스트층(PR1)의 두께 방향(또는 제3 방향(DR3))으로 모두 노광될 수 있다. 제2 서브 부분(SPT2)은 제1 포토 레지스트 층(PR1)의 두께 방향(또는 제3 방향(DR3))으로 모두 노광되지 않고, 소정의 깊이까지 노광될 수 있다.
노광된 제1 포토 레지스트층(PR1)의 부분은 실질적으로 도 17에 도시된 점선으로 정의될 수 있다. 예를 들어, 제1 포토 레지스트층(PR1)에서 "+" 자로 표시된 부분이 노광된 부분일 수 있다. 제2 부분(PT2)은 제2 부분(PT2)의 제1 깊이(DPT1)까지 노광될 수 있다. 제1 깊이(DPT1)는 제2 부분(PT2)의 상면과 제2 부분(PT2)의 상면과 반대하는 제2 부분(PT2)의 하면 사이로 설정될 수 있다. 추가적으로, 제2 부분(PT2)의 제1 서브 부분(SPT1)은 제2 부분(PT2)의 하면까지 노광될 수 있다.
제1 포토 레지스트층(PR1)의 노광된 부분이 현상 공정에 의해 제거될 수 있다. 예를 들어, 제2 부분(PT2)의 상면부터 제2 부분(PT2)의 제1 깊이(DPT1)까지 제2 부분(PT2)의 부분이 제거될 수 있다. 또한, 제3 컨택홀(CH3)에 중첩하는 제2 부분(PT2)의 제1 서브 부분(SPT1)은 모두 제거될 수 있다.
도 18을 참조하면, 제1 포토 레지스트층(PR1)의 노광된 부분이 현상 공정에 의해 제거되어, 제2 평탄화 절연층(P_IS2) 및 돌출부(PRT)가 형성될 수 있다. 제2 평탄화 절연층(P_IS2)에 제3 컨택홀들(CH3)이 정의될 수 있다. 제1 및 제2 평탄화 절연층들(P_IS1,P_IS2)에 정의된 제3 컨택홀들(CH3)을 통해 제1 전극들(E1)이 트랜지스터들(TR)에 연결될 수 있다.
도 19를 참조하면, 제2 평탄화 절연층(P_IS2) 상에 제2 포토 레지스트층(PR2)이 제공될 수 있다. 제2 포토 레지스트층(PR2)은 화소 정의막 형성층으로 정의될 수 있다.
돌출부(PRT) 상에 배치된 제2 포토 레지스트층(PR2)의 부분은 제1 제거부(RMP1)로 정의되고 제1, 제2, 및 제3 화소 영역들(PA1,PA2,PA3)에 중첩하는 제2 포토 레지스트층(PR2)의 부분들은 제2 제거부들(RMP2)로 정의될 수 있다. 제1 및 제2 제거부들(RMP1,RMP2)은 제2 포토 레지스트층(PR2)에서 제거될 수 있다.
도 20을 참조하면, 제1 및 제2 제거부들(RMP1,RMP2)이 제거되어 화소 정의막(PDL)이 형성될 수 있다. 제1 제거부(RMP1)가 제거됨으로써, 돌출부(PRT)는 화소 정의막(PDL)을 관통하여 화소 정의막(PDL)보다 상부로 연장할 수 있다. 제2 제거부들(RMP2)이 제거되어 화소 정의막(PDL)에 화소 개구부들(PX_OP)이 정의될 수 있다.
제2 평탄화 절연층(P_IS2)으로부터 화소 정의막(PDL)을 관통하는 돌출부(PRT)가 형성되지 않을 경우, 제2 평탄화 절연층(P_IS2) 상에 화소 정의막(PDL)이 배치되고, 화소 정의막(PDL)의 상면 상에 별도의 스페이서 구조물이 배치될 수 있다. 도 14에 도시된 마스크(MSK)는 돌출부(PRT)가 아닌 화소 정의막(PDL)의 상면 상에 배치된 스페이서 상에 배치될 수 있다. 이러한 경우, 스페이서를 제조하기 위한 별도의 마스크가 요구될 수 있다. 고가의 마스크가 추가로 사용되므로 제조 비용이 증가될 수 있다.
그러나, 본 발명의 실시 예에서, 제2 평탄화 절연층(P_IS2)의 제조시 사용되는 하프톤 마스크(HMK)를 통해 돌출부(PRT)가 형성될 수 있다. 따라서, 고가의 마스크가 추가로 사용되지 않으므로, 제조 비용이 절감될 수 있다.
도 21을 참조하면, 화소 개구부들(PX_OP)에 발광 소자들(OLED)이 제공되고, 발광 소자들(OLED) 상에 박막 봉지층(TFE)이 제공될 수 있다. 도 21에 도시하지 않았으나, 이후, 박막 봉지층(TFE) 상에 입력 감지부(TSP), 컬러 필터층(CFL), 및 윈도우(WIN)가 제공될 수 있다.
도 22 내지 도 24는 본 발명의 다른 실시 예들에 따른 표시 장치들의 단면도들이다.
도 22 내지 도 24는 도 12에 대응하는 단면으로 도시하였다. 이하, 도 12에 도시된 표시 장치(DD)와 다른 구성을 위주로, 도 22 내지 도 24에 도시된 표시 장치들(DD_1,DD_2,DD_3)의 구성이 설명될 것이며, 동일한 구성은 동일한 부호를 사용하여 도시하였다.
도 22를 참조하면, 표시 장치(DD_1)는 비화소 영역(NPA)에 중첩하고, 제1 평탄화 절연층(P_IS1)으로부터 상부로 돌출된 서브 돌출부(SPRT)를 포함할 수 있다. 제2 평탄화 절연층(P_IS2)으로부터 돌출된 돌출부(PRT)는 서브 돌출부(SPRT) 상에 배치될 수 있다. 돌출부(PRT)는 실질적으로, 도 12에 도시된 돌출부(PRT)와 동일할 수 있다. 서브 돌출부(SPRT)는 비화소 영역(NPA) 및 화소 정의막(PDL)보다 작은 폭을 가질 수 있다.
도 23을 참조하면, 표시 장치(DD_2)는 비화소 영역(NPA)에 중첩하고, 제2 평탄화 절연층(P_IS2)으로부터 상부로 돌출된 돌출부(PRT_3)를 포함할 수 있다. 돌출부(PRT_3)는 비화소 영역(NPA) 및 화소 정의막(PDL_1)보다 작은 폭을 가질 수 있다.
화소 정의막(PDL_1)은 비화소 영역(NPA)에서, 제2 평탄화 절연층(P_IS2) 및 돌출부(PRT_3) 상에 배치될 수 있다. 화소 정의막(PDL_1)은 평면 상에서 봤을 때, 돌출부(PRT_3) 주변에 배치된 제1 화소 정의막(PDL1_1) 및 제1 화소 정의막(PDL1_1)보다 높게 배치되어 돌출부(PRT_3) 상에 배치된 제2 화소 정의막(PDL1_2)을 포함할 수 있다.
도 24를 참조하면, 표시 장치(DD_3)는 비화소 영역(NPA)에 중첩하고, 제1 평탄화 절연층(P_IS1)으로부터 상부로 돌출된 서브 돌출부(SPRT_1)를 포함할 수 있다. 돌출부(PRT_3) 및 화소 정의막(PDL_1)은 실질적으로, 도 23에 도시된 돌출부(PRT_3) 및 화소 정의막(PDL_1)과 동일할 수 있다.
제2 평탄화 절연층(P_IS2)으로부터 돌출된 돌출부(PRT_3)는 서브 돌출부(SPRT_1) 상에 배치될 수 있다. 서브 돌출부(SPRT_1)는 비화소 영역(NPA) 및 화소 정의막(PDL_1)보다 작은 폭을 가질 수 있다.
이상 실시 예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. 또한 본 발명에 개시된 실시 예는 본 발명의 기술 사상을 한정하기 위한 것이 아니고, 하기의 특허 청구의 범위 및 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
DD, DD_1, DD_2, DD_3: 표시 장치 DP: 표시 패널
TSP: 입력 감지부 CFL: 컬러 필터층
WIN: 윈도우 TFE: 박막 봉지층
SUB: 기판 TR: 트랜지스터
OLED: 발광 소자 P_IS: 평탄화 절연층
P_IS1,P_IS2: 제1 및 제2 평탄화 절연층
PDL: 화소 정의막 PRT: 돌출부
PRT1,PRT2: 제1 및 제2 돌출부 SPRT: 서브 돌출부
CF: 컬러 필터 BM: 블랙 매트릭스
PR1,PR2: 제1 및 제2 포토 레지스트 PT1,PT2: 제1 및 제2 부분

Claims (24)

  1. 복수개의 화소 영역들 및 상기 화소 영역들 각각의 주변의 비화소 영역을 포함하는 기판;
    상기 비화소 영역 상에 배치된 복수개의 트랜지스터들;
    상기 트랜지스터들을 덮도록 상기 기판 상에 배치된 평탄화 절연층;
    상기 비화소 영역에 중첩하고, 상기 평탄화 절연층 상에 배치되며, 상기 화소 영역들에 중첩하는 화소 개구부들이 정의된 화소 정의막;
    상기 화소 개구부들에 배치되어 상기 트랜지스터들에 연결된 복수개의 발광 소자들; 및
    상기 비화소 영역에 중첩하고, 상기 평탄화 절연층으로부터 상부로 돌출되어 상기 화소 정의막을 관통하고, 상기 화소 정의막보다 상부로 연장된 돌출부를 포함하는 표시 장치
  2. 제 1 항에 있어서,
    상기 평탄화 절연층은,
    상기 트랜지스터들을 덮도록 상기 기판 상에 배치된 제1 평탄화 절연층; 및
    상기 제1 평탄화 절연층 상에 배치된 제2 평탄화 절연층을 포함하고,
    상기 돌출부는 상기 제2 평탄화 절연층으로부터 돌출된 표시 장치.
  3. 제 2 항에 있어서,
    상기 발광 소자들은 상기 제1 및 제2 평탄화 절연층들에 정의된 컨택홀들을 통해 상기 트랜지스터들에 연결된 표시 장치.
  4. 제 2 항에 있어서,
    상기 제1 및 제2 평탄화 절연층들은 유기 물질을 포함하는 표시 장치.
  5. 제 2 항에 있어서,
    상기 제2 평탄화 절연층은 감광성 폴리 이미드를 포함하는 표시 장치.
  6. 제 2 항에 있어서,
    상기 비화소 영역에 중첩하고, 상기 제1 평탄화 절연층에서부터 상부로 돌출된 서브 돌출부를 더 포함하는 표시 장치.
  7. 제 6 항에 있어서,
    상기 돌출부는 상기 서브 돌출부 상에 배치된 표시 장치.
  8. 제 1 항에 있어서,
    상기 발광 소자들, 상기 화소 정의막, 및 상기 돌출부 상에 배치된 박막 봉지층; 및
    상기 박막 봉지층 상에 배치된 입력 감지부를 더 포함하는 표시 장치.
  9. 제 8 항에 있어서,
    상기 화소 영역들에 중첩하고, 상기 입력 감지부 상에 배치된 복수개의 컬러 필터들; 및
    상기 비화소 영역에 중첩하고, 상기 입력 감지부 상에 배치된 블랙 매트릭스를 더 포함하는 표시 장치.
  10. 제 1 항에 있어서,
    상기 돌출부는,
    제1 대각 방향으로 연장하고, 상기 제1 대각 방향과 교차하는 제2 대각 방향으로 배열된 복수개의 제1 돌출부들; 및
    상기 제2 대각 방향으로 연장하고, 상기 제1 대각 방향으로 배열된 복수개의 제2 돌출부들을 포함하는 표시 장치.
  11. 제 1 항에 있어서,
    상기 돌출부는 제1 대각 방향으로 연장하고, 상기 제1 대각 방향과 교차하는 제2 대각 방향으로 배열된 복수개의 제1 돌출부들을 포함하는 표시 장치.
  12. 제 1 항에 있어서,
    상기 화소 정의막은 흑색을 갖는 표시 장치.
  13. 제 1 항에 있어서,
    상기 돌출부는 상기 화소 정의막보다 작은 폭을 갖는 표시 장치.
  14. 복수개의 화소 영역들 및 상기 화소 영역들 각각의 주변의 비화소 영역을 포함하고, 복수개의 트랜지스터들이 배치된 기판을 준비하는 단계;
    상기 트랜지스터들을 덮도록 상기 기판 상에 평탄화 절연층 및 상기 평탄화 절연층으로부터 상부로 돌출되어 상기 비화소 영역에 중첩하는 돌출부를 제공하는 단계;
    상기 평탄화 절연층 상에 화소 정의막 형성층을 제공하는 단계;
    상기 돌출부 상에 배치된 상기 화소 정의막 형성층의 제1 제거부 및 상기 화소 영역들에 중첩하는 상기 화소 정의막 형성층의 제2 제거부들을 제거하는 단계; 및
    상기 제2 제거부들를 제거하여 정의된 화소 개구부들에 발광 소자들을 제공하는 단계를 포함하고,
    상기 발광 소자들은 상기 트랜지스터들에 연결되는 표시 장치의 제조 방법.
  15. 제 14 항에 있어서,
    상기 평탄화 절연층을 제공하는 단계는,
    상기 비화소 영역에 중첩하는 제1 부분 및 상기 화소 영역들 각각에 중첩하는 제2 부분을 포함하는 포토 레지스트를 상기 기판 상에 제공하는 단계; 및
    상기 제2 부분을 상기 제2 부분의 상면부터 상기 제2 부분의 제1 깊이까지 제거하는 단계를 포함하고,
    상기 제1 깊이는 상기 제2 부분의 상기 상면과 상기 제2 부분의 하면 사이로 설정되고, 상기 돌출부는 상기 제1 부분에 의해 정의되는 표시 장치의 제조 방법.
  16. 제 14 항에 있어서,
    상기 돌출부는 상기 제1 및 제2 제거부들이 제거되어 형성된 상기 화소 정의막을 관통하여, 상기 화소 정의막보다 상부로 연장된 표시 장치의 제조 방법.
  17. 제 16 항에 있어서,
    상기 돌출부는 상기 비화소 영역에 배치된 상기 화소 정의막보다 작은 폭을 갖는 표시 장치의 제조 방법.
  18. 제 14 항에 있어서,
    상기 평탄화 절연층은,
    상기 기판 상에 배치된 제1 평탄화 절연층; 및
    상기 제1 평탄화 절연층 상에 배치된 제2 평탄화 절연층을 포함하고,
    상기 돌출부는 상기 제2 평탄화 절연층으로부터 돌출된 표시 장치의 제조 방법.
  19. 제 14 항에 있어서,
    상기 돌출부는,
    제1 대각 방향으로 연장하고, 상기 제1 대각 방향과 교차하는 제2 대각 방향으로 배열된 복수개의 제1 돌출부들; 및
    상기 제2 대각 방향으로 연장하고, 상기 제1 대각 방향으로 배열된 복수개의 제2 돌출부들을 포함하는 표시 장치의 제조 방법.
  20. 제 14 항에 있어서,
    상기 돌출부는 제1 대각 방향으로 연장하고, 상기 제1 대각 방향과 교차하는 제2 대각 방향으로 배열된 복수개의 제1 돌출부들을 포함하는표시 장치의 제조 방법.
  21. 복수개의 화소 영역들 및 상기 화소 영역들 각각의 주변의 비화소 영역을 포함하는 기판;
    상기 비화소 영역 상에 배치된 복수개의 트랜지스터들;
    상기 트랜지스터들을 덮도록 상기 기판 상에 배치된 평탄화 절연층;
    상기 비화소 영역에 중첩하고, 상기 비화소 영역보다 작은 폭을 갖고, 상기 평탄화 절연층으로부터 상부로 돌출된 돌출부;
    상기 비화소 영역에서 상기 평탄화 절연층 및 상기 돌출부 상 배치되며, 상기 화소 영역들에 중첩하는 화소 개구부들이 정의된 화소 정의막; 및
    상기 화소 개구부들에 배치되어 상기 트랜지스터들에 연결된 복수개의 발광 소자들을 포함하는 표시 장치.
  22. 제 21 항에 있어서,
    상기 화소 정의막은,
    평면 상에서 봤을 때, 상기 돌출부 주변에 배치된 제1 화소 정의막; 및
    상기 제1 화소 정의막보다 높게 배치되어 상기 돌출부 상에 배치된 제2 화소 정의막을 포함하는 표시 장치.
  23. 제 21 항에 있어서,
    상기 평탄화 절연층은,
    상기 트랜지스터들을 덮도록 상기 기판 상에 배치된 제1 평탄화 절연층; 및
    상기 제1 평탄화 절연층 상에 배치된 제2 평탄화 절연층을 포함하고,
    상기 돌출부는 상기 제2 평탄화 절연층으로부터 돌출된 표시 장치.
  24. 제 23 항에 있어서,
    상기 비화소 영역에 중첩하고, 상기 제1 평탄화 절연층으로부터 상부로 돌출된 서브 돌출부를 더 포함하고, 상기 돌출부는 상기 서브 돌출부 상에 배치된 표시 장치.
KR1020190087824A 2019-07-19 2019-07-19 표시 장치 및 그것의 제조 방법 KR20210010782A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020190087824A KR20210010782A (ko) 2019-07-19 2019-07-19 표시 장치 및 그것의 제조 방법
US16/876,264 US11522027B2 (en) 2019-07-19 2020-05-18 Display device and method of fabricating the same
CN202010673538.4A CN112242420A (zh) 2019-07-19 2020-07-14 显示装置
EP20186231.5A EP3767682B1 (en) 2019-07-19 2020-07-16 Display device and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190087824A KR20210010782A (ko) 2019-07-19 2019-07-19 표시 장치 및 그것의 제조 방법

Publications (1)

Publication Number Publication Date
KR20210010782A true KR20210010782A (ko) 2021-01-28

Family

ID=71661733

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190087824A KR20210010782A (ko) 2019-07-19 2019-07-19 표시 장치 및 그것의 제조 방법

Country Status (4)

Country Link
US (1) US11522027B2 (ko)
EP (1) EP3767682B1 (ko)
KR (1) KR20210010782A (ko)
CN (1) CN112242420A (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200082504A (ko) * 2018-12-28 2020-07-08 엘지디스플레이 주식회사 조명 장치
CN109742092B (zh) * 2019-01-14 2021-12-10 京东方科技集团股份有限公司 有机发光二极管显示基板及制作方法、显示装置
US20230146219A1 (en) * 2021-11-02 2023-05-11 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Display device

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101595449B1 (ko) 2009-05-21 2016-02-18 엘지디스플레이 주식회사 유기전계발광 표시장치와 그 제조방법
US9799713B2 (en) 2015-07-23 2017-10-24 Apple Inc. Organic light-emitting diode display with barrier layer
JP2017091802A (ja) 2015-11-10 2017-05-25 株式会社Ｊｏｌｅｄ 有機ｅｌ表示パネル、および、有機ｅｌ表示パネルの製造方法
KR102528294B1 (ko) 2015-11-12 2023-05-04 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102505333B1 (ko) 2016-05-04 2023-03-07 삼성디스플레이 주식회사 전자장치 및 이에 구비된 표시모듈
US9911942B2 (en) 2016-05-04 2018-03-06 Samsung Display Co., Ltd. Electronic device and display module provided therein
KR20180011982A (ko) 2016-07-26 2018-02-05 엘지디스플레이 주식회사 유기 발광 표시 장치
US10020351B2 (en) 2016-06-24 2018-07-10 Lg Display Co., Ltd. Electroluminescence display device
KR20180000975A (ko) 2016-06-24 2018-01-04 엘지디스플레이 주식회사 유기발광 표시장치
KR102519678B1 (ko) 2016-08-01 2023-04-07 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102630256B1 (ko) * 2016-09-30 2024-01-25 엘지디스플레이 주식회사 유기 발광 표시 장치
CN107863449A (zh) 2017-10-26 2018-03-30 京东方科技集团股份有限公司 一种有机电致发光器件、其制备方法以及显示装置
WO2019180878A1 (ja) * 2018-03-22 2019-09-26 シャープ株式会社 表示デバイス、及び表示デバイスの製造方法
KR102606941B1 (ko) * 2018-05-31 2023-11-30 삼성디스플레이 주식회사 표시장치
US10879327B2 (en) * 2018-07-09 2020-12-29 Joled Inc. Organic EL display panel and method of manufacturing the same, organic EL display device and electronic apparatus
US10790473B2 (en) * 2018-12-18 2020-09-29 Lg Display Co., Ltd. High-aperture-ratio microdisplay with microcavity structure
KR102124041B1 (ko) 2018-12-28 2020-06-18 삼성디스플레이 주식회사 가요성 표시 패널 및 상기 가요성 표시 패널을 포함하는 표시 장치

Also Published As

Publication number Publication date
EP3767682B1 (en) 2023-05-03
EP3767682A1 (en) 2021-01-20
US11522027B2 (en) 2022-12-06
US20210020714A1 (en) 2021-01-21
CN112242420A (zh) 2021-01-19

Similar Documents

Publication Publication Date Title
KR102671543B1 (ko) 표시 장치
KR102669274B1 (ko) 표시 장치
KR20200124794A (ko) 표시 장치
EP3767682B1 (en) Display device and method of fabricating the same
EP3809464A1 (en) Display device
JP2024503952A (ja) 表示基板及び表示装置
KR20200133871A (ko) 표시 장치
KR20210095267A (ko) 표시 장치
KR20210041664A (ko) 표시 장치
US11392230B2 (en) Display device
US20220158129A1 (en) Display device
KR20240018716A (ko) 표시 장치
EP3869263A1 (en) Display device
CN221151903U (zh) 显示装置
KR20210115084A (ko) 표시 장치
US20220059802A1 (en) Display device
CN113707701B (zh) 显示面板及显示装置
WO2022227043A1 (zh) 显示基板及显示装置
KR20230157547A (ko) 표시 장치
CN113345930A (zh) 显示装置
KR20220030515A (ko) 해상력 측정 장치 및 그것을 이용한 해상력 측정 방법
KR20230024448A (ko) 표시 장치 및 그것을 포함하는 전자 장치
KR20230023107A (ko) 화소 및 그것을 포함하는 표시 장치
KR20230047271A (ko) 표시 패널
KR20230060601A (ko) 표시 장치 및 그것의 제조 방법