JP2024503952A - 表示基板及び表示装置 - Google Patents
表示基板及び表示装置 Download PDFInfo
- Publication number
- JP2024503952A JP2024503952A JP2022558520A JP2022558520A JP2024503952A JP 2024503952 A JP2024503952 A JP 2024503952A JP 2022558520 A JP2022558520 A JP 2022558520A JP 2022558520 A JP2022558520 A JP 2022558520A JP 2024503952 A JP2024503952 A JP 2024503952A
- Authority
- JP
- Japan
- Prior art keywords
- light
- base substrate
- signal line
- sub
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 344
- 239000011159 matrix material Substances 0.000 claims abstract description 28
- 239000010408 film Substances 0.000 claims description 78
- 239000003990 capacitor Substances 0.000 claims description 47
- 239000010409 thin film Substances 0.000 claims description 23
- 238000003860 storage Methods 0.000 claims description 20
- 239000000463 material Substances 0.000 claims description 17
- 239000010410 layer Substances 0.000 description 272
- 229910052751 metal Inorganic materials 0.000 description 38
- 239000002184 metal Substances 0.000 description 37
- 239000002346 layers by function Substances 0.000 description 27
- 238000010586 diagram Methods 0.000 description 23
- 238000005538 encapsulation Methods 0.000 description 16
- 230000004044 response Effects 0.000 description 14
- 230000000694 effects Effects 0.000 description 13
- 239000011810 insulating material Substances 0.000 description 10
- 239000004065 semiconductor Substances 0.000 description 9
- 229910052782 aluminium Inorganic materials 0.000 description 8
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 7
- 229910052719 titanium Inorganic materials 0.000 description 7
- 239000010936 titanium Substances 0.000 description 7
- 239000004642 Polyimide Substances 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 239000011229 interlayer Substances 0.000 description 6
- 238000002161 passivation Methods 0.000 description 6
- 229920001721 polyimide Polymers 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- 101150081438 EMT1 gene Proteins 0.000 description 5
- 229910052750 molybdenum Inorganic materials 0.000 description 5
- 102100036285 25-hydroxyvitamin D-1 alpha hydroxylase, mitochondrial Human genes 0.000 description 4
- 101000875403 Homo sapiens 25-hydroxyvitamin D-1 alpha hydroxylase, mitochondrial Proteins 0.000 description 4
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 4
- 239000007772 electrode material Substances 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 239000011733 molybdenum Substances 0.000 description 4
- 238000000926 separation method Methods 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 229910017052 cobalt Inorganic materials 0.000 description 3
- 239000010941 cobalt Substances 0.000 description 3
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000007769 metal material Substances 0.000 description 3
- -1 or Al Inorganic materials 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 238000001914 filtration Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000003384 imaging method Methods 0.000 description 2
- 229910010272 inorganic material Inorganic materials 0.000 description 2
- 239000011147 inorganic material Substances 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- 238000003909 pattern recognition Methods 0.000 description 2
- 229920001467 poly(styrenesulfonates) Polymers 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- 235000004936 Bromus mango Nutrition 0.000 description 1
- 240000007228 Mangifera indica Species 0.000 description 1
- 235000014826 Mangifera indica Nutrition 0.000 description 1
- 229920001609 Poly(3,4-ethylenedioxythiophene) Polymers 0.000 description 1
- 235000009184 Spondias indica Nutrition 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000008094 contradictory effect Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 239000013039 cover film Substances 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 238000004020 luminiscence type Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229960002796 polystyrene sulfonate Drugs 0.000 description 1
- 239000011970 polystyrene sulfonate Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/131—Interconnections, e.g. wiring lines or terminals
- H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
- G06V40/00—Recognition of biometric, human-related or animal-related patterns in image or video data
- G06V40/10—Human or animal bodies, e.g. vehicle occupants or pedestrians; Body parts, e.g. hands
- G06V40/12—Fingerprints or palmprints
- G06V40/13—Sensors therefor
- G06V40/1318—Sensors therefor using electro-optical elements or layers, e.g. electroluminescent sensing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
- G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
- G06F3/0412—Digitisers structurally integrated in a display
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
- G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
- G06F3/042—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by opto-electronic means
- G06F3/0421—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by opto-electronic means by interrupting or reflecting a light beam, e.g. optical touch-screen
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
- G06V10/00—Arrangements for image or video recognition or understanding
- G06V10/10—Image acquisition
- G06V10/12—Details of acquisition arrangements; Constructional details thereof
- G06V10/14—Optical characteristics of the device performing the acquisition or on the illumination arrangements
- G06V10/141—Control of illumination
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
- G06V10/00—Arrangements for image or video recognition or understanding
- G06V10/10—Image acquisition
- G06V10/12—Details of acquisition arrangements; Constructional details thereof
- G06V10/14—Optical characteristics of the device performing the acquisition or on the illumination arrangements
- G06V10/143—Sensing or illuminating at different wavelengths
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
- G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
- H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
- H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/122—Pixel-defining structures or layers, e.g. banks
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/124—Insulating layers formed between TFT elements and OLED elements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/30—Devices specially adapted for multicolour light emission
- H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/30—Devices specially adapted for multicolour light emission
- H10K59/38—Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/40—OLEDs integrated with touch screens
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/80—Constructional details
- H10K59/805—Electrodes
- H10K59/8051—Anodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/80—Constructional details
- H10K59/805—Electrodes
- H10K59/8052—Cathodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/80—Constructional details
- H10K59/8791—Arrangements for improving contrast, e.g. preventing reflection of ambient light
- H10K59/8792—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. black layers
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0421—Structural details of the set of electrodes
- G09G2300/0426—Layout of electrodes and connections
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0439—Pixel structures
- G09G2300/0452—Details of colour pixel setup, e.g. pixel composed of a red, a blue and two green components
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2354/00—Aspects of interface with display user
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/131—Interconnections, e.g. wiring lines or terminals
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/60—OLEDs integrated with inorganic light-sensitive elements, e.g. with inorganic solar cells or inorganic photodiodes
- H10K59/65—OLEDs integrated with inorganic image sensors
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Inorganic Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- General Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Human Computer Interaction (AREA)
- Geometry (AREA)
- Life Sciences & Earth Sciences (AREA)
- Sustainable Development (AREA)
- Computer Hardware Design (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
表示基板及び表示装置を提供する。該表示基板は、複数行複数列に配置される複数のサブ画素(SP)を有し、ベース基板(101)、駆動回路層(102)、発光デバイス層及びブラックマトリックス層(113)を含み、各サブ画素(SP)は駆動回路層(102)に設けられる画素駆動回路と、発光デバイス層に設けられる発光デバイス(EM)とを含み、画素駆動回路(102)は発光デバイス(EM)を駆動するように構成され、駆動回路層(102)は相互に平行に設けられ且つ周期的に配置される第1信号線(S1)及び第2信号線(S2)を含み、第1信号線(S1)及び第2信号線(S2)は複数のサブ画素(SP)に異なる電気信号を提供するように構成され、ブラックマトリックス層(113)は複数の第1透光開口部(1131)及び複数の第2透光開口部(1132)を含み、複数の第1透光開口部(1131)はそれぞれ複数のサブ画素(SP)の発光デバイス(EM)を露出させ、複数の第2透光開口部(1132)はそれぞれ複数の第1透光開口部(1131)の間に設けられ、複数の第2透光開口部(1132)のベース基板(101)上での正投影はそれぞれ1つの第1信号線(S1)のベース基板(101)上での正投影と、1つの第1信号線(S1)との距離が最も近い1つの第2信号線(S2)のベース基板(101)上での正投影との間に位置する。該表示基板は複数の第2透光開口部で透光であり、それにより指紋認識機能などの実現に有利である。
Description
本願は、2021年1月26日に提出された国際出願第PCT/CN2021/073725号の優先権及び2021年6月29日に提出された中国特許出願第202110726478.2号の優先権を主張し、ここで上記中国特許出願に開示されている全内容が引用により本願の一部として組み込まれている。
本開示の実施例は表示基板及び表示装置に関する。
OLED(Organic Light Emitting Diode、有機発光ダイオード)表示装置は自発光、高コントラスト、高解像度、広視野角、低消費電力、高応答速度、及び低製造コストなどの一連の利点を有し、次世代の表示装置の主要な発展方向の1つとなり、従って、ますます注目を集めている。
本開示の少なくとも1つの実施例は表示基板を提供し、該表示基板は複数行複数列に配置される複数のサブ画素を有し、ベース基板と、前記ベース基板上に設けられる駆動回路層と、前記駆動回路層の前記ベース基板から離れる側に設けられる発光デバイス層と、前記発光デバイス層の前記ベース基板から離れる側に設けられるブラックマトリックス層とを含み、前記複数のサブ画素のそれぞれは前記駆動回路層に設けられる画素駆動回路と、前記発光デバイス層に設けられる発光デバイスとを含み、前記画素駆動回路は前記発光デバイスを駆動するように構成され、前記駆動回路層は相互に平行に設けられ且つ周期的に配置される第1信号線及び第2信号線を含み、前記第1信号線及び前記第2信号線は前記複数のサブ画素に異なる電気信号を提供するように構成され、前記ブラックマトリックス層は複数の第1透光開口部及び複数の第2透光開口部を含み、前記複数の第1透光開口部はそれぞれ前記複数のサブ画素の発光デバイスを露出させ、前記複数の第2透光開口部はそれぞれ前記複数の第1透光開口部の間に設けられ、前記複数の第2透光開口部の前記ベース基板上での正投影はそれぞれ1つの第1信号線の前記ベース基板上での正投影と、前記1つの第1信号線との距離が最も近い1つの第2信号線の前記ベース基板上での正投影との間に位置する。
例えば、本開示の少なくとも1つの実施例に係る表示基板では、前記第1信号線は発光制御信号線、前記第2信号線はリセット電圧線である。
例えば、本開示の少なくとも1つの実施例に係る表示基板では、前記複数行複数列の複数のサブ画素は、少なくとも1行の第1サブ画素と、前記少なくとも1行の第1サブ画素に隣接し且つ前記少なくとも1行の第1サブ画素の下位に位置する少なくとも1行の第2サブ画素と、を含み、前記少なくとも1行の第1サブ画素の画素駆動回路は1つの発光制御信号線及び1つのリセット電圧線を共有し、前記少なくとも1行の第2サブ画素の画素駆動回路は1つの発光制御信号線及び1つのリセット電圧線を共有し、前記少なくとも1行の第1サブ画素の画素駆動回路が共有する発光制御信号線の前記ベース基板上での正投影と前記少なくとも1行の第2サブ画素の画素駆動回路が共有するリセット電圧線の前記ベース基板上での正投影との間に1行の第2透光開口部の前記ベース基板上での正投影が含まれる。
例えば、本開示の少なくとも1つの実施例に係る表示基板では、前記駆動回路層は相互に平行に設けられ且つ周期的に配置される第3信号線及び第4信号線を含み、前記第3信号線及び前記第4信号線はそれぞれ前記第1信号線及び前記第2信号線と交差し、前記第3信号線及び前記第4信号線は前記複数のサブ画素に異なる電気信号を提供するように構成され、前記複数の第2透光開口部の前記ベース基板上での正投影はそれぞれ1つの第3信号線の前記ベース基板上での正投影と前記1つの第3信号線に隣接する1つの第4信号線の前記ベース基板上での正投影との間に位置する。
例えば、本開示の少なくとも1つの実施例に係る表示基板では、前記第3信号線は第1電源線、前記第4信号線はデータ線である。
例えば、本開示の少なくとも1つの実施例に係る表示基板では、前記第1信号線、前記第2信号線、前記第3信号線及び前記第4信号線は複数の第1領域を画定し、前記複数の第2透光開口部の前記ベース基板上での正投影はそれぞれ前記複数の第1領域の前記ベース基板上での正投影内に位置する。
例えば、本開示の少なくとも1つの実施例に係る表示基板では、前記画素駆動回路は薄膜トランジスタ及び記憶コンデンサを含み、前記薄膜トランジスタは前記ベース基板上に設けられるゲートを含み、前記記憶コンデンサは前記ベース基板上に設けられる第1コンデンサ電極及び第2コンデンサ電極を含み、前記第2コンデンサ電極は前記第1コンデンサ電極の前記ベース基板から離れる側に設けられ、前記発光制御信号線は前記ゲート及び前記第1コンデンサ電極と同じ層に設けられる。
例えば、本開示の少なくとも1つの実施例に係る表示基板では、前記リセット電圧線は前記第2コンデンサ電極と同じ層に設けられる。
例えば、本開示の少なくとも1つの実施例に係る表示基板は、前記駆動回路層の前記ベース基板から離れる側に設けられる平坦化層と、前記平坦化層の前記ベース基板から離れる側に位置する画素定義層とをさらに含み、前記画素定義層は複数のサブ画素開口部を含み、前記発光デバイスは前記ベース基板から離れる方向において順に積層して設けられる第1電極層、発光材料層及び第2電極層を含み、前記第1電極層は前記平坦化層の前記ベース基板から離れる側に設けられ、前記画素定義層は前記第1電極層の前記ベース基板から離れる側に設けられ、且つ前記複数のサブ画素開口部はそれぞれ前記複数のサブ画素の発光デバイスの第1電極層を露出させ、前記平坦化層は複数のビアを含み、前記複数のサブ画素の発光デバイスの第1電極層はそれぞれ前記複数のビアによって前記複数のサブ画素の画素駆動回路に電気的に接続され、同一の行に位置する複数のサブ画素に対応する複数のビアは第1ビア、第2ビア及び第3ビアを含み、第1直線は前記第1ビア及び前記第2ビアを貫通するが、前記第3ビアを貫通しない。
例えば、本開示の少なくとも1つの実施例に係る表示基板では、前記複数のビアのうちの少なくとも一部の前記ベース基板上での正投影はそれぞれ前記複数の第1領域の前記ベース基板上での正投影内に位置する。
例えば、本開示の少なくとも1つの実施例に係る表示基板は、前記平坦化層の前記ベース基板に近い側に設けられる複数の接続電極をさらに含み、前記複数のサブ画素の発光デバイスの第1電極層はそれぞれ前記複数のビアによって前記複数の接続電極に電気的に接続され、前記複数の接続電極は前記複数のサブ画素の画素駆動回路に電気的に接続され、前記複数の接続電極のうちの少なくとも一部の前記ベース基板上での正投影は複数の第1領域の前記ベース基板上での正投影内に位置する。
例えば、本開示の少なくとも1つの実施例に係る表示基板では、前記複数のサブ画素は赤色サブ画素、緑色サブ画素及び青色サブ画素を含み、1つの青色サブ画素、1つの赤色サブ画素及び2つの緑色サブ画素を1つの繰り返し単位とし、前記複数のサブ画素は複数行複数列に配置される複数の繰り返し単位を構成し、同一の行に位置する隣接する1つの青色サブ画素、1つの赤色サブ画素及び2つの緑色サブ画素に対応する4つのビアは同一の直線上にない。
例えば、本開示の少なくとも1つの実施例に係る表示基板では、同一の行に位置する隣接する3つの緑色サブ画素に対応する3つのビアは同一の直線上にない。
例えば、本開示の少なくとも1つの実施例に係る表示基板では、第2直線は同一列に位置する複数のサブ画素に対応する複数のビアを順に貫通する。
例えば、本開示の少なくとも1つの実施例に係る表示基板では、前記駆動回路層は複数の透光部を含み、前記複数の透光部は前記ベース基板の板面に垂直な方向において透光であり、少なくとも一部の前記複数の第2透光開口部は少なくとも一部の前記複数の透光部に1対1で対応して設けられ、前記ベース基板の板面と所定の角度範囲をなす光を透過できるように構成される。
例えば、本開示の少なくとも1つの実施例に係る表示基板では、対応して設けられる第2透光開口部及び透光部では、前記ベース基板の板面に平行な方向において、前記第2透光開口部の平面形状と前記透光部の平面形状は少なくとも部分的に同じであり、前記第2透光開口部の平面サイズは前記透光部の平面サイズ未満である。
例えば、本開示の少なくとも1つの実施例に係る表示基板では、前記第1信号線、前記第2信号線、前記第3信号線、前記第4信号線及び前記複数の接続電極は前記複数の透光部を共同で画定する。
例えば、本開示の少なくとも1つの実施例に係る表示基板では、前記複数のサブ画素のそれぞれのサブ画素に対応して1つの第2透光開口部が設けられる。
例えば、本開示の少なくとも1つの実施例に係る表示基板では、対応して設けられる第2透光開口部及び透光部では、前記ベース基板の板面に平行な方向において、前記第2透光開口部の平面形状は円形であり、前記透光部の平面形状は多角形であり、前記第2透光開口部の平面サイズは前記透光部の平面サイズ未満である。
例えば、本開示の少なくとも1つの実施例に係る表示基板では、前記複数のサブ画素のうちの2つのサブ画素ごとに対応して1つの第2透光開口部が設けられる。
例えば、本開示の少なくとも1つの実施例に係る表示基板では、前記複数の第2透光開口部のうち隣接する2つの第2透光開口部の距離は50μm-60μmである。
例えば、本開示の少なくとも1つの実施例に係る表示基板では、対応して設けられる第2透光開口部及び透光部では、前記第2透光開口部の前記ベース基板上での正投影は前記透光部の前記ベース基板上での正投影の内部に位置する。
例えば、本開示の少なくとも1つの実施例に係る表示基板では、前記複数の第1透光開口部のうちの少なくとも1つは弧状エッジを有する。
例えば、本開示の少なくとも1つの実施例に係る表示基板では、前記ベース基板の板面に平行な方向において、前記複数の第1透光開口部のうちの少なくとも1つの平面形状は楕円形、半楕円形、円形、半円形、トラック形又は半トラック形である。
例えば、本開示の少なくとも1つの実施例に係る表示基板では、前記ベース基板の板面に垂直な方向において、前記複数のサブ画素開口部と前記複数の第1透光開口部は1対1で対応し且つ重なり、対応する1つのサブ画素開口部及び1つの第1透光開口部では、前記ベース基板の板面に平行な方向において、前記サブ画素開口部の平面形状と前記第1透光開口部の平面形状は同じである。
例えば、本開示の少なくとも1つの実施例に係る表示基板では、前記サブ画素開口部の前記ベース基板上での正投影は前記第1透光開口部の前記ベース基板上での正投影内に位置する。
例えば、本開示の少なくとも1つの実施例に係る表示基板は、カラーフィルム層をさらに含み、前記カラーフィルム層は複数のカラーフィルムパターンを含み、前記複数のカラーフィルムパターンはそれぞれ前記複数の第1透光開口部に設けられる。
本開示の少なくとも1つの実施例は、本開示の実施例に係る表示基板を含む表示装置をさらに提供する。
例えば、本開示の少なくとも1つの実施例に係る表示装置は、紋様タッチ表面及び画像センサアレイをさらに含み、前記画像センサアレイは前記駆動回路層の前記発光デバイス層から離れる側に設けられ、複数の画像センサを含み、前記複数の画像センサは紋様収集を行うために、前記発光デバイス層の複数の発光デバイスから発し且つ前記紋様タッチ表面の紋様に反射され、前記第2透光開口部を通過して前記複数の画像センサに到達する光を受光できるように構成される。
本開示の少なくとも1つの実施例は表示基板を提供し、該表示基板は、複数行複数列に配置される複数のサブ画素を有し、ベース基板と、前記ベース基板上に設けられる駆動回路層と、前記駆動回路層の前記ベース基板から離れる側に設けられる発光デバイス層と、前記発光デバイス層の前記ベース基板から離れる側に設けられるブラックマトリックス層とを含み、前記複数のサブ画素のそれぞれは前記駆動回路層に設けられる画素駆動回路と、前記発光デバイス層に設けられる発光デバイスとを含み、前記画素駆動回路は前記発光デバイスを駆動するように構成され、前記駆動回路層は相互に平行に設けられ且つ周期的に配置される第1信号線及び第2信号線を含み、前記第1信号線及び前記第2信号線は前記複数のサブ画素に異なる電気信号を提供するように構成され、前記ブラックマトリックス層は複数の第1透光開口部及び複数の第2透光開口部を含み、前記複数の第1透光開口部はそれぞれ前記複数のサブ画素の発光デバイスを露出させ、前記複数の第2透光開口部はそれぞれ前記複数の第1透光開口部の間に設けられ、前記複数の第2透光開口部の前記ベース基板上での正投影はそれぞれ1つの第1信号線の前記ベース基板上での正投影と、前記1つの第1信号線との距離が最も近い1つの第2信号線の前記ベース基板上での正投影との間に位置し、前記表示基板は、前記駆動回路層の前記ベース基板から離れる側に設けられる平坦化層と、前記平坦化層の前記ベース基板から離れる側に位置する画素定義層とをさらに含み、前記画素定義層は複数のサブ画素開口部を含み、前記発光デバイスは前記ベース基板から離れる方向において順に積層して設けられる第1電極層、発光材料層及び第2電極層を含み、前記第1電極層は前記平坦化層の前記ベース基板から離れる側に設けられ、前記画素定義層は前記第1電極層の前記ベース基板から離れる側に設けられ、且つ前記複数のサブ画素開口部はそれぞれ前記複数のサブ画素の発光デバイスの第1電極層を露出させ、前記平坦化層は複数のビアを含み、前記複数のサブ画素の発光デバイスの第1電極層はそれぞれ前記複数のビアによって前記複数のサブ画素の画素駆動回路に電気的に接続され、同一の行に位置する複数のサブ画素に対応する複数のビアは第1ビア、第2ビア及び第3ビアを含み、第1直線は前記第1ビア及び前記第2ビアを貫通するが、前記第3ビアを貫通しない。
本開示の実施例の技術案をより明確に説明するために、以下、実施例の図面を簡単に説明し、明らかなように、以下説明される図面は単に本開示のいくつかの実施例に関するものであり、本開示を制限しない。
本開示の実施例の目的、技術案及び利点をより明確にするために、以下、本開示の実施例の図面を参照しながら本開示の実施例の技術案を明確かつ完全に説明する。明らかなように、説明される実施例は本開示の一部の実施例であり、すべての実施例ではない。説明される本開示の実施例に基づいて、当業者が創造的な労働をせずに取得するほかの実施例はすべて本開示の保護範囲に属する。
別途定義しない限り、本開示に使用される技術用語又は科学用語は当業者が理解する通常の意味を有するべきである。本開示に使用される「第1」、「第2」及び類似する単語はいかなる順序、数又は重要性を示すものでもなく、単に異なる構成部分を区別することに用いられる。「含む」又は「包含」などの類似する単語は該単語の後に出現する素子又は物品が該単語の前にリストされる素子又は物品及びその同等物をカバーするが、ほかの素子又は部品を除外しない。「接続」又は「連結」などの類似する単語は物理的又は機械的接続に限定されず、直接的か間接的かを問わず電気的接続を含む。「上」、「下」、「左」、「右」などは単に相対的な位置関係を示すことに用いられ、説明される対象の絶対位置が変化すると、該相対的な位置関係も対応して変化する可能性がある。
スクリーンによる光反射を防止するために、従来のOLED表示基板は通常、表示基板上に1層の偏光板を貼り付けることで、表示基板の周囲光での使用快適性を向上させる。しかしながら、本開示の発明者は、偏光板の透過率が通常40%程度だけであり、その結果、表示基板の光取り出し率が低く、さらに表示基板の消費電力が高いことを見出した。
いくつかの実施例では、COE(Cover film On Encapsulation)技術、すなわち、カラーフィルム(color film、CF)で偏光板を置き換える技術を使用して、表示基板の光取り出し率を向上させ、また、該技術は表示基板の高集積化、軽量薄型化の発展に有利である。COE技術では、表示基板上にブラックマトリックス層が形成され、ブラックマトリックス層のサブ画素の発光デバイスに対応する位置には、サブ画素の発光デバイスが発する光を透過させる透光開口部を有し、該透光開口部に上記カラーフィルムが設けられ、このとき、ブラックマトリックス層は光を吸収でき、さらに表示基板内の一部の金属を遮蔽して表示基板の光反射率を低減させることができる一方、指紋認識などの機能を実現するために、表示基板の非表示側には通常、例えば画像センサなどの感光素子が設けられ、このとき、表示基板の表示側から入射される信号光が表示基板を透過して表示基板の非表示側に到達できるように、表示基板にも一定の透光率が必要であり、しかしながら、従来の表示基板の構造は信号光を透過できる透光領域を実現することが困難であり、従って、表示基板が信号光を透過できるように表示基板の一部の構造を再構成する必要がある。
本開示の少なくとも1つの実施例は表示基板及び表示装置を提供し、該表示基板は複数行複数列に配置される複数のサブ画素を有し、ベース基板と、ベース基板上に設けられる駆動回路層と、駆動回路層のベース基板から離れる側に設けられる発光デバイス層と、発光デバイス層のベース基板から離れる側に設けられるブラックマトリックス層と、を含み、複数のサブ画素のそれぞれは駆動回路層に設けられる画素駆動回路と、発光デバイス層に設けられる発光デバイスとを含み、画素駆動回路は発光デバイスを駆動するように構成され、駆動回路層は相互に平行に設けられ且つ周期的に配置される第1信号線及び第2信号線を含み、第1信号線及び第2信号線は複数のサブ画素に異なる電気信号を提供するように構成、ブラックマトリックス層は複数の第1透光開口部及び複数の第2透光開口部を含み、複数の第1透光開口部はそれぞれ複数のサブ画素の発光デバイスを露出させ、複数の第2透光開口部はそれぞれ複数の第1透光開口部の間に設けられ、複数の第2透光開口部のベース基板上での正投影はそれぞれ1つの第1信号線のベース基板上での正投影と、1つの第1信号線との距離が最も近い1つの第2信号線のベース基板上での正投影との間に位置する。
本開示の少なくとも1つの実施例に係る上記表示基板では、ブラックマトリックス層は複数の第2透光開口部を有し、複数の第2透光開口部は光を透過することに使用でき、例えば、感光素子用の信号光を透過することに用いられ、且つ、ベース基板の板面に平行な方向において、複数の第2透光開口部は第1信号線と、第1信号線との距離が最も近い第2信号線との間に設けられ、このとき、第1信号線と、第1信号線との距離が最も近い第2信号線との間に大きな透光領域を形成でき、従って、第2透光開口部が該位置に設けられることで、十分なサイズが可能であり、十分に透光でき、且つ表示基板の表示効果を損なうことがない。
以下、いくつかの具体的な例によって本開示の実施例に係る表示基板及び表示装置を詳細に説明する。
本開示の少なくとも1つの実施例は表示基板を提供し、図1は該表示基板の部分平面模式図を示し、図2は該表示基板の部分断面模式図を示し、図3は該表示基板の画素定義層及びブラックマトリックス層の部分平面模式図を示す。
図1-図3に示すように、該表示基板は複数行複数列に配置される複数のサブ画素SPを有し、ベース基板101と、ベース基板上に設けられる駆動回路層102と、駆動回路層102のベース基板101から離れる側に設けられる発光デバイス層と、発光デバイス層のベース基板101から離れる側に設けられるブラックマトリックス層113と、を含む。
例えば、各サブ画素は、駆動回路層102内に設けられる画素駆動回路と、発光デバイス層に設けられる発光デバイスEMとを含み、画素駆動回路は発光デバイスEMに電気的に接続され、発光デバイスEMを駆動するように構成される。例えば、図1に示すように、駆動回路層102は相互に平行に設けられ且つ周期的に配置される第1信号線S1及び第2信号線S2を含み、第1信号線S1及び第2信号線S2は複数のサブ画素SPに異なる電気信号を提供するように構成される。
なお、実際の生産におけるプロセス誤差及び構造誤差などを考慮すると、形成される信号線は直線ではない可能性があり、例えば、凹凸のある部分などがあり、本開示の実施例では、第1信号線S1と第2信号線S2が「相互に平行である」とは、第1信号線S1と第2信号線S2の延伸方向に形成される角度が15度の範囲内にあることであり、必ずしも厳密に平行でなくてもよい。
例えば、図1-図3に示すように、ブラックマトリックス層は複数の第1透光開口部1131及び複数の第2透光開口部1132を含み、複数の第1透光開口部1131はそれぞれ複数のサブ画素の発光デバイスEMを露出させ、それぞれ複数のサブ画素の発光デバイスEMが発する光を通過させる。複数の第2透光開口部1132はそれぞれ複数の第1透光開口部1131の間に設けられ、図1に示すように、複数の第2透光開口部1132のベース基板101上での正投影は、それぞれ1つの第1信号線S1のベース基板101上での正投影と、該1つの第1信号線S1との距離が最も近い1つの第2信号線S2のベース基板101上での正投影との間に位置する。
例えば、いくつかの実施例では、第1信号線S1は発光制御信号線EMT、第2信号線はリセット電圧線VNTであり、後で詳細に説明する。
例えば、いくつかの実施例では、複数行複数列の複数のサブ画素SPは、少なくとも1行の第1サブ画素SP1(1行の第1サブ画素SP1は例として図示される)と、該少なくとも1行の第1サブ画素SP1に隣接し且つ該少なくとも1行の第1サブ画素SP1の下位に位置する(すなわち、少なくとも1行の第1サブ画素SP1の次の行に位置するか又は回路走査を行う時に少なくとも1行の第1サブ画素SP1の後で走査される)少なくとも1行の第2サブ画素SP2(1行の第2サブ画素SP2は例として図示される)とを含み、該少なくとも1行の第1サブ画素SP1の画素駆動回路は1つの発光制御信号線EMT1及び1つのリセット電圧線VNT1を共有し、該少なくとも1行の第2サブ画素の画素駆動回路は1つの発光制御信号線EMT2及び1つのリセット電圧線VNT2を共有し、このとき、少なくとも1行の第1サブ画素SP1の画素駆動回路が共有する発光制御信号線EM1のベース基板101上での正投影と少なくとも1行の第2サブ画素SP2の画素駆動回路が共有するリセット電圧線VNT2のベース基板101上での正投影との間には、1行の第2透光開口部1132のベース基板101上での正投影が含まれる。
例えば、ほかの実施例では、複数行の第1サブ画素SP1の画素駆動回路は1つの発光制御信号線EMT1及び1つのリセット電圧線VNT1を共有し、複数行の第2サブ画素の画素駆動回路は1つの発光制御信号線EMT2及び1つのリセット電圧線VNT2を共有してもよい。このとき、上記複数行の第1サブ画素SP1の画素駆動回路が共有する発光制御信号線EMT1のベース基板101上での正投影と上記複数行の第2サブ画素SP2の画素駆動回路が共有するリセット電圧線VNT2のベース基板101上での正投影との間には、1行の第2透光開口部1132のベース基板101上での正投影が含まれる。
例えば、図1に示すように、複数行複数列の複数のサブ画素SPは少なくとも1行の第2サブ画素SP2に隣接し且つ少なくとも1行の第2サブ画素SP2の下位に位置する少なくとも1行の第3サブ画素SP3(1行の第3サブ画素SP3は例として図示される)をさらに含み、該少なくとも1行の第3サブ画素SP3の画素駆動回路は1つの発光制御信号線(図示せず)及び1つのリセット電圧線VNT3を共有し、このとき、少なくとも1行の第2サブ画素SP2の画素駆動回路が共有する発光制御信号線EMT2のベース基板101上での正投影と少なくとも1行の第3サブ画素SP3の画素駆動回路が共有するリセット電圧線VNT3のベース基板101上での正投影との間には、1行の第2透光開口部1132のベース基板101上での正投影が含まれる。
例えば、いくつかの実施例では、図1及び図2に示すように、駆動回路層102は複数の透光部1020を含み、複数の透光部1020はベース基板101の板面に垂直な方向において透光である。例えば、少なくとも一部の第2透光開口部1132は少なくとも一部の透光部1020に1対1で対応して設けられ、ベース基板101の板面と所定の角度範囲をなす光を透過できるように配置される。例えば、図2に示すように、光線Lは、表示基板の非表示側に設けられる、例えば画像センサのような感光素子が感光して動作するように、表示基板の表示側(すなわち、図中の上側)から順に第2透光開口部1132及び透光部1020を通過して表示基板の非表示側(すなわち、図中の下側)に到達でき例えばる。
例えば、図1に示すように、ベース基板101に平行な方向において、少なくとも1行の第1サブ画素SP1の画素駆動回路が共有する発光制御信号線EM1と少なくとも1行の第2サブ画素SP2の画素駆動回路が共有するリセット電圧線VNT2との間には1行の透光部1020が含まれ、少なくとも1行の第2サブ画素SP2の画素駆動回路が共有する発光制御信号線EMT2と少なくとも1行の第3サブ画素SP3の画素駆動回路が共有するリセット電圧線VNT3との間には1行の透光部1020が含まれ、このとき、透光部1020は発光制御信号線とリセット電圧線との間に大きな面積を有し、第2透光開口部1132と組み合わせて十分な透光の効果を実現することができる。
例えば、図1に示すように、駆動回路層は相互に平行に設けられ且つ周期的に配置される第3信号線S3及び第4信号線S4を含み、第3信号線S3及び第4信号線S4はそれぞれ第1信号線S1及び第2信号線S2と交差し、例えば垂直であり、第3信号線S3及び第4信号線S4は複数のサブ画素に異なる電気信号を提供するように構成され、複数の第2透光開口部1032のベース基板101上での正投影はそれぞれ1つの第3信号線S3のベース基板101上での正投影と該第3信号線に隣接する1つの第4信号線S4のベース基板101上での正投影との間に位置する。
例えば、いくつかの実施例では、第3信号線S3は第1電源線VDD1、第4信号線S4はデータ線DTであり、後で詳細に説明する。
例えば、図1に示すように、第1信号線S1、第2信号線S2、第3信号線S3及び第4信号線S4は複数の第1領域RG、すなわち、図中の破線枠に囲まれた領域を画定し、複数の第2透光開口部1032のベース基板101上での正投影はそれぞれ複数の第1領域RGのベース基板101上での正投影内に位置する。例えば、いくつかの例では、図1に示すように、対応して設けられる第2透光開口部1132及び透光部1020では、ベース基板101の板面に平行な方向において、第2透光開口部1132の平面形状と透光部1020の平面形状は少なくとも部分的に同じである。例えば、図1に示すように、第2透光開口部1132の少なくとも一部の輪郭は透光部1020の輪郭に沿い、且つ第2透光開口部1132の平面サイズは透光部1020の平面サイズ未満である。例えば、対応して設けられる第2透光開口部1132及び透光部1020では、第2透光開口部1132のベース基板101上での正投影は透光部1020のベース基板101上での正投影の内部に位置する。
例えば、いくつかの実施例では、図1に示すように、それぞれのサブ画素SPに対応して1つの第2透光開口部1132が設けられ、それによって表示基板の第2透光開口部1132の数及びサイズが十分であり、十分な透光の効果を実現する。
例えば、図2に示すように、画素駆動回路は少なくとも1つの薄膜トランジスタTFT及び記憶コンデンサCstを含み、薄膜トランジスタTFTはベース基板101上に設けられる活性層1021、ゲート1022、ソース1023及びドレイン1024などを含む。薄膜トランジスタTFTのソース1023は発光デバイスEMの第1電極層104に電気的に接続される。記憶コンデンサCstはベース基板101上に設けられる第1コンデンサ電極C1及び第2コンデンサ電極C2を含み、第2コンデンサ電極C2は第1コンデンサ電極C1のベース基板101から離れる側に設けられる。例えば、いくつかの実施例では、発光制御信号線EMTはゲート1022及び第1コンデンサ電極C1と同じ層に設けられる。例えば、いくつかの実施例では、リセット電圧線VNTは第2コンデンサ電極C2と同じ層に設けられる。
例えば、画素駆動回路は2T1C(2つの薄膜トランジスタと1つの記憶コンデンサ)、6T1C(6つの薄膜トランジスタと1つの記憶コンデンサ)などの構造として形成されてもよく、それにより複数の薄膜トランジスタを含み、該複数の薄膜トランジスタは図2に示す薄膜トランジスタと類似する又は同じ積層構造を有し、図2には発光デバイスに直接接続される薄膜トランジスタのみが示され、該薄膜トランジスタは駆動薄膜トランジスタであってもよく、発光制御薄膜トランジスタなどであってもよい。
ただし、本開示の実施例では、「同じ層に設けられる」とは、2つ又は複数の機能層(又は構造層)が表示基板の階層構造において同じ層にあり且つ同じ材料で形成されることを指し、すなわち、製造プロセスでは、該2つ又は複数の機能層(又は構造層)は同一の材料層で形成されてもよく、且つ同一のパターニングプロセスによって所要のパターン及び構造を形成してもよい。
また、図2に示すように、ディスプレイパネルは、ベース基板101上に設けられる緩衝層103、活性層1021上に設けられる第1ゲート絶縁層1024、ゲート1022と第1コンデンサ電極C1上に設けられる第2ゲート絶縁層1025、第2コンデンサ電極CE2上に設けられる層間絶縁層1026、及びソース1023とドレイン1024上に設けられるパッシベーション層1027などの構造をさらに含んでもよい。例えば、複数の透光部1020は透光絶縁材料を含み、該透光絶縁材料は上記第1ゲート絶縁層1024、第2ゲート絶縁層1025、層間絶縁層1026、及びパッシベーション層1027などの絶縁層の透光絶縁材料を含む。
例えば、いくつかの実施例では、図2に示すように、表示基板は、駆動回路層102のベース基板101から離れる側に設けられる平坦化層109と、平坦化層109のベース基板101から離れる側に位置する画素定義層108とをさらに含んでもよい。画素定義層108は複数のサブ画素開口部1081を含み、発光デバイスEMはベース基板101から離れる方向において順に積層して設けられる第1電極層104、発光材料層105及び第2電極層106を含み、第1電極層104は平坦化層109のベース基板101から離れる側に設けられ、画素定義層108は第1電極層104のベース基板101から離れる側に設けられ、且つ複数のサブ画素開口部1081はそれぞれ複数のサブ画素の発光デバイスEMの第1電極層104を露出させる。例えば、平坦化層109は複数のビアVAを含み、複数のサブ画素の発光デバイスEMの第1電極層104はそれぞれ複数のビアVAによって複数のサブ画素の画素駆動回路に電気的に接続される。
例えば、いくつかの実施例では、図1及び図2に示すように、第1電極層104は本体部1041及び接続部1042を含み、接続部1042は画素駆動回路に電気的に接続されるように構成され、例えば、平坦化層109におけるビアVAによって画素駆動回路に電気的に接続され、本体部1041の少なくとも一部はサブ画素開口部1081により露出する。
例えば、図4は平坦化層109の複数のビアVAの平面配置図を示し、図1及び図4と組み合わせて、同一の行に位置する少なくとも隣接する3つのサブ画素に対応する3つのビアVAは同一の直線上になく、すなわち、少なくとも隣接する3つのサブ画素に対応する3つのビアVAの位置は相互にずれることで、1つの直線は少なくとも隣接する3つのサブ画素に対応する3つのビアVAを通ることができない。
例えば、図4に示すように、同一の行に位置する複数のサブ画素に対応する複数のビアVAは第1ビアVA1、第2ビアVA2及び第3ビアVA3を含み、第1直線ST1は第1ビアVA1及び第2ビアVA2を通るが、第3ビアVA3を通らない。例えば、第1直線ST1の延伸方向は第1信号線S1及び第2信号線S2の延伸方向に平行であり、図中には水平方向として示される。
例えば、図1及び図4に示すように、複数のビアVAのうちの少なくとも一部のベース基板101上での正投影はそれぞれ複数の第1領域RGのベース基板101上での正投影内に位置し、すなわち、複数のビアVAのベース基板101上での正投影は複数の第1領域RGのベース基板101上での正投影と重なる部分を有し、又は複数のビアVAのベース基板101上での正投影はそれぞれ複数の第1領域RGのベース基板101上での正投影の内部に位置する。
本開示の実施例では、平坦化層109の複数のビアVAは同一の直線上にないように設計されることで、画素駆動回路の配線を避けて1つの大きな透光領域を形成し、十分な面積の透光部1020を形成することができる。
例えば、いくつかの実施例では、複数のサブ画素は赤色サブ画素、緑色サブ画素及び青色サブ画素を含み、1つの青色サブ画素、1つの赤色サブ画素及び2つの緑色サブ画素を1つの繰り返し単位とし、複数のサブ画素は複数行複数列に配置される複数の繰り返し単位を構成する。例えば、図4に示すように、同一の行に位置する隣接する1つの青色サブ画素、1つの赤色サブ画素及び2つの緑色サブ画素に対応する4つのビアVA1-VA4は同一の直線上にない。例えば、図4では、赤色サブ画素はビアVA1に対応し、2つの緑色サブ画素はビアVA2及びVA4に対応し、青色サブ画素はビアVA3に対応する。
例えば、いくつかの実施例では、同一の行に位置する隣接する3つの緑色サブ画素に対応する3つのビアは同一の直線上にない。例えば、図4には同一の行に位置し同一の繰り返し単位に属する隣接する2つの緑色サブ画素に対応する2つのビアVA2及びVA4が示され、図中のビアVA4の右側の緑色サブ画素に対応するビアVA5の位置は破線枠により示され、このとき、同一の行に位置する隣接する3つの緑色サブ画素に対応する3つのビアVA2、VA4及びVA5は同一の直線上にない。
例えば、図4に示すように、同一列に位置する複数のサブ画素に対応する複数のビアは同一の直線上にあり、すなわち、1つの直線は同一列に位置する複数のサブ画素に対応する複数のビアVAを通ることができる。図4に示すように、第2直線ST2は同一列に位置する複数のサブ画素に対応する複数のビアVAを順に通る。例えば、第2直線ST2の延伸方向は第3信号線S3及び第4信号線S4の延伸方向に平行であり、図中には垂直方向として示される。それによって、複数のサブ画素は列方向において位置合わせを実現する。
例えば、いくつかの実施例では、図2に示すように、表示基板は画素定義層108上に設けられるスペーサ107、及びサブ画素の発光デバイスEM上に設けられる封入層ENなどの構造をさらに含んでもよく、例えば、封入層ENは、その封入効果を向上させるために、複数のサブ封入層を含んでもよい。例えば、封入層ENは複合封入層であってもよく、第1無機封入層110、第2有機封入層111及び第3無機封入層112を含む。例えば、第1無機封入層110及び第2無機封入層112は窒化ケイ素、酸化ケイ素、酸窒化ケイ素などの無機材料から形成されてもよく、第1有機封入層111はポリイミド(PI)、エポキシ樹脂などの有機材料から形成されてもよい。該複合封入層はディスプレイパネルにおける機能構造に対して多重保護を形成でき、よりよい封入効果を有する。
例えば、図5は本開示の少なくとも1つの実施例に係る表示基板の別の部分断面模式図を示す。該実施例では、図5に示すように、表示基板は接続電極1043をさらに含み、接続電極1043は平坦化層109のベース基板101に近い側に設けられ、発光デバイスEMの第1電極層104の接続部1042は接続電極1043によって画素駆動回路に電気的に接続される。このとき、第1電極層104の接続部1042は平坦化層109におけるビアVAによって接続電極1043に接続され、接続電極1043はもう1つの平坦化層1091におけるビアによって薄膜トランジスタTFTのソース1023に接続される。
例えば、図1に示すように、複数の接続電極1043(図12Aは複数の接続電極1043の平面模式図を示す)のうちの少なくとも一部のベース基板10上での正投影は複数の第1領域RGのベース基板10上での正投影内に位置し、すなわち、複数の接続電極1043のベース基板10上での正投影は複数の第1領域RGのベース基板10上での正投影と重なるか、又は複数の接続電極1043のベース基板10上での正投影はそれぞれ複数の第1領域RGのベース基板10上での正投影の内部に位置し、図1を参照すればよい。
例えば、図1に示すように、第1信号線S1、第2信号線S2、第3信号線S2、第4信号線S4及び複数の接続電極1043は複数の透光部1020を共同で画定し、すなわち第1信号線S1、第2信号線S2、第3信号線S2、第4信号線S4及び複数の接続電極1043が囲む領域は複数の透光部1020である。
該実施例では、平坦化層109におけるビアVAは図4と同じ配置を有し、ここでは詳細に説明をしない。図5に示す表示基板のほかの構造について、図1-図3に示す表示基板を参照すればよく、ここでは詳細に説明をしない。
例えば、本開示の実施例では、ベース基板101はポリイミド(PI)などのフレキシブル絶縁材料又はガラス基板などの剛性絶縁材料を含んでもよい。例えば、いくつかの例では、ベース基板101は複数のフレキシブル層と複数のバリア層が交互に設けられた積層構造であってもよい。このとき、フレキシブル層はポリイミドを含んでもよく、バリア層は酸化ケイ素、窒化ケイ素又は酸窒化ケイ素などの無機絶縁材料を含んでもよい。例えば、緩衝層103は窒化ケイ素、酸化ケイ素、及び酸窒化ケイ素などの無機材料を含んでもよい。活性層1021はポリシリコン及び金属酸化物などの材料を使用でき、第1ゲート絶縁層1024及び第2ゲート絶縁層1025は酸化ケイ素、窒化ケイ素又は酸窒化ケイ素などの無機絶縁材料を使用でき、ゲート1022及び第1コンデンサ電極C1は銅、アルミニウム、チタン、及びコバルトなどの金属材料を使用でき、例えば、単層構造又は多層構造として形成でき、例えば、チタン/アルミニウム/チタン、及びモリブデン/アルミニウム/モリブデンなどの多層構造が挙げられ、第2コンデンサ電極C2は銅、アルミニウム、チタン、及びコバルトなどの金属又は合金材料を使用でき、層間絶縁層1026は酸化ケイ素、窒化ケイ素又は酸窒化ケイ素などの無機絶縁材料を使用でき、パッシベーション層1027は酸化ケイ素、窒化ケイ素又は酸窒化ケイ素などの無機絶縁材料を使用でき、ソースドレイン1023及び1024は銅、アルミニウム、チタン、及びコバルトなどの金属材料を使用でき、例えば単層構造又は多層構造として形成でき、例えばチタン/アルミニウム/チタン、モリブデン/アルミニウム/モリブデンなどの多層構造が挙げられ、第1電極層104は、例えば陽極層であり、ITO、IZOなどの金属酸化物又はAg、Al、Moなどの金属又はその合金を含む。発光材料層105の材料は有機発光材料であってもよく、例えば、発光材料層105の材料はニーズに応じて、特定の色の光(例えば、赤色光、青色光又は緑色光など)を発することができる発光材料を選択できる。第2電極層106は、例えば、陰極層であり、Mg、Ca、Li又はAlなどの金属又はその合金、又はIZO、ZTOなどの金属酸化物、又はPEDOT/PSS(ポリ3,4-エチレンジオキシチオフェン/ポリスチレンスルホン酸塩)などの導電性有機材料を含む。平坦化層109(及び平坦化層1091)、画素定義層108及びスペーサ107はポリイミドなどの有機絶縁材料を使用できる。本開示の実施例は各機能層の材料を特に限定しない。
例えば、図6は本開示の少なくとも1つの実施例に係る表示基板の別の部分平面模式図を示す。該実施例では、図6に示すように、対応して設けられる第2透光開口部1132及び透光部1020では、ベース基板101の板面に平行な方向において、第2透光開口部1132の平面形状は円形であり、透光部1020の平面形状は多角形であり、第2透光開口部1132の平面サイズは透光部1020の平面サイズ未満である。
例えば、図6に示すように、対応して設けられる第2透光開口部1132及び透光部1020では、第2透光開口部1132のベース基板101上での正投影は透光部1020のベース基板101上での正投影の内部に位置する。このとき、第2透光開口部1132はピンホール式透光であってもよく、表示基板の非表示側に位置する感光素子は、例えば画像センサ、ピンホール結像の原理に基づいて指紋認識を行うことができる。
例えば、図6に示す実施例では、2つのサブ画素ごとに対応して1つの第2透光開口部1132が設けられることで、ピンホール結像のニーズを満たす。例えば、いくつかの例では、複数の第2透光開口部1132のうちの隣接する2つの第2透光開口部1132の距離Dは50μm-60μmであり、例えば52μm、55μm又は58μmなどである。例えば、同一の行に位置する隣接する2つの第2透光開口部1132の距離又は同一列に位置する隣接する2つの第2透光開口部1132の距離はいずれも50μm-60μmである。
例えば、図6に示す表示基板のほかの構造について、図1-図3の表示基板の説明を参照すればよく、ここでは詳細に説明をしない。
例えば、いくつかの実施例では、図3及び図6に示すように、複数の第1透光開口部1311のうちの少なくとも1つ(例えば、それぞれ)は弧状エッジを有する。例えば、いくつかの例では、ベース基板101の板面に平行な方向において、複数の第1透光開口部1131のうちの少なくとも1つ(例えば、それぞれ)の平面形状は楕円形(又は、マンゴー形)、半楕円形、円形、半円形、トラック形又は半トラック形などの形状又はその変形形状である。
本開示の実施例では、弧状エッジを有する第1透光開口部1131は外光がブラックマトリックス層113の第1透光開口部1131のエッジで回折して表示基板の色分離を引き起こすという現象を低減さらに解消し、さらに表示基板の表示効果を向上させることができる。本開示の実施例では、色分離現象とは、表示基板の消灯状態では、外光の下(例えば、点光源、線光源の下)で反射光に色(例えば、赤色、緑色及び青色)の分離が発生する現象である。
ただし、本開示の実施例では、トラック形とは、1つの長方形と該長方形の対向する両側の2つの円弧とによって形成されるトラックと類似する形状であり、該トラック形は、対向して平行に設けられる2つの直辺及び対向して設けられる2つの円弧を有する。マンゴー形は楕円形の変形形状としてみなされてもよく、図6に示すように、対向して設けられる2つの弧状エッジを有する。
例えば、図3及び図6に示すように、ベース基板101の板面に垂直な方向において、複数のサブ画素開口部1081と複数の第1透光開口部1131は1対1で対応し且つ重なり、対応する1つのサブ画素開口部1081及び1つの第1透光開口部1131では、ベース基板101の板面に平行な方向において、サブ画素開口部1081の平面形状と第1透光開口部1131の平面形状は同じであり、図中にいずれも楕円形(又はマンゴー形)が示される。例えば、いくつかの例では、発光デバイスEMの第1電極層104の本体部1041の平面形状とサブ画素開口部1081及び第1透光開口部1131の平面形状は同じである。
例えば、図3及び図6に示すように、サブ画素開口部1081のベース基板101上での正投影は第1透光開口部1131のベース基板101上での正投影内に位置し、すなわち、サブ画素開口部1081の平面サイズは第1透光開口部1131の平面サイズ未満である。例えば、第1透光開口部1131のベース基板101上での正投影は本体部1041のベース基板101上での正投影内に位置し、すなわち、第1透光開口部1131の平面サイズは本体部1041の平面サイズ未満である。それによって、本開示の実施例に係る表示基板は表示基板の色分離現象を低減さらに解消するとともに、エネルギー消費量を節約し、資源を節約することもできる。
例えば、図2に示すように、いくつかの実施例では、表示基板はカラーフィルム層114をさらに含んでもよく、カラーフィルム層114は複数のカラーフィルムパターン1141を含み、複数のカラーフィルムパターン1141はそれぞれ複数の第1透光開口部1131に設けられる。それによって、サブ画素の発光デバイスEMが発する光はカラーフィルムパターン1141を透過して出射でき、それによって出射光の純度を向上させる。
例えば、図14は表示基板のブラックマトリックス層及びカラーフィルム層の部分平面模式図を示し、且つ複数の第1透光開口部1131、複数の第2透光開口部1132及び複数のカラーフィルムパターン1141の平面模式図を示す。図14に示すように、ベース基板101の板面に垂直な方向において、複数のカラーフィルムパターン1141は、第1サブ画素(例えば、赤色サブ画素)の発光デバイスと少なくとも部分的に重なる第1カラーフィルムパターン1141Aと、第2サブ画素(例えば、緑色サブ画素)の発光デバイスと少なくとも部分的に重なる第2カラーフィルムパターン1141Bと、を含む。ベース基板101の板面に平行な方向において、第1カラーフィルムパターン1141Aの平面形状は第2カラーフィルムパターン1141Bの平面形状とは異なり、且つ第1カラーフィルムパターン1141Aの面積は第2カラーフィルムパターン1141Bの面積よりも大きい。
例えば、図14に示すように、第1カラーフィルムパターン1141Aの平面形状は略矩形であり、例えば、切欠きがある矩形であり、第2カラーフィルムパターン1141Bの平面形状は略半楕円形である。例えば、第1カラーフィルムパターン1141A及び第2カラーフィルムパターン1141Bの面積はそれぞれそれに被覆される第1透光開口部1131の面積よりも大きく、それによってフィルタリング作用を十分に実現する。
例えば、いくつかの例では、第1カラーフィルムパターン1141Aの面積と第2カラーフィルムパターン1141Bの面積との比の範囲は(1~1.5):1であり、例えば、1.2:1又は1.4:1などである。
例えば、図14に示すように、ベース基板101の板面に垂直な方向において、複数のカラーフィルムパターン1141は、第3サブ画素(例えば、青色サブ画素)の発光デバイスと少なくとも部分的に重なる第3カラーフィルムパターン1141Cをさらに含む。ベース基板101の板面に平行な方向において、第3カラーフィルムパターン1141Cの平面形状は第1カラーフィルムパターン1141A及び第2カラーフィルムパターン1141Bの平面形状とは異なり、第3カラーフィルムパターン1141Cの面積は第1カラーフィルムパターン1141Aの面積及び第2カラーフィルムパターン1141Bの面積よりも大きい。例えば、第3カラーフィルムパターン1141Cの平面形状は異形であり、それによってフィルタリング作用を十分に実現する。
例えば、いくつかの実施例では、第1カラーフィルムパターン1141Aの面積、第2カラーフィルムパターン1141Bの面積及び第3カラーフィルムパターン1141Cの面積の比の範囲は(1~1.5):1:(1~1.6)であり、例えば1.2:1:1.1又は1.4:1:1.3などである。
例えば、図14に示すように、ベース基板101の板面に垂直な方向において、複数のカラーフィルムパターン1141は、第4サブ画素(例えば、緑色サブ画素)の発光デバイスと少なくとも部分的に重なる第4カラーフィルムパターン1141Dをさらに含む。ベース基板101の板面に平行な方向において、第4カラーフィルムパターン1141Dの平面形状は第2カラーフィルムパターン1141Bの平面形状と略同じであり、第4カラーフィルムパターン1141Dの面積は第2カラーフィルムパターン1141Dの面積に略等しい。
例えば、第4カラーフィルムパターン1141Dの平面形状は略半楕円形であり、且つその面積は第2カラーフィルムパターン1141Dの面積に略等しく、例えば、第4カラーフィルムパターン1141Dの面積と第2カラーフィルムパターン1141Dの面積との差は第2カラーフィルムパターン1141Dの面積の10%以下である。
本開示の実施例では、ブラックマトリックス層113は表示基板に入射する光線を吸収し、表示基板による外光の反射率を低減させ、表示基板の表示効果を向上させることができ、ブラックマトリックス層113上にカラーフィルム層114を被覆することで、カラーフィルム層114は表示基板に入射する光線に対して二次吸収を行うことができ、それによって表示基板による外光の反射率をさらに低減させ、表示基板の表示効果を向上させることができる。図14に示す複数のカラーフィルムパターン1141に対してテストを行ったところ、該複数のカラーフィルムパターン1141が図14に示す形状及び大きさの分布を有する場合、複数のカラーフィルムパターン1141はフィルタリング作用及び光反射作用を十分に実現でき、表示基板の表示効果が向上することをわかった。
例えば、いくつかの実施例では、図14に示すように、ベース基板101の板面に垂直な方向において、第4カラーフィルムパターン1141Dと第4透光子開口部1132Dは部分的に重なる。
例えば、いくつかの例では、図14に示すように、第1サブ画素P1に対応する第1カラーフィルムパターン1141Aの横方向サイズ1141A~1は27μm~33μmであり、例えば28μm、29μm又は30μmなどであり、縦方向サイズ1141A~2は30μm~35μmであり、例えば32μm、33μm又は34μmなどであり、第2サブ画素P2に対応する第2カラーフィルムパターン1141Bの横方向サイズ1141B~1は20μm~25μmであり、例えば21μm、22μm又は23μmなどであり、縦方向サイズ1141B~2は23μm~28μmであり、例えば25μm、26μm又は27μmなどであり、第3サブ画素P3に対応する第3カラーフィルムパターン1141Cの横方向サイズ1141C~1は32μm~38μmであり、例えば34μm、35μm又は36μmなどであり、縦方向サイズ1141C~2は35μm~45μmであり、例えば38μm、40μm又は42μmなどであり、第4サブ画素P4に対応する第4カラーフィルムパターン1141Dの横方向サイズ1141D~1は20μm~25μmであり、例えば21μm、22μm又は23μmなどであり、縦方向サイズ1141D~2は23μm~28μmであり、例えば25μm、26μm又は27μmなどである。
例えば、複数のカラーフィルムパターン1141のエッジと複数の第2透光開口部1132のエッジとの最小距離は1μm-5μmである。例えば、図3に示すように、少なくとも一部の隣接するカラーフィルムパターン1141と第2透光開口部1132について、カラーフィルムパターン1141と第2透光開口部1132との間に間隔があり、且つカラーフィルムパターン1141のエッジと第2透光開口部1132のエッジとの最小距離は1μm-5μmであることで、カラーフィルムパターン1141が第2透光開口部1132を通過した光をフィルタリングすることを回避する。
例えば、図14及び図6に示すように、同一のサブ画素に対応する1つのカラーフィルムパターン1141及び1つのサブ画素開口部1081について、カラーフィルムパターン1141の平面形状はサブ画素開口部1081の平面形状とは異なる。例えば、複数の第2透光開口部1132の少なくとも一部のエッジはそれに隣接するカラーフィルムパターン1141のエッジの少なくとも一部に平行である。例えば、図14の破線枠に示す部分について、第2透光開口部1132の一部のエッジはそれに隣接するカラーフィルムパターン1141の一部のエッジに平行である。
例えば、図2に示すように、表示基板はブラックマトリックス層113及びカラーフィルム層114上に設けられる保護カバープレート115をさらに含んでもよく、それによって表示基板の構造を保護する。例えば、保護カバープレート115はガラスカバープレートであってもよく、光学透明接着剤(図示せず)によって表示基板上に結合されてもよい。
以下、1つの具体的な例によって本開示の実施例に係る表示基板の各機能層の構造及び回路配置を詳細に説明する。この例では、サブ画素は7T1C画素駆動回路を使用して発光デバイスEMを駆動する。
例えば、図7Aは7T1C画素回路の回路図を示す。図7Aに示すように、該画素回路は駆動回路122、データ書込み回路126、補償回路128、記憶回路127、第1発光制御回路123、第2発光制御回路124及びリセット回路129を含む。
例えば、駆動回路122は、制御端子131、第1端子132及び第2端子133を含み、発光デバイスEMを流れる駆動電流を制御するように構成され、駆動回路122の制御端子131は第1ノードN1に接続され、駆動回路122の第1端子132は第2ノードN2に接続され、駆動回路122の第2端子133は第3ノードN3に接続される。
例えば、データ書込み回路126は制御端子、第1端子及び第2端子を含み、制御端子は第1走査信号を受信するように構成され、第1端子はデータ信号を受信するように構成され、第2端子は駆動回路122の第1端子132(第2ノードN2)に接続され、該第1走査信号Ga1に応答して該データ信号を駆動回路122の第1端子132に書き込むように構成される。例えば、データ書込み回路126の第1端子はデータ線12に接続されて該データ信号を受信し、制御端子は走査線11に接続されて該第1走査信号Ga1を受信する。
例えば、データ書込み段階では、データ書込み回路126は第1走査信号Ga1に応答してオンになり得、それによりデータ信号を駆動回路122の第1端子132(第2ノードN2)に書き込み、データ信号を記憶回路127に記憶することができ、それにより、例えば発光段階では、該データ信号に応じて、発光デバイスEMの発光を駆動する駆動電流を生成することができる。
例えば、補償回路128は制御端子、第1端子及び第2端子を含み、制御端子は第2走査信号Ga2を受信するように構成され、第1端子及び第2端子はそれぞれ駆動回路122の制御端子131及び第2端子133に電気的に接続され、該補償回路は該第2走査信号に応答して該駆動回路120に対して閾値補償を行うように構成される。
例えば、記憶回路127は駆動回路122の制御端子131及び第1電圧端子VDDに電気的に接続され、データ書込み回路126により書き込まれるデータ信号を記憶するように構成される。例えば、データ書込み及び補償段階では、補償回路128は該第2走査信号Ga2に応答してオンになり得、それにより、データ書込み回路126により書き込まれるデータ信号を該記憶回路127に記憶する。例えば、同時にデータ書込み及び補償段階では、補償回路128は駆動回路122の制御端子131と第2端子133を電気的に接続でき、それにより、駆動回路122の閾値電圧の関連情報も該記憶回路に対応付けて記憶でき、それにより、例えば、発光段階では記憶されたデータ信号及び閾値電圧を用いて駆動回路122を制御でき、それによって駆動回路122の出力を補償する。
例えば、第1発光制御回路123は、駆動回路122の第1端子132(第2ノードN2)及び第1電圧端子VDDに接続され、第1発光制御信号に応答して第1電圧端子VDDの第1電源電圧を駆動回路122の第1端子132に印加するように構成される。例えば、図7Aに示すように、第1発光制御回路123は第1発光制御端子EM1、第1電圧端子VDD及び第2ノードN2に接続される。
例えば、第2発光制御回路124は第2発光制御端子EM2、発光デバイスEMの第1端子510及び駆動回路122の第2端子132に接続され、第2発光制御信号に応答して駆動電流を発光デバイスEMに印加できるように構成される。
例えば、発光段階では、第2発光制御回路123は第2発光制御端子EM2が提供する第2発光制御信号に応答してオンになり、それにより駆動回路122は第2発光制御回路123によって駆動電流を発光デバイスEMに印加して発光させることができ、非発光段階では、第2発光制御回路123は第2発光制御信号に応答してオフになり、それにより電流が発光デバイスEMを流れて発光させることを回避し、対応する表示装置のコントラストを向上させることができる。
また例えば、初期化段階では、第2発光制御回路124は第2発光制御信号に応答してオンになり得、それによりリセット回路と組み合わせて駆動回路122及び発光デバイスEMに対してリセット操作を行うことができる。
例えば、第2発光制御信号EM2は第1発光制御信号EM1と同じであるか又は異なるようにしてもよく、例えば、それらは同じ又は異なる信号出力端子に接続されてもよい。
例えば、リセット回路129はリセット電圧端子Vinit及び発光デバイスEMの第1端子134(第4ノードN4)に接続され、リセット信号に応答してリセット電圧を発光デバイスEMの第1端子134に印加するように構成される。別のいくつかの例では、図7Aに示すように、該リセット信号はさらに駆動回路の制御端子131、すなわち、第1ノードN1に印加されてもよい。例えば、リセット信号は該第2走査信号であり、リセット信号は第2走査信号と同期するほかの信号であってもよく、本開示の実施例はこれを限定しない。例えば、図7Aに示すように、該リセット回路129はそれぞれ発光デバイスEMの第1端子134、リセット電圧端子Vinit及びリセット制御端子Rst(リセット制御線)に接続される。例えば、初期化段階では、リセット回路129はリセット信号に応答してオンになり得、それによりリセット電圧を発光デバイスEMの第1端子134及び第1ノードN1に印加でき、それにより駆動回路122、補償回路128及び発光デバイスEMに対してリセット操作を行い、この前の発光段階の影響を除去することができる。
例えば、発光デバイスEMは第1端子134及び第2端子135を含み、発光デバイスEMの第1端子134は駆動回路122の第2端子133から駆動電流を受信するように構成され、発光デバイスEMの第2端子135は第2電圧端子VSSに接続されるように構成される。例えば、一例では、図7Aに示すように、発光デバイスEMの第1端子134は第2発光回路124によって第3ノードN3に接続されてもよい。本開示の実施例はこの状況を含むが、これに限定されない。例えば、発光デバイスEMは、例えばトップエミッション、ボトムエミッション、及びデュアルエミッションなどの様々なタイプのOLEDであってもよく、赤色光、緑色光、青色光又は白色光などを発することができ、該OLEDの第1電極層及び第2電極層はそれぞれ該発光デバイスの第1端子134及び第2端子135として機能する。本開示の実施例は発光デバイスの具体的な構造を限定しない。
ただし、本開示の実施例の説明では、第1ノードN1、第2ノードN2、第3ノードN3及び第4ノードN4は必ずしも実際に存在する部材を示すものではなく、回路図における関連回路が接続する合流点を示す。
なお、本開示の実施例の説明では、符号Vdはデータ信号端子を示すことができるだけでなく、データ信号のレベルを示すこともでき、同様に、符号Ga1、Ga2は第1走査信号、及び第2走査信号を示すことができるだけでなく、第1走査信号端子及び第2走査信号端子を示すこともでき、Rstはリセット制御端子を示すことができるだけでなく、リセット信号を示すこともでき、符号Vinitはリセット電圧端子を示すことができるだけでなく、リセット電圧を示すこともでき、符号VDDは第1電圧端子を示すことができるだけでなく、第1電源電圧を示すこともでき、符号VSSは第2電圧端子を示すことができるだけでなく、第2電源電圧を示すこともできる。以下の各実施例はこれと同じであり、詳細に説明しない。
図7Bは図7Aに示す画素回路の具体的な実現例の回路図である。図7Bに示すように、該画素回路は、第1~第7トランジスタT1、T2、T3、T4、T5、T6、T7、及び記憶コンデンサCstを含む。例えば、第1トランジスタT1は駆動トランジスタとして使用され、残りの第2~第7トランジスタはスイッチングトランジスタとして使用される。
例えば、図7Bに示すように、駆動回路122は第1トランジスタT1として実現されてもよい。第1トランジスタT1のゲートは駆動回路122の制御端子131として、第1ノードN1に接続され、第1トランジスタT1の第1極は駆動回路122の第1端子132として、第2ノードN2に接続され、第1トランジスタT1の第2極は駆動回路122の第2端子133として、第3ノードN3に接続される。
例えば、図7Bに示すように、データ書込み回路126は第2トランジスタT2として実現されてもよい。第2トランジスタT2のゲートは第1走査線(第1走査信号端子Ga1)に接続されて第1走査信号を受信し、第2トランジスタT2の第1極はデータ線(データ信号端子Vd)に接続されてデータ信号を受信し、第2トランジスタT2の第2極は駆動回路122の第1端子132(第2ノードN2)に接続される。例えば、該第2トランジスタT2はP型トランジスタであり、例えば、活性層は低温でポリシリコンをドーピングした薄膜トランジスタである。
例えば、図7Bに示すように、補償回路128は第3トランジスタT3として実現されてもよい。第3トランジスタT3のゲートは第2走査線(第2走査信号端子Ga2)に接続されて第2走査信号を受信するように構成され、第3トランジスタT3の第1極は駆動回路122の制御端子131(第1ノードN1)に接続され、第3トランジスタT3の第2極は駆動回路122の第2端子133(第3ノードN3)に接続される。
例えば、図7Bに示すように、記憶回路127は記憶コンデンサCstとして実現されてもよく、該記憶コンデンサCstは第1コンデンサ電極C1及び第2コンデンサ電極C2を含み、該第1コンデンサ電極C1は第1電圧端子VDDに接続され、該第2コンデンサ電極C2は駆動回路122の制御端子131に接続される。
例えば、図7Bに示すように、第1発光制御回路123は第4トランジスタT4として実現されてもよい。第4トランジスタT4のゲートは第1発光制御線(第1発光制御端子EM1)に接続されて第1発光制御信号を受信し、第4トランジスタT4の第1極は第1電圧端子VDDに接続されて第1電源電圧を受信し、第4トランジスタT4の第2極は駆動回路122の第1端子132(第2ノードN2)に接続される。
例えば、発光デバイスEMは具体的には発光ダイオード(OLED)として実現されてもよく、その第1電極層(ここでは、陽極)は第4ノードN4に接続され、第2発光制御回路124によって駆動回路122の第2端子133から駆動電流を受信するように構成され、発光デバイスEMの第2電極層(ここでは、陰極)は第2電圧端子VSSに接続されて第2電源電圧を受信するように構成される。例えば、第2電圧端子は接地されてもよく、すなわち、VSSは0Vであってもよい。
例えば、第2発光制御回路124は第5トランジスタT5として実現されてもよい。第5トランジスタT5のゲートは第2発光制御線(第2発光制御端子EM2)に接続されて第2発光制御信号を受信し、第5トランジスタT5の第1極は駆動回路122の第2端子133(第3ノードN3)に接続され、第5トランジスタT5の第2極は発光デバイスEMの第1端子134(第4ノードN4)に接続される。
例えば、リセット回路129は第1リセット回路及び第2リセット回路を含んでもよく、該第1リセット回路は第1リセット信号Rst1に応答して第1リセット電圧Vini1を第1ノードN1に印加するように構成され、該第2リセット回路は第2リセット信号Rst2に応答して第2リセット電圧Vini2を第4ノードN4に印加するように構成される。例えば、図7Bに示すように、該第1リセット回路は第6トランジスタT6として実現され、該第2リセット回路は第7トランジスタT7として実現される。第6トランジスタT6のゲートは第1リセット制御端子Rst1に接続されて第1リセット信号Rst1を受信するように構成され、第6トランジスタT6の第1極は第1リセット電圧端子Vinit1に接続されて第1リセット電圧Vinit1を受信し、第6トランジスタT6の第2極は第1ノードN1に接続されるように構成される。第7トランジスタT7のゲートは第2リセット制御端子Rst2に接続されて第2リセット信号Rst2を受信するように構成され、第7トランジスタT7の第1極は第2リセット電圧端子Vinit2に接続されて第2リセット電圧Vinit2を受信し、第7トランジスタT7の第2極は第4ノードN4に接続されるように構成される。
なお、本開示の実施例で使用されるトランジスタはいずれも薄膜トランジスタ又は電界効果トランジスタ又はほかの特性が同じスイッチングデバイスであってもよく、本開示の実施例では、いずれも薄膜トランジスタを例に説明する。ここで使用されるトランジスタのソース、ドレインは構造が対称であってもよく、従って、そのソース、ドレインは構造が同じであってもよい。本開示の実施例では、トランジスタのゲートを除く2つの極を区別するために、一方を第1極、他方を第2極と直接説明した。
例えば、図1に示すように、第1信号線S1は発光制御線EMTであり、上記第1発光制御信号EM1及び第2発光制御信号EM2を伝送することに用いられ、第2信号線S2はリセット電圧線VNTであり、上記第1リセット電圧Vinit1及び第2リセット電圧Vini2を伝送することに用いられる。例えば、リセット電圧線VNTの発光制御線EMTから離れる側には、上記第1リセット信号Rst1及び第2リセット信号Rst2を伝送することに用いられるリセット制御線RSTをさらに有する。
以下、上記画素駆動回路のレイアウト設計を詳細に説明する。
例えば、図8は該表示基板の半導体層の模式図を示し、該半導体層は複数のサブ画素の画素駆動回路の薄膜トランジスタT1-T7の活性層を形成することに用いられ、図8に2行のサブ画素の画素駆動回路が示され、以下、直接隣接する4つのサブ画素(すなわち、第1サブ画素100a、第2サブ画素100b、第3サブ画素100c及び第4サブ画素100d)の画素駆動回路を例に説明し、図中の破線枠は各サブ画素の画素駆動回路が位置する領域を示し、本開示の実施例はこのレイアウトに限らない。
例えば、半導体層上に第1ゲート絶縁層がさらに設けられ、図示されていないが、図5における第1ゲート絶縁層1024を参照できる。
例えば、図9Aは表示基板の第1ゲート金属層の模式図を示し、第1ゲート金属層は第1ゲート絶縁層上に設けられ、図9Bは表示基板の第1ゲート金属層と半導体層とを積層した模式図を示す。
例えば、図9A及び図9Bに示すように、第1ゲート金属層は複数の発光制御線EMT、複数のリセット制御線RST、複数の走査線GATE及び複数の記憶コンデンサCstの第1コンデンサ電極C1を含み、例えば、発光制御線EMT、リセット制御線RST、走査線GATE及び記憶コンデンサCstの第1コンデンサ電極C1の、薄膜トランジスタT1-T7の活性層と重なる部分は薄膜トランジスタT1-T7のゲートを構成する。複数の発光制御線EMT、複数のリセット制御線RST、複数の走査線GATEはそれぞれ複数行のサブ画素に1対1で対応して電気的に接続されて対応する電気信号を提供する。
例えば、第1ゲート金属層上に第2ゲート絶縁層がさらに設けられ、図示されていないが、図5における第2ゲート絶縁層1025を参照できる。
図10Aは表示基板の第2ゲート金属層の模式図を示し、第2ゲート金属層は第2ゲート絶縁層上に設けられ、図10Bは表示基板の第2ゲート金属層及び第1ゲート金属層と半導体層とを積層した模式図を示す。
例えば、図10A及び図10Bに示すように、該第2ゲート金属層は記憶コンデンサCstの第2コンデンサ電極C2及び複数のリセット電圧線VNTを含む。記憶コンデンサCstの第2コンデンサ電極C2は第1コンデンサ電極C1と少なくとも部分的に重なることで、コンデンサを形成する。複数のリセット電圧線VNTは複数行のサブ画素に1対1で対応して電気的に接続されて対応する電気信号を提供する。
例えば、第2ゲート金属層上に層間絶縁層がさらに設けられ、図示されていないが、図5における層間絶縁層1026を参照できる。
図11Aは表示基板の第1ソースドレイン金属層の模式図を示し、第1ソースドレイン金属層は層間絶縁層上に設けられ、図11Bは表示基板の第1ソースドレイン金属層と第2ゲート金属層、第1ゲート金属層及び半導体層とを積層した模式図を示す。
図11A及び図11Bに示すように、第1ソースドレイン金属層は複数の第1電源線VDD1を含む。例えば、該複数の第1電源線VDD1はそれぞれ複数列のサブ画素に1対1で対応して電気的に接続されて第1電源電圧を提供する。例えば、第1ソースドレイン金属層は該複数のデータ線DTをさらに含む。該複数のデータ線DTは複数列のサブ画素に1対1で対応して電気的に接続されてデータ信号を提供する。例えば、第1ソースドレイン金属層は複数の接続電極CLをさらに含み、第2コンデンサ電極C2と第3トランジスタT3の第1極とを接続するか、又は第6トランジスタT6の第1極とリセット電圧線VNTとを接続するか、又は第5トランジスタT5の第2極と発光デバイスの第1電極層などとを接続することに用いられる。
例えば、第1ソースドレイン金属層上にパッシベーション層及び平坦化層がさらに設けられ、図示されていないが、図5におけるパッシベーション層1027及び平坦化層1091を参照できる。
図12Aは表示基板の第2ソースドレイン金属層の模式図を示し、第2ソースドレイン金属層は平坦化層1091上に設けられ、図12Bは表示基板の第2ソースドレイン金属層及び第1ソースドレイン金属層、第2ゲート金属層、第1ゲート金属層と半導体層を積層した模式図を示す。
図12A及び図12Bに示すように、第2ソースドレイン金属層は第2電源線VDD2を含み、第2電源線VDD2は格子状であり、例えば、第2電源線VDD2は第1電源線VDD1に電気的に接続されることで、電源線における抵抗の低減に寄与し、それにより電源線の電圧降下を低減させ、第1電源電圧を表示基板の各サブ画素に均一に伝送することに寄与する。例えば、第2ソースドレイン金属層は、発光デバイスの第1電極層と第1トランジスタT1の第1極とを接続することに用いられる接続電極1043をさらに含んでもよい。
例えば、第2ソースドレイン金属層上にもう1つの平坦化層がさらに設けられ、図示されていないが、図5における平坦化層109を参照でき、平坦化層109内に複数のビアVAがある。
図13Aは表示基板の第1電極材料層の模式図を示し、第1電極材料層はパッシベーション層109上に設けられ、図13Bは表示基板の第1電極材料層及び第2ソースドレイン金属層、第1ソースドレイン金属層、第2ゲート金属層、第1ゲート金属層と半導体層を積層した模式図を示す。
図13A及び図13Bに示すように、第1電極材料層は複数のサブ画素の発光デバイスEMの第1電極層を含み、複数のサブ画素の発光デバイスEMの第1電極層はそれぞれ平坦化層109内の複数のビアVAによって接続電極1043に接続される。例えば、該第1電極層上に発光デバイスEMの発光材料層が設けられ、発光材料層上に第2電極層が設けられる。
例えば、発光デバイスEMの上方には、封入層、ブラックマトリックス層などのほかの機能層がさらに形成され、ここでは詳細に説明しない。
本開示の少なくとも1つの実施例は表示装置をさらに提供し、図15は該表示装置の断面模式図を示し、図15に示すように、該表示装置は本開示の実施例に係る表示基板を含み、図中に図2における表示基板が例として示される。
例えば、いくつかの実施例では、該表示装置は紋様タッチ表面S及び画像センサアレイ30をさらに含み、例えば、保護カバープレート115の表面は紋様タッチ表面Sとして実現される。画像センサアレイは駆動回路層102の発光デバイス層から離れる側に設けられ、複数の画像センサ31(1つが例として図示される)を含み、複数の画像センサ31は、紋様収集を行うために、発光デバイス層の複数の発光デバイスEMから発し且つ紋様タッチ表面Sの紋様(例えば、指紋、掌紋など)により反射され、第2透光開口部1132を通過して複数の画像センサ31に到達する光を受光できるように構成される。
例えば、図15に示すように、駆動回路層は複数の透光部1020を含み、1つの第2透光開口部1132は1つの透光部1020に対応し、このとき、複数の画像センサ31は、紋様収集を行うために、発光デバイス層の複数の発光デバイスEMから発し且つ紋様タッチ表面Sの紋様により反射され、ブラックマトリックス層113の複数の第2透光開口部1132及び駆動回路層の複数の透光部1020を通過して複数の画像センサ31に到達する光を受光できるように構成される。それによって、複数の第2透光開口部1132及び複数の透光部1020によって、複数の画像センサ31は紋様により反射される光を十分に受光でき、それにより紋様認識速度及び紋様認識精度を向上させることができる。
本開示の実施例に係る表示装置はほかの構造をさらに有してもよく、具体的には関連技術を参照でき、ここでは詳細に説明しない。
さらに以下のいくつかの点を説明する必要がある。
(1)本開示の実施例の図面は本開示の実施例に関連する構造のみに関し、ほかの構造は通常設計を参照すればよい。
(2)明瞭にするために、本開示の実施例を説明するための図面では、層又は領域の厚さは拡大又は縮小されており、すなわち、これらの図面は実際の縮尺に応じて描かれるものではない。理解できるように、例えば層、膜、領域又は基板のような素子がもう1つの素子の「上」又は「下」に位置すると記載される場合、該素子はもう1つ素子の「上」又は「下」に「直接」位置してもよいし、中間素子が存在してもよい。
(3)矛盾しない限り、本開示の実施例及び実施例における特徴を相互に組み合わせて新しい実施例を得ることができる。
以上、本開示の特定の実施形態を説明したが、本開示の保護範囲はこれに限定されるものではなく、本開示の保護範囲は特許請求の範囲の保護範囲に準じるべきである。
Claims (30)
- 表示基板であって、複数行複数列に配置される複数のサブ画素を有し、ベース基板と、前記ベース基板上に設けられる駆動回路層と、前記駆動回路層の前記ベース基板から離れる側に設けられる発光デバイス層と、前記発光デバイス層の前記ベース基板から離れる側に設けられるブラックマトリックス層とを含み、
前記複数のサブ画素のそれぞれは、前記駆動回路層に設けられる画素駆動回路と、前記発光デバイス層に設けられる発光デバイスとを含み、前記画素駆動回路は前記発光デバイスを駆動するように構成され、
前記駆動回路層は相互に平行に設けられ且つ周期的に配置される第1信号線及び第2信号線を含み、前記第1信号線及び前記第2信号線は前記複数のサブ画素に異なる電気信号を提供するように構成され、
前記ブラックマトリックス層は複数の第1透光開口部及び複数の第2透光開口部を含み、前記複数の第1透光開口部はそれぞれ前記複数のサブ画素の発光デバイスを露出させ、前記複数の第2透光開口部はそれぞれ前記複数の第1透光開口部の間に設けられ、
前記複数の第2透光開口部の前記ベース基板上での正投影はそれぞれ1つの第1信号線の前記ベース基板上での正投影と、前記1つの第1信号線との距離が最も近い1つの第2信号線の前記ベース基板上での正投影との間に位置する、表示基板。 - 前記第1信号線は発光制御信号線、前記第2信号線はリセット電圧線である、請求項1に記載の表示基板。
- 前記複数行複数列の複数のサブ画素は、少なくとも1行の第1サブ画素と、前記少なくとも1行の第1サブ画素に隣接し且つ前記少なくとも1行の第1サブ画素の下位に位置する少なくとも1行の第2サブ画素と、を含み、
前記少なくとも1行の第1サブ画素の画素駆動回路は1つの発光制御信号線及び1つのリセット電圧線を共有し、前記少なくとも1行の第2サブ画素の画素駆動回路は1つの発光制御信号線及び1つのリセット電圧線を共有し、
前記少なくとも1行の第1サブ画素の画素駆動回路が共有する発光制御信号線の前記ベース基板上での正投影と前記少なくとも1行の第2サブ画素の画素駆動回路が共有するリセット電圧線の前記ベース基板上での正投影との間には、1行の第2透光開口部の前記ベース基板上での正投影が含まれる、請求項2に記載の表示基板。 - 前記駆動回路層は相互に平行に設けられ且つ周期的に配置される第3信号線及び第4信号線を含み、前記第3信号線及び前記第4信号線はそれぞれ前記第1信号線及び前記第2信号線と交差し、前記第3信号線及び前記第4信号線は前記複数のサブ画素に異なる電気信号を提供するように構成され、
前記複数の第2透光開口部の前記ベース基板上での正投影はそれぞれ1つの第3信号線の前記ベース基板上での正投影と前記1つの第3信号線に隣接する1つの第4信号線の前記ベース基板上での正投影との間に位置する、請求項1から3のいずれか一項に記載の表示基板。 - 前記第3信号線は第1電源線、前記第4信号線はデータ線である、請求項4に記載の表示基板。
- 前記第1信号線、前記第2信号線、前記第3信号線及び前記第4信号線は複数の第1領域を画定し、
前記複数の第2透光開口部の前記ベース基板上での正投影はそれぞれ前記複数の第1領域の前記ベース基板上での正投影内に位置する、請求項4に記載の表示基板。 - 前記画素駆動回路は薄膜トランジスタ及び記憶コンデンサを含み、前記薄膜トランジスタは前記ベース基板上に設けられるゲートを含み、前記記憶コンデンサは前記ベース基板上に設けられる第1コンデンサ電極及び第2コンデンサ電極を含み、前記第2コンデンサ電極は前記第1コンデンサ電極の前記ベース基板から離れる側に設けられ、
前記発光制御信号線は前記ゲート及び前記第1コンデンサ電極と同じ層に設けられる、請求項2又は3に記載の表示基板。 - 前記リセット電圧線は前記第2コンデンサ電極と同じ層に設けられる、請求項7に記載の表示基板。
- 前記駆動回路層の前記ベース基板から離れる側に設けられる平坦化層と、前記平坦化層の前記ベース基板から離れる側に位置する画素定義層とをさらに含み、前記画素定義層は複数のサブ画素開口部を含み、
前記発光デバイスは前記ベース基板から離れる方向において順に積層して設けられる第1電極層、発光材料層及び第2電極層を含み、前記第1電極層は前記平坦化層の前記ベース基板から離れる側に設けられ、前記画素定義層は前記第1電極層の前記ベース基板から離れる側に設けられ、且つ前記複数のサブ画素開口部はそれぞれ前記複数のサブ画素の発光デバイスの第1電極層を露出させ、
前記平坦化層は複数のビアを含み、前記複数のサブ画素の発光デバイスの第1電極層はそれぞれ前記複数のビアによって前記複数のサブ画素の画素駆動回路に電気的に接続され、
同一の行に位置する複数のサブ画素に対応する複数のビアは第1ビア、第2ビア及び第3ビアを含み、第1直線は前記第1ビア及び前記第2ビアを貫通するが、前記第3ビアを貫通しない、請求項1から3のいずれか一項に記載の表示基板。 - 前記複数のビアのうちの少なくとも一部の前記ベース基板上での正投影はそれぞれ前記複数の第1領域の前記ベース基板上での正投影内に位置する、請求項9に記載の表示基板。
- 前記平坦化層の前記ベース基板に近い側に設けられる複数の接続電極をさらに含み、前記複数のサブ画素の発光デバイスの第1電極層はそれぞれ前記複数のビアによって前記複数の接続電極に電気的に接続され、前記複数の接続電極は前記複数のサブ画素の画素駆動回路に電気的に接続され、
前記複数の接続電極のうちの少なくとも一部の前記ベース基板上での正投影は複数の第1領域の前記ベース基板上での正投影内に位置する、請求項9に記載の表示基板。 - 前記複数のサブ画素は赤色サブ画素、緑色サブ画素及び青色サブ画素を含み、1つの青色サブ画素、1つの赤色サブ画素及び2つの緑色サブ画素を1つの繰り返し単位とし、前記複数のサブ画素は複数行複数列に配置される複数の繰り返し単位を構成し、
同一の行に位置する隣接する1つの青色サブ画素、1つの赤色サブ画素及び2つの緑色サブ画素に対応する4つのビアは同一の直線上にない、請求項9に記載の表示基板。 - 同一の行に位置する隣接する3つの緑色サブ画素に対応する3つのビアは同一の直線上にない、請求項9に記載の表示基板。
- 第2直線は同一列に位置する複数のサブ画素に対応する複数のビアを順に貫通する、請求項9に記載の表示基板。
- 前記駆動回路層は複数の透光部を含み、前記複数の透光部は前記ベース基板の板面に垂直な方向において透光であり、
少なくとも一部の前記複数の第2透光開口部は少なくとも一部の前記複数の透光部に1対1で対応して設けられ、前記ベース基板の板面と所定の角度範囲をなす光を透過できるように構成される、請求項4に記載の表示基板。 - 前記第1信号線、前記第2信号線、前記第3信号線、前記第4信号線及び前記複数の接続電極は前記複数の透光部を共同で画定する、請求項15に記載の表示基板。
- 対応して設けられる第2透光開口部及び透光部では、前記ベース基板の板面に平行な方向において、前記第2透光開口部の平面形状と前記透光部の平面形状は少なくとも部分的に同じであり、前記第2透光開口部の平面サイズは前記透光部の平面サイズ未満である、請求項15に記載の表示基板。
- 前記複数のサブ画素のそれぞれのサブ画素に対応して1つの第2透光開口部が設けられる、請求項17に記載の表示基板。
- 対応して設けられる第2透光開口部及び透光部では、前記ベース基板の板面に平行な方向において、前記第2透光開口部の平面形状は円形であり、前記透光部の平面形状は多角形であり、前記第2透光開口部の平面サイズは前記透光部の平面サイズ未満である、請求項15に記載の表示基板。
- 前記複数のサブ画素のうちの2つのサブ画素ごとに対応して1つの第2透光開口部が設けられる、請求項19に記載の表示基板。
- 前記複数の第2透光開口部のうち隣接する2つの第2透光開口部の距離は50μm-60μmである、請求項20に記載の表示基板。
- 対応して設けられる第2透光開口部及び透光部では、前記第2透光開口部の前記ベース基板上での正投影は前記透光部の前記ベース基板上での正投影の内部に位置する、請求項15に記載の表示基板。
- 前記複数の第1透光開口部のうちの少なくとも1つは弧状エッジを有する、請求項1から3のいずれか一項に記載の表示基板。
- 前記ベース基板の板面に平行な方向において、前記複数の第1透光開口部のうちの少なくとも1つの平面形状は楕円形、半楕円形、円形、半円形、トラック形又は半トラック形である、請求項23に記載の表示基板。
- 前記ベース基板の板面に垂直な方向において、前記複数のサブ画素開口部と前記複数の第1透光開口部は1対1で対応し且つ重なり、
対応する1つのサブ画素開口部及び1つの第1透光開口部では、前記ベース基板の板面に平行な方向において、前記サブ画素開口部の平面形状と前記第1透光開口部の平面形状は同じである、請求項9に記載の表示基板。 - 前記サブ画素開口部の前記ベース基板上での正投影は前記第1透光開口部の前記ベース基板上での正投影内に位置する、請求項25に記載の表示基板。
- カラーフィルム層をさらに含み、前記カラーフィルム層は複数のカラーフィルムパターンを含み、前記複数のカラーフィルムパターンはそれぞれ前記複数の第1透光開口部に設けられる、請求項1から3のいずれか一項に記載の表示基板。
- 表示装置であって、請求項1から27のいずれか一項に記載の表示基板を含む、表示装置。
- 紋様タッチ表面及び画像センサアレイをさらに含み、
前記画像センサアレイは前記駆動回路層の前記発光デバイス層から離れる側に設けられ、複数の画像センサを含み、前記複数の画像センサは紋様収集を行うために、前記発光デバイス層の複数の発光デバイスから発し且つ前記紋様タッチ表面の紋様に反射され、前記第2透光開口部を通過して前記複数の画像センサに到達する光を受光できるように構成される、請求項28に記載の表示装置。 - 表示基板であって、複数行複数列に配置される複数のサブ画素を有し、ベース基板と、前記ベース基板上に設けられる駆動回路層と、前記駆動回路層の前記ベース基板から離れる側に設けられる発光デバイス層と、前記発光デバイス層の前記ベース基板から離れる側に設けられるブラックマトリックス層とを含み、
前記複数のサブ画素のそれぞれは前記駆動回路層に設けられる画素駆動回路と、前記発光デバイス層に設けられる発光デバイスとを含み、前記画素駆動回路は前記発光デバイスを駆動するように構成され、
前記駆動回路層は相互に平行に設けられ且つ周期的に配置される第1信号線及び第2信号線を含み、前記第1信号線及び前記第2信号線は前記複数のサブ画素に異なる電気信号を提供するように構成され、
前記ブラックマトリックス層は複数の第1透光開口部及び複数の第2透光開口部を含み、前記複数の第1透光開口部はそれぞれ前記複数のサブ画素の発光デバイスを露出させ、前記複数の第2透光開口部はそれぞれ前記複数の第1透光開口部の間に設けられ、
前記複数の第2透光開口部の前記ベース基板上での正投影はそれぞれ1つの第1信号線の前記ベース基板上での正投影と、前記1つの第1信号線との距離が最も近い1つの第2信号線の前記ベース基板上での正投影との間に位置し、
前記表示基板は、前記駆動回路層の前記ベース基板から離れる側に設けられる平坦化層と、前記平坦化層の前記ベース基板から離れる側に位置する画素定義層とをさらに含み、前記画素定義層は複数のサブ画素開口部を含み、
前記発光デバイスは前記ベース基板から離れる方向において順に積層して設けられる第1電極層、発光材料層及び第2電極層を含み、前記第1電極層は前記平坦化層の前記ベース基板から離れる側に設けられ、前記画素定義層は前記第1電極層の前記ベース基板から離れる側に設けられ、且つ前記複数のサブ画素開口部はそれぞれ前記複数のサブ画素の発光デバイスの第1電極層を露出させ、
前記平坦化層は複数のビアを含み、前記複数のサブ画素の発光デバイスの第1電極層はそれぞれ前記複数のビアによって前記複数のサブ画素の画素駆動回路に電気的に接続され、
同一の行に位置する複数のサブ画素に対応する複数のビアは第1ビア、第2ビア及び第3ビアを含み、第1直線は前記第1ビア及び前記第2ビアを貫通するが、前記第3ビアを貫通しない、表示基板。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNPCT/CN2021/073725 | 2021-01-26 | ||
PCT/CN2021/073725 WO2022160087A1 (zh) | 2021-01-26 | 2021-01-26 | 显示面板和显示装置 |
CN202110726478.2A CN114792766A (zh) | 2021-01-26 | 2021-06-29 | 显示基板以及显示装置 |
CN202110726478.2 | 2021-06-29 | ||
PCT/CN2021/128697 WO2022160839A1 (zh) | 2021-01-26 | 2021-11-04 | 显示基板以及显示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2024503952A true JP2024503952A (ja) | 2024-01-30 |
Family
ID=80191030
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022558520A Pending JP2024503952A (ja) | 2021-01-26 | 2021-11-04 | 表示基板及び表示装置 |
Country Status (6)
Country | Link |
---|---|
US (3) | US11869268B2 (ja) |
EP (3) | EP4113372A4 (ja) |
JP (1) | JP2024503952A (ja) |
KR (1) | KR20230134116A (ja) |
CN (4) | CN115210780B (ja) |
WO (2) | WO2022160087A1 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114284319B (zh) * | 2021-12-14 | 2023-09-26 | 武汉华星光电半导体显示技术有限公司 | 显示面板及电子设备 |
CN114823829B (zh) * | 2022-04-13 | 2024-01-19 | 武汉华星光电半导体显示技术有限公司 | 显示装置 |
WO2023206167A1 (zh) * | 2022-04-27 | 2023-11-02 | 京东方科技集团股份有限公司 | 显示基板及显示装置 |
GB202406570D0 (en) * | 2022-05-31 | 2024-06-26 | Boe Technology Group Co Ltd | Display panel and displau apparatus |
WO2024113102A1 (zh) * | 2022-11-28 | 2024-06-06 | 京东方科技集团股份有限公司 | 显示基板和显示装置 |
CN116314200A (zh) * | 2022-11-30 | 2023-06-23 | 京东方科技集团股份有限公司 | 显示背板和显示装置 |
Family Cites Families (59)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101266759B (zh) | 2007-03-13 | 2013-04-17 | 奇美电子股份有限公司 | 显示面板 |
US20110181587A1 (en) | 2010-01-22 | 2011-07-28 | Sony Corporation | Image display device having imaging device |
JP2011242616A (ja) | 2010-05-19 | 2011-12-01 | Sony Corp | 画像表示装置、電子機器、画像表示システム、画像取得方法、プログラム |
KR101759928B1 (ko) | 2011-01-17 | 2017-07-21 | 삼성디스플레이 주식회사 | 표시패널 |
JP5761498B2 (ja) | 2011-03-28 | 2015-08-12 | Nltテクノロジー株式会社 | 画像表示装置、画像表示装置の駆動方法及び端末装置 |
KR20140082049A (ko) | 2012-12-21 | 2014-07-02 | 삼성디스플레이 주식회사 | 표시 장치 및 그 제조 방법 |
US9831387B2 (en) | 2014-06-14 | 2017-11-28 | Hiphoton Co., Ltd. | Light engine array |
CN104037201B (zh) | 2014-06-11 | 2017-02-01 | 上海和辉光电有限公司 | 像素阵列、显示器以及将图像呈现于显示器上的方法 |
CN107765488B (zh) | 2015-04-01 | 2019-12-31 | 上海天马微电子有限公司 | 阵列基板、触控显示面板和触控显示装置 |
KR102397400B1 (ko) | 2015-04-28 | 2022-05-13 | 엘지디스플레이 주식회사 | 투명표시장치 및 투명표시패널 |
CN205281463U (zh) | 2015-12-10 | 2016-06-01 | 上海中航光电子有限公司 | 一种集成触控显示面板和集成触控显示装置 |
US10025410B2 (en) | 2015-12-28 | 2018-07-17 | Lg Display Co., Ltd. | Display device with touch sensor |
CN110133899A (zh) | 2018-02-09 | 2019-08-16 | 京东方科技集团股份有限公司 | 像素排列结构、显示基板、显示装置 |
WO2020133885A1 (zh) | 2018-12-28 | 2020-07-02 | 京东方科技集团股份有限公司 | 显示基板、精细金属掩模板组以及制作方法 |
KR102534107B1 (ko) | 2016-03-24 | 2023-05-19 | 삼성디스플레이 주식회사 | 표시 장치 |
JP2018032171A (ja) | 2016-08-23 | 2018-03-01 | 株式会社ジャパンディスプレイ | 表示装置 |
CN206076238U (zh) | 2016-09-28 | 2017-04-05 | 长春海谱润斯科技有限公司 | 一种像素结构及有机发光显示面板 |
CN106598327B (zh) | 2016-11-30 | 2019-06-07 | 京东方科技集团股份有限公司 | 触控显示驱动单元电路、驱动方法、电路和显示装置 |
CN107065360A (zh) | 2017-06-06 | 2017-08-18 | 厦门天马微电子有限公司 | 显示面板及显示装置 |
KR102400868B1 (ko) | 2017-09-28 | 2022-05-25 | 삼성디스플레이 주식회사 | 표시 장치 |
CN107622990B (zh) | 2017-10-13 | 2021-04-06 | 京东方科技集团股份有限公司 | 一种触控基板及其制作方法、显示装置 |
CN108288681B (zh) * | 2018-01-11 | 2021-01-22 | 京东方科技集团股份有限公司 | 显示面板及其制造方法、显示装置 |
US10845902B2 (en) | 2018-03-30 | 2020-11-24 | Sharp Kabushiki Kaisha | Touch sensor for display |
CN110349528B (zh) | 2018-04-03 | 2021-04-13 | 京东方科技集团股份有限公司 | 像素阵列及其驱动方法、显示装置 |
KR102541941B1 (ko) | 2018-07-19 | 2023-06-09 | 엘지디스플레이 주식회사 | 터치 센서를 가지는 표시 장치 |
CN109144311B (zh) | 2018-07-26 | 2022-06-07 | 京东方科技集团股份有限公司 | 显示基板、指纹识别方法、触控显示装置 |
KR20200037653A (ko) | 2018-10-01 | 2020-04-09 | 엘지디스플레이 주식회사 | 수광화소영역을 포함하는 표시장치 |
KR102651733B1 (ko) | 2018-12-20 | 2024-03-28 | 엘지디스플레이 주식회사 | 표시장치 |
CN109728044B (zh) | 2018-12-29 | 2021-07-30 | 武汉天马微电子有限公司 | 有机发光显示面板和显示装置 |
KR102631594B1 (ko) | 2019-01-04 | 2024-01-31 | 삼성디스플레이 주식회사 | 표시 장치 |
CN109782965B (zh) | 2019-01-23 | 2022-09-27 | 京东方科技集团股份有限公司 | 触控显示基板和显示装置 |
CN110061042B (zh) * | 2019-04-29 | 2021-02-02 | 上海天马微电子有限公司 | 一种显示面板和显示装置 |
US11301707B2 (en) | 2019-04-30 | 2022-04-12 | Boe Technology Group Co., Ltd. | Texture recognition device and driving method of texture recognition device |
CN110211975B (zh) * | 2019-06-27 | 2022-02-22 | 京东方科技集团股份有限公司 | 一种阵列基板、显示面板、显示装置 |
CN110187544B (zh) * | 2019-06-28 | 2022-04-19 | 京东方科技集团股份有限公司 | 显示装置、液晶显示面板及其驱动方法 |
US20220246893A1 (en) | 2019-07-17 | 2022-08-04 | Semiconductor Energy Laboratory Co., Ltd. | Display Device |
WO2021016745A1 (zh) | 2019-07-26 | 2021-02-04 | 京东方科技集团股份有限公司 | 显示基板、显示装置、显示基板的制作方法及驱动方法 |
CN110416272B (zh) | 2019-07-31 | 2021-11-02 | 上海天马有机发光显示技术有限公司 | 显示面板及显示装置 |
CN110518052B (zh) | 2019-08-29 | 2022-02-25 | 京东方科技集团股份有限公司 | 一种显示面板和显示装置 |
CN110534551B (zh) | 2019-08-30 | 2021-12-14 | 京东方科技集团股份有限公司 | 一种显示面板及其制作方法、显示装置 |
CN110728267A (zh) | 2019-11-15 | 2020-01-24 | 京东方科技集团股份有限公司 | 显示基板及其制作方法、显示面板和显示装置 |
CN113261106B (zh) | 2019-11-28 | 2022-11-25 | 京东方科技集团股份有限公司 | 显示基板和显示装置 |
CN111106153B (zh) | 2019-12-11 | 2022-08-30 | 武汉天马微电子有限公司 | 一种显示面板、其制作方法及显示装置 |
CN111162110B (zh) | 2020-02-10 | 2022-09-09 | 重庆京东方显示技术有限公司 | 有机发光显示面板、其制作方法及显示装置 |
CN115568246A (zh) | 2020-03-04 | 2023-01-03 | 上海天马微电子有限公司 | 显示面板和显示装置 |
CN111564571B (zh) | 2020-05-22 | 2023-10-24 | 京东方科技集团股份有限公司 | Oled显示面板及显示装置 |
CN116133490A (zh) * | 2020-05-29 | 2023-05-16 | 京东方科技集团股份有限公司 | 显示面板、显示装置 |
CN111668388A (zh) | 2020-06-23 | 2020-09-15 | 京东方科技集团股份有限公司 | 一种有机发光显示器及其制造方法 |
CN111694189A (zh) | 2020-07-09 | 2020-09-22 | 京东方科技集团股份有限公司 | 滤光单元、彩膜结构、显示面板及显示装置 |
CN111665999A (zh) | 2020-07-29 | 2020-09-15 | 京东方科技集团股份有限公司 | 显示装置及其自容式触控面板 |
CN111799320B (zh) | 2020-09-01 | 2023-04-18 | 京东方科技集团股份有限公司 | 显示面板以及显示装置 |
CN111831172B (zh) | 2020-09-21 | 2021-04-09 | 京东方科技集团股份有限公司 | 触控结构及触控显示面板、电子装置 |
CN112103328B (zh) | 2020-09-30 | 2024-06-21 | 京东方科技集团股份有限公司 | 显示面板和显示装置 |
CN112259584B (zh) | 2020-10-20 | 2024-04-16 | 京东方科技集团股份有限公司 | 显示基板及其制备方法、显示装置 |
CN112531006A (zh) | 2020-12-18 | 2021-03-19 | 上海和辉光电股份有限公司 | 有机发光显示面板和有机发光显示装置 |
CN114792707A (zh) | 2021-01-26 | 2022-07-26 | 京东方科技集团股份有限公司 | 显示基板以及显示装置 |
CN113327966B (zh) * | 2021-05-31 | 2024-02-27 | 京东方科技集团股份有限公司 | 一种显示面板及其制备方法 |
CN114159600A (zh) | 2021-10-28 | 2022-03-11 | 河南恒海科技有限公司 | 一种医疗器械用杀菌消毒柜 |
CN117252640A (zh) | 2023-09-11 | 2023-12-19 | 上海识装信息科技有限公司 | 熔断降级方法、规则引擎系统和电子设备 |
-
2021
- 2021-01-26 WO PCT/CN2021/073725 patent/WO2022160087A1/zh unknown
- 2021-01-26 US US17/610,223 patent/US11869268B2/en active Active
- 2021-01-26 CN CN202180000063.5A patent/CN115210780B/zh active Active
- 2021-01-26 EP EP21921709.8A patent/EP4113372A4/en active Pending
- 2021-06-29 CN CN202121464160.3U patent/CN215834552U/zh active Active
- 2021-06-29 CN CN202110726478.2A patent/CN114792766A/zh active Pending
- 2021-06-29 CN CN202310370456.6A patent/CN116709815A/zh active Pending
- 2021-11-04 EP EP21922429.2A patent/EP4095937B1/en active Active
- 2021-11-04 JP JP2022558520A patent/JP2024503952A/ja active Pending
- 2021-11-04 KR KR1020237001131A patent/KR20230134116A/ko unknown
- 2021-11-04 EP EP24162932.8A patent/EP4361780A2/en active Pending
- 2021-11-04 US US17/797,227 patent/US20230345783A1/en active Pending
- 2021-11-04 WO PCT/CN2021/128697 patent/WO2022160839A1/zh active Application Filing
-
2023
- 2023-10-26 US US18/495,255 patent/US20240054807A1/en active Pending
Also Published As
Publication number | Publication date |
---|---|
CN115210780B (zh) | 2023-11-24 |
EP4095937B1 (en) | 2024-05-01 |
EP4113372A1 (en) | 2023-01-04 |
WO2022160839A1 (zh) | 2022-08-04 |
US20240054807A1 (en) | 2024-02-15 |
CN115210780A (zh) | 2022-10-18 |
EP4361780A2 (en) | 2024-05-01 |
KR20230134116A (ko) | 2023-09-20 |
EP4113372A4 (en) | 2023-06-28 |
WO2022160087A1 (zh) | 2022-08-04 |
US20230345783A1 (en) | 2023-10-26 |
US20230298377A1 (en) | 2023-09-21 |
CN215834552U (zh) | 2022-02-15 |
CN114792766A (zh) | 2022-07-26 |
CN116709815A (zh) | 2023-09-05 |
EP4095937A4 (en) | 2023-09-06 |
US11869268B2 (en) | 2024-01-09 |
EP4095937A1 (en) | 2022-11-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7329685B2 (ja) | 表示パネル | |
CN111326560B (zh) | 显示基板和显示装置 | |
EP4095937B1 (en) | Display substrate and display device | |
CN115280511B (zh) | 显示基板以及显示装置 | |
WO2021244251A1 (zh) | 显示基板和显示装置 | |
CN115349173A (zh) | 显示面板和显示装置 | |
CN114883375A (zh) | 显示基板和显示装置 | |
WO2021102988A1 (zh) | 显示基板及其制备方法、显示装置 | |
EP4123716A1 (en) | Display substrate and display apparatus | |
CN115715121A (zh) | 显示面板及其制备方法、显示装置 | |
WO2021254049A1 (zh) | 显示基板和显示装置 | |
WO2023283996A1 (zh) | 双面显示面板及显示装置 | |
CN218158982U (zh) | 触控结构、触控显示面板以及显示装置 | |
CN114094030A (zh) | 显示基板及其制备方法、显示面板、显示装置 | |
CN115668346A (zh) | 显示基板及其制备方法、显示装置 | |
WO2023137663A1 (zh) | 显示基板和显示装置 | |
WO2023184163A1 (zh) | 显示基板及显示装置 | |
WO2022198575A1 (zh) | 显示基板以及显示装置 | |
CN117193551A (zh) | 触控结构、触控显示面板以及显示装置 |