KR102631594B1 - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR102631594B1
KR102631594B1 KR1020190001284A KR20190001284A KR102631594B1 KR 102631594 B1 KR102631594 B1 KR 102631594B1 KR 1020190001284 A KR1020190001284 A KR 1020190001284A KR 20190001284 A KR20190001284 A KR 20190001284A KR 102631594 B1 KR102631594 B1 KR 102631594B1
Authority
KR
South Korea
Prior art keywords
anode
area
conductive layer
display device
disposed
Prior art date
Application number
KR1020190001284A
Other languages
English (en)
Other versions
KR20200085397A (ko
Inventor
류지훈
김윤호
김일남
성은진
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020190001284A priority Critical patent/KR102631594B1/ko
Priority to US16/681,743 priority patent/US11088219B2/en
Priority to CN201911392620.3A priority patent/CN111415960A/zh
Publication of KR20200085397A publication Critical patent/KR20200085397A/ko
Priority to US17/397,884 priority patent/US11653540B2/en
Application granted granted Critical
Publication of KR102631594B1 publication Critical patent/KR102631594B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H10K50/818—Reflective anodes, e.g. ITO combined with thick metallic layers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V40/00—Recognition of biometric, human-related or animal-related patterns in image or video data
    • G06V40/10—Human or animal bodies, e.g. vehicle occupants or pedestrians; Body parts, e.g. hands
    • G06V40/12—Fingerprints or palmprints
    • G06V40/13—Sensors therefor
    • G06V40/1318—Sensors therefor using electro-optical elements or layers, e.g. electroluminescent sensing
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J1/00—Photometry, e.g. photographic exposure meter
    • G01J1/02—Details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/85—Arrangements for extracting light from the devices
    • H10K50/856—Arrangements for extracting light from the devices comprising reflective means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/60—OLEDs integrated with inorganic light-sensitive elements, e.g. with inorganic solar cells or inorganic photodiodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/60—OLEDs integrated with inorganic light-sensitive elements, e.g. with inorganic solar cells or inorganic photodiodes
    • H10K59/65—OLEDs integrated with inorganic image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8051—Anodes
    • H10K59/80515—Anodes characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8051—Anodes
    • H10K59/80518—Reflective anodes, e.g. ITO combined with thick metallic layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/875—Arrangements for extracting light from the devices
    • H10K59/878—Arrangements for extracting light from the devices comprising reflective means

Landscapes

  • Engineering & Computer Science (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Sustainable Development (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Multimedia (AREA)
  • Theoretical Computer Science (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Optics & Photonics (AREA)

Abstract

표시 장치가 제공된다. 일 실시예에 따른 표시 장치는 행렬 방향을 따라 배치된 복수의 화소를 포함하는 표시 장치로서, 기판; 상기 기판 상에 배치된 제1 애노드; 상기 기판과 상기 제1 애노드 사이에 배치된 불투명 도전층들을 포함하되, 상기 복수의 화소는 제1 애노드 배치 영역, 및 상기 제1 애노드 배치 영역의 주변에 위치하고 상기 제1 애노드에 의해 둘러싸인 핀 홀 영역, 및 상기 제1 애노드의 외측에 위치한 노출 영역을 포함하는 제1 애노드 비배치 영역을 포함하는 개구 화소를 포함하고, 상기 불투명 도전층들은 상기 노출 영역을 완전히 커버하고, 상기 핀 홀 영역은 적어도 부분적으로 노출한다.

Description

표시 장치{Display device}
본 발명은 표시 장치에 관한 것이다.
표시 장치는 멀티미디어의 발달과 함께 그 중요성이 증대되고 있다. 이에 부응하여 액정 표시 장치(Liquid Crystal Display, LCD), 유기 발광 표시 장치(Organic Light Emitting Display, OLED) 등과 같은 여러 종류의 표시 장치가 사용되고 있다. 그 중 유기 발광 표시 장치는 전자와 정공의 재결합에 의하여 빛을 발생하는 유기 발광 소자를 이용하여 영상을 표시한다. 유기 발광 표시 장치는 유기 발광 소자에 구동 전류를 제공하는 복수의 트랜지스터를 포함한다.
본 발명이 해결하고자 하는 과제는 내장형 지문 센서의 노이즈(Noise)를 줄이는 표시 장치를 제공하고자 하는 것이다.
본 발명의 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 윈도우 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 일 실시예에 따른 표시 장치는 행렬 방향을 따라 배치된 복수의 화소를 포함하는 표시 장치로서, 기판; 상기 기판 상에 배치된 제1 애노드; 상기 기판과 상기 제1 애노드 사이에 배치된 불투명 도전층들을 포함하되, 상기 복수의 화소는 제1 애노드 배치 영역, 및 상기 제1 애노드 배치 영역의 주변에 위치하고 상기 제1 애노드에 의해 둘러싸인 핀 홀 영역, 및 상기 제1 애노드의 외측에 위치한 노출 영역을 포함하는 제1 애노드 비배치 영역을 포함하는 개구 화소를 포함하고, 상기 불투명 도전층들은 상기 노출 영역을 완전히 커버하고, 상기 핀 홀 영역은 적어도 부분적으로 노출한다.
상기 개구 화소와 이웃하는 광 차단 화소를 더 포함하되, 상기 광 차단 화소는 제2 애노드 배치 영역, 및 상기 제2 애노드 배치 영역의 주변에 위치한 제2 애노드 비배치 영역을 포함하고, 상기 제2 애노드 비배치 영역은 상기 불투명 도전층들에 의해 완전히 커버될 수 있다.
상기 핀 홀 영역은 상기 제1 애노드의 구성 물질에 의해 완전히 둘러싸일 수 있다.
상기 기판의 하부의 광 센서와 중첩하는 광 센서 배치 영역; 및 상기 광 센서와 중첩하지 않는 광 센서 비배치 영역을 더 포함할 수 있다.
상기 광 센서 배치 영역은 상기 개구 화소, 및 상기 광 차단 화소가 혼재된 영역일 수 있다.
상기 광 센서 비배치 영역은 상기 광 차단 화소로만 이루어진 영역일 수 있다.
상기 광 센서는 광 지문 센서일 수 있다.
상기 불투명 도전층들은, 상기 기판 상에 배치된 제1 도전층; 및 상기 제1 도전층과 상기 제1 애노드 사이에 배치된 제2 도전층을 포함할 수 있다.
상기 제2 도전층은 상기 제1 애노드 배치 영역과 상기 제2 애노드 배치 영역 사이의 제1 갭과 중첩하도록 배치될 수 있다.
상기 제2 도전층은 인접한 상기 제1 애노드 배치 영역, 및 상기 제2 애노드 배치 영역에까지 연장될 수 있다.
상기 제2 도전층과 상기 제1 애노드 사이에 배치된 제1 두께를 갖는 비아층을 더 포함하되, 상기 제2 도전층이 상기 제1 갭으로부터 연장되어 상기 제1 애노드와 중첩하는 상기 제1 애노드로부터 상기 제2 애노드를 향하는 방향으로의 폭은 상기 제1 두께의 3배 이상일 수 있다.
상기 제1 갭은, 상기 제1 갭과 상기 제2 도전층이 중첩하는 제1 영역; 상기 제1 갭과 상기 제1 도전층이 중첩하는 제2 영역; 및 상기 제1 갭, 상기 제1 도전층, 및 상기 제2 도전층이 중첩하는 제3 영역을 포함일 수 있다.
상기 제1 도전층은, 상기 주사 신호선, 상기 발광 신호선, 상기 초기화 신호선 중 적어도 어느 하나를 포함할 수 있다.
상기 제2 도전층은, 상기 데이터 라인, 및 상기 제1 전원 전압 라인 중 적어도 어느 하나를 포함할 수 있다.
상기 개구 화소 및 상기 광 차단 화소에서 상기 제1 애노드 배치 영역 및 상기 제2 애노드 배치 영역의 점유 비율은 각각 80% 내지 95%일 수 있다.
상기 과제를 해결하기 위한 다른 실시예에 따른 표시 장치는 제1 애노드 배치 영역, 및 상기 제1 애노드 배치 영역의 주변에 위치한 제1 애노드 비배치 영역을 포함하는 개구 화소; 상기 개구 화소와 이웃하고 제2 애노드 배치 영역, 및 상기 제2 애노드 배치 영역의 주변에 위치한 제2 애노드 비배치 영역을 포함하는 광 차단 화소; 상기 개구 화소 및 상기 광 차단 화소에 배치된 기판; 및
상기 기판과 상기 제1 애노드 사이에 배치된 불투명 도전층들을 포함하되, 상기 제1 애노드 비배치 영역은 상기 제1 애노드에 의해 둘러싸인 핀 홀 영역, 및 상기 제1 애노드의 외측에 위치한 노출 영역을 포함하고, 상기 불투명 도전층들은 상기 제1 애노드 비배치 영역의 상기 노출 영역 및 상기 제2 애노드 비배치 영역을 커버하고, 상기 핀 홀 영역은 적어도 부분적으로 노출한다.
상기 핀 홀 영역은 상기 제1 애노드의 구성 물질에 의해 완전히 둘러싸일 수 있다.
상기 기판의 하부의 광 센서와 중첩하는 광 센서 배치 영역; 및 상기 광 센서와 중첩하지 않는 광 센서 비배치 영역을 더 포함할 수 있다.
상기 광 센서 배치 영역은 상기 개구 화소, 및 상기 광 차단 화소가 혼재된 영역이고, 상기 광 센서 비배치 영역은 상기 광 차단 화소로만 이루어진 영역일 수 있다.
상기 광 센서는 광 지문 센서일 수 있다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
일 실시예에 따른 표시 장치에 의하면, 내장형 지문 센서의 노이즈를 줄이는 표시 장치를 제공할 수 있다.
실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 일 실시예에 따른 표시 장치의 사시도이다.
도 2는 일 실시예에 따른 표시 장치의 분해 사시도이다.
도 3은 도 2의 Ⅲ-Ⅲ' 선을 따라 자른 단면도이다.
도 4는 일 실시예에 따른 화소의 평면 형상 및 광 센서를 보여주는 사시도이다.
도 5는 일 실시예에 따른 표시 장치의 복수의 화소의 레이아웃도이다.
도 6은 도 5의 VI-VI' 선을 따라 자른 단면도이다.
도 7은 도 5의 VII- VII' 선을 따라 자른 단면도이다.
도 8은 도 5의 VIII- VIII' 선을 따라 자른 단면도이다.
도 9는 센서 광이 수신되는 것을 보여주는 사시도이다.
도 10은 일 실시예에 따른 표시 장치의 개략적인 블록도이다.
도 11은 일 실시예에 따른 표시 장치의 일 화소의 등가 회로도이다.
도 12는 다른 실시예에 따른 표시 장치의 복수의 화소의 레이아웃도이다.
도 13은 도 12의 XIII- XIII' 선을 따라 자른 단면도이다.
도 14는 또 다른 실시예에 따른 화소의 단면도이다.
도 15는 금속별 반사율을 나타내는 그래프이다.
도 16은 또 다른 실시예에 따른 화소의 단면도이다.
도 17은 또 다른 실시예에 따른 표시 장치의 복수의 화소의 레이아웃도이다.
도 18은 도 17의 XVIII- XVIII' 선을 따라 자른 단면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
소자(elements) 또는 층이 다른 소자 또는 층의 "상(on)"으로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.
이하, 첨부된 도면을 참고로 하여 실시예들에 대해 설명한다. 이하에서는 표시 장치로서 유기 발광 표시 장치를 예로 들어 설명하기로 한다.
도 1은 일 실시예에 따른 표시 장치의 사시도이고, 도 2는 일 실시예에 따른 표시 장치의 분해 사시도이고, 도 3은 도 2의 Ⅲ-Ⅲ' 선을 따라 자른 단면도이고, 도 4는 일 실시예에 따른 화소의 평면 형상 및 광 센서를 보여주는 사시도이다.
본 명세서에서, "상부", "탑", "상면"은 후술할 표시 패널(300)을 기준으로 윈도우(100)가 배치되는 방향, 즉 제3 방향(DR3)의 일측 방향을 가리키고, "하부", "바텀", "하면"은 표시 패널(300)을 기준으로 하부 프레임(500)이 배치되는 방향, 즉 제3 방향(DR3)의 타측 방향을 가르킨다.
도 1 내지 도 4를 참조하면, 일 실시예에 따른 표시 장치(1)는 윈도우(100), 윈도우(100)의 하부에 배치된 터치 부재(200), 터치 부재(200)의 하부에 배치된 표시 패널(300), 표시 패널(300)에 부착된 표시 회로 보드(600), 표시 회로 보드(600) 상에 배치된 표시 구동부(610), 표시 패널(300)의 하부에 배치된 커버 패널(400), 커버 패널(400)의 하부에 배치되고 표시 회로 보드(600)의 제1 커넥터(630)와 물리적으로 연결된 제2 커넥터(850)를 포함하는 메인 회로 보드(800), 메인 회로 보드(800) 상에 배치된 광 센서(810)와 메인 구동부(840), 및 하부 프레임(500)을 포함한다.
표시 장치(1)는 평면 상 직사각형 형태로 이루어질 수 있다. 예를 들어, 표시 장치(1)는 도 1 및 도 2와 같이 제1 방향(DR1)의 장변과 제2 방향(DR2)의 단변을 갖는 직사각형의 평면 형태를 가질 수 있다. 제1 방향(DR1)의 장변과 제2 방향(DR2)의 단변이 만나는 모서리는 소정의 곡률을 갖도록 둥글게 형성되거나 직각으로 형성될 수 있다. 표시 장치(1)의 평면 형태는 직사각형에 한정되지 않고, 다른 다각형, 원형 또는 타원형으로 형성될 수 있다.
윈도우(100)는 표시 패널(300)의 상면을 커버하도록 표시 패널(300)의 상부에 배치될 수 있다. 이로 인해, 윈도우(100)는 표시 패널(300)의 상면을 보호하는 기능을 할 수 있다. 윈도우(100)는 유리, 사파이어 및/또는 플라스틱으로 이루어질 수 있다. 윈도우(100)는 리지드(rigid)하거나 플렉시블(flexible)하게 형성될 수 있다.
터치 부재(200)는 윈도우(100)와 표시 패널(300) 사이에 배치될 수 있다. 터치 부재(200)는 사용자의 터치 위치를 감지하기 위한 장치로서, 자기 용량(self-capacitance) 방식 또는 상호 용량(mutual capacitance) 방식과 같이 정전 용량 방식으로 구현될 수 있다. 터치 부재(200)는 패널 형태 또는 필름 형태로 형성될 수 있다. 또는, 터치 부재(200)는 표시 패널(300)과 일체로 형성될 수 있다. 이 경우, 터치 부재(200)의 터치 구동 전극들과 터치 감지 전극들은 표시 패널(300)의 박막 봉지막 상에 형성될 수 있다. 도시되지 않았지만, 터치 부재(200)의 일측에는 터치 부재(200)의 터치 구동 전극 및 터치 감지 전극들과 전기적으로 연결된 터치 구동부를 포함하는 터치 회로 보드가 부착될 수 있다. 터치 회로 보드는 연성 인쇄 회로 기판(flexible printed circuit board)일 수 있다. 상기 터치 구동부는 집적회로(integrated circuit)로 형성될 수 있다.
표시 패널(300)은 예를 들어, 유기 발광 표시 패널이 적용될 수 있다. 이하의 실시예에서는 표시 패널(300)로서 유기 발광 표시 패널이 적용된 경우를 예시하지만, 이에 제한되지 않고, 액정 디스플레이(LCD), 퀀텀닷 유기 발광 표시 패널(QD-OLED), 퀀텀닷 액정 디스플레이(QD-LCD), 퀀텀 나노 발광 표시 패널(QNED), 마이크로 엘이디(Micro LED) 등 다른 종류의 표시 패널이 적용될 수도 있다.
표시 패널(300)은 화상을 표시하는 복수의 화소를 포함하는 표시 영역(DA)과 표시 영역(DA)의 주변에 위치하는 비표시 영역(NA)을 포함한다. 표시 패널(300)은 표시 기판(도 8의 '710'), 표시 기판(710) 상의 표시 영역(DA)에 배치된 복수의 트랜지스터 및 상기 복수의 트랜지스터와 전기적으로 연결되고 애노드 전극, 유기 발광층, 및 캐소드 전극을 포함하는 유기 발광 소자를 포함한다. 각 화소는 상기 복수의 트랜지스터와 상기 유기 발광 소자를 포함할 수 있다. 애노드 전극과 캐소드 전극에 전압이 인가되면 정공과 전자가 각각 정공 수송층과 전자 수송층을 통해 유기 발광층으로 이동되며, 유기 발광층에서 서로 결합하여 발광하게 된다. 표시 패널(300)의 구체적인 단면 형상은 후술하기로 한다.
유기 발광 소자 상에는 박막 봉지층이 배치된다. 박막 봉지층은 유기 발광 소자에 산소 또는 수분이 침투되는 것을 방지하는 역할을 한다. 박막 봉지층은 적어도 하나의 무기막과 적어도 하나의 유기막을 포함할 수 있다.
표시 패널(300)의 일측에는 표시 회로 보드(600)가 부착될 수 있다. 구체적으로, 표시 회로 보드(600)는 이방성 도전 필름을 이용하여 표시 패널(300)의 일측에 마련된 패드들 상에 부착될 수 있다. 몇몇 실시예에서 표시 회로 보드(600)는 초음파 접합을 통해 표시 패널(300)의 일측에 부착될 수도 있다. 표시 구동부(610)는 표시 회로 보드(600)를 통해 표시 패널(300)을 구동하기 위한 신호들과 전압들을 출력한다. 표시 구동부(610)는 집적회로로 형성되어 표시 회로 보드(600) 상에 장착될 수 있으나, 이에 한정되지 않는다. 예를 들어, 표시 구동부(610)는 표시 패널(300)의 기판의 상면 또는 하면의 일측에 부착될 수 있다.
표시 패널(300)의 하부에는 하부 커버 패널(400)이 배치된다. 하부 커버 패널(400)은 적어도 하나의 기능층을 포함한다. 상기 기능층은 방열 기능, 전자파 차폐기능, 접지 기능, 완충 기능, 강도 보강 기능, 지지 기능 및/또는 디지타이징 기능 등을 수행하는 층일 수 있다. 기능층은 시트로 이루어진 시트층, 필름으로 필름층, 박막층, 코팅층, 패널, 플레이트 등일 수 있다. 하나의 기능층은 단일층으로 이루어질 수도 있지만, 적층된 복수의 박막이나 코팅층으로 이루어질 수도 있다. 기능층은 예를 들어, 지지 기재, 방열층, 전자파 차폐층, 충격 흡수층, 디지타이저 등일 수 있다.
하부 커버 패널(400)은 표시 회로 보드(600)의 제1 커넥터(630)가 두께 방향으로 지나가는 케이블 홀(CAH) 및 메인 회로 보드(800) 상에 배치된 광 센서(810)를 노출하는 센서 홀(SH)을 포함한다. 하부 커버 패널(400)은 광 센서(810)를 노출하는 센서 홀(SH)을 가짐으로써 광 센서(810)가 표시면 방향으로 진행하는 것을 원활히 할 수 있다.
하부 커버 패널(400) 하부에는 표시 회로 보드(600)와 물리적으로 연결된 메인 회로 보드(800)가 배치될 수 있다. 메인 회로 보드(800) 상에 배치된 메인 구동부(840)는 상술한 표시 구동부(610)를 제어하는 역할을 할 수 있다.
윈도우(100)와 터치 부재(200) 사이에는 제1 광투명 접착 부재(AM1)가 배치되고, 터치 부재(200)와 표시 패널(300) 사이에는 제2 광투명 접착 부재(AM2)가 배치되고, 표시 패널(300)과 하부 커버 패널(400) 사이에는 제3 광투명 접착 부재(AM3)가 배치될 수 있다. 각 광투명 접착 부재(AM1, AM2, AM3)는 인접한 부재들을 상호 결합할 수 있다. 제1 및 제2 광투명 접착 부재(AM1, AM2)는 각각 광학 투명 접착 필름, 광학 투명 접착 테이프 또는 광학 투명 수지 등 중 적어도 하나를 포함하여 이루어질 수 있다. 제3 광투명 접착 부재(AM3)는 일반적인 접착 물질을 포함하여 이루어질 수 있지만, 이에 제한되지 않고 제1 및 제2 광투명 접착 부재(AM1, AM2)의 예시 물질들 중 적어도 하나를 포함하여 이루어질 수도 있다.
광 센서(810)는 평면상 하부 커버 패널(400)의 센서 홀(SH) 내에 배치될 수 있다. 광 센서(810)는 도 3에 도시된 바와 같이, 표시 패널(300)에서 출광된 광 중 윈도우(100)를 향하는 방향으로 출광된 상부 출사광(L1)이 사용자의 지문 영역(RP, BP)에서 반사된 반사광(L2)을 수신하는 역할을 한다. 즉, 광 센서(810)는 상부 출사광(L1) 중 사용자의 골 영역(VP), 융 영역(RP), 및 골 영역(VP)과 융 영역(RP)의 사이 영역에서 반사된 반사광(L2)의 서로 다른 위치 정보를 수신하여 사용자의 지문 형상을 인식할 수 있다. 예를 들어, 일 실시예에 따른 광 센서(810)는 광 지문 센서일 수 있다. 또, 광 센서(810)는 촬영 장치를 포함함으로써 사용자의 지문 형상을 촬영하여 사용자의 지문 형상을 인식할 수 있다.
도 2에 도시된 바와 같이, 광 센서(810)는 표시 영역(DA)과 중첩 배치될 수 있다. 몇몇 실시예에서 광 센서(810)는 비표시 영역(DA)과 중첩 배치될 수도 있지만, 이에 제한되지 않는다.
도 4를 참조하면, 표시 패널(300)의 표시 영역(DA)에 배치된 복수의 화소는 행 방향 및 열 방향으로 매트릭스 배열 방식으로 배열될 수 있다. 복수의 화소는 핀 홀 영역(PNH)을 포함하는 개구 화소(PX1)와 핀 홀 영역(PNH)을 포함하지 않는 광 차단 화소(PX2)를 포함할 수 있다. 개구 화소(PX1), 및 광 차단 화소(PX2)는 복수개일 수 있다. 사용자의 지문에서 반사된 반사광(L2)은 복수의 개구 화소(PX1)의 핀 홀 영역(PNH)을 통해 광 센서(810)로 진행할 수 있다. 광 차단 화소(PX2)는 도 4에 도시된 바와 같이, 개구 화소(PX1)에 인접 배치될 수 있다. 예를 들어, 광 차단 화소(PX2)는 개구 화소(PX1)의 상하좌우에 모두 인접 배치될 수 있지만, 이에 제한되는 것은 아니다.
한편, 개구 화소(PX1)의 핀 홀 영역(PNH)을 제외한 영역, 및 광 차단 화소(PX2)의 전반에 걸쳐 사용자의 지문에서 반사된 반사광(L2)이 광 센서(810)로 진행하면 광 센서(810)가 사용자의 지문 형상을 인식할 때 노이즈(Noise)가 발생할 수 있다. 일 실시예에 따른 표시 장치(1)는 핀 홀 영역(PNH)을 제외한 영역에서 반사광(L2)이 새어나가 광 센서(810)로 진행하는 것을 방지하기 위해 화소(PX1, PX2)의 하나 이상의 도전층의 도전 패턴들을 통해 평면상 핀 홀 영역(PNH)을 제외한 영역들을 커버할 수 있다. 상술한 하나 이상의 도전층들은 불투명 도전층일 수 있다.
복수의 화소(PX1, PX2)는 하부의 광 센서(810)와 중첩하는 광 센서 배치 영역과 광 센서(810)와 중첩하지 않는 광 센서 비배치 영역을 더 포함할 수 있다. 상기 광 센서 배치 영역은 개구 화소(PX1), 및 광 차단 화소(PX2)가 혼재된 영역일 수 있고, 상기 광 센서 비배치 영역은 개구 화소(PX1)가 비배치되는 반면, 광 차단 화소(PX2)만 배치된 영역일 수 있다. 다만, 몇몇 실시예에서 이에 제한되지 않고 상기 광 센서 비배치 영역은 상기 광 센서 배치 영역과 마찬가지로 개구 화소(PX1) 및 광 차단 화소(PX2)가 혼재된 영역일 수 있다.
도 5는 일 실시예에 따른 표시 장치의 복수의 화소의 레이아웃도이고, 도 6은 도 5의 VI-VI' 선을 따라 자른 단면도이고, 도 7은 도 5의 VII- VII' 선을 따라 자른 단면도이고, 도 8은 도 5의 VIII- VIII' 선을 따라 자른 단면도이고, 도 9는 센서광이 수신되는 것을 보여주는 사시도이다.
도 5 내지 도 9를 참조하면, 표시 장치(1)의 복수의 화소는 기판(710), 기판(710) 상에 배치된 복수의 도전층, 및 복수의 도전층 사이에 배치된 복수의 절연층을 포함한다.
각 화소(PX1, PX2)의 각 층들은 기판(710), 버퍼층(720), 제1 절연층(730), 제1 도전층(310), 제2 절연층(740), 제2 도전층(320), 제3 절연층(750), 제2 도전층(330), 비아층(760), 제3 도전층(350)의 순서로 배치될 수 있다. 상술한 각 층들은 단일막으로 이루어질 수 있지만, 복수의 막을 포함하는 적층막으로 이루어질 수도 있다. 각 층들 사이에는 다른 층이 더 배치될 수도 있다.
기판(710)은 그 위에 배치되는 각 층들을 지지한다. 유기 발광 표시 장치가 배면 또는 양면 발광형인 경우 투명한 기판이 사용될 수 있다. 유기 발광 표시 장치가 전면 발광형인 경우 투명한 기판뿐만 아니라, 반투명이나 불투명 기판이 적용될 수도 있다.
기판(710)은 유리, 석영, 고분자 수지 등의 절연 물질로 이루어질 수 있다. 상기 고분자 물질의 예로는 폴리에테르술폰(polyethersulphone: PES), 폴리아크릴레이트(polyacrylate: PA), 폴리아릴레이트(polyarylate: PAR), 폴리에테르이미드(polyetherimide: PEI), 폴리에틸렌 나프탈레이트(polyethylene napthalate: PEN), 폴리에틸렌 테레프탈레이드(polyethylene terepthalate: PET), 폴리페닐렌 설파이드(polyphenylene sulfide: PPS), 폴리알릴레이트(polyallylate), 폴리이미드(polyimide: PI), 폴리카보네이트(polycarbonate: PC), 셀룰로오스 트리 아세테이트(cellulose triacetate: CAT), 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate: CAP) 또는 이들의 조합을 들 수 있다. 기판(710)은 금속 재질의 물질을 포함할 수도 있다.
기판(710)은 리지드(rigid) 기판(710)이거나 벤딩(bending), 폴딩(folding), 롤링(rolling) 등이 가능한 플렉시블(flexible) 기판(710)일 수 있다. 플렉시블 기판을 이루는 물질의 예로 폴리이미드(PI)를 들 수 있지만, 이에 제한되는 것은 아니다.
버퍼층(720)은 기판(710)의 전체 면 상에 배치될 수 있다. 버퍼층(720)은 불순물 이온이 확산되는 것을 방지하고, 수분이나 외기의 침투를 방지하며, 표면 평탄화 기능을 수행할 수 있다. 버퍼층(720)은 실리콘 질화물, 실리콘 산화물, 또는 실리콘 산질화물 등을 포함할 수 있다. 버퍼층(720)은 기판(710)의 종류나 공정 조건 등에 따라 생략될 수도 있다.
제1 절연층(730)은 버퍼층(720) 상에 배치되고, 대체로 기판(710)의 전체 면에 걸쳐 배치될 수 있다. 제1 절연층(730)은 게이트 절연 기능을 갖는 게이트 절연막일 수 있다. 제1 절연층(730)은 실리콘 화합물, 금속 산화물 등을 포함할 수 있다. 예를 들면, 제1 절연층(730)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 알루미늄 산화물, 탄탈륨 산화물, 하프늄 산화물, 지르코늄 산화물, 티타늄 산화물 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 제1 절연층(730)은 단일막 또는 서로 다른 물질의 적층막으로 이루어진 다층막일 수 있다.
제1 도전층(310)은 제1 절연층(730) 상에 배치된다. 제1 도전층(310)은 제1-1 게이트 패턴(311), 제1-2 게이트 패턴(313), 및 제1-3 게이트 패턴(315), 제1-4 게이트 패턴(317)을 포함할 수 있다.
제1-1 게이트 패턴(311), 제1-2 게이트 패턴(313), 및 제1-3 게이트 패턴(315)은 각각 행 방향을 따라 연장될 수 있다. 제1-1 게이트 패턴(311), 제1-2 게이트 패턴(313), 및 제1-3 게이트 패턴(315)은 각각 행 방향을 따라 화소(PX1, PX2)의 경계를 넘어 이웃하는 화소로 연장될 수 있다.
제1-1 게이트 패턴(311)은 화소(PX1, PX2)의 위쪽에 위치할 수 있다. 도 5에서는 제1-1 게이트 패턴(311)이 열 방향 상측에 인접 배치된 광 차단 화소(PX2)에는 비배치된 것으로 도시되었지만, 이에 제한되지 않고 열 방향 상측에 인접 배치된 광 차단 화소(PX2)의 하측에 걸쳐 배치될 수도 있다.
제1-1 게이트 패턴(311)은 제1-2 게이트 패턴(313)은 제1-1 게이트 패턴(311)의 하측 열 방향에 위치할 수 있다. 제1-3 게이트 패턴(315)은 제1-2 게이트 패턴(313)의 하측 열 방향에 위치할 수 있다. 도 5에서는 제1-3 게이트 패턴(315)이 열 방향 하측에 인접 배치된 광 차단 화소(PX2)의 상측에 걸쳐 배치됨을 예시한다.
제1-4 게이트 패턴(317)은 화소의 중앙부에 위치할 수 있다. 제1-4 게이트 패턴(317)은 평면상 제1-1 게이트 패턴(311)과 제1-2 게이트 패턴(313)의 사이에 위치할 수 있다.
제1 도전층(310)은 몰리브덴(Mo), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘 (Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 칼슘(Ca), 티타늄(Ti), 탄탈륨(Ta), 텅스텐(W), 구리(Cu) 가운데 선택된 하나 이상의 금속을 포함할 수 있다. 제1 도전층(310)은 단일막 또는 다층막일 수 있다.
제2 절연층(740)은 제1 도전층(310)과 제2 도전층(320)을 절연시키는 역할을 한다. 제1 도전층(310) 상에 배치되고, 대체로 기판(710)의 전체 면에 걸쳐 배치될 수 있다. 제2 절연층(740)은 층간 절연막일 수 있다.
제2 절연층(740)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 하프늄 산화물, 알루미늄 산화물, 티타늄 산화물, 탄탈륨 산화물, 아연 산화물 등의 무기 절연 물질이나 아크릴계 수지(polyacrylates resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드계 수지(polyamides resin), 폴리이미드계 수지(polyimides rein), 불포화 폴리에스테르계 수지(unsaturated polyesters resin), 폴리페닐렌계 수지(poly phenylenethers resin), 폴리페닐렌설파이드계 수지(polyphenylenesulfides resin) 또는 벤조사이클로부텐(benzocyclobutene, BCB) 등의 유기 절연 물질을 포함할 수 있다. 제2 절연층(740)은 단일막 또는 서로 다른 물질의 적층막으로 이루어진 다층막일 수 있다.
제3 절연층(750)은 제2 절연층(740)을 덮는다. 제3 절연층(750)은 대체로 기판(710)의 전체 면에 걸쳐 배치될 수 있다. 제3 절연층(750)은 제1 절연층(730)과 동일한 물질을 포함하거나, 제1 절연층(730)의 구성 물질로 예시된 물질에서 선택된 하나 이상의 물질을 포함할 수 있다. 제3 절연층(750)은 단일막 또는 서로 다른 물질의 적층막으로 이루어진 다층막일 수 있다.
제3 절연층(750) 상에는 제2 도전층(330)이 배치될 수 있다.
제2 도전층(330)은 제2-1 데이터 패턴(331), 제2-2 데이터 패턴(333), 제2-3 데이터 패턴(335), 제2-4 데이터 패턴(337), 및 제2-5 데이터 패턴(339)을 포함할 수 있다.
제2-1 데이터 패턴(331), 및 제2-2 데이터 패턴(333)은 열 방향을 따라 연장될 수 있다. 제2 도전층(330)은 하부의 제1 도전층(310)과 부분적으로 중첩하도록 배치될 수 있다.
제2-1 데이터 패턴(331), 및 제2-2 데이터 패턴(333)은 열 방향을 따라 화소(PX1, PX2)의 경계를 넘어 이웃하는 화소로 연장될 수 있다. 제2-1 데이터 패턴(331)은 화소(PX1, PX2)의 좌측에 인접하여 배치될 수 있다. 도 5에서는 제2-1 데이터 패턴(331)이 행 방향 좌측에 인접 배치된 광 차단 화소(PX2)의 우측에 걸쳐 배치됨을 예시한다.
제2-2 데이터 패턴(333)은 제2-1 데이터 패턴(331)의 우측 행 방향에 인접 배치될 수 있다. 제2-1 데이터 패턴(331)은 하부의 제1-1 게이트 패턴(311) 내지 제1-3 게이트 패턴(315)과 중첩 배치될 수 있다. 제2-2 데이터 패턴(333)은 제2-1 데이터 패턴(331)과 마찬가지로 하부의 제1-1 게이트 패턴(311) 내지 제1-3 게이트 패턴(315)과 중첩 배치될 수 있다.
제2-3 데이터 패턴(335) 내지 제2-5 데이터 패턴(339)은 제2-2 데이터 패턴(33)의 우측 행 방향에 인접 배치될 수 있다. 제2-3 데이터 패턴(335), 및 제2-5 데이터 패턴(337)은 대체로 열 방향으로 연장된 형상을 갖고, 제2-4 데이터 패턴(337)은 대체로 행 방향으로 연장되고 다시 열 방향으로 연장된 절곡 형상을 가질 수 있지만, 이에 제한되는 것은 아니다.
제2-3 데이터 패턴(335)의 일단은 제1-1 게이트 패턴(311)과 중첩 배치되고, 타단은 제1-4 게이트 패턴(317)과 중첩 배치될 수 있고, 제2-4 데이터 패턴(337)은 제1-2 게이트 패턴(313)과 중첩 배치될 수 있고, 제2-5 데이터 패턴(337)은 제1-3 게이트 패턴(315)과 중첩 배치될 수 있다.
제2 도전층(330)은 몰리브덴(Mo), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘 (Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 칼슘(Ca), 티타늄(Ti), 탄탈륨(Ta), 텅스텐(W), 구리(Cu) 가운데 선택된 하나 이상의 금속을 포함할 수 있다. 제2 도전층(330)은 단일막 또는 다층막일 수 있다. 예를 들어, 제2 도전층(330)은 Ti/Al/Ti, Mo/Al/Mo, Mo/AlGe/Mo, Ti/Cu 등의 적층구조로 형성될 수 있다.
비아층(760)은 제2 도전층(330)과 제3 도전층(350)을 절연시키는 역할을 한다. 비아층(760)은 제2 도전층(330) 상에 배치되고, 대체로 기판(710)의 전체 면에 걸쳐 배치될 수 있다. 비아층(760)은 층간 절연막일 수 있다. 비아층(760)은 상술한 제2 절연층(740)과 동일한 물질을 포함하거나, 제2 절연층(740)의 구성 물질로 예시된 물질에서 선택된 하나 이상의 물질을 포함할 수 있다. 비아층(760)은 단일막 또는 서로 다른 물질의 적층막으로 이루어진 다층막일 수 있다.
제3 도전층(350)은 비아층(760) 상에 배치된다. 제3 도전층(350)은 제3-1 애노드 패턴(351, 352), 및 제3-2 메쉬 패턴(355)을 포함할 수 있다. 제3-1 애노드 패턴은 개구 화소(PX1)에 배치된 개구 애노드 패턴(351)과 광 차단 화소(PX2)에 배치된 광차단 애노드 패턴(352)을 포함할 수 있다. 개구 애노드 패턴(351)은 내부에 핀 홀 영역(PNH)을 포함할 수 있다. 즉, 핀 홀 영역(PNH)은 평면상 개구 애노드 패턴(351)에 의해 완전히 둘러싸일 수 있다. 제3-2 메쉬 패턴(355)은 열 방향을 따라 인접한 제3-1 애노드 패턴(351, 352) 사이에 배치될 수 있다.
제3 도전층(350)의 제3-1 애노드 패턴(351, 352)은 정공 주입이 용이한 일함수가 높은 물질, 예컨대, 인듐-주석-산화물(Indium-Tin-Oxide: ITO), 인듐-아연-산화물(Indium-Zinc-Oxide: IZO), 산화아연(Zinc Oxide: ZnO), 산화인듐(Induim Oxide: In2O3) 등을 포함할 수 있다. 표시 장치(1)가 전면 발광형 표시 장치인 경우, 제3-1 애노드 패턴(351, 352)은 반사성 금속층을 더 포함할 수 있다. 상기 반사성 금속층은 예컨대 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 리튬(Li), 칼슘(Ca) 또는 이들의 혼합물을 포함하여 이루어질 수 있다. 몇몇 실시예에서, 제3-1 애노드 패턴(351, 352)은 ITO/Ag, ITO/MgF등의 2층 구조 또는 ITO/Ag/ITO와 같은 다층의 구조를 가질 수도 있다.
제3 도전층(350)의 제3-2 메쉬 패턴(355)은 제3-1 애노드 패턴(351, 352)의 예시 물질 중에서 적어도 하나를 포함하여 이루어질 수 있으나, 이에 제한되지 않는다.
제3-1 애노드 패턴(351, 352)의 평면 형상은 도 5에 도시된 바와 같이, 육각형일 수 있지만, 이에 제한되지 않고 기타 다각형 형상이 적용될 수 있다.
제3-1 애노드 패턴(351, 352)은 각 화소(PX1, PX2) 내에 배치될 수 있다. 개구 애노드 패턴(351)은 인접 배치된 광차단 애노드 패턴(352)과 이격되어 배치된다. 핀 홀 영역(PNH)은 평면상 개구 애노드 패턴(351)에 의해 둘러싸일 수 있다. 예를 들어, 핀 홀 영역(PNH)은 개구 애노드 패턴(351)의 구성 물질에 의해 완전히 둘러싸일 수 있다. 제3-1 애노드 패턴(351, 352)은 각 화소(PX1, PX2)를 대체로 커버할 수 있다. 각 화소(PX1, PX2) 내에서 제3-1 애노드 패턴(351, 352)의 점유 비율은 약 0.7 내지 약 0.95일 수 있다. 제3-1 애노드 패턴(351, 352)의 점유 비율은 각 화소(PX1, PX2)의 광차단 기능 및 인접 배치된 제3-1 애노드 패턴과의 단락 방지 측면에서 고려될 수 있다. 제3-1 애노드 패턴(351, 352)의 각 화소(PX1, PX2)에서의 점유 비율이 약 0.8 이상인 경우, 제3-1 애노드 패턴(351, 352)은 각 화소(PX1, PX2)의 광 투과를 대체로 커버할 수 있다. 나아가, 제3-1 애노드 패턴(351, 352)의 각 화소(PX1, PX2)에서의 점유 비율이 약 0.95 이하일 경우, 인접 배치된 제3-1 애노드 패턴과의 물리적 접촉을 방지하여 단락을 방지할 수 있다. 상기한 관점에서 제3-1 애노드 패턴(351, 352)의 각 화소(PX1, PX2)에서의 점유 비율은 약 0.8 내지 약 0.95일 수 있다.
개구 애노드 패턴(351)은 상술한 바와 같이 내부에 핀 홀 영역(PNH)을 포함함으로써 개구 애노드 패턴(351)의 개구 화소(PX1)에서의 점유 비율은 광차단 애노드 패턴(352)의 광 차단 화소(PX2)에서의 점유 비율보다 작을 수 있다.
제3-2 메쉬 패턴(355)의 평면 형상은 열 방향을 따라 연장된 라인 형상일 수 있다. 다만, 이에 제한되지 않고 제3-2 메쉬 패턴(355)의 평면 형상은 평면상 상하측에 배치된 제3-1 애노드 패턴(351, 352)의 평면 형상을 따라 일부 영역에서 절곡된 형상을 더 포함할 수 있다.
제3 도전층(350)은 하부의 제1 도전층(310) 및 제2 도전층(330)과 중첩 배치될 수 있다. 제3-1 애노드 패턴(351, 352)은 제1 도전층(310)의 제1-1 게이트 패턴(311) 내지 제1-4 게이트 패턴(317)과 중첩하도록 배치되고 제2 도전층(330)의 제2-1 데이터 패턴(331)내지 제2-5 데이터 패턴(339)과 중첩하도록 배치될 수 있다. 또, 각 화소(PX1, PX2)의 상측에 배치된 제3-2 메쉬 패턴(355)은 제1-1 게이트 패턴(311)과 상측에 인접한 다른 화소의 제1-3 게이트 패턴(315)과 중첩하도록 배치되고, 각 화소(PX1, PX2)의 하측에 배치된 제3-2 메쉬 패턴(355)은 제1-3 게이트 패턴(315)과 하측에 인접한 다른 화소의 제1-1 게이트 패턴(311)과 중첩하도록 배치될 수 있다.
상술한 바와 같이, 각 화소(PX1, PX2)의 제1 내지 제3 도전층(310, 330, 350)은 두께 방향으로 서로 중첩하는 영역 및 상호 중첩하지 않고 하나의 도전층만이 배치된 영역을 포함한다. 나아가, 개구 화소(PX1)는 제1 내지 제3 도전층(310, 330, 350)이 배치되지 않은 영역(핀 홀 영역(PNH))을 더 포함한다. 이하에서는, 개구 화소(PX1)에서 제3 도전층(350)이 배치되되, 다른 도전층들과 중첩하지 않는 영역을 제1 영역, 제2 도전층(330)이 배치되되, 다른 도전층들과 중첩하지 않는 영역을 제2 영역, 제1 도전층(310)이 배치되되, 다른 도전층들과 중첩하지 않는 영역을 제3 영역, 제3 도전층(350)과 제2 도전층(330)이 중첩 배치되되, 제1 도전층(310)과 중첩하지 않는 영역을 제4 영역, 제3 도전층(350)과 제1 도전층(310)이 중첩 배치되되, 제2 도전층(330)과 중첩하지 않는 영역을 제5 영역, 제2 도전층(330)과 제1 도전층(310)이 중첩 배치되되, 제3 도전층(350)과 중첩하지 않는 영역을 제6 영역, 제3 도전층(350) 내지 제1 도전층(310)이 중첩하는 영역을 제7 영역, 및 제3 도전층(350) 내지 제1 도전층(310)이 배치되지 않는 영역을 제8 영역이라고 정의하기로 한다.
즉, 개구 화소(PX1)는 제1 내지 제8 영역으로 이루어진다.
광 차단 화소(PX2)는 위에서 정의한 제1 내지 제7 영역으로 이루어지되, 제3 도전층(350) 내지 제1 도전층(310) 배치되지 않는 제8 영역을 포함하지 않는다.
개구 화소(PX1)는 핀 홀 영역(PNH)인 제8 영역을 제외하고 제1 내지 제7 영역으로 커버되고, 광 차단 화소(PX2)는 제1 내지 제7 영역으로 커버될 수 있다. 사용자의 지문에서 반사된 반사광(L2)이 핀 홀 영역(PNH)을 통해서만 광 센서(810)로 진행하고, 나머지 영역에서 반사광(L2)이 광 센서(810)로 진행하는 것을 방지함으로써 광 센서(810)가 사용자의 지문 형상을 인식할 때 노이즈(Noise)의 발생을 미연에 방지할 수 있다.
개구 화소(PX1)를 중심으로 제1 내지 제3 도전층(310, 330, 350)의 배치에 대해 더욱 구체적으로 설명하면, 복수의 화소는 행 방향을 따라 개구 애노드 패턴(351)의 좌우측에 배치된 개구 애노드 패턴(351)과 인접한 광 차단 애노드 패턴(352) 사이의 영역과 열 방향을 따라 개구 애노드 패턴(351)의 상하측에 배치된 개구 애노드 패턴(351)과 인접한 제3-2 메쉬 패턴(355) 사이의 영역을 포함할 수 있다.
우선, 행 방향을 따라 개구 애노드 패턴(351)의 좌우측에 배치된 개구 애노드 패턴(351)과 인접한 광 차단 애노드 패턴(352) 사이의 영역은 도 5에 도시된 바와 같이 제2-1 데이터 패턴(331), 제1-1 게이트 패턴(311) 내지 제1-3 게이트 패턴(315)에 의해 커버될 수 있다.
더욱 구체적으로 설명하면, 좌우측에 위치한 개구 애노드 패턴(351)과 인접한 광 차단 애노드 패턴(352) 사이의 영역은 대체로 열 방향으로 연장된 제2-1 데이터 패턴(331)에 의해 커버되고, 나아가, 좌우측에 위치한 개구 애노드 패턴(351)과 인접한 광 차단 애노드 패턴(352) 사이의 영역의 상측은 제1-1 게이트 패턴(311)에 의해 커버되고, 좌우측에 위치한 개구 애노드 패턴(351)과 인접한 광 차단 애노드 패턴(352) 사이의 영역의 중심측은 제1-2 게이트 패턴(313)에 의해 커버되고, 좌우측에 위치한 개구 애노드 패턴(351)과 인접한 광 차단 애노드 패턴(352) 사이의 영역의 하측은 제1-3 게이트 패턴(315)에 의해 커버될 수 있다. 즉, 좌우측에 위치한 개구 애노드 패턴(351)과 인접한 광 차단 애노드 패턴(352) 사이의 영역은 제2 도전층(330)의 제2-1 데이터 패턴(331) 만이 배치된 제2 영역, 제2-1 데이터 패턴(331)과 제1 도전층(310)의 제1-1 게이트 패턴(311) 내지 제1-3 게이트 패턴(315)이 중첩 배치된 제6 영역에 의해 커버될 수 있다.
한편, 도 7에 도시된 바와 같이, 제3-1 애노드 패턴(351, 352) 사이의 영역으로 입사한 반사광(L2)은 비아층(760)을 투과하여 제2-1 데이터 패턴(331)으로 진행할 수 있다. 제2-1 데이터 패턴(331)으로 진행한 반사광(L2)은 제3-1 애노드 패턴(351, 352)과 제2-1 데이터 패턴(331) 사이에서 전반사되면서 측면 진행할 수 있다.
예를 들어, 제3 도전층(350)과 제2 도전층(330) 사이에서 4회 반사된 광은 약 96%흡수되고, 나머지 약 4%가 측면 진행될 수 있다. 상기 측면 진행된 광은 도 4에 도시된 표시 패널(300) 하부의 광 센서(810)로 진행하여 사용자 지문 형상 정보의 노이즈로 기인할 수 있다. 이를 방지하기 위해 제3-1 애노드 패턴(351, 352) 사이 영역과 중첩 배치된 제2-1 데이터 패턴(331)의 폭을 충분히 확장함으로써 상부의 제3-1 애노드 패턴(351, 352)과 제2-1 데이터 패턴(331)의 오버랩되는 영역의 폭을 넓히는 것이 바람직하게 고려될 수 있다.
더욱 구체적으로 설명하면, 도 5에 도시된 제3-1 애노드 패턴(351, 352)과 제2-1 데이터 패턴(331)의 오버랩되는 영역의 폭(W1)은 제3-1 애노드 패턴(351, 352) 사이의 영역으로 입사한 반사광(L2)이 제3-1 애노드 패턴(351, 352)과 제2-1 데이터 패턴(331) 사이에서 전반사되면서 흡수(LS)되어, 광 센서(810)로 전혀 진행하지 않거나, 일부 진행하더라도 무시할 정도의 노이즈가 발생할 수 있는 폭을 의미한다. 예컨대 제3-1 애노드 패턴(351, 352)과 제2-1 데이터 패턴(331)의 오버랩되는 영역(제4 영역)의 행 방향 폭(W1)은 제3-1 애노드 패턴(351, 352)과 제2-1 데이터 패턴(331) 사이에 배치된 비아층(760)의 두께(h1)와 상관 관계가 있고, 아래의 관계식 1을 만족한다.
[관계식 1]
(여기서 W1은 제3-1 애노드 패턴(351, 352) 사이 영역에서 제3-1 애노드 패턴(351, 352)과 제2-1 데이터 패턴(331)의 오버랩되는 영역(제4 영역)의 행 방향 폭이고, h1은 비아층(760)의 두께이고, R1은 데이터 패턴 폭 상수임).
나아가, 데이터 패턴 폭 상수(R1)는 제3-1 애노드 패턴(351, 352)과 제2-1 데이터 패턴(331)의 구성 물질을 고려하여 결정될 수 있다. 일 실시예에서 제3-1 애노드 패턴(351, 352)과 제2-1 데이터 패턴(331)의 상술한 예시 물질 중 적어도 하나를 포함하여 이루어진 경우, 데이터 패턴 폭 상수(R1)는 약 3 내지 6일 수 있다. 예를 들어 데이터 패턴 폭 상수(R1)는 약 5일 수 있다. 또, 일 실시예에서 비아층(760)의 두께(h1)는 약 1.4um 내지 약 1.8um일 수 있다.
즉, 제 3-1 애노드 패턴(351, 352) 사이의 영역에서 제3-1 애노드 패턴(351, 352)과 제2-1 데이터 패턴(331)의 오버랩되는 영역(제4 영역)의 행 방향 폭(W1)은 상기 관계식 1을 만족함으로써 제3-1 애노드 패턴(351, 352) 사이의 영역으로 입사한 반사광(L2)은 제3-1 애노드 패턴(351, 352)과 제2-1 데이터 패턴(331) 사이에서 전반사되면서 흡수(LS)되거나 일부 광 센서(810)로 진행하더라도 무시할 정도의 노이즈가 발생할 수 있다.
또, 개구 애노드 패턴(351)의 상하측에 위치한 개구 애노드 패턴(351)과 인접한 제3-2 메쉬 패턴(355) 사이의 영역은 도 5에 도시된 바와 같이 제2-1 데이터 패턴(331), 제2-2 데이터 패턴(333), 제1-1 게이트 패턴(311) 내지 제1-3 게이트 패턴(315)에 의해 커버될 수 있다.
더욱 구체적으로 설명하면, 상측에 위치한 개구 애노드 패턴(351)과 인접한 제3-2 메쉬 패턴(355) 사이의 영역은 대체로, 행 방향으로 연장된 제1-1 게이트 패턴(311)에 의해 커버되고, 하측에 위치한 개구 애노드 패턴(351)과 인접한 제3-2 메쉬 패턴(355) 사이의 영역은 대체로, 행 방향으로 연장된 제1-3 게이트 패턴(315)에 의해 커버될 수 있다.
나아가, 상하측에 위치한 개구 애노드 패턴(351)과 인접한 제3-2 메쉬 패턴(355) 사이의 영역의 좌측은 제2-1 데이터 패턴(331)에 의해 커버되고, 상하측에 위치한 개구 애노드 패턴(351)과 인접한 제3-2 메쉬 패턴(355) 사이의 영역의 중심측은 제2-2 데이터 패턴(333)에 의해 커버되고, 상하측에 위치한 개구 애노드 패턴(351)과 인접한 제3-2 메쉬 패턴(355) 사이의 영역의 우측은 인접 화소(PX2)를 지나는 제2-1 데이터 패턴(331)에 의해 커버될 수 있다. 즉, 상하측에 위치한 개구 애노드 패턴(351)과 인접한 제3-2 메쉬 패턴(355) 사이의 영역은 제1 도전층(310)의 제1-1 게이트 패턴(311) 및 제1-3 게이트 패턴(315) 만이 배치된 제3 영역, 제2-1 데이터 패턴(331) 및 제2-2 데이터 패턴(333) 만이 배치된 제2 영역, 제1 도전층(310)과 제2 도전층(330)이 중첩 배치된 제6 영역에 의해 커버될 수 있다.
한편, 도 7에 도시된 바와 같이, 제3-1 애노드 패턴(351, 352)과 제3-2 메쉬 패턴(333) 사이의 영역으로 입사한 반사광(L2)은 비아층(760), 제2 및 제3 절연층(740, 750)을 투과하여 제1 도전층(310)(제1-1 게이트 패턴(311), 제1-3 게이트 패턴(315))으로 진행할 수 있다. 제1 도전층(310)으로 진행한 반사광(L2)은 제3-1 애노드 패턴(351, 352) 및 제3-2 메쉬 패턴(333)과 제1 도전층(310) 사이에서 전반사되면서 측면 진행할 수 있다. 상기 측면 진행된 광은 상술한 바와 같이 광 센서(810)로 진행하여 사용자 지문 형상 정보의 노이즈로 기인할 수 있다. 이를 방지하기 위해 제3-1 애노드 패턴(351, 352)과 제3-2 메쉬 패턴(333) 사이의 영역과 중첩 배치된 제1-1 게이트 패턴(311), 및 제1-3 게이트 패턴(315)의 폭을 충분히 확장함으로써 상부의 제3 도전층(350)과 제1 도전층(310)의 오버랩되는 영역의 폭, 즉 제5 영역의 열 방향 폭을 넓히는 것이 바람직하게 고려될 수 있다.
더욱 구체적으로 설명하면, 도 5에 도시된 제3 도전층(350)과 제1 도전층(310)의 오버랩되는 영역, 예컨대 제5 영역의 열 방향 폭(W2)은 제3-1 애노드 패턴(351, 352)과 제3-2 메쉬 패턴(333) 사이의 영역으로 입사한 반사광(L2)이 제3 도전층(350)과 제1 도전층(310) 사이에서 전반사되면서 흡수(LS)되어, 광 센서(810)로 전혀 진행하지 않거나, 일부 진행하더라도 무시할 정도의 노이즈가 발생할 수 있는 폭을 의미한다. 예컨대 제3 도전층(350)과 제1 도전층(310)의 오버랩되는 영역의 폭(W2), 예컨대 열 방향의 폭은 제3 도전층(350)과 제1 도전층(310) 간의 거리, 즉, 제3 도전층(350)과 제1 도전층(310) 사이에 배치된 절연층, 예를 들어 비아층(760), 제2 및 제3 절연층(740, 750)의 두께의 총합(h2)과 상관 관계가 있고 아래의 관계식 2를 만족한다.
[관계식 2]
(여기서 W2은 제3-1 애노드 패턴(351, 352)과 제3-2 메쉬 패턴(355) 사이 영역에서 제3 도전층(350)과 제1 도전층(310)의 오버랩되는 영역(제5 영역)의 열 방향 폭이고, h2는 제1 도전층(310)과 제3 도전층(350) 사이의 두께이고, R2는 게이트 패턴 폭 상수임).
나아가, 게이트 패턴 폭 상수(R2)는 데이터 패턴 폭 상수(R1)와 마찬가지로, 제3 도전층(350)과 제1 도전층(310)의 구성 물질을 고려하여 결정될 수 있다. 일 실시예에서 제3 도전층(350)과 제1 도전층(310)의 상술한 예시 물질 중 적어도 하나를 포함하여 이루어진 경우, 게이트 패턴 폭 상수(R1)는 약 3 내지 6일 수 있다. 예를 들어 게이트 패턴 폭 상수(R1)는 약 5일 수 있다. 또, 일 실시예에서 제1 도전층(310)과 제3 도전층(350) 사이의 두께(h2)는 약 4um 내지 약 6.5um일 수 있다.
즉, 제3-1 애노드 패턴(351, 352)과 제3-2 메쉬 패턴(355) 사이의 영역에서 제3 도전층(350)과 제1 도전층(310)의 오버랩되는 영역의 폭(W2)은 상술한 관계식 2를 만족함으로써 제3-1 애노드 패턴(351, 352)과 제3-2 메쉬 패턴(355) 사이의 영역으로 입사한 반사광(L2)은 제3 도전층(350)과 제1 도전층(310) 사이에서 전반사되면서 흡수(LS)되거나 일부 광 센서(810)로 진행하더라도 무시할 정도의 노이즈가 발생할 수 있다.
도 9를 참조하면, 상술한 바와 같이 사용자의 지문에서 반사된 반사광(L2)은 복수의 화소(PX1, PX2) 중 개구 화소(PX1)의 핀 홀 영역(PNH), 예컨대 제8 영역을 통해 그대로 투과할 수 있지만, 제8 영역을 제외한 제1 내지 제7 영역에서는 화소(PX1, PX2)의 적층된 도전 패턴들에 의해 반사(LR)되거나 제3 도전층(350)의 도전 패턴들 간의 사이 공간에서는 적층된 도전 패턴들 사이의 두께 공간 예컨대 제3 도전층(350)과 제2 도전층(330) 사이, 및 제3 도전층(350)과 제1 도전층(310) 사이 공간을 통해 흡수(LS)될 수 있다. 이를 통해, 사용자의 지문에서 반사된 반사광(L2)이 광 센서(810)로 진행하는 것을 방지함으로써 광 센서(810)가 사용자의 지문 형상을 인식할 때 노이즈(Noise)의 발생을 미연에 방지할 수 있다.
도 10은 일 실시예에 따른 표시 장치의 개략적인 블록도이고, 도 11은 일 실시예에 따른 표시 장치의 일 화소의 예시적인 등가 회로도이다.
도 10을 참조하면, 표시 장치(1)는 복수의 화소를 포함하는 표시 영역(DA), 주사 구동부(20), 데이터 구동부(30)(도 2의 '610'), 발광 제어 구동부(40), 및 제어부(50)를 포함한다. 제어부(50)는 주사 구동부(20), 데이터 구동부(30), 및 발광 제어 구동부(40)를 제어하는 기능을 한다. 제어부(50)는 도 2의 메인 구동부(840)일 수 있다.
표시 영역(DA)은 복수의 주사 라인(SL11~SL1n, SL21~SL2n, SL31~SL3n)(n은 2이상 정수), 복수의 데이터 라인(DL1~DLm)(m은 2이상 정수), 및 복수의 발광 제어 라인(EL1~ELn)의 교차부에 위치되어, 행렬 형태로 배열된 복수의 화소를 포함한다.
복수의 주사 라인(SL11~SL1n, SL21~SL2n, SL31~SL3n) 및 복수의 발광 제어 라인(EL1~ELn)은 행 방향으로 연장되고, 복수의 데이터 라인(DL1~DLm)은 열 방향으로 연장될 수 있다. 행 방향과 열 방향은 서로 바뀔 수도 있다. 초기화 전압(VINT) 공급 라인은 행별로 분지되어 행 방향으로 연장되고, 제1 전원 전압(ELVDD)의 공급 라인은 열별로 분지되어 열 방향으로 연장될 수 있다. 그러나, 이에 제한되는 것은 아니고, 초기화 전압(VINT) 공급 라인과 제1 전원 전압(ELVDD)의 공급 라인의 연장 방향은 다양하게 변형 가능하다.
예시적인 화소인 1행 1열의 화소에는 3개의 주사 라인(SL11, SL21, SL31), 1개의 데이터 라인(DL1), 1개의 발광 제어 라인(EML), 1개의 초기화 전압(VINT) 공급 라인 및 1개의 제1 전원 전압(ELVDD)의 공급 라인이 지날 수 있다. 다른 화소도 마찬가지의 배선이 지날 수 있다.
주사 구동부(20)는 복수의 주사 라인(SL11~SL1n, SL21~SL2n, SL31~SL3n)을 통해 각 화소에 세 개의 주사 신호를 생성하여 전달한다. 즉, 주사 구동부(20)는 제1 주사 라인(SL11~SL1n), 제2 주사 라인(SL21~SL2n) 또는 제3 주사 라인(SL31~SL3n)으로 주사 신호를 순차적으로 공급한다.
데이터 구동부(30)는 복수의 데이터 라인(DL1 내지 DLm)을 통해 각 화소(10)에 데이터 신호를 전달한다. 데이터 신호는 제1 주사 라인(SL11~SL1n)으로 제2 주사 신호가 공급될 때마다 상기 제2 주사 신호에 의해 선택된 화소(10)로 공급된다.
발광 제어 구동부(40)는 복수의 발광 제어 라인(EML1 내지 EMLn)을 통해 각 화소(10)에 발광 제어 신호를 생성하여 전달한다. 상기 발광 제어 신호는 화소(10)의 발광 시간을 제어한다. 발광 제어 구동부(40)는 주사 구동부(20)가 상기 주사 신호뿐만 아니라 상기 발광 제어 신호를 생성하는 경우, 또는 화소(10)의 내부 구조에 따라 생략될 수도 있다.
제어부(50)는 외부에서 전달되는 복수의 영상 신호(R, G, B)를 복수의 영상 데이터 신호(DR, DG, DB)로 변경하여 데이터 구동부(30)에 전달한다. 또한 제어부(50)는 수직동기신호(Vsync), 수평동기신호(Hsync), 및 클럭신호(MCLK)를 전달받아 주사 구동부(20), 데이터 구동부(30), 및 발광 제어 구동부(40)의 구동을 제어하기 위한 제어 신호를 생성하여 각각에 전달한다. 즉, 제어부(50)는 주사 구동부(20)를 제어하는 주사 구동 제어 신호(SCS), 데이터 구동부(30)를 제어하는 데이터 구동 제어 신호(DCS), 및 발광 제어 구동부(40)를 제어하는 발광 구동 제어 신호(ECS)를 각각 생성하여 전달한다.
복수의 화소 각각은 제1 전원전압(ELVDD) 및 제2 전원전압(ELVSS)을 공급받는다. 제1 전원전압(ELVDD)은 소정의 하이 레벨 전압일 수 있고, 제2 전원전압(ELVSS)은 제1 전원전압(ELVDD)보다 낮은 전압일 수 있다.
복수의 화소(10) 각각은 복수의 데이터 라인(DL1 내지 DLm)을 통해 전달된 데이터 신호에 따라 발광 소자로 공급되는 구동 전류에 의해 소정 휘도의 빛을 발광한다.
제1 전원 전압(ELVDD), 제2 전원 전압(ELVSS), 초기화 전압(VINT) 등은 외부 전압원으로부터 공급될 수 있다.
도 11을 참조하면, 표시 장치(1)의 일 화소의 예시적인 회로는 유기 발광 다이오드(OLED), 복수의 트랜지스터(T1~T7) 및 유지 커패시터(Cst)를 포함한다. 일 화소의 회로에는 데이터 신호(DATA), 제1 주사 신호(Gw-p), 제2 주사 신호(Gw-n), 제3 주사 신호(GI), 발광 제어 신호(EM), 제1 전원 전압(ELVDD), 제2 전원 전압(ELVSS), 및 초기화 전압(VINT)이 인가된다.
유기 발광 다이오드(OLED)는 애노드 전극 및 캐소드 전극을 포함한다. 유지 커패시터(Cst)는 제1 전극 및 제2 전극을 포함한다.
복수의 트랜지스터는 제1 내지 제7 트랜지스터(T1~T7)를 포함할 수 있다. 각 트랜지스터(T1~T7)는 게이트 전극, 제1 전극 및 제2 전극을 포함한다. 각 트랜지스터(T1~T7)의 제1 전극과 제2 전극 중 어느 하나는 소스 전극이고 다른 하나는 드레인 전극이 된다.
각 트랜지스터(T1~T7)는 박막 트랜지스터일 수 있다.
이하, 각 구성에 대해 상세히 설명한다.
제1 트랜지스터(T1)의 게이트 전극은 유지 커패시터(Cst)의 제1 전극과 연결된다. 제1 트랜지스터(T1)의 제1 전극은 제5 트랜지스터(T5)를 경유하여 제1 전원 전압(ELVDD)을 인가하는 제1 전원 전압 공급 라인(VDDL)과 연결된다. 제1 트랜지스터(T1)의 제2 전극은 제6 트랜지스터(T6)를 경유하여 유기 발광 다이오드(OLED)의 애노드 전극과 연결된다. 제1 트랜지스터(T1)는 제3 트랜지스터(T2)의 스위칭 동작에 따라 데이터 신호(DATA)를 전달받아 유기 발광 다이오드(OLED)에 구동 전류(Id)를 공급한다.
제2 트랜지스터(T2)의 게이트 전극은 제2 주사 신호(Gw-p)를 인가하는 제2 주사 라인(SLn)과 연결된다. 제2 트랜지스터(T2)의 제1 전극은 데이터 라인(DLm)과 연결된다. 제2 트랜지스터(T2)의 제2 전극은 제1 트랜지스터(T1)의 제1 전극과 연결되어 있으면서 제5 트랜지스터(T5)를 경유하여 제1 전원 전압 공급 라인(VDDL)과 연결된다. 제2 트랜지스터(T2)는 제1 주사 신호(Gw-p)에 따라 턴온되어 데이터 신호(DATA)를 제1 트랜지스터(T1)의 제1 전극으로 전달하는 스위칭 동작을 수행한다.
제3 트랜지스터(T3)의 게이트 전극은 제2 주사 신호(Gw-p)를 인가하는 제2 주사 라인(SLn)과 연결되고 제3 트랜지스터(T3)의 제1 전극은 제6 트랜지스터(T6)의 제1 전극과 제1 트랜지스터(T1)의 제2 전극과 연결된다. 제3 트랜지스터(T3)의 제2 전극은 제7 트랜지스터(T7)의 제1 전극과 유지 커패시터(Cst)의 제1 전극과 제1 트랜지스터(T1)의 게이트 전극과 연결된다.
제4 트랜지스터(T4)의 게이트 전극은 제3 주사 신호(GI)를 인가하는 제3 주사 라인(SLn+1)과 연결된다. 제4 트랜지스터(T4)의 제2 전극은 초기화 전압(VINT) 공급 라인(ViniL)과 제3 트랜지스터(T3)의 제2 전극과 연결된다. 제4 트랜지스터(T4)의 제1 전극은 유기 발광 다이오드(OLED)의 애노드 전극과 제6 트랜지스터(T6)의 제2 전극과 연결된다.
제5 트랜지스터(T5)의 게이트 전극은 발광 제어 신호(EM)를 인가하는 발광 제어 라인(EMLn)과 연결된다. 제5 트랜지스터(T5)의 제1 전극은 제1 전원 전압(ELVDD) 단자와 연결된다. 제5 트랜지스터(T5)의 제2 전극은 제1 트랜지스터(T1)의 제1 전극 및 제2 트랜지스터(T2)의 제2 전극과 연결된다.
제6 트랜지스터(T6)의 게이트 전극은 발광 제어 신호(EM)를 인가하는 발광 제어 라인(EMLn)과 연결된다. 제6 트랜지스터(T6)의 제1 전극은 제1 트랜지스터(T1)의 제2 전극과 연결된다. 제6 트랜지스터(T6)의 제2 전극은 유기 발광 다이오드(OLED)의 애노드 전극과 연결된다.
제5 트랜지스터(T5)와 제6 트랜지스터(T6)는 발광 제어 신호(EM)에 따라 동시에 턴온되고, 그에 따라 유기 발광 다이오드(OLED)에 구동 전류(Id)가 흐르게 된다.
제7 트랜지스터(T7)의 게이트 전극은 제1 주사 신호(Gw-n)를 인가하는 제1 주사 라인(SLn-1)과 연결된다. 제7 트랜지스터(T7)의 제1 전극은 유지 커패시터(Cst)의 제1 전극과 제1 트랜지스터(T1)의 게이트 전극과 연결되고, 제7 트랜지스터(T7)의 제2 전극은 초기화 전압(VINT)을 인가하는 초기화 전압 배선(ViniL)과 연결된다.
유지 커패시터(Cst)의 제2 전극은 제1 전원 전압 공급 라인(VDDL)과 연결된다. 유지 커패시터(Cst)의 제1 전극은 제1 트랜지스터(T1)의 게이트 전극, 및 제3 트랜지스터(T3)의 제2 전극에 함께 연결된다. 유기 발광 다이오드(OLED)의 캐소드 전극은 제2 전원 전압(ELVSS) 공급 라인(VSSL)과 연결된다. 유기 발광 다이오드(OLED)는 제1 트랜지스터(T1)로부터 구동 전류(Id)를 전달받아 발광함으로써 화상을 표시한다.
도 5, 도 10 및 도 11을 참조하면, 상술한 예시된 7T1C 구조에서 개구 화소(PX1)의 제1-1 게이트 패턴(311)은 제2 주사 신호(Gw-p)를 인가하는 제2 주사 라인(SLn)일 수 있고, 제1-2 게이트 패턴(313)은 발광 제어 신호(EM)를 인가하는 발광 제어 라인(EMLn)일 수 있고, 제1-3 게이트 패턴(315)은 제3 주사 신호(GI)를 인가하는 제3 주사 라인(SLn+1)일 수 있고, 개구 화소(PX1)의 열 방향 상측에 인접 배치된 광 차단 화소(PX2)와 개구 화소(PX1)의 열 방향 상측에 배치된 제3 게이트 패턴(315)은 제1 주사 신호(Gw-n)를 인가하는 제1 주사 라인(SLn-1)일 수 있다. 또, 제1-4 게이트 패턴(317)은 제1 트랜지스터(T1)의 게이트 전극일 수 있고, 유지 커패시터(Cst)의 제1 전극일 수 있다.
나아가, 제2-1 데이터 패턴(331)은 데이터 신호(DATA)를 인가하는 데이터 라인(DLm)일 수 있고, 제2-2 데이터 패턴(333)은 제1 전원 전압(ELVDD)을 인가하는 제1 전원 전압 공급 라인(VDDL)일 수 있다.
제2-3 데이터 패턴(335)은 상술한 제1-4 게이트 패턴(317)과 전기적으로 연결되고 제1-4 게이트 패턴(317)을 상술한 제3 트랜지스터(T3)의 제2 전극 영역과 연결시키는 연결 전극일 수 있다.
제2-4 데이터 패턴(337)은 상술한 제6 트랜지스터(T6)의 제2 전극 영역과 제3 도전층(350)의 제3-1 애노드 패턴(351)을 연결하는 연결 전극일 수 있다.
도시하지 않았지만, 도 6의 제2 절연층(740)과 제3 절연층(750) 사이에는 제4 도전층이 더 배치될 수 있다. 상기 제4 도전층은 초기화 전압(도 11의 'VINT', 이하 동일)를 공급하는 초기화 전압 라인, 전압 메쉬 전극, 및 유지 커페시터 전극 라인을 포함할 수 있다. 제3-3 데이터 패턴(335)은 상기 초기화 전압 라인과 연결되는 연결 전극일 수 있다.
제2-5 데이터 패턴(339)은 제7 트랜지스터(T7)의 제2 전극 영역을 상기 초기화 전압 라인과 전기적으로 연결시키는 연결 전극일 수 있다.
이하, 다른 실시예에 따른 표시 장치에 대해 설명한다. 이하의 실시예에서 이미 설명한 실시예와 동일한 구성에 대해서는 동일한 참조 부호로서 지칭하고, 그 설명을 생략하거나 간략화한다.
도 12는 다른 실시예에 따른 표시 장치의 복수의 화소의 레이아웃도이고, 도 13은 도 12의 XIII- XIII' 선을 따라 자른 단면도이다.
도 12 및 도 13을 참조하면, 본 실시예에 따른 표시 장치(2)는 각 화소(PX1, PX2)의 제2 도전층(330)과 비아층(760) 사이에 저반사 금속층(332)이 더 배치된다는 점에서 도 5 내지 도 8에 따른 표시 장치(1)와 상이하다.
더욱 구체적으로 설명하면, 본 실시예에 따른 표시 장치(2)는 제2 도전층(330)과 비아층(760) 사이에 저반사 금속층(332)을 더 포함할 수 있다. 저반사 금속층(332)은 상기한 반사광(L2)이 제3 도전층(350)과 제2 도전층(330) 사이에서 전반사되는 횟수를 줄이는 기능을 할 수 있다. 즉, 저반사 금속층(332)은 제3-1 애노드 패턴(351, 352) 사이로 입사한 반사광(L2)이 측면 방향으로 전반사되면서 광 센서(810)로 진행하는 것을 방지할 수 있다.
저반사 금속층(332)은 제2 도전층(330)의 제2-1 데이터 패턴(331)과 두께 방향으로 중첩 배치될 수 있다. 즉, 저반사 금속층(332)의 평면 프로파일은 제2-1 데이터 패턴(331)의 평면 프로파일과 실질적으로 동일할 수 있다.
저반사 금속층(332)의 측면은 제2 도전층(330)의 제2-1 데이터 패턴(331)의 측면과 두께 방향으로 정렬될 수 있다. 저반사 금속층(332)은 제2-1 데이터 패턴(331)과 동일한 형상의 마스크를 이용하여 형성될 수 있지만, 이에 제한되지 않는다.
도시하지 않았지만, 저반사 금속층(332)은 제2 도전층(330)의 다른 데이터 패턴들과도 두께 방향으로 중첩하도록 배치될 수 있다. 예를 들어, 저반사 금속층(332)은 제3 도전층(350)의 도전 패턴들 간 사이 영역과 일부 중첩 배치되는 제2-2 데이터 패턴(333), 및 제2-5 데이터 패턴(339)과 비아층(760) 사이에 더 배치될 수 있고, 그 평면 프로파일은 제2-2 데이터 패턴(333)의 평면 프로파일 및 제2-5 데이터 패턴(339)의 평면 프로파일과 실질적으로 동일할 수 있다.
구체적으로, 저반사 금속층(332)은 저반사 금속층(332)과 제3 도전층(350) 사이에서 반사광(L2)이 4회 반사된 경우 약 0.2% 이내의 반사광(L2)이 측면 진행될 수 있다. 즉, 본 실시예의 경우 제3 도전층(350)과 제1 도전층(330) 사이에 저반사 금속층(332)을 배치함으로써 반사광(L2)이 측면 진행되는 것을 방지하거나 적어도 완화할 수 있다. 이로 인해, 상기 측면 진행된 광이 광 센서(810)로 진행하여 사용자 지문 형상 정보의 노이즈로 기인하는 것을 방지할 수 있다.
도 14는 또 다른 실시예에 따른 화소의 단면도이고, 도 15는 금속별 반사율을 나타내는 그래프이다.
도 14 및 도 15를 참조하면, 본 실시예에 따른 표시 장치는 각 화소(PX1, PX2)의 제3 도전층(350)의 구성 물질이 도 5에 따른 실시예와 상이하다.
더욱 구체적으로 설명하면, 제3 도전층(350_1)은 저반사 금속 물질을 더 포함할 수 있다. 상기 저반사 금속 물질은 상기한 반사광(L2)이 제3 도전층(350)과 제2 도전층(330) 사이에서 전반사되는 횟수를 줄이는 기능을 할 수 있다. 본 실시예에서 제3 도전층(350_1)은 가시 광선의 파장 범위에서 약 50% 이하의 반사율을 갖는 금속 물질을 더 포함할 수 있다. 예를 들어, 제3 도전층(350_1)은 티타늄(Ti)을 더 포함하여 이루어질 수 있다. 더욱 구체적으로, 티타늄(Ti)은 제3 도전층(350_1)의 적층 구조에서 은(Ag)의 하부에 배치될 수 있다. 예를 들어, 본 실시예에는 ITO/Ti/Ag/ITO의 적층 구조를 가질 수 있다.
도 15를 참조하면, 은(Ag)은 가시 광선 파장 범위에서 약 80%이상의 반사율을 갖는 반면, 티타늄(Ti)은 가시 광선 파장 범위에서 약 50% 이하의 반사율을 갖는 것을 알 수 있다.
본 실시예의 경우 제3 도전층(350_1)이 상기 저반사 금속 물질을 더 포함함으로써 반사광(L2)이 측면 진행되는 것을 방지하거나 적어도 완화할 수 있다. 이로 인해, 상기 측면 진행된 광이 광 센서(810)로 진행하여 사용자 지문 형상 정보의 노이즈로 기인하는 것을 방지할 수 있다.
도 16은 또 다른 실시예에 따른 화소의 단면도이다.
도 16을 참조하면, 본 실시예에 따른 표시 장치는 도 14에서 상술한 저반사 금속 물질을 더 포함하지만, 제3 도전층(350_2)의 적층 구조가 도 14와 상이하다. 더욱 구체적으로 설명하면, 본 실시예에 따른 제3 도전층(350_2)은 예를 들어, Ti/Ag/ITO의 적층 구조를 포함하여 이루어질 수 있다.
본 실시예의 경우에도 제3 도전층(350_2)이 상기 저반사 금속 물질을 더 포함함으로써 반사광(L2)이 측면 진행되는 것을 방지하거나 적어도 완화할 수 있다. 이로 인해, 상기 측면 진행된 광이 광 센서(810)로 진행하여 사용자 지문 형상 정보의 노이즈로 기인하는 것을 방지할 수 있다.
도 17은 또 다른 실시예에 따른 표시 장치의 복수의 화소의 레이아웃도이고, 도 18은 도 17의 XVIII- XVIII' 선을 따라 자른 단면도이다.
도 17 및 도 18을 참조하면, 본 실시예에 따른 표시 장치(3)제1 도전층(310)과 제2 도전층(330) 사이에 배치된 제4 도전층의 제4-1 도전 패턴(321)이 제3-1 애노드 패턴(351, 352)과 제3-2 메쉬 패턴(333) 사이의 영역과 중첩 배치된다는 점에서 도 5 내지 도 8에 따른 실시예와 차이가 있다. 즉, 제4-1 도전 패턴(321)이 일 실시예의 제1-1 도전 패턴(311)을 대신하여 제3-1 애노드 패턴(351, 352)과 제3-2 메쉬 패턴(333) 사이의 영역과 중첩 배치될 수 있다.
각 화소(PX1, PX2)는 상기 제4 도전층만이 배치된 제9 영역, 상기 제4 도전층과 제3 도전층(350)이 중첩 배치된 제10 영역, 상기 제4 도전층과 제2 도전층(330)이 중첩 배치된 제11 영역, 및 상기 제4 도전층, 제3 도전층(350), 및 제2 도전층(330)이 중첩 배치된 제12 영역을 더 포함할 수 있다.
더욱 구체적으로 설명하면, 상술한 바와 같이, 제3 도전층(350)과 상기 제4 도전층의 제4-1 도전 패턴(321)이 오버랩되는 영역, 예컨대 제10 영역의 열 방향 폭은 제3-1 애노드 패턴(351, 352)과 제3-2 메쉬 패턴(333) 사이의 영역으로 입사한 반사광(L2)이 제3 도전층(350)과 상기 제4 도전층(320) 사이에서 전반사되면서 흡수(LS)되어, 광 센서(810)로 전혀 진행하지 않거나, 일부 진행하더라도 무시할 정도의 노이즈가 발생할 수 있는 폭을 의미한다. 예컨대 제3 도전층(350)과 상기 제4 도전층(320)의 오버랩되는 영역의 폭, 예컨대 열 방향의 폭은 일 실시예에서 상술한 제3 도전층(350)과 제1 도전층(320)의 오버랜되는 영역의 폭과 동일할 수 있지만, 이에 제한되지 않고 그보다 작을 수 있다.
즉, 제3-1 애노드 패턴(351, 352)과 제3-2 메쉬 패턴(355) 사이의 영역에서 제3 도전층(350)과 상기 제4 도전층(320)은 충분히 오버랩되는 폭을 확보함으로써 제3-1 애노드 패턴(351, 352)과 제3-2 메쉬 패턴(355) 사이의 영역으로 입사한 반사광(L2)이 제3 도전층(350)과 상기 제4 도전층(320) 사이에서 전반사되면서 흡수(LS)되거나 일부 광 센서(810)로 진행하더라도 무시할 정도의 노이즈가 발생할 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
100: 윈도우
200: 터치 부재
300: 표시 패널
400: 하부 커버 패널
310: 제1 도전층
330: 제2 도전층
350: 제3 도전층

Claims (20)

  1. 행렬 방향을 따라 배치된 복수의 화소를 포함하는 표시 장치로서,
    기판;
    상기 기판 상에 배치된 제1 애노드;
    상기 기판과 상기 제1 애노드 사이에 배치된 불투명 도전층들을 포함하되,
    상기 복수의 화소는 제1 애노드 배치 영역, 및 상기 제1 애노드 배치 영역의 주변에 위치하고 상기 제1 애노드에 의해 둘러싸인 핀 홀 영역, 및 상기 제1 애노드의 외측에 위치한 노출 영역을 포함하는 제1 애노드 비배치 영역을 포함하는 개구 화소를 포함하고,
    상기 불투명 도전층들은 상기 노출 영역을 완전히 커버하고, 상기 핀 홀 영역은 적어도 부분적으로 노출하는 표시 장치.
  2. 제1 항에 있어서,
    상기 복수의 화소는 상기 개구 화소와 이웃하는 광 차단 화소를 더 포함하되,
    상기 광 차단 화소는 제2 애노드 배치 영역, 및 상기 제2 애노드 배치 영역의 주변에 위치한 제2 애노드 비배치 영역을 포함하고,
    상기 제2 애노드 비배치 영역은 상기 불투명 도전층들에 의해 완전히 커버되는 표시 장치.
  3. 제1 항에 있어서,
    상기 핀 홀 영역은 상기 제1 애노드의 구성 물질에 의해 완전히 둘러싸인 표시 장치.
  4. 제2 항에 있어서,
    상기 기판의 하부의 광 센서와 중첩하는 광 센서 배치 영역; 및
    상기 광 센서와 중첩하지 않는 광 센서 비배치 영역을 더 포함하는 표시 장치.
  5. 제4 항에 있어서,
    상기 광 센서 비배치 영역은 상기 광 차단 화소로만 이루어진 영역인 표시 장치.
  6. 제4 항에 있어서,
    상기 광 센서는 광 지문 센서인 표시 장치.
  7. 제2 항에 있어서,
    상기 기판의 하부의 광 센서와 중첩하는 광 센서 배치 영역을 더 포함하되,
    상기 광 센서 배치 영역은 상기 개구 화소, 및 상기 광 차단 화소가 혼재된 영역인 표시 장치.
  8. 제2 항에 있어서,
    상기 불투명 도전층들은,
    상기 기판 상에 배치된 제1 도전층; 및
    상기 제1 도전층과 상기 제1 애노드 사이에 배치된 제2 도전층을 포함하는 표시 장치.
  9. 제8 항에 있어서,
    상기 제2 도전층은 상기 제1 애노드 배치 영역과 상기 제2 애노드 배치 영역 사이의 제1 갭과 중첩하도록 배치된 표시 장치.
  10. 제9 항에 있어서,
    상기 제2 도전층은 인접한 상기 제1 애노드 배치 영역, 및 상기 제2 애노드 배치 영역에까지 연장되는 표시 장치.
  11. 제10 항에 있어서,
    상기 제2 도전층과 상기 제1 애노드 사이에 배치된 제1 두께를 갖는 비아층을 더 포함하되,
    상기 제2 도전층이 상기 제1 갭으로부터 연장되어 상기 제1 애노드와 중첩하는 상기 제1 애노드로부터 상기 제2 애노드를 향하는 방향으로의 폭은 상기 제1 두께의 3배 이상인 표시 장치.
  12. 제9 항에 있어서,
    상기 제1 갭은,
    상기 제1 갭과 상기 제2 도전층이 중첩하는 제1 영역;
    상기 제1 갭과 상기 제1 도전층이 중첩하는 제2 영역; 및
    상기 제1 갭, 상기 제1 도전층, 및 상기 제2 도전층이 중첩하는 제3 영역을 포함하는 표시 장치.
  13. 제8 항에 있어서,
    상기 제1 도전층은,
    주사 신호선, 발광 신호선 및 초기화 신호선 중 적어도 어느 하나를 포함하는 표시 장치.
  14. 제8 항에 있어서,
    상기 제2 도전층은,
    데이터 라인 및 제1 전원 전압 라인 중 적어도 어느 하나를 포함하는 표시 장치.
  15. 제3 항에 있어서,
    상기 복수의 화소는 상기 개구 화소와 이웃하는 광 차단 화소를 더 포함하되,
    상기 광 차단 화소는 제2 애노드 배치 영역, 및 상기 제2 애노드 배치 영역의 주변에 위치한 제2 애노드 비배치 영역을 포함하고,
    상기 개구 화소 및 상기 광 차단 화소에서 상기 제1 애노드 배치 영역 및 상기 제2 애노드 배치 영역의 점유 비율은 각각 80% 내지 95%인 표시 장치.
  16. 행렬 방향을 따라 배치된 복수의 화소를 포함하는 표시 장치로서,
    기판;
    상기 기판 상에 배치된 제1 애노드;
    상기 기판과 상기 제1 애노드 사이에 배치된 불투명 도전층들을 포함하되,
    상기 복수의 화소는 제1 애노드 배치 영역, 및 상기 제1 애노드 배치 영역의 주변에 위치하고 상기 제1 애노드에 의해 둘러싸인 핀 홀 영역, 및 상기 제1 애노드의 외측에 위치한 노출 영역을 포함하는 제1 애노드 비배치 영역을 포함하는 개구 화소, 및
    상기 개구 화소와 이웃하고 제2 애노드 배치 영역, 및 상기 제2 애노드 배치 영역의 주변에 위치한 제2 애노드 비배치 영역을 포함하는 광 차단 화소를 포함하고,
    상기 불투명 도전층들은 상기 제1 애노드 비배치 영역의 상기 노출 영역 및 상기 제2 애노드 비배치 영역을 완전히 커버하고, 상기 핀 홀 영역은 적어도 부분적으로 노출하는 표시 장치.
  17. 제16 항에 있어서,
    상기 핀 홀 영역은 상기 제1 애노드의 구성 물질에 의해 완전히 둘러싸인 표시 장치.
  18. 제17 항에 있어서,
    상기 기판의 하부의 광 센서와 중첩하는 광 센서 배치 영역; 및
    상기 광 센서와 중첩하지 않는 광 센서 비배치 영역을 더 포함하는 표시 장치.
  19. 제18 항에 있어서,
    상기 광 센서 배치 영역은 상기 개구 화소, 및 상기 광 차단 화소가 혼재된 영역이고,
    상기 광 센서 비배치 영역은 상기 광 차단 화소로만 이루어진 영역인 표시 장치.
  20. 제18 항에 있어서,
    상기 광 센서는 광 지문 센서인 표시 장치.
KR1020190001284A 2019-01-04 2019-01-04 표시 장치 KR102631594B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020190001284A KR102631594B1 (ko) 2019-01-04 2019-01-04 표시 장치
US16/681,743 US11088219B2 (en) 2019-01-04 2019-11-12 Display device
CN201911392620.3A CN111415960A (zh) 2019-01-04 2019-12-30 显示装置
US17/397,884 US11653540B2 (en) 2019-01-04 2021-08-09 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190001284A KR102631594B1 (ko) 2019-01-04 2019-01-04 표시 장치

Publications (2)

Publication Number Publication Date
KR20200085397A KR20200085397A (ko) 2020-07-15
KR102631594B1 true KR102631594B1 (ko) 2024-01-31

Family

ID=71403907

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190001284A KR102631594B1 (ko) 2019-01-04 2019-01-04 표시 장치

Country Status (3)

Country Link
US (2) US11088219B2 (ko)
KR (1) KR102631594B1 (ko)
CN (1) CN111415960A (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200124800A (ko) 2019-04-24 2020-11-04 삼성디스플레이 주식회사 표시 장치
WO2020232692A1 (zh) * 2019-05-23 2020-11-26 京东方科技集团股份有限公司 Oled显示基板、面板、装置、制作方法、指纹识别模组
EP4113372A4 (en) 2021-01-26 2023-06-28 BOE Technology Group Co., Ltd. Display panel and display apparatus
CN113990907A (zh) * 2021-10-28 2022-01-28 武汉天马微电子有限公司 显示面板及显示装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005536768A (ja) 2002-08-19 2005-12-02 サムスン エレクトロニクス カンパニー リミテッド 液晶表示装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004326130A (ja) * 2004-07-30 2004-11-18 Sony Corp タイリング型表示装置
US8736587B2 (en) * 2008-07-10 2014-05-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101801350B1 (ko) * 2011-08-01 2017-12-21 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판, 이를 포함하는 유기 발광 표시 장치 및 그 제조 방법
KR102227455B1 (ko) * 2013-10-08 2021-03-11 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
CN105989325A (zh) 2015-01-29 2016-10-05 深圳印象认知技术有限公司 蜂窝结构的指纹掌纹图像采集器及终端设备
KR102417986B1 (ko) * 2015-12-28 2022-07-07 삼성디스플레이 주식회사 표시 장치
KR102373566B1 (ko) * 2016-09-23 2022-03-14 삼성디스플레이 주식회사 표시 장치
KR20180034750A (ko) * 2016-09-26 2018-04-05 삼성디스플레이 주식회사 표시장치 및 그의 구동방법
KR20180051692A (ko) * 2016-11-07 2018-05-17 삼성디스플레이 주식회사 지문 센서, 표시 장치 및 표시 장치의 제조 방법
KR102615687B1 (ko) 2016-11-15 2023-12-21 삼성디스플레이 주식회사 표시 장치
KR20180092003A (ko) * 2017-02-07 2018-08-17 삼성디스플레이 주식회사 표시 장치
KR102295068B1 (ko) * 2017-03-31 2021-08-31 삼성디스플레이 주식회사 표시 장치 및 그의 구동 방법
CN107742636B (zh) * 2017-10-25 2020-04-03 上海天马微电子有限公司 一种显示面板和显示装置
KR102509439B1 (ko) * 2018-03-06 2023-03-13 삼성디스플레이 주식회사 지문 센서 패키지 및 이를 포함하는 표시 장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005536768A (ja) 2002-08-19 2005-12-02 サムスン エレクトロニクス カンパニー リミテッド 液晶表示装置

Also Published As

Publication number Publication date
US20220102444A1 (en) 2022-03-31
US11653540B2 (en) 2023-05-16
US20200219946A1 (en) 2020-07-09
CN111415960A (zh) 2020-07-14
US11088219B2 (en) 2021-08-10
KR20200085397A (ko) 2020-07-15

Similar Documents

Publication Publication Date Title
KR102631594B1 (ko) 표시 장치
US9710084B2 (en) Organic light-emitting diode (OLED) display
US9490307B2 (en) Organic light-emitting diode (OLED) display
US20160132148A1 (en) Organic light-emitting diode (oled) display
CN112216726A (zh) 显示设备
US11580319B2 (en) Display apparatus
US11093065B2 (en) Display device
KR20210104399A (ko) 표시 장치 및 이를 구비한 전자 기기
US11515338B2 (en) Display device having light shielding pattern
US11567595B2 (en) Display device
US11538888B2 (en) Display panel including a shield layer and display device including the same
US11703984B2 (en) Touch sensor and display device including the same
CN112447815A (zh) 显示设备
US11237688B2 (en) Touch sensing unit, display device including the touch sensing unit, and method of aging the touch sensing unit
US11937477B2 (en) Display device and electronic apparatus
KR20210140837A (ko) 표시 장치 및 이를 구비한 전자 기기
US20220344441A1 (en) Display apparatus
KR20200052167A (ko) 폴더블 표시장치
CN114582929A (zh) 显示装置
US11907469B2 (en) Display device
TW202326385A (zh) 顯示設備
KR20240013010A (ko) 디스플레이 장치
KR20240038891A (ko) 표시 장치
KR20190017405A (ko) 플렉서블 표시장치
KR20190049173A (ko) 표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant