KR20240038891A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20240038891A
KR20240038891A KR1020220117350A KR20220117350A KR20240038891A KR 20240038891 A KR20240038891 A KR 20240038891A KR 1020220117350 A KR1020220117350 A KR 1020220117350A KR 20220117350 A KR20220117350 A KR 20220117350A KR 20240038891 A KR20240038891 A KR 20240038891A
Authority
KR
South Korea
Prior art keywords
layer
display
circuit board
display panel
display device
Prior art date
Application number
KR1020220117350A
Other languages
English (en)
Inventor
장민준
김동현
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020220117350A priority Critical patent/KR20240038891A/ko
Priority to CN202311182157.6A priority patent/CN117729811A/zh
Priority to US18/466,864 priority patent/US20240097091A1/en
Publication of KR20240038891A publication Critical patent/KR20240038891A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/1613—Constructional details or arrangements for portable computers
    • G06F1/1626—Constructional details or arrangements for portable computers with a single-body enclosure integrating a flat display, e.g. Personal Digital Assistants [PDAs]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/1613—Constructional details or arrangements for portable computers
    • G06F1/1633—Constructional details or arrangements of portable computers not specific to the type of enclosures covered by groups G06F1/1615 - G06F1/1626
    • G06F1/1637—Details related to the display arrangement, including those related to the mounting of the display in the housing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/1613—Constructional details or arrangements for portable computers
    • G06F1/1633—Constructional details or arrangements of portable computers not specific to the type of enclosures covered by groups G06F1/1615 - G06F1/1626
    • G06F1/1656—Details related to functional adaptations of the enclosure, e.g. to provide protection against EMI, shock, water, or to host detachable peripherals like a mouse or removable expansions units like PCMCIA cards, or to provide access to internal components for maintenance or to removable storage supports like CDs or DVDs, or to mechanically mount accessories
    • G06F1/1658—Details related to functional adaptations of the enclosure, e.g. to provide protection against EMI, shock, water, or to host detachable peripherals like a mouse or removable expansions units like PCMCIA cards, or to provide access to internal components for maintenance or to removable storage supports like CDs or DVDs, or to mechanically mount accessories related to the mounting of internal components, e.g. disc drive or any other functional module
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0281—Arrangement of scan or data electrode driver circuits at the periphery of a panel not inherent to a split matrix structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Engineering & Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

표시 장치는 수납 부재 내에 제공된 표시 패널, 상기 표시 패널과 결합된 회로 기판, 상기 표시 패널 상의 광학층, 상기 회로 기판과 마주하는 상기 광학층의 일면 상의 전도성층, 및 상기 전도성층과 상기 회로 기판 사이의 패드를 포함하며, 상기 전도성층은 상기 수납 부재와 접한다.

Description

표시 장치 {DISPLAY DEVICE}
본 발명은 표시 장치에 관한 것이다.
최근 정보 디스플레이에 관한 관심이 고조됨에 따라 표시 장치에 대한 연구 개발이 지속적으로 이루어지고 있다.
본 발명이 해결하고자 하는 과제는 정전기를 방전시킬 수 있는 표시 장치를 제공하는 것이다.
본 발명의 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
본 발명의 실시예들에 따른 표시 장치는 수납 부재 내에 제공된 표시 패널, 상기 표시 패널과 결합된 회로 기판, 상기 표시 패널 상의 광학층, 상기 회로 기판과 마주하는 상기 광학층의 일면 상의 전도성층, 및 상기 전도성층과 상기 회로 기판 사이의 패드를 포함하며, 상기 전도성층은 상기 수납 부재와 접한다.
상기 표시 패널은, 발광 소자를 포함하는 표시 소자층, 상기 표시 소자층 상의 컬러 필터층, 및 상기 컬러 필터층 상의 오버 코트층을 포함할 수 있다.
상기 전도성층은 상기 광학층과 상기 오버 코트층 사이에 제공될 수 있다.
상기 전도성층은 상기 패드를 통해 상기 회로 기판과 전기적으로 연결될 수 있다.
상기 수납 부재는 전도성 물질을 포함할 수 있다.
상기 표시 패널은 화소들이 제공된 표시 영역 및 상기 표시 영역의 적어도 일측을 둘러싸는 비표시 영역을 포함할 수 있다.
상기 표시 장치는 상기 비표시 영역과 중첩하는 차광 패턴을 더 포함할 수 있다.
상기 차광 패턴은 상기 광학층과 상기 전도성층 사이에 배치될 수 있다.
상기 표시 장치는 상기 표시 패널과 상기 회로 기판을 적어도 부분적으로 커버하는 보호층을 더 포함할 수 있다.
상기 보호층은 상기 전도성층과 상기 회로 기판 사이에 제공될 수 있다.
본 발명의 실시예들에 따른 표시 장치는 수납 부재 내에 제공된 표시 패널, 상기 표시 패널과 결합된 회로 기판, 상기 표시 패널 상의 광학층, 상기 광학층의 일면 상에 제공되며 상기 수납 부재와 전기적으로 연결된 전도성층, 및 상기 전도성층과 상기 회로 기판 사이의 패드를 포함하며, 상기 광학층은 제1 두께를 가지는 제1 영역과 상기 제1 두께보다 작은 제2 두께를 가지는 제2 영역을 포함하며, 상기 광학층의 상기 제2 영역은 상기 패드와 중첩할 수 있다.
상기 표시 장치는 상기 광학층의 상기 제2 영역과 중첩하는 차광 패턴을 더 포함할 수 있다.
상기 차광 패턴은 상기 광학층과 상기 전도성층 사이에 배치될 수 있다.
상기 표시 장치는 상기 광학층의 상기 제2 영역과 상기 회로 기판 사이에 제공된 보호층을 더 포함할 수 있다.
상기 보호층은 상기 전도성층을 적어도 부분적으로 커버할 수 있다.
상기 표시 패널은, 발광 소자를 포함하는 표시 소자층, 상기 표시 소자층 상의 컬러 필터층, 및 상기 컬러 필터층 상의 오버 코트층을 포함할 수 있다.
상기 전도성층은 상기 오버 코트층과 상기 광학층 사이에 제공될 수 있다.
상기 발광 소자는, 제1 반도체층, 제2 반도체층, 및 상기 제1 반도체층과 상기 제2 반도체층 사이의 활성층을 포함할 수 있다.
상기 수납 부재는 전도성 물질을 포함할 수 있다.
상기 전도성층은 상기 수납 부재와 접할 수 있다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
상술한 실시예에 의하면, 전도성층을 통해 광학층에서 발생하는 정전기를 회로 기판과 수납 부재에서 이중으로 방전시킬 수 있으므로 정전기로 인한 손상을 최소화할 수 있다.
실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 실시예에 따른 표시 장치를 개략적으로 나타내는 도면이다.
도 2는 실시예에 따른 표시 장치의 개략적인 분해 사시도이다.
도 3은 실시예에 따른 표시 장치의 개략적인 평면도이다.
도 4는 실시예에 따른 표시 패널을 개략적으로 나타내는 단면도이다.
도 5는 도 3의 Ⅱ ~ Ⅱ' 선을 기준으로 자른 단면도이다.
도 6은 실시예에 따른 표시 패널을 개략적으로 나타내는 단면도이다.
도 7은 실시예에 따른 화소 회로층과 표시 소자층을 개략적으로 나타내는 단면도이다.
도 8 및 도 9는 도 2의 Ⅰ~Ⅰ'선을 기준으로 자른 단면도들이다.
도 10은 실시예에 따른 표시 모듈을 개략적으로 나타내는 단면도이다.
도 11은 실시예에 따른 발광 소자를 개략적으로 나타내는 사시도이다.
도 12는 실시예에 따른 발광 소자를 개략적으로 나타내는 단면도이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
각 도면을 설명하면서 유사한 참조 부호를 유사한 구성요소에 대해 사용하였다. 첨부된 도면에 있어서, 구조물들의 치수는 본 발명의 명확성을 위해 실제보다 확대하여 도시한 것이다. 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.
본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다. 층, 막, 영역, 판 등의 부분이 다른 부분 "상에" 있다고 할 경우, 이는 다른 부분 "바로 위에" 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 본 명세서에 있어서, 어느 층, 막, 영역, 판 등의 부분이 다른 부분 상(on)에 형성되었다고 할 경우, 상기 형성된 방향은 상부 방향만 한정되지 않으며 측면이나 하부 방향으로 형성된 것을 포함한다. 반대로 층, 막, 영역, 판 등의 부분이 다른 부분 "아래에" 있다고 할 경우, 이는 다른 부분 "바로 아래에" 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예 및 그 밖에 당업자가 본 발명의 내용을 쉽게 이해하기 위해 필요한 사항에 대하여 상세히 설명하기로 한다. 아래의 설명에서, 단수의 표현은 문맥상 명백하게 단수만을 포함하지 않는 한, 복수의 표현도 포함한다.
도 1은 실시예에 따른 표시 장치를 개략적으로 나타내는 도면이다. 도 2는 실시예에 따른 표시 장치의 개략적인 분해 사시도이다. 도 3은 실시예에 따른 표시 장치의 개략적인 평면도이다. 도 4는 실시예에 따른 표시 패널을 개략적으로 나타내는 단면도이다. 도 5는 도 3의 Ⅱ ~ Ⅱ' 선을 기준으로 자른 단면도이다.
도 1 내지 도 5를 참조하면, 표시 장치(DD)는 표시 면, 일 예로 표시 영역(DD_DA)을 통해 영상을 표시할 수 있다.
표시 장치(DD)가 스마트폰, 텔레비전, 태블릿 PC, 이동 전화기, 영상 전화기, 전자책 리더기, 데스크탑 PC, 랩탑 PC, 넷북 컴퓨터, 워크스테이션, 서버, PDA, PMP(portable multimedia player), MP3 플레이어, 의료기기, 카메라, 또는 웨어러블 등과 같이 적어도 일 면에 표시 면이 적용된 전자 장치라면 본 발명이 적용될 수 있다.
표시 장치(DD)는 다양한 형상으로 제공될 수 있으며, 일 예로, 서로 평행한 두 쌍의 변들을 가지는 직사각형의 판상으로 제공될 수 있으나, 본 발명이 이에 한정되는 것은 아니다. 표시 장치(DD)가 직사각형의 판상으로 제공되는 경우, 두 쌍의 변들 중 어느 한 쌍의 변이 다른 한 쌍의 변보다 길게 제공될 수 있다. 도면에서는 표시 장치(DD)가 직선으로 이루어진 각진 모서리부를 갖는 것으로 도시되었으나, 본 발명이 이에 한정되는 것은 아니다. 실시예에 따라, 직사각형의 판상으로 제공되는 표시 장치(DD)는 하나의 장 변과 하나의 단 변이 접하는 모서리부가 라운드(round) 형상을 가질 수도 있다.
본 발명의 실시예에서는 설명의 편의를 위해 표시 장치(DD)가 한 쌍의 장 변과 한 쌍의 단 변을 갖는 직사각 형상인 경우를 나타내며 상기 장 변의 연장 방향을 제1 방향(X축 방향), 상기 단 변의 연장 방향을 제2 방향(Y축 방향), 표시 장치(DD)(또는 기판(SUB))의 두께 방향을 제3 방향(Z축 방향)으로 표시하였다.
본 발명의 실시예에서, 표시 장치(DD)는 적어도 일부가 가요성(flexibility)을 가질 수 있으며, 상기 가요성을 가지는 부분에서 접힐 수 있다.
표시 장치(DD)는 영상을 표시하는 표시 영역(DD_DA)과 상기 표시 영역(DD_DA)의 적어도 일측에 제공되는 비표시 영역(DD_NDA)을 포함할 수 있다. 비표시 영역(DD_NDA)은 영상이 표시되지 않는 영역이다. 다만, 본 발명이 이에 한정되는 것은 아니다. 실시예에 따라, 표시 영역(DD_DA)의 형상과 비표시 영역(DD_NDA)의 형상은 상대적으로 설계될 수 있다.
실시예에 따라, 표시 장치(DD)는 감지 영역 및 비감지 영역을 포함할 수 있다. 표시 장치(DD)는 감지 영역을 통해 영상을 표시할 뿐만 아니라, 표시 면(또는 입력 면)에서 이루어진 터치 입력을 감지하거나 전방에서 입사되는 광을 감지할 수도 있다. 비감지 영역은 감지 영역을 둘러쌀 수 있으나, 이는 예시적인 것으로 이에 한정되는 것은 아니다. 실시예에 따라, 표시 영역(DD_DA)의 일부 영역이 감지 영역에 대응될 수도 있다.
표시 장치(DD)는 윈도우(WD) 및 표시 모듈(DM)을 포함할 수 있다.
윈도우(WD)는 표시 모듈(DM)의 상부에 배치되어 외부 충격으로부터 표시 모듈(DM)을 보호하고, 표시 모듈(DM)로부터 제공되는 영상을 투과 영역(TA)에 투과시킬 수 있다. 윈도우(WD)는 투과 영역(TA) 및 비투과 영역(NTA)을 포함할 수 있다.
투과 영역(TA)은 표시 장치(DD)의 표시 영역(DD_DA)에 대응하는 형상을 가질 수 있다. 즉, 표시 장치(DD)의 표시 영역(DD_DA)에 표시되는 영상은 윈도우(WD)의 투과 영역(TA)을 통해 외부에서 시인될 수 있다.
비투과 영역(NTA)은 표시 장치(DD)의 비표시 영역(DD_NDA)에 대응하는 형상을 가질 수 있다. 비투과 영역(NTA)은 투과 영역(TA)에 비해 상대적으로 광 투과율이 낮은 영역일 수 있다. 다만, 본 발명이 이에 한정되지 않으며, 비투과 영역(NTA)은 생략될 수도 있다.
윈도우(WD)는 유리 기판, 플라스틱 필름, 플라스틱 기판으로부터 선택된 다층 구조를 가질 수 있다. 이러한 다층 구조는 연속 공정 또는 접착층을 이용한 접착 공정을 통해 형성될 수 있다. 윈도우(WD)는 전체 또는 일부가 가요성을 가질 수 있다.
표시 모듈(DM)은 윈도우(WD) 및 수납 부재(BC) 사이에 배치될 수 있다. 표시 모듈(DM)은 표시 패널(DP), 회로 기판(FB), 및 광학층(ARU)(또는, 광학 필름)을 포함할 수 있다.
표시 패널(DP)은 영상을 표시할 수 있다. 표시 패널(DP)로는 유기 발광 다이오드를 발광 소자로 이용하는 유기 발광 표시 패널(organic Light Emitting display panel, OLED panel), 초소형 발광 다이오드를 발광 소자로 이용하는 초소형 발광 다이오드 표시 패널(micro-LED or nano-LED Display panel), 양자점(quantum dot)과 유기 발광 다이오드를 이용하는 양자점 유기 발광 표시 패널(quantum dot organic light emitting display panel, QD OLED panel) 등과 같은 자발광이 가능한 표시 패널이 사용될 수 있다. 표시 패널(DP)로는 액정 표시 패널(liquid crystal display panel, LCD panel), 전기영동 표시 패널(electro-phoretic display panel, EPD panel), 및 일렉트로웨팅 표시 패널(electro-wetting display panel, EWD panel)과 같은 비발광성 표시 패널이 사용될 수 있다. 표시 패널(DP)로 비발광성 표시 패널이 사용되는 경우, 표시 장치(DD)는 표시 패널(DP)로 광을 공급하는 백라이트 유닛을 구비할 수 있다.
표시 패널(DP)은 기판(SUB) 및 기판(SUB) 상에 제공된 복수의 화소들(PXL)을 포함할 수 있다.
기판(SUB)은 대략적으로 직사각 형상을 갖는 하나의 영역으로 이루어질 수 있다. 그러나, 기판(SUB)에 제공되는 영역의 개수는 상술한 예와 다를 수 있으며, 기판(SUB)의 형상은 기판(SUB)에 제공되는 영역에 따라 다른 형상을 가질 수 있다.
기판(SUB)은 유리, 수지(resin)와 같은 절연성 재료로 이루어질 수 있다. 기판(SUB)은 휘거나 접힘이 가능하도록 가요성(flexibility)을 갖는 재료로 이루어질 수 있고, 단층 구조 또는 다층 구조를 가질 수 있다. 예를 들어, 가요성을 갖는 재료로는 폴리스티렌(polystyrene), 폴리비닐알코올(polyvinyl alcohol), 폴리메틸메타크릴레이트(Polymethyl methacrylate), 폴리에테르술폰(polyethersulfone), 폴리아크릴레이트(polyacrylate), 폴리에테르이미드(polyetherimide), 폴리에틸렌 나프탈레이트(polyethylene naphthalate), 폴리에틸렌 테레프탈레이트(polyethylene terephthalate), 폴리페닐렌 설파이드(polyphenylene sulfide), 폴리아릴레이트(polyarylate), 폴리이미드(polyimide), 폴리카보네이트(polycarbonate), 트리아세테이트 셀룰로오스(triacetate cellulose), 셀룰로오스아세테이트 프로피오네이트(cellulose acetate propionate) 중 적어도 하나를 포함할 수 있다. 다만, 기판(SUB)을 구성하는 재료가 상술한 실시예들에 한정되는 것은 아니다.
기판(SUB)은 표시 영역(DA) 및 비표시 영역(NDA)을 포함할 수 있다. 표시 영역(DA)은 화소들(PXL)이 제공되어 영상을 표시하는 영역이고, 비표시 영역(NDA)은 화소들(PXL)이 제공되지 않는 영역으로 영상이 표시되지 않는 영역일 수 있다. 편의를 위해, 도 3에서는 하나의 화소(PXL)만이 도시되었으나 실질적으로 복수의 화소들(PXL)이 기판(SUB)의 표시 영역(DA)에 제공될 수 있다.
기판(SUB)(또는 표시 패널(DP))의 표시 영역(DA)은 표시 장치(DD)의 표시 영역(DD_DA)에 대응되고, 기판(SUB)(또는 표시 패널(DP))의 비표시 영역(NDA)은 표시 장치(DD)의 비표시 영역(DD_NDA)에 대응될 수 있다. 비표시 영역(NDA)은 표시 장치(DD)의 베젤(bezel) 영역에 대응할 수 있다.
비표시 영역(NDA)은 표시 영역(DA)의 적어도 일측에 제공될 수 있다. 비표시 영역(NDA)은 표시 영역(DA)의 둘레(또는 가장자리)를 둘러쌀 수 있다. 비표시 영역(NDA)에는 화소들(PXL)에 연결된 배선부와 배선부에 연결되며 화소들(PXL)을 구동하기 위한 구동부가 제공될 수 있다.
배선부는 구동부와 화소들(PXL)을 전기적으로 연결할 수 있다. 배선부는 각 화소(PXL)에 신호를 제공하며 각 화소(PXL)에 연결된 신호 라인들, 일 예로, 스캔 라인, 데이터 라인 등과 연결되는 팬아웃(fan-out) 라인일 수 있다.
기판(SUB)의 일면 상에는 복수의 제1 패드들(PD1)이 위치할 수 있다. 제1 패드들(PD1)은 비표시 영역(NDA)에 배치될 수 있다.
화소들(PXL)은 기판(SUB)의 표시 영역(DA)에 제공될 수 있다. 화소들(PXL) 각각은 영상을 표시하는 최소 단위일 수 있다. 화소들(PXL)은 백색광 및/또는 컬러 광을 출사하는 발광 소자를 포함할 수 있다. 화소들(PXL) 각각은 적색, 녹색, 및 청색 중 어느 하나의 색을 출사할 수 있으나, 이에 한정되는 것은 아니며, 시안, 마젠타, 옐로우 등의 색을 출사할 수 있다.
화소들(PXL)은 제1 방향(X축 방향)으로 연장된 행과 제1 방향(X축 방향)과 교차하는 제2 방향(Y축 방향)으로 연장된 열을 따라 매트릭스 형태로 배열될 수 있다. 그러나, 화소들(PXL)의 배열 형태는 특별히 한정되는 것은 아니며, 다양한 형태로 배열될 수 있다. 도면에서는 화소들(PXL)이 직사각형 형상을 갖는 것으로 도시하였으나, 본 발명이 이에 한정되는 것은 아니며, 다양한 형상으로 변형될 수 있다. 화소들(PXL)이 복수 개로 제공될 때 서로 다른 면적(또는 크기)을 갖도록 제공될 수 있다. 예를 들어, 방출하는 광의 색상이 다른 화소들(PXL)의 경우, 각 색상 별로 화소들(PXL)이 다른 면적(또는 크기)이나 다른 형상으로 제공될 수 있다.
구동부는 배선부를 통하여 각각의 화소(PXL)에 신호 및 전원을 제공하여 상기 화소(PXL)의 구동을 제어할 수 있다.
도 4에 도시된 바와 같이, 표시 패널(DP)은 기판(SUB), 화소 회로층(PCL), 표시 소자층(DPL), 및 광 변환 패턴층(LCPL)을 포함할 수 있다.
화소 회로층(PCL)은 기판(SUB) 상에 제공되며, 복수의 트랜지스터 및 상기 트랜지스터에 접속된 신호 라인들을 포함할 수 있다. 예를 들어, 각 트랜지스터는 반도체층, 게이트 전극, 제1 단자, 및 제2 단자가 절연층을 사이에 두고 차례로 적층된 형태일 수 있다. 반도체층은 비정질 실리콘(amorphous silicon), 폴리 실리콘(poly silicon), 저온 폴리 실리콘(low temperature poly silicon) 및 유기 반도체를 포함할 수 있다. 게이트 전극, 제1 단자, 및 제2 단자는 알루미늄(Al), 구리(Cu), 티타늄(Ti), 몰리브덴(Mo) 중 하나를 포함할 수 있으나, 본 발명이 이에 한정되는 것은 아니다. 화소 회로층(PCL)은 적어도 하나 이상의 절연층들을 포함할 수 있다.
화소 회로층(PCL) 상에는 표시 소자층(DPL)이 배치될 수 있다. 표시 소자층(DPL)은 광을 방출하는 발광 소자를 포함할 수 있다. 발광 소자는 예를 들어 유기 발광 다이오드일 수 있으나, 본 발명이 이에 한정되는 것은 아니다. 실시예에 따라, 발광 소자는 무기 발광 재료를 포함하는 무기 발광 소자 또는 양자점을 이용하여 출사되는 광의 파장을 변화시켜 발광하는 발광 소자일 수도 있다.
표시 소자층(DPL) 상에는 광 변환 패턴층(LCPL)이 배치될 수 있다. 광 변환 패턴층(LCPL)은 양자점을 이용하여 표시 소자층(DPL)로부터 출사되는 광의 파장(또는, 색상)을 변화시키며, 컬러 필터를 이용하여 특정 파장(또는, 특정 색상)의 광을 선택적으로 투과시킬 수 있다. 광 변환 패턴층(LCPL)은 표시 소자층(DPL)이 제공하는 베이스면 상에 연속 공정을 통해 형성될 수 있다.
도 6을 참조하여 후술하겠지만, 오버 코트층(OC)은 표시 패널(DP)의 최상부 층을 구성할 수 있다. 오버 코트층(OC)은 다층막으로 이루어진 봉지막의 형태일 수 있다. 오버 코트층(OC)은 무기막 및/또는 유기막을 포함할 수 있다. 예를 들어, 오버 코트층(OC)은 무기막, 유기막, 및 무기막이 차례로 적층된 형태일 수 있다. 오버 코트층(OC)은 외부의 공기 및 수분이 표시 소자층(DPL) 및 화소 회로층(PCL)으로 침투되는 것을 방지할 수 있다.
회로 기판(FB)은 표시 패널(DP)의 일단(또는 일 측면)에 연결되어 표시 패널(DP)에 구동 신호 및 전압을 제공할 수 있다. 일 예로, 구동 신호는 표시 패널(DP)로부터 영상이 표시되기 위한 신호일 수 있고, 전압은 표시 패널(DP)의 구동에 필요한 구동 전압일 수 있다. 회로 기판(FB)은 연성 회로기판(flexible printed circuit board, FPCB)으로 제공될 수 있다. 회로 기판(FB)은 도 2에 도시된 바와 같이 표시 패널(DP)의 일 측면을 따라 접혀 표시 패널(DP)의 배면에 위치할 수 있다. 회로 기판(FB)은 전도성층(도 8의 CL)과 전기적으로 연결될 수 있다. 이에 따라 전도성층(CL)으로 전달되는 정전기는 회로 기판(FB)에서 방전될 수 있다. 전도성층(CL)에 대한 상세한 설명은 도 8을 참조하여 후술한다.
회로 기판(FB)은 인쇄회로기판(PB)으로부터 입력되는 각종 신호를 처리하여 표시 패널(DP) 측으로 출력할 수 있다. 이를 위해, 회로 기판(FB)은 표시 패널(DP)과 인쇄회로기판(PB)에 각각 부착될 수 있다. 일 예로, 회로 기판(FB)의 일단(또는 일 측면)은 전도성 접착 부재(ACF)에 의해 표시 패널(DP)과 본딩 결합하고 상기 일단과 마주보는 상기 회로 기판(FB)의 타 단(또는 타 측면)은 다른 전도성 접착 부재(미도시)에 의해 인쇄회로기판(PB)과 본딩 결합할 수 있다. 전도성 접착 부재(ACF) 및 다른 전도성 접착 부재는 이방성 도전 필름(anisotropic conductive film)을 포함할 수 있다.
전도성 접착 부재(ACF)는 접착성을 갖는 접착 필름(PF) 내에 형성된 도전 입자들(PI)을 포함할 수 있다. 도전 입자들(PI)은 표시 패널(DP)의 제1 패드들(PD1)과 회로 기판(FB)의 제2 패드들(PD2)을 전기적으로 연결할 수 있다. 이에 따라, 회로 기판(FB)에 실장된 구동부(DIC)를 통해 제2 패드들(PD2)로 전달된 신호들 또는 구동 전원의 전압은 전도성 접착 부재(ACF)를 통해 표시 패널(DP)의 제1 패드들(PD1)로 전달될 수 있다.
제1 패드들(PD1)은 기판(SUB)의 비표시 영역(NDA)에 위치한 패드 영역에 제공될 수 있다. 제2 패드들(PD2)은 회로 기판(FB)의 베이스층(BSL) 상에 제공될 수 있다.
회로 기판(FB) 상에는 구동부(DIC)가 위치할 수 있다. 구동부(DIC)는 집적 회로(integrated circuit, IC)일 수 있다. 구동부(DIC)는 인쇄회로기판(PB)으로부터 출력된 구동 신호들을 수신하고, 수신된 구동 신호들에 기반하여 화소들(PXL)에 제공될 신호 및 구동 전압(또는 구동 전원) 등을 출력할 수 있다. 상술한 신호들 및 구동 전압은 회로 기판(FB) 상의 제2 패드들(PD2)을 통해 표시 패널(DP) 상의 제1 패드들(PD1)로 전달될 수 있다.
상술한 실시예에서는 구동부(DIC)가 회로 기판(FB) 상에 배치된 것으로 설명하였으나, 본 발명이 이에 한정되지 않는다. 실시예에 따라 구동부(DIC)는 표시 패널(DP)의 기판(SUB) 상에 배치(또는 실장)될 수도 있다.
인쇄회로기판(PB)은 표시 패널(DP)의 구동에 필요한 전반적인 구동 신호들 및 전원 신호들을 생성하여, 표시 패널(DP)에 제공할 수 있다. 인쇄회로기판(PB)은 패드(미도시)를 포함할 수 있다. 상기 패드는 회로 기판(FB)의 패드들과 전기적으로 연결될 수 있다. 그 결과, 상기 구동 신호들 및 전원 신호들이 인쇄회로기판(PB)으로부터 회로 기판(FB)을 통하여 구동부(DIC)로 전달될 수 있다.
인쇄회로기판(PB)은 다양한 형태로 구성될 수 있다. 예를 들어, 인쇄회로기판(PB)은 에폭시 수지 등으로 이루어진 베이스 기판의 일면 또는 양면에 적어도 일층의 동박이 적층되어 구성될 수도 있고 연성을 가진 플라스틱 필름의 일면 또는 양면에 적어도 일층의 동박이 적층되어 구성될 수도 있다. 인쇄회로기판(PB)은 베이스 기판의 내부에 동박이 형성된 다층 구조로 형성될 수도 있다.
광학층(ARU)은 표시 패널(DP) 및 회로 기판(FB) 상에 위치할 수 있다. 광학층(ARU)은 외광 반사를 줄일 수 있다. 광학층(ARU)은 편광 필름 및/또는 위상 지연 필름을 포함한 반사 방지층일 수 있다. 광학층(ARU)의 동작 원리에 따라 위상 지연 필름의 개수와 위상 지연 필름의 위상 지연 길이(λ/4 또는 λ/2)가 결정될 수 있다.
수납 부재(BC)는 윈도우(WD)와 결합될 수 있다. 수납 부재(BC)는 표시 장치(DD)의 배면을 제공하며, 윈도우(WD)와 결합되어 내부 공간을 정의할 수 있다. 수납 부재(BC)는 상대적으로 높은 강성을 가진 물질을 포함할 수 있다. 수납 부재(BC)는 전도성 물질을 포함할 수 있다. 일 예로, 수납 부재(BC)는 알루미늄 등의 전도성 물질로 구성된 복수 개의 프레임 및/또는 플레이트를 포함할 수 있다. 수납 부재(BC)는 전도성층(도 8의 CL)과 전기적으로 연결될 수 있다. 이에 따라 전도성층(CL)으로 전달되는 정전기는 수납 부재(BC)에서 방전될 수 있다. 전도성층(CL)에 대한 상세한 설명은 도 8을 참조하여 후술한다.
수납 부재(BC)는 내부 공간에 수용된 표시 장치(DD)의 구성들을 외부 충격으로부터 안정적으로 보호할 수 있다. 수납 부재(BC)는 높은 강성을 가진 물질을 포함하는 것으로 설명되나, 이에 한정되지 않으며 수납 부재(BC)는 플렉서블한 물질을 포함할 수 있다. 도시되지 않았으나, 본 발명의 실시예에 따른 표시 장치(DD)는 폴딩되거나 휘어질 수 있는 특성을 가질 수 있다. 표시 장치(DD)에 포함된 구성들 역시 플렉서블한 성질을 가질 수 있다.
실시예에서, 표시 장치(DD)(또는, 표시 모듈(DM))는 회로 기판(FB)과 표시 패널(DP)을 적어도 부분적으로 커버하는 상부 보호층(CRD)(또는 보호층, 보호 유닛)을 더 포함할 수 있다.
상부 보호층(CRD)은 회로 기판(FB)과 표시 패널(DP) 각각의 일 측면을 커버하여 회로 기판(FB) 및 표시 패널(DP) 각각의 패드의 부식 등을 방지할 수 있다. 상부 보호층(CRD)은 회로 기판(FB)과 표시 패널(DP) 각각의 일 측면을 커버하여 외부의 수분 또는 습기 등이 화소들(PXL)로 유입되는 것을 차단할 수 있다. 추가적으로, 상부 보호층(CRD)은 본딩 결합하는 회로 기판(FB)과 표시 패널(DP)을 더욱 견고하게 결합시킬 수 있다.
실시예에서, 상부 보호층(CRD)은 수지로 구성될 수 있다. 일 예로, 상부 보호층(CRD)은 열에 의한 경화 반응을 개시하는 열중합 개시제를 포함한 열 경화성 수지로 구성될 수 있다. 실시예에 따라, 상부 보호층(CRD)은 자외선, 적외선 등과 같은 광에 의해 가교 및 경화되는 광중합 개시제를 포함한 광 경화성 수지로 구성될 수 있다. 실시예에 따라, 상부 보호층(CRD)은 차광성 물질을 포함할 수도 있다. 이 경우, 상부 보호층(CRD) 하부에 위치한 회로 기판(FB)이 시인되는 것을 방지될 수 있다. 실시예에서, 상부 보호층(CRD)은 제3 방향(Z축 방향)으로 표시 패널(DP)의 오버 코트층(OC)과 부분적으로 중첩할 수 있다.
도 6은 실시예에 따른 표시 패널을 개략적으로 나타내는 단면도이다. 도 6에는 표시 영역(DA)을 중심으로 표시 패널(DP)이 간략히 도시되었다.
도 6을 참조하면, 기판(SUB) 상에 제1 화소(PXL1), 제2 화소(PXL2), 및 제3 화소(PXL3)가 배치될 수 있다. 제1 내지 제3 화소들(PXL1, PXL2, PXL3)은 하나의 단위 화소를 구성할 수 있으나, 이에 한정되는 것은 아니다.
실시예에 따라, 제1 내지 제3 화소들(PXL1, PXL2, PXL3)은 서로 다른 색상들로 발광할 수 있다. 일 예로, 제1 화소(PXL1)는 적색으로 발광하는 적색 화소일 수 있고, 제2 화소(PXL2)는 녹색으로 발광하는 녹색 화소일 수 있으며, 제3 화소(PXL3)는 청색으로 발광하는 청색 화소일 수 있다. 다만, 단위 화소를 구성하는 화소들의 색상, 종류 및/또는 개수 등이 특별히 한정되지는 않으며, 일 예로 각각의 화소들이 발하는 광의 색상은 다양하게 변경될 수 있다. 실시예에 따라, 제1 내지 제3 화소들(PXL1, PXL2, PXL3)은 서로 동일한 색상으로 발광할 수 있다. 예를 들어, 제1 내지 제3 화소들(PXL1, PXL2, PXL3) 각각은 청색으로 발광하는 청색 화소일 수 있다.
본 발명의 실시예에서, 다른 설명이 없는 한, "동일한 층에 형성 및/또는 제공된다" 함은 동일한 공정에서 형성됨을 의미하고, "상이한 층에 형성 및/또는 제공된다" 함은 상이한 공정에서 형성됨을 의미할 수 있다.
기판(SUB) 상에 화소 회로층(PCL) 및 표시 소자층(DPL)이 배치될 수 있다. 설명의 편의상, 화소 회로층(PCL)을 기판(SUB)과 함께 도시하였으나, 도 4를 참조하여 설명한 바와 같이, 화소 회로층(PCL)은 기판(SUB) 및 표시 소자층(DPL) 사이에 배치될 수 있다.
표시 소자층(DPL)은 각각의 발광 영역(EMA)에 제공되는 발광 소자(LD)를 포함할 수 있다. 예를 들어, 제1 화소 영역(PXA1) 내에 제1 발광 소자(LD1)가 제공되고, 제2 화소 영역(PXA2) 내에 제2 발광 소자(LD2)가 제공되며, 제3 화소 영역(PXA3) 내에 제3 발광 소자(LD3)가 제공될 수 있다.
발광 소자(LD)는 유기 발광 다이오드(organic light emitting diode) 또는 양자점(quantum dot) 발광 다이오드와 같은 무기(inorganic) 발광 다이오드로 구성될 수 있다. 실시예에서, 발광 소자(LD)는 무기 결정 구조의 재료를 이용한 초소형의 일 예로, 나노 스케일 내지 마이크로 스케일 정도로 작은 크기의, 발광 다이오드일 수 있다. 발광 소자(LD)는 각 화소(PXL) 내에서 인접하게 배치된 발광 소자(LD)와 서로 병렬 및/또는 직렬로 연결될 수 있으나, 이에 본 발명이 한정되는 것은 아니다. 발광 소자(LD)는 각 화소(PXL)의 광원을 구성할 수 있다. 달리 말해, 각각의 화소(PXL)는 신호(일 예로, 스캔 신호 및 데이터 신호) 및/또는 전원(일 예로, 제1 구동 전원 및 제2 구동 전원)에 의해 구동되는 적어도 하나 이상의 발광 소자(LD)를 포함할 수 있다. 화소 회로층(PCL) 및 표시 소자층(DPL)의 구체적인 구성에 대해서는 도 7을 참조하여 후술하기로 한다.
광 변환 패턴층(LCPL)은 컬러 변환층(CCL), 절연층(INS0)(또는, 굴절률 변환층), 컬러 필터층(CFL)(또는, 컬러 필터(CF)), 및 오버 코트층(OC)을 포함할 수 있다.
컬러 변환층(CCL)은 뱅크(BANK) 및 제1 내지 제3 컬러 변환 패턴들(CCL1, CCL2, CCL3)(또는, 제1 내지 제3 컬러 변환층들)을 포함할 수 있다.
뱅크(BANK)는 표시 소자층(DPL) 상에 배치될 수 있다. 뱅크(BANK)는 제1 내지 제3 화소들(PXL1, PXL2, PXL3)의 비발광 영역(NEA)에 위치할 수 있다. 뱅크(BANK)는 각각의 발광 영역(EMA)을 둘러싸도록 제1 내지 제3 화소들(PXL1, PXL2, PXL3) 사이에 형성되어, 제1 내지 제3 화소들(PXL1, PXL2, PXL3) 각각의 발광 영역(EMA)을 정의할 수 있다. 뱅크(BANK)는 발광 영역(EMA)에 제1 내지 제3 컬러 변환 패턴들(CCL1, CCL2, CCL3)을 형성하기 위한 용액이 인접한 화소의 발광 영역(EMA)으로 유입되는 것을 방지하거나, 각각의 발광 영역(EMA)에 일정량의 용액이 공급되도록 제어하는 댐 구조물로 기능할 수 있다.
뱅크(BANK)에는 발광 영역(EMA)에 대응하여 표시 소자층(DPL)을 노출시키는 개구가 형성될 수 있다. 제1 내지 제3 컬러 변환 패턴들(CCL1, CCL2, CCL3)은 뱅크(BANK)의 각각의 개구 내에 배치될 수 있다.
제1 내지 제3 컬러 변환 패턴들(CCL1, CCL2, CCL3)은 베이스 수지(BR), 색 변환 입자들(QD), 및 광 산란 입자(SCT)들을 포함할 수 있다. 베이스 수지(BR)는 광 투과율이 높고, 색 변환 입자들(QD)에 대한 분산 특성이 우수할 수 있다. 예를 들어, 베이스 수지(BR)는 에폭시계 수지, 아크릴계 수지, 카도계 수지 또는 이미드계 수지 등의 유기 재료를 포함할 수 있다.
색 변환 입자들(QD)은 하나의 화소에 배치된 발광 소자(LD)에서 방출되는 색상의 광을 특정 색의 광으로 변환할 수 있다. 일 예로, 제1 화소(PXL1)가 적색 화소인 경우, 제1 컬러 변환층(CCL1)은 제1 발광 소자(LD1)에서 방출되는 광을 적색의 광으로 변환하는 적색 퀀텀 닷의 제1 색 변환 입자들(QD1)을 포함할 수 있다. 다른 예로, 제2 화소(PXL2)가 녹색 화소인 경우, 제2 컬러 변환층(CCL2)은 제2 발광 소자(LD2)에서 방출되는 광을 녹색의 광으로 변환하는 녹색 퀀텀 닷의 제2 색 변환 입자들(QD2)을 포함할 수 있다. 또 다른 예로, 제3 화소(PXL3)가 청색 화소인 경우, 제3 컬러 변환층(CCL3)은 제3 발광 소자(LD3)에서 방출되는 광을 청색의 광으로 변환하는 청색 퀀텀 닷의 제3 색 변환 입자들(QD3)을 포함할 수도 있다. 이와 달리, 제3 발광 소자(LD3)가 청색 광을 방출하는 경우, 제3 컬러 변환층(CCL3)은, 제3 색 변환 입자들(QD3)을 포함하지 않을 수도 있다.
광 산란 입자(SCT)들은 베이스 수지(BR)와 상이한 굴절율을 가지고, 베이스 수지(BR)와 광학 계면을 형성할 수 있다. 광 산란 입자(SCT)들은 금속 산화물 입자 또는 유기 입자일 수 있다. 실시예에 따라 광 산란 입자(SCT)들은 생략될 수도 있다.
절연층(INS0)은 컬러 변환층(CCL) 상에 배치될 수 있다. 절연층(INS0)은, 컬러 변환층(CCL)(즉, 뱅크(BANK) 및 제1 내지 제3 컬러 변환 패턴들(CCL1, CCL2, CCL3))을 커버하도록, 기판(SUB) 상에 전면적으로 배치될 수 있다.
절연층(INS0)은 적어도 3개의 절연층들을 포함하고, 3개의 절연층들 간의 굴절률 차이(또는, 굴절률 차이에 기인한 전반사)를 이용하여 컬러 변환층(CCL)로부터 방출되는 광(예를 들어, 사선 방향으로 진행하는 광)을 리사이클링할 수 있다. 예를 들어, 절연층(INS0)에 의해 전반사된 광은 표시 소자층(DPL)(또는, 표시 소자층(DPL)에 포함되며 특정 반사율을 가지는 전극)에 의해 제3 방향(Z축 방향)으로 재반사되거나, 컬러 변환층(CCL)(예를 들어, 광 산란 입자(SCT))에 의해 제3 방향(Z축 방향)으로 산란될 수 있다. 따라서, 절연층(INS0)을 투과하여 화소(PXL)로부터 최종적으로 방출되는 광의 효율(또는, 외부 양자 효율, 출광 효율) 또는 화소(PXL)의 발광 휘도가 향상될 수 있다.
실시예에서, 절연층(INS0)은 컬러 변환층(CCL) 상에 순차 적층된 제1 무기막(IOL1)(또는, 제1 고밀도막(first dense film)), 제2 무기막(IOL2)(또는, 저굴절막), 및 제3 무기막(IOL3)(또는, 제2 고밀도막(second dense film))을 포함할 수 있다.
제1 무기막(IOL1)은 컬러 변환층(CCL) 상에 배치되며, 하부의 컬러 변환층(CCL)으로 수분(또는, 후속 공정에서 사용되는 용액)이 침투되는 것을 방지할 수 있다. 제2 무기막(IOL2)은 제1 무기막(IOL1) 상에 배치되며, 제1 무기막(IOL1)과의 굴절률 차이를 이용하여 컬러 변환층(CCL)으로부터 방출되는 광(예를 들어, 사선 방향으로 진행하는 광)을 전반사시킬 수 있다. 제3 무기막(IOL3)은 제2 무기막(IOL2) 상에 배치되며, 제2 무기막(IOL2)과 상부의 컬러 필터층(CFL) 간의 접착력을 향상시킬 수 있다.
컬러 필터층(CFL)은 절연층(INS0) 상에 배치될 수 있다. 컬러 필터층(CFL)은 컬러 변환층(CCL)에서 변환된 특정 색의 광을 선택적으로 투과시키는 컬러 필터 물질을 포함할 수 있다. 컬러 필터층(CFL)은 적색 컬러 필터, 녹색 컬러 필터, 및 청색 컬러 필터를 포함할 수 있다. 일 예로, 제1 화소(PXL1)가 적색 화소인 경우, 제1 화소(PXL1) 상에 적색 광을 투과시키는 제1 컬러 필터(CF1)가 배치될 수 있다. 제2 화소(PXL2)가 녹색 화소인 경우, 제2 화소(PXL2) 상에 녹색 광을 투과시키는 제2 컬러 필터(CF2)가 배치될 수 있다. 제3 화소(PXL3)가 청색 화소인 경우, 제3 화소(PXL3) 상에 청색 광을 투과시키는 제3 컬러 필터(CF3)가 배치될 수 있다.
오버 코트층(OC)은 컬러 필터층(CFL) 상에 배치될 수 있다. 오버 코트층(OC)은 하부 구성을 커버하도록 기판(SUB) 상에 전면적으로 배치되며, 표시 패널(DP)의 표시 영역(DA)을 봉지할 수 있다.
도 7은 실시예에 따른 화소 회로층과 표시 소자층을 개략적으로 나타내는 단면도이다. 도 7에서 각각의 전극을 단일막의 전극으로, 각각의 절연층을 단일막의 절연층으로만 도시하는 등 하나의 화소(PXL)를 단순화하여 도시하였으나, 본 발명이 이에 한정되는 것은 아니다.
추가적으로, 본 발명의 실시예에서 두 구성들 간의 "연결"이라 함은 전기적 연결 및 물리적 연결을 모두 포괄하여 사용하는 것임을 의미할 수 있다.
도 7을 참조하면, 각 화소(PXL)는 기판(SUB) 상에 배치되는 화소 회로층(PCL) 및 표시 소자층(DPL)을 포함할 수 있다.
화소 회로층(PCL)은 버퍼층(BFL), 트랜지스터(T), 및 보호층(PSV)을 포함할 수 있다.
버퍼층(BFL)은 기판(SUB) 상에 제공 및/또는 형성되며, 트랜지스터(T)에 불순물이 확산되는 것을 방지할 수 있다. 버퍼층(BFL)은 무기 재료를 포함한 무기 절연막일 수 있다. 버퍼층(BFL)은 실리콘 질화물(SiNx), 실리콘 산화물(SiOx), 실리콘 산질화물(SiOxNy), 알루미늄 산화물(AlOx)과 같은 금속 산화물 중 적어도 하나를 포함할 수 있다. 버퍼층(BFL)은 단일막으로 제공될 수 있으나, 적어도 이중막 이상의 다중막으로 제공될 수도 있다. 버퍼층(BFL)이 다중막으로 제공되는 경우, 각 레이어는 서로 동일한 재료로 형성되거나 서로 다른 재료로 형성될 수 있다. 버퍼층(BFL)은 기판(SUB)의 재료 및 공정 조건 등에 따라 생략될 수도 있다.
트랜지스터(T)는 발광 소자(LD)에 제공되는 구동 전류를 제어하는 구동 트랜지스터일 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니며, 트랜지스터(T)는 구동 트랜지스터 이외에 구동 트랜지스터에 신호를 전달하거나 다른 기능을 수행하는 스위칭 트랜지스터일 수 있다.
트랜지스터(T)는 반도체 패턴(SCL), 게이트 전극(GE), 제1 단자(SE), 및 제2 단자(DE)를 포함할 수 있다. 제1 단자(SE)는 소스 전극 및 드레인 전극 중 어느 하나의 전극일 수 있으며, 제2 단자(DE)는 나머지 전극일 수 있다. 일 예로, 제1 단자(SE)가 소스 전극일 경우 제2 단자(DE)는 드레인 전극일 수 있다.
반도체 패턴(SCL)은 버퍼층(BFL) 상에 제공 및/또는 형성될 수 있다. 반도체 패턴(SCL)은 제1 단자(SE)에 접촉하는 제1 접촉 영역과 제2 단자(DE)에 접촉하는 제2 접촉 영역을 포함할 수 있다. 제1 접촉 영역과 제2 접촉 영역 사이의 영역은 채널 영역일 수 있다. 이러한 채널 영역은 해당 트랜지스터(T)의 게이트 전극(GE)과 중첩할 수 있다. 반도체 패턴(SCL)은 비정질 실리콘(amorphous silicon), 폴리 실리콘(poly silicon), 저온 폴리 실리콘(low temperature poly silicon), 산화물 반도체, 또는 유기 반도체 등으로 이루어진 반도체 패턴일 수 있다. 채널 영역은, 일 예로, 불순물이 도핑되지 않은 반도체 패턴으로서, 진성 반도체일 수 있다. 제1 접촉 영역과 제2 접촉 영역은 불순물이 도핑된 반도체 패턴일 수 있다.
게이트 전극(GE)은 반도체 패턴(SCL)의 채널 영역과 대응되도록 게이트 절연층(GI) 상에 제공 및/또는 형성될 수 있다. 게이트 전극(GE)은 게이트 절연층(GI) 상에 제공되어 반도체 패턴(SCL)의 채널 영역과 중첩할 수 있다. 게이트 전극(GE)은 구리(Cu), 몰리브덴(Mo), 텅스텐(W), 알루미늄네오디뮴(AlNd), 티타늄(Ti), 알루미늄(Al), 은(Ag) 및 이들의 합금으로 이루어진 군에서 선택된 단독 또는 이들의 혼합물로 단일막을 형성하거나 배선 저항을 줄이기 위해 저저항 물질인 몰리브덴(Mo), 티타늄(Ti), 구리(Cu), 알루미늄(Al) 또는 은(Ag)의 이중막 또는 다중막 구조로 형성할 수 있다.
게이트 절연층(GI)은 무기 재료를 포함한 무기 절연막일 수 있다. 일 예로, 게이트 절연층(GI)은 실리콘 질화물(SiNx), 실리콘 산화물(SiOx), 실리콘 산질화물(SiOxNy), 알루미늄 산화물(AlOx)과 같은 금속 산화물 중 적어도 하나를 포함할 수 있다. 다만, 게이트 절연층(GI)의 재료가 상술한 실시예들에 한정되는 것은 아니며, 실시예에 따라, 게이트 절연층(GI)에 절연성을 부여하는 다양한 물질이 적용될 수 있다. 일 예로, 게이트 절연층(GI)은 유기 재료를 포함한 유기 절연막으로 이루어질 수도 있다. 게이트 절연층(GI)은 단일막으로 제공될 수 있으나, 적어도 이중막 이상의 다중막으로 제공될 수도 있다.
제1 단자(SE)와 제2 단자(DE) 각각은 제2 층간 절연층(ILD2) 상에 제공 및/또는 형성되며, 게이트 절연층(GI), 제1 및 제2 층간 절연층들(ILD1, ILD2)을 순차적으로 관통하는 컨택 홀을 통해 반도체 패턴(SCL)의 제1 접촉 영역 및 제2 접촉 영역에 접촉할 수 있다. 일 예로, 제1 단자(SE)는 반도체 패턴(SCL)의 제1 접촉 영역에 접촉하고, 제2 단자(DE)는 상기 반도체 패턴(SCL)의 제2 접촉 영역에 접촉할 수 있다. 제1 및 제2 단자들(SE, DE) 각각은 게이트 전극(GE)과 동일한 물질을 포함하거나, 게이트 전극(GE)의 구성 물질로 예시된 물질에서 선택된 하나 이상의 물질을 포함할 수 있다.
제1 층간 절연층(ILD1)은 게이트 절연층(GI)과 동일한 물질을 포함하거나 게이트 절연층(GI)의 구성 물질로 예시된 물질에서 선택된 하나 이상의 물질을 포함할 수 있다.
제1 층간 절연층(ILD1) 상에는 제2 층간 절연층(ILD2)이 제공 및/또는 형성될 수 있다. 제2 층간 절연층(ILD2)은 무기 재료를 포함한 무기 절연막 또는 유기 재료를 포함한 유기 절연막일 수 있다. 실시예에 따라, 제2 층간 절연층(ILD2)은 제1 층간 절연층(ILD1)과 동일한 물질을 포함할 수 있으나, 본 발명이 이에 한정되는 것은 아니다. 제2 층간 절연층(ILD2)은 단일막으로 제공될 수 있으나, 적어도 이중막 이상의 다중막으로 제공될 수도 있다. 실시예에 따라, 제2 층간 절연층(ILD2)은 생략될 수도 있다.
상술한 실시예에서, 트랜지스터(T)의 제1 및 제2 단자들(SE, DE)이 게이트 절연층(GI), 제1 및 제2 층간 절연층들(ILD1, ILD2)을 순차적으로 관통하는 컨택 홀을 통해 반도체 패턴(SCL)과 전기적으로 연결된 별개의 전극으로 설명하였으나, 본 발명이 이에 한정되는 것은 아니다. 실시예에 따라, 트랜지스터(T)의 제1 단자(SE)는 반도체 패턴(SCL)의 채널 영역에 인접한 제1 접촉 영역일 수 있으며, 트랜지스터(T)의 제2 단자(DE)는 반도체 패턴(SCL)의 채널 영역에 인접한 제2 접촉 영역일 수 있다. 이 경우, 트랜지스터(T)의 제2 단자(DE)는 브릿지 전극 등과 같은 별도의 연결 수단을 통해 화소(PXL)의 발광 소자(LD)에 전기적으로 연결될 수 있다.
트랜지스터(T)는 저온폴리실리콘 박막 트랜지스터(low temperature polysilicon thin film transistor, LTPS TFT)로 구성될 수 있으나, 본 발명이 이에 한정되는 것은 아니다. 실시예에 따라, 트랜지스터(T)들은 산화물 반도체 박막 트랜지스터로 구성될 수도 있다. 상술한 실시예에서 트랜지스터(T)가 탑 게이트(top gate) 구조의 박막 트랜지스터인 경우를 예로서 설명하였으나, 본 발명이 이에 한정되는 것은 아니며, 트랜지스터(T)의 구조는 다양하게 변경될 수 있다. 예를 들어, 트랜지스터(T)는 바텀 게이트(bottom gate) 구조의 박막 트랜지스터일 수도 있다.
화소 회로층(PCL)은 트랜지스터(T)의 게이트 전극 및 제1 단자(SE)(또는, 소스 전극) 사이에 걸리는 전압을 저장하는 스토리지 커패시터와, 상기 트랜지스터(T)(또는, 화소(PXL))에 구동 전압을 제공하는 구동 전압 배선 등을 더 포함할 수 있다.
트랜지스터(T) 상에는 보호층(PSV)이 제공 및/또는 형성될 수 있다.
보호층(PSV)은 유기 절연막, 무기 절연막, 또는 무기 절연막 상에 배치된 유기 절연막을 포함하는 형태로 제공될 수 있다. 무기 절연막은, 예를 들어, 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 알루미늄 산화물(AlOx)과 같은 금속 산화물 중 적어도 하나를 포함할 수 있다. 유기 절연막은, 예를 들어, 아크릴계 수지(polyacrylates resin), 에폭시계 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드계 수지(polyamides resin), 폴리이미드계 수지(polyimides rein), 불포화 폴리에스테르계 수지(unsaturated polyesters resin), 폴리페닐렌 에테르계 수지(poly-phenylen ethers resin), 폴리페닐렌 설파이드계 수지(poly-phenylene sulfides resin), 및 벤조사이클로부텐 수지(benzocyclobutene resin) 중 적어도 하나를 포함할 수 있다.
보호층(PSV) 상에 표시 소자층(DPL)이 제공될 수 있다. 표시 소자층(DPL)은 제1 및 제2 뱅크 패턴들(BNP1, BNP2), 제1 및 제2 화소 전극들(PEL1, PEL2), 발광 소자(LD), 및 제1 및 제2 연결 전극들(CNE1, CNE2)을 포함할 수 있다. 표시 소자층(DPL)은 제1 내지 제3 절연층들(INS1, INS2, INS3)을 포함할 수 있다.
제1 및 제2 뱅크 패턴들(BNP1, BNP2)은 발광 영역(EMA, 도 6 참고)에 위치하며, 상호 이격되어 배치될 수 있다. 제1 및 제2 뱅크 패턴들(BNP1, BNP2)은 발광 소자들(LD)에서 방출되는 광을 표시 장치(DD)의 화상 표시 방향(일 예로, 정면 방향)으로 유도하도록 제1 및 제2 화소 전극들(PEL1, PEL2) 각각의 제3 방향(Z축 방향)의 표면 프로파일(또는 형상)을 변경하기 위해 상기 제1 및 제2 화소 전극들(PEL1, PEL2) 각각을 지지하는 지지 부재일 수 있다. 즉, 제1 및 제2 뱅크 패턴들(BNP1, BNP2)은 제3 방향(Z축 방향)으로 제1 및 제2 화소 전극들(PEL1, PEL2) 각각의 표면 프로파일(또는 형상)을 변경할 수 있다.
제1 및 제2 뱅크 패턴들(BNP1, BNP2)은 해당 화소(PXL)의 발광 영역에서 보호층(PSV)과 대응하는 전극 사이에 제공 및/또는 형성될 수 있다. 예를 들어, 제1 뱅크 패턴(BNK1)은 보호층(PSV)과 제1 화소 전극(PEL1) 사이에, 제2 뱅크 패턴(BNK2)은 보호층(PSV)과 제2 화소 전극(PEL2) 사이에 제공 및/또는 형성될 수 있다.
제1 및 제2 뱅크 패턴들(BNP1, BNP2)은 무기 재료를 포함한 무기 절연막 또는 유기 재료를 포함한 유기 절연막일 수 있다. 실시예에 따라, 제1 및 제2 뱅크 패턴들(BNP1, BNP2)은 단일막의 유기 절연막 및/또는 단일막의 무기 절연막을 포함할 수 있으나, 본 발명이 이에 한정되는 것은 아니다. 실시예에 따라, 제1 및 제2 뱅크 패턴들(BNP1, BNP2)은 적어도 하나 이상의 유기 절연막과 적어도 하나 이상의 무기 절연막이 적층된 다중막의 형태로 제공될 수도 있다. 다만, 제1 및 제2 뱅크 패턴들(BNP1, BNP2)의 재료가 상술한 실시예들에 한정되는 것은 아니다.
제1 및 제2 뱅크 패턴들(BNP1, BNP2)은, 보호층(PSV)의 일면(일 예로, 상부 면)으로부터 제3 방향(Z축 방향)을 따라 상부를 향할수록 폭이 좁아지는 사다리꼴 형상의 단면을 가질 수 있으나 본 발명이 이에 한정되는 것은 아니다. 실시예에 따라, 제1 및 제2 뱅크 패턴들(BNP1, BNP2)은 보호층(PSV)의 일면으로부터 제3 방향(Z축 방향)을 따라 상부를 향할수록 폭이 좁아지는 반타원 형상, 반원 형상(또는 반구 형상) 등의 단면을 가지는 곡면을 포함할 수도 있다. 제1 및 제2 뱅크 패턴들(BNP1, BNP2)의 단면 형상이 상술한 실시예들에 한정되는 것은 아니며 발광 소자들(LD) 각각에서 방출되는 광의 효율을 향상시킬 수 있는 범위 내에서 다양하게 변경될 수 있다. 제1 방향(X축 방향)으로 인접한 제1 및 제2 뱅크 패턴들(BNP1, BNP2)은 보호층(PSV)의 동일 면 상에 배치될 수 있으며, 제3 방향(Z축 방향)으로 서로 동일한 높이(또는 두께)를 가질 수 있다.
상술한 실시예에서는 제1 및 제2 뱅크 패턴들(BNP1, BNP2)이 보호층(PSV) 상에 제공 및/또는 형성되어 상기 제1 및 제2 뱅크 패턴들(BNP1, BNP2)과 보호층(PSV)이 서로 상이한 공정으로 형성되는 것으로 설명하였으나, 본 발명이 이에 한정되는 것은 아니다. 실시예에 따라, 제1 및 제2 뱅크 패턴들(BNP1, BNP2)과 보호층(PSV)은 동일한 공정을 통해 형성될 수도 있다. 이 경우, 제1 및 제2 뱅크 패턴들(BNP1, BNP2)은 보호층(PSV)의 일 영역일 수 있다.
제1 및 제2 화소 전극들(PEL1, PEL2)은 각각 중첩하는 제1 및 제2 뱅크 패턴들(BNP1, BNP2) 상에 제공 및/또는 형성될 수 있다.
제1 및 제2 화소 전극들(PEL1, PEL2) 각각은 발광 소자(LD)에서 방출되는 광을 표시 장치(DD)의 화상 표시 방향으로 진행되도록 하기 위해 반사성 재료로 구성될 수 있다. 제1 및 제2 화소 전극들(PEL1, PEL2) 각각은 반사성 도전성 물질로 구성될 수 있다. 도전성 물질로는, 발광 소자(LD)에서 방출되는 광을 표시 장치(DD)의 화상 표시 방향으로 반사시키는 데에 유리한 불투명 금속을 포함할 수 있다. 불투명 금속으로는, 일 예로, 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 티타늄(Ti), 이들의 합금과 같은 금속을 포함할 수 있다. 실시예에 따라, 제1 및 제2 화소 전극들(PEL1, PEL2) 각각은 투명 도전성 물질을 포함할 수 있다. 투명 도전성 물질로는, 인듐 주석 산화물(ITO), 인듐 아연 산화물(IZO), 인듐 갈륨 아연 산화물(IGZO), 인듐 주석 아연 산화물(ITZO)과 같은 도전성 산화물, PEDOT(poly(3,4-ethylenedioxythiophene))와 같은 도전성 고분자 등이 포함될 수 있다.
제1 및 제2 화소 전극들(PEL1, PEL2) 각각이 투명 도전성 물질을 포함하는 경우, 발광 소자(LD)에서 방출되는 광을 표시 장치(DD)의 화상 표시 방향으로 반사시키기 위한 불투명 금속으로 이루어진 별도의 도전층이 추가될 수도 있다. 다만, 제1 및 제2 화소 전극들(PEL1, PEL2) 각각의 재료가 상술한 재료들에 한정되는 것은 아니다.
제1 및 제2 화소 전극들(PEL1, PEL2) 각각은 단일막으로 제공 및/또는 형성될 수 있으나, 본 발명이 이에 한정되는 것은 아니다. 실시예에 따라, 제1 및 제2 화소 전극들(PEL1, PEL2) 각각은 금속들, 합금들, 도전성 산화물, 도전성 고분자들 중 적어도 둘 이상의 물질이 적층된 다중막으로 제공 및/또는 형성될 수도 있다. 제1 및 제2 화소 전극들(PEL1, PEL2) 각각은 발광 소자들(LD) 각각의 양 단부로 신호(또는 전압)를 전달할 때 신호 지연에 의한 왜곡을 최소화하기 위해 적어도 이중막 이상의 다중막으로 형성될 수도 있다. 일 예로, 제1 및 제2 화소 전극들(PEL1, PEL2) 각각은 인듐 주석 산화물(ITO)/은(Ag)/인듐 주석 산화물(ITO)의 순으로 순차적으로 적층된 다중막으로 형성될 수도 있다.
실시예에 따라, 제1 화소 전극(PEL1)은 보호층(PSV)을 관통하는 제1 컨택홀을 통해 트랜지스터(T)와 전기적으로 연결될 수 있고, 제2 화소 전극(PEL2)은 보호층(PSV)을 관통하는 제2 컨택홀을 통해 화소 회로층(PCL)의 구동 전압 배선과 전기적으로 연결될 수 있다.
제1 화소 전극(PEL1)과 제2 화소 전극(PEL2) 각각은 화소 회로층(PCL)의 대응하는 일부 구성으로부터 정렬 신호(또는 정렬 전압)를 전달받아 발광 소자들(LD)의 정렬을 위한 정렬 전극(또는 정렬 배선)으로 활용될 수 있다. 일 예로, 제1 화소 전극(PEL1)은 화소 회로층(PCL)의 일부 구성으로부터 제1 정렬 신호(또는 제1 정렬 전압)를 전달받아 제1 정렬 전극(또는 제1 정렬 배선)으로 활용될 수 있고, 제2 화소 전극(PEL2)은 화소 회로층(PCL)의 다른 구성으로부터 제2 정렬 신호(또는 제2 정렬 전압)를 전달받아 제2 정렬 전극(또는 제2 정렬 배선)으로 활용될 수 있다.
화소(PXL)에 발광 소자(LD)가 정렬된 이후, 화소(PXL)를 개별적으로(또는 독립적으로) 구동하기 위해 인접한 화소들(PXL) 사이에 위치한 제1 화소 전극(PEL1)의 일부가 제거될 수 있다.
발광 소자(LD)가 정렬된 이후, 제1 화소 전극(PEL1)과 제2 화소 전극(PEL2)은 발광 소자들(LD)을 구동하기 위한 구동 전극으로 활용될 수 있다.
발광 영역(EMA)에는 적어도 2개 내지 수십개의 발광 소자들(LD)이 정렬 및/또는 제공될 수 있으나, 발광 영역(EMA)에 정렬 및/또는 제공되는 발광 소자들(LD)의 개수가 이에 한정되는 것은 아니다. 실시예에 따라, 발광 영역(EMA)에 정렬 및/또는 제공되는 발광 소자들(LD)의 개수는 다양하게 변경될 수 있다.
발광 소자들(LD) 각각은 컬러 광 및/또는 백색 광 중 어느 하나의 광을 방출할 수 있다. 실시예에서, 발광 소자들(LD) 각각은 단파장대의 청색 광을 방출할 수 있으나, 본 발명이 이에 한정되는 것은 아니다.
제1 및 제2 화소 전극들(PEL1, PEL2) 상에는 제1 절연층(INS1)이 제공 및/또는 형성될 수 있다.
제1 절연층(INS1)은 무기 재료로 이루어진 무기 절연막 또는 유기 재료로 이루어진 유기 절연막을 포함할 수 있다. 제1 절연층(INS1)은 화소(PXL)의 화소 회로층(PCL)으로부터 발광 소자(LD)를 보호하는 데에 유리한 무기 절연막으로 이루어질 수 있다. 일 예로, 제1 절연층(INS1)은 실리콘 질화물(SiNx), 실리콘 산화물(SiOx), 실리콘 산질화물(SiOxNy), 알루미늄 산화물(AlOx)과 같은 금속 산화물 중 적어도 하나를 포함할 수 있으나, 본 발명이 이에 한정되는 것은 아니다. 실시예에 따라, 제1 절연층(INS1)은 발광 소자들(LD)의 지지면을 평탄화를 위해 유기 절연막으로 이루어질 수도 있다.
제1 절연층(INS1)은 제1 화소 전극(PEL1)의 일 영역을 노출하는 제1 개구부(OPN1) 및 제2 화소 전극(PEL2)의 일 영역을 노출하는 제2 개구부(OPN2)를 포함할 수 있다. 제1 절연층(INS1)은 제1 및 제2 화소 전극들(PEL1, PEL2) 각각의 일 영역(즉, 제1 및 제2 개구부들(OPN1, OPN2)에 대응하는 영역)을 제외한 나머지 영역을 커버할 수 있다. 발광 소자들(LD)은 제1 화소 전극(PEL1)과 제2 화소 전극(PEL2) 사이의 제1 절연층(INS1) 상에 배치(또는 정렬)될 수 있다.
발광 소자(LD) 상에는 제2 절연층(INS2)(또는, 제2 절연 패턴)이 제공 및/또는 형성될 수 있다. 제2 절연층(INS2)은 발광 소자(LD) 상에 제공 및/또는 형성되어 발광 소자(LD)의 외주면(또는 표면)을 부분적으로 커버할 수 있다. 제2 절연층(INS2)에 의해 발광 소자(LD)의 활성층이 외부의 도전성 물질과 접촉되지 않을 수 있다. 제2 절연층(INS2)은 발광 소자(LD)의 외주면(또는 표면)의 일부만을 커버하여 발광 소자(LD)의 양 단부를 외부로 노출할 수 있다.
제2 절연층(INS2)은 단일막 또는 다중막으로 구성될 수 있으며, 적어도 하나의 무기 재료를 포함한 무기 절연막 또는 적어도 하나의 유기 재료를 포함한 유기 절연막을 포함할 수 있다. 실시예에 따라, 제2 절연층(INS2)은 무기 재료를 포함하는 무기 절연막 또는 유기 재료를 포함한 유기 절연막으로 구성될 수도 있다. 화소(PXL)에 발광 소자(LD)의 정렬이 완료된 이후 상기 발광 소자(LD) 상에 제2 절연층(INS2)을 형성함으로써, 발광 소자(LD)가 정렬된 위치에서 이탈하는 것이 방지될 수 있다.
제1 연결 전극(CNE1)은 제1 화소 전극(PEL1) 상에 제공되어 제1 절연층(INS1)의 제1 개구부(OPN1)를 통해 제1 화소 전극(PEL1)과 접촉하거나 연결될 수 있다. 실시예에 따라, 제1 화소 전극(PEL1) 상에 캡핑 레이어(미도시)가 배치된 경우, 제1 연결 전극(CNE1)은 상기 캡핑 레이어 상에 배치되어 상기 캡핑 레이어를 통해 제1 화소 전극(PEL1)과 연결될 수 있다. 상술한 캡핑 레이어는 표시 장치(DD)의 제조 공정 시 발생하는 불량 등으로부터 제1 화소 전극(PEL1)을 보호하고 제1 화소 전극(PEL1)과 그 하부에 위치한 화소 회로층(PCL) 사이의 접착력을 더욱 강화시킬 수 있다. 캡핑 레이어는 인듐 아연 산화물(IZO) 등과 같은 투명 도전성 재료(또는 물질)를 포함할 수 있다.
제1 연결 전극(CNE1)은 발광 소자(LD)의 일 단부 상에 제공 및/또는 형성되어 발광 소자(LD)의 일 단부와 연결될 수 있다. 이에 따라, 제1 화소 전극(PEL1)과 발광 소자(LD)의 일 단부는 제1 연결 전극(CNE1)을 통해 서로 전기적으로 연결될 수 있다.
제1 연결 전극(CNE1)과 유사하게, 제2 연결 전극(CNE2)은 제2 화소 전극(PEL2) 상에 제공되어 제1 절연층(INS1)의 제2 개구부(OPN2)를 통해 제2 화소 전극(PEL2)과 접촉하거나 연결될 수 있다. 실시예에 따라, 제2 화소 전극(PEL2) 상에 캡핑 레이어가 배치되는 경우, 제2 연결 전극(CNE2)은 상기 캡핑 레이어 상에 배치되어 상기 캡핑 레이어를 통해 제2 화소 전극(PEL2)과 연결될 수 있다. 제2 연결 전극(CNE2)은 발광 소자(LD)의 타 단부 상에 제공 및/또는 형성되어 발광 소자(LD)의 타 단부와 연결될 수 있다. 이에 따라, 제2 화소 전극(PEL2)과 발광 소자(LD)의 타 단부는 제2 연결 전극(CNE2)을 통해 전기적으로 서로 연결될 수 있다.
제1 및 제2 연결 전극들(CNE1, CNE2)은 발광 소자(LD)로부터 방출되어 제1 및 제2 화소 전극들(PEL1, PEL2)에 의해 반사된 광이 손실없이 표시 장치(DD)의 화상 표시 방향으로 진행되도록 하기 위해 다양한 투명 도전성 물질로 구성될 수 있다. 일 예로, 제1 및 제2 연결 전극들(CNE1, CNE2)은 인듐 주석 산화물(ITO), 인듐 아연 산화물(IZO), 인듐 갈륨 아연 산화물(IGZO), 인듐 주석 아연 산화물(ITZO) 등을 비롯한 다양한 투명 도전성 재료(또는 물질) 중 적어도 하나를 포함하며, 투광도(또는 투과도)를 만족하도록 실질적으로 투명 또는 반투명하게 구성될 수 있다. 다만, 제1 및 제2 연결 전극들(CNE1, CNE2)의 재료가 상술한 실시예에 한정되는 것은 아니다. 실시예에 따라, 제1 및 제2 연결 전극들(CNE1, CNE2)은 다양한 불투명 도전성 재료(또는 물질)로 구성될 수도 있다. 제1 및 제2 연결 전극들(CNE1, CNE2)은 단일막 또는 다중막으로 형성될 수도 있다.
제1 및 제2 연결 전극들(CNE1, CNE2)의 형상은 특정 형상으로 한정되지 않으며, 발광 소자(LD)와 전기적으로 안정되게 연결되는 범위 내에서 다양하게 변경될 수 있다. 제1 및 제2 연결 전극들(CNE1, CNE2)의 형상은 그 하부에 배치된 전극들과의 연결 관계를 고려하여 다양하게 변경될 수 있다.
제1 및 제2 연결 전극들(CNE1, CNE2)은 제1 방향(X축 방향)으로 서로 이격되게 배치될 수 있다. 일 예로, 제1 연결 전극(CNE1)과 제2 연결 전극(CNE2)은 제2 절연층(INS2) 상에서 일정 간격을 사이에 두고 이격되게 배치될 수 있다. 제1 연결 전극(CNE1)과 제2 연결 전극(CNE2)은 동일한 층에 제공되고 동일 공정을 통해 형성될 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니며, 실시예에 따라 제1 및 제2 연결 전극들(CNE1, CNE2)은 서로 상이한 층에 제공되고 상이한 공정을 통해 형성될 수도 있다.
제1 및 제2 연결 전극들(CNE1, CNE2) 상에는 제3 절연층(INS3)이 제공 및/또는 형성될 수 있다. 제3 절연층(INS3)은 무기 재료를 포함한 무기 절연막 또는 유기 재료를 포함한 유기 절연막일 수 있다. 일 예로, 제3 절연층(INS3)은 적어도 하나의 무기 절연막 또는 적어도 하나의 유기 절연막이 교번하여 적층된 구조를 가질 수 있다. 제3 절연층(INS3)은 표시 소자층(DPL)을 전체적으로 커버하여 외부로부터 수분 또는 습기 등이 발광 소자들(LD)을 포함한 표시 소자층(DPL)으로 유입되는 것을 차단할 수 있다.
도 8 및 도 9는 도 2의 Ⅰ~Ⅰ' 선을 기준으로 자른 단면도들이다. 도 9는 광학층에 발생하는 정전기가 방전되는 경로를 나타낸다.
도 8 및 도 9를 참조하면, 표시 모듈(DM)은 표시 패널(DP), 회로 기판(FB), 광학층(ARU), 및/또는 전도성층(CL)을 포함할 수 있다.
표시 패널(DP)은 기판(SUB), 기판(SUB) 상에 제공된 화소들(PXL, 도 3 및 도 7 참고)을 포함한 표시 소자층(DPL)(및 화소 회로층(PCL), 컬러 변환층(CCL), 및/또는 컬러 필터층(CFL)), 및 표시 소자층(DPL)을 커버하는 오버 코트층(OC)을 포함할 수 있다. 표시 패널(DP)은 기판(SUB)의 일면 상에 위치하는 제1 패드들(PD1)을 포함할 수 있다.
오버 코트층(OC)은 그 하부에 배치된 표시 패널(DP)에 포함된 구성들에 의해 발생된 단차를 완화시키는 평탄화층일 수 있다. 오버 코트층(OC)은 표시 패널(DP)을 커버하여 화소들(PXL)을 보호하는 보호 수단일 수 있다. 이를 위해 오버 코트층(OC)은 유기 재료를 포함한 유기 절연막으로 이루어질 수 있다. 유기 절연막은, 예를 들어, 아크릴계 수지(polyacrylates resin), 에폭시계 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드계 수지(polyamides resin), 폴리이미드계 수지(polyimides rein), 불포화 폴리에스테르계 수지(unsaturated polyesters resin), 폴리페닐렌 에테르계 수지(polyphenylen ethers resin), 폴리페닐렌 설파이드계 수지(polyphenylene sulfides resin), 및 벤조사이클로부텐 수지(benzocyclobutene resin) 중 적어도 하나를 포함할 수 있다. 다만, 오버 코트층(OC)의 재료는 상술한 재료들에 한정되는 것은 아니다.
회로 기판(FB)은 제2 패드들(PD2)이 위치한 일 면이 제1 패드들(PD1)과 마주보도록 표시 패널(DP)의 일측 상에 배치될 수 있다. 회로 기판(FB)의 제2 패드들(PD2)은 전도성 접착 부재(ACF)를 통하여 표시 패널(DP)의 제1 패드들(PD1)과 전기적으로 연결될 수 있다. 회로 기판(FB)은 표시 모듈(DM)의 일 측면을 따라 접혀 표시 모듈(DM)의 배면에 위치할 수 있다.
회로 기판(FB)의 하부 면에는 하부 보호층(CFD)(또는, 하부 커버층, 하부 보호 부재)이 배치될 수 있다. 하부 보호층(CFD)은 회로 기판(FB)과 표시 패널(DP)의 본딩 결합부에 대응하도록, 표시 패널(DP)의 일 측면에 부착된 회로 기판(FB) 하부에 부분적으로 위치할 수 있다. 하부 보호층(CFD)은 회로 기판(FB)과 표시 패널(DP)의 본딩 결합부를 커버할 수 있다. 하부 보호층(CFD)은 상기 본딩 결합부를 보호하고 외부의 수분 및 습기 등이 상기 본딩 결합부로 유입되어 표시 패널(DP) 내부로 진행하는 것을 차단할 수 있다. 회로 기판(FB)과 표시 패널(DP)의 본딩 결합부는, 전도성 접착 부재(ACF)를 통해 회로 기판(FB)의 제2 패드들(PD2)과 표시 패널(DP)의 제1 패드들(PD1)이 상호 결합하는 위치일 수 있다.
하부 보호층(CFD)은 수지로 구성될 수 있다. 일 예로, 하부 보호층(CFD)은 열에 의한 경화 반응을 개시하는 열중합 개시제를 포함한 열 경화성 수지로 구성될 수 있다. 실시예에 따라, 하부 보호층(CFD)은 자외선, 적외선 등과 같은 광에 의해 가교 및 경화되는 광중합 개시제를 포함한 광 경화성 수지로 구성될 수 있다.
광학층(ARU)은 표시 패널(DP) 및 회로 기판(FB) 상에 제공될 수 있다. 광학층(ARU)은 외부 광의 시인을 방지하기 위한 반사 방지층일 수 있다. 광학층(ARU)은 표시 패널(DP) 및 회로 기판(FB)을 커버할 수 있다. 광학층(ARU)은 표시 패널(DP)(및 회로 기판(FB))보다 외측으로 돌출되어 수납 부재(BC) 상에 부분적으로 배치될 수 있다.
광학층(ARU)과 표시 패널(DP) 사이에는 상부 보호층(CRD)이 배치될 수 있다. 일 예로, 광학층(ARU)과 표시 패널(DP)이 이격된 공간에 상부 보호층(CRD)이 채워질 수 있다. 상부 보호층(CRD)은 광학층(ARU)과 회로 기판(FB) 사이에 배치될 수 있다. 일 예로, 광학층(ARU)과 회로 기판(FB)이 이격된 공간에 상부 보호층(CRD)이 채워질 수 있다.
상부 보호층(CRD)은 광학층(ARU)을 지지할 수 있다. 상부 보호층(CRD)은 하부 보호층(CFD)과 함께 표시 패널(DP)과 회로 기판(FB)의 본딩 결합부를 보호하고 외부의 수분 및 습기 등이 상기 본딩 결합부로 유입되어 표시 패널(DP)의 내부로 진행하는 것을 차단할 수 있다.
광학층(ARU)의 일면 상에는 전도성층(CL)이 배치될 수 있다. 일 예로, 전도성층(CL)은 회로 기판(FB)과 마주하는 광학층(ARU)의 일면 상에 배치될 수 있다. 표시 영역(DA)에서 전도성층(CL)은 광학층(ARU)과 오버 코트층(OC) 사이에 배치될 수 있다. 비표시 영역(NDA)에서 전도성층(CL)은 광학층(ARU)과 회로 기판(FB) 사이에 배치될 수 있다. 전도성층(CL)은 광학층(ARU)과 상부 보호층(CRD) 사이에 배치될 수 있다. 상부 보호층(CRD)은 전도성층(CL)과 회로 기판(FB) 사이에 제공되어 전도성층(CL)을 적어도 부분적으로 커버할 수 있다.
전도성층(CL)은 광학층(ARU)에서 발생하는 정전기를 방전시키는 경로를 제공하는 역할을 할 수 있다. 이를 위해 전도성층(CL)은 회로 기판(FB)과 전기적으로 연결될 수 있다. 일 예로, 전도성층(CL)과 회로 기판(FB) 사이에는 정전기 패드(ESDPD)가 배치될 수 있다. 전도성층(CL)은 정전기 패드(ESDPD)를 통해 회로 기판(FB)과 전기적으로 연결될 수 있다. 이에 따라 광학층(ARU)에서 발생하는 정전기는 도 9에 도시된 바와 같이 전도성층(CL)을 통해 회로 기판(FB)으로 전달되어 회로 기판(FB)에서 방전될 수 있다.
광학층(ARU)에서 발생하는 정전기를 이중으로 방전시키기 위해 전도성층(CL)은 수납 부재(BC)와 전기적으로 연결될 수 있다. 일 예로, 전도성층(CL)은 수납 부재(BC)와 적어도 부분적으로 중첩하여 수납 부재(BC)와 접할 수 있다. 이에 따라 광학층(ARU)에서 발생하는 정전기는 도 9에 도시된 바와 같이 전도성층(CL)을 통해 수납 부재(BC)로 전달되어 수납 부재(BC)에서 방전될 수 있다. 따라서, 광학층(ARU)에서 발생하는 정전기를 전도성층(CL)을 통해 회로 기판(FB)과 수납 부재(BC)에서 이중으로 방전시킬 수 있으므로 정전기로 인한 손상을 최소화할 수 있다.
전도성층(CL)은 투명 도전성 물질을 포함할 수 있다. 투명 도전성 물질로는, 인듐 주석 산화물(ITO), 인듐 아연 산화물(IZO), 인듐 갈륨 아연 산화물(IGZO), 인듐 주석 아연 산화물(ITZO)과 같은 도전성 산화물, PEDOT(poly(3,4-ethylenedioxythiophene))와 같은 도전성 고분자 등이 포함될 수 있다.
광학층(ARU)과 전도성층(CL) 사이에는 차광 패턴(BM)이 배치될 수 있다. 차광 패턴(BM)은 비표시 영역(NDA)과 중첩할 수 있다. 차광 패턴(BM)은 비표시 영역(NDA)에서 회로 기판(FB) 등이 시인되는 것을 방지할 수 있다.
차광 패턴(BM)은 블랙 매트릭스와 같은 차광성 물질을 포함할 수 있다. 일 예로, 차광 패턴(BM)은 세라믹, 금속, 유기막, 및/또는 무기막으로 형성될 수 있다. 차광성 물질은 카본 블랙, 티타늄 블랙, 황화철 등에 기반한 물질을 포함할 수 있으나, 차광성 물질이 이에 한정되는 것은 아니다.
상술한 실시예에 의하면, 전도성층(CL)을 통해 광학층(ARU)에서 발생하는 정전기를 회로 기판(FB)과 수납 부재(BC)에서 이중으로 방전시킬 수 있으므로 정전기로 인한 손상을 최소화할 수 있다.
이하, 다른 실시예에 대해 설명한다. 이하의 실시예에서 이미 설명한 구성과 동일한 구성에 대해서는 동일한 참조 번호로서 지칭하며, 중복되는 내용은 생략하거나 간략하게 설명한다.
도 10은 실시예에 따른 표시 모듈을 개략적으로 나타내는 단면도이다.
도 10을 참조하면, 광학층(ARU)은 제1 두께(T1)를 갖는 제1 영역(A1)과 제1 두께(T1)보다 작은 제2 두께(T2)를 갖는 제2 영역(A2)을 포함할 수 있다. 광학층(ARU)의 제1 영역(A1)은 표시 영역(DA)과 중첩하고, 광학층(ARU)의 제2 영역(A2)은 비표시 영역(NDA)과 중첩할 수 있으나, 반드시 이에 제한되는 것은 아니다. 광학층(ARU)의 제2 영역(A2)은 제1 패드(PD1), 제2 패드(PD2), 및/또는 정전기 패드(ESDPD)와 중첩할 수 있다. 이와 같이, 패드들(PD1, PD2, ESDPD)과 중첩하는 광학층(ARU)의 제2 영역(A2)의 제2 두께(T2)를 상대적으로 작게 형성함으로써 패드들(PD1, PD2, ESDPD)로 인한 단차를 보완하여 광학층(ARU)의 상부 면을 평탄하게 형성할 수 있다.
광학층(ARU)의 제2 영역(A2)과 표시 패널(DP) 사이에는 상부 보호층(CRD)이 배치될 수 있다. 일 예로, 광학층(ARU)의 제2 영역(A2)과 표시 패널(DP)이 이격된 공간에 상부 보호층(CRD)이 채워질 수 있다. 상부 보호층(CRD)은 광학층(ARU)의 제2 영역(A2)과 회로 기판(FB) 사이에 배치될 수 있다. 일 예로, 광학층(ARU)의 제2 영역(A2)과 회로 기판(FB)이 이격된 공간에 상부 보호층(CRD)이 채워질 수 있다.
차광 패턴(BM)은 광학층(ARU)의 제2 영역(A2)과 중첩할 수 있다. 차광 패턴(BM)은 비표시 영역(NDA)과 중첩할 수 있다. 차광 패턴(BM)은 비표시 영역(NDA)에서 회로 기판(FB) 등이 시인되는 것을 방지할 수 있다.
도 11은 실시예에 따른 발광 소자를 개략적으로 나타내는 사시도이다. 도 12는 실시예에 따른 발광 소자를 개략적으로 나타내는 단면도이다. 도 11 및 도 12에서는 기둥형 발광 소자(LD)를 도시하였으나, 상술한 표시 장치(DD)에 적용될 수 있는 발광 소자(LD)의 종류 및/또는 형상이 이에 한정되지는 않는다.
도 11 및 도 12를 참조하면, 발광 소자(LD)는 제1 반도체층(11), 활성층(12), 및/또는 제2 반도체층(13)을 포함할 수 있다.
발광 소자(LD)는 일 방향을 따라 연장된 기둥 형상으로 형성될 수 있다. 발광 소자(LD)는 제1 단부(EP1)와 제2 단부(EP2)를 가질 수 있다. 발광 소자(LD)의 제1 단부(EP1)에는 제1 및 제2 반도체층들(11, 13) 중 하나가 배치될 수 있다. 발광 소자(LD)의 제2 단부(EP2)에는 제1 및 제2 반도체층들(11, 13) 중 나머지 하나가 배치될 수 있다. 예를 들어, 발광 소자(LD)의 제1 단부(EP1)에는 제1 반도체층(11)이 배치되고, 발광 소자(LD)의 제2 단부(EP2)에는 제2 반도체층(13)이 배치될 수 있다.
실시예에 따라, 발광 소자(LD)는 식각 방식 등을 통해 기둥 형상으로 제조된 발광 소자일 수 있다. 본 명세서에서, 기둥 형상이라 함은 원 기둥 또는 다각 기둥 등과 같이 종횡비가 1보다 큰 로드 형상(rod-like shape), 또는 바 형상(bar-like shape)을 포괄하며, 그 단면의 형상이 한정되는 것은 아니다.
발광 소자(LD)는 나노미터 스케일 내지 마이크로미터 스케일 정도로 작은 크기를 가질 수 있다. 일 예로, 발광 소자(LD)는 각각 나노미터 스케일 내지 마이크로미터 스케일 범위의 직경(D)(또는, 폭) 및/또는 길이(L)를 가질 수 있다. 다만, 발광 소자(LD)의 크기가 이에 제한되는 것은 아니며, 발광 소자(LD)를 이용한 발광 장치를 광원으로 이용하는 각종 장치, 일 예로 표시 장치 등의 설계 조건에 따라 발광 소자(LD)의 크기는 다양하게 변경될 수 있다.
제1 반도체층(11)은 제1 도전형의 반도체층일 수 있다. 예를 들어, 제1 반도체층(11)은 p형 반도체층을 포함할 수 있다. 일 예로, 제1 반도체층(11)은 InAlGaN, GaN, AlGaN, InGaN, 또는 AlN 중 적어도 하나의 반도체 재료를 포함하며, Mg 등과 같은 제1 도전형 도펀트가 도핑된 p형 반도체층을 포함할 수 있다. 다만, 제1 반도체층(11)을 구성하는 물질이 이에 한정되는 것은 아니며, 이외에도 다양한 물질이 제1 반도체층(11)을 구성할 수 있다.
활성층(12)은 제1 반도체층(11)과 제2 반도체층(13) 사이에 배치될 수 있다. 활성층(12)은 단일 우물 구조, 다중 우물 구조, 단일 양자 우물 구조, 다중 양자 우물(multi quantum well, MQW) 구조, 양자점 구조 또는 양자선 구조 중 어느 하나의 구조를 포함할 수 있으나, 반드시 이에 제한되는 것은 아니다. 활성층(12)은 GaN, InGaN, InAlGaN, AlGaN, 또는 AlN 등을 포함할 수 있으며, 이외에도 다양한 물질이 활성층(12)을 구성할 수 있다.
발광 소자(LD)의 양단에 문턱 전압 이상의 전압을 인가하게 되면, 활성층(12)에서 전자 정공 쌍이 결합하면서 발광 소자(LD)가 발광하게 된다. 이러한 원리를 이용하여 발광 소자(LD)의 발광을 제어함으로써, 발광 소자(LD)를 표시 장치(DD)의 화소(PXL)를 비롯한 다양한 발광 장치의 광원으로 이용할 수 있다.
제2 반도체층(13)은 활성층(12) 상에 배치되며, 제1 반도체층(11)과 상이한 타입의 반도체층을 포함할 수 있다. 제2 반도체층(13)은 n형 반도체층을 포함할 수 있다. 일 예로, 제2 반도체층(13)은 InAlGaN, GaN, AlGaN, InGaN, 또는 AlN 중 어느 하나의 반도체 재료를 포함하며, Si, Ge, Sn 등과 같은 제2 도전형 도펀트가 도핑된 n형 반도체층을 포함할 수 있다. 다만, 제2 반도체층(13)을 구성하는 물질이 이에 한정되는 것은 아니며, 이외에도 다양한 물질로 제2 반도체층(13)을 구성할 수 있다.
실시예에 따라, 발광 소자(LD)의 제1 단부(EP1) 및/또는 제2 단부(EP2) 상에 전극층이 더 배치될 수 있다. 전극층은 투명한 금속 또는 투명한 금속 산화물을 포함할 수 있다. 일 예로, 전극층은 인듐 주석 산화물(ITO), 인듐 아연 산화물(IZO), 및 아연 주석 산화물(ZTO) 중 적어도 하나를 포함할 수 있으나, 반드시 이에 제한되는 것은 아니다. 이와 같이, 전극층이 투명한 금속 또는 투명한 금속 산화물로 이루어지는 경우, 발광 소자(LD)의 활성층(12)에서 생성된 광이 전극층을 통과하여 발광 소자(LD)의 외부로 방출될 수 있다.
발광 소자(LD)의 표면 상에는 절연막(INF)이 제공될 수 있다. 절연막(INF)은 제1 반도체층(11), 활성층(12), 및/또는 제2 반도체층(13)의 표면 상에 직접 배치될 수 있다. 절연막(INF)은 서로 다른 극성을 가지는 발광 소자(LD)의 제1 및 제2 단부들(EP1, EP2)을 노출할 수 있다. 실시예에 따라, 절연막(INF)은 발광 소자(LD)의 제1 및 제2 단부들(EP1, EP2)에 인접한 제1 반도체층(11) 및/또는 제2 반도체층(13)의 측부를 노출할 수 있다.
절연막(INF)은 활성층(12)이 제1 및 제2 반도체층들(11, 13) 외의 전도성 물질과 접촉하여 발생할 수 있는 전기적 단락을 방지할 수 있다. 또한, 절연막(INF)은 발광 소자들(LD)의 표면 결함을 최소화하여 발광 소자들(LD)의 수명 및 발광 효율을 향상시킬 수 있다.
절연막(INF)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 알루미늄 질화물(AlNx), 알루미늄 산화물(AlOx), 지르코늄 산화물(ZrOx), 하프늄 산화물(HfOx), 또는 티타늄 산화물(TiOx) 중 적어도 하나를 포함할 수 있다. 예를 들어, 절연막(INF)은 이중층으로 구성되며, 상기 이중층을 구성하는 각 층은 서로 상이한 물질을 포함할 수 있다. 일 예로, 절연막(INF)은 알루미늄 산화물(AlOx)과 실리콘 산화물(SiOx)로 구성된 이중층으로 구성될 수 있으나, 반드시 이에 제한되는 것은 아니다. 실시예에 따라, 절연막(INF)은 생략될 수도 있다.
본 발명의 기술 사상은 전술한 실시예에 따라 구체적으로 기술되었으나, 상기 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 본 발명의 기술 분야의 통상의 지식을 가진 자라면 본 발명의 기술 사상의 범위 내에서 다양한 변형 예가 가능함을 이해할 수 있을 것이다.
본 발명의 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라, 특허 청구범위에 의해 정해져야만 할 것이다. 특허 청구범위의 의미 및 범위, 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
BC: 수납 부재
DP: 표시 패널
FB: 회로 기판
ARU: 광학층
CL: 전도성층
ESDPD: 정전기 패드

Claims (20)

  1. 수납 부재 내에 제공된 표시 패널;
    상기 표시 패널과 결합된 회로 기판;
    상기 표시 패널 상의 광학층;
    상기 회로 기판과 마주하는 상기 광학층의 일면 상의 전도성층; 및
    상기 전도성층과 상기 회로 기판 사이의 패드를 포함하며,
    상기 전도성층은 상기 수납 부재와 접하는 표시 장치.
  2. 제1 항에 있어서,
    상기 표시 패널은,
    발광 소자를 포함하는 표시 소자층;
    상기 표시 소자층 상의 컬러 필터층; 및
    상기 컬러 필터층 상의 오버 코트층을 포함하는 표시 장치.
  3. 제2 항에 있어서,
    상기 전도성층은 상기 광학층과 상기 오버 코트층 사이에 제공되는 표시 장치.
  4. 제1 항에 있어서,
    상기 전도성층은 상기 패드를 통해 상기 회로 기판과 전기적으로 연결되는 표시 장치.
  5. 제1 항에 있어서,
    상기 수납 부재는 전도성 물질을 포함하는 표시 장치.
  6. 제1 항에 있어서,
    상기 표시 패널은 화소들이 제공된 표시 영역 및 상기 표시 영역의 적어도 일측을 둘러싸는 비표시 영역을 포함하는 표시 장치.
  7. 제6 항에 있어서,
    상기 비표시 영역과 중첩하는 차광 패턴을 더 포함하는 표시 장치.
  8. 제7 항에 있어서,
    상기 차광 패턴은 상기 광학층과 상기 전도성층 사이에 배치되는 표시 장치.
  9. 제1 항에 있어서,
    상기 표시 패널과 상기 회로 기판을 적어도 부분적으로 커버하는 보호층을 더 포함하는 표시 장치.
  10. 제9 항에 있어서,
    상기 보호층은 상기 전도성층과 상기 회로 기판 사이에 제공되는 표시 장치.
  11. 수납 부재 내에 제공된 표시 패널;
    상기 표시 패널과 결합된 회로 기판;
    상기 표시 패널 상의 광학층;
    상기 광학층의 일면 상에 제공되며 상기 수납 부재와 전기적으로 연결된 전도성층; 및
    상기 전도성층과 상기 회로 기판 사이의 패드를 포함하며,
    상기 광학층은 제1 두께를 가지는 제1 영역과 상기 제1 두께보다 작은 제2 두께를 가지는 제2 영역을 포함하며,
    상기 광학층의 상기 제2 영역은 상기 패드와 중첩하는 표시 장치.
  12. 제11 항에 있어서,
    상기 광학층의 상기 제2 영역과 중첩하는 차광 패턴을 더 포함하는 표시 장치.
  13. 제12 항에 있어서,
    상기 차광 패턴은 상기 광학층과 상기 전도성층 사이에 배치되는 표시 장치.
  14. 제11 항에 있어서,
    상기 광학층의 상기 제2 영역과 상기 회로 기판 사이에 제공된 보호층을 더 포함하는 표시 장치.
  15. 제14 항에 있어서,
    상기 보호층은 상기 전도성층을 적어도 부분적으로 커버하는 표시 장치.
  16. 제11 항에 있어서,
    상기 표시 패널은,
    발광 소자를 포함하는 표시 소자층;
    상기 표시 소자층 상의 컬러 필터층; 및
    상기 컬러 필터층 상의 오버 코트층을 포함하는 표시 장치.
  17. 제16 항에 있어서,
    상기 전도성층은 상기 오버 코트층과 상기 광학층 사이에 제공되는 표시 장치.
  18. 제16 항에 있어서,
    상기 발광 소자는,
    제1 반도체층;
    제2 반도체층; 및
    상기 제1 반도체층과 상기 제2 반도체층 사이의 활성층을 포함하는 표시 장치.
  19. 제11 항에 있어서,
    상기 수납 부재는 전도성 물질을 포함하는 표시 장치.
  20. 제11 항에 있어서,
    상기 전도성층은 상기 수납 부재와 접하는 표시 장치.
KR1020220117350A 2022-09-16 2022-09-16 표시 장치 KR20240038891A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020220117350A KR20240038891A (ko) 2022-09-16 2022-09-16 표시 장치
CN202311182157.6A CN117729811A (zh) 2022-09-16 2023-09-14 显示装置
US18/466,864 US20240097091A1 (en) 2022-09-16 2023-09-14 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220117350A KR20240038891A (ko) 2022-09-16 2022-09-16 표시 장치

Publications (1)

Publication Number Publication Date
KR20240038891A true KR20240038891A (ko) 2024-03-26

Family

ID=90209472

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220117350A KR20240038891A (ko) 2022-09-16 2022-09-16 표시 장치

Country Status (3)

Country Link
US (1) US20240097091A1 (ko)
KR (1) KR20240038891A (ko)
CN (1) CN117729811A (ko)

Also Published As

Publication number Publication date
CN117729811A (zh) 2024-03-19
US20240097091A1 (en) 2024-03-21

Similar Documents

Publication Publication Date Title
US11038151B2 (en) Display device
CN110928437B (zh) 触摸感测单元和包括其的显示装置
KR102649632B1 (ko) 표시장치
KR20200140440A (ko) 표시장치
US11567595B2 (en) Display device
CN112447815A (zh) 显示设备
US11237688B2 (en) Touch sensing unit, display device including the touch sensing unit, and method of aging the touch sensing unit
CN110970476A (zh) 显示设备
CN113272988A (zh) 显示装置
CN112289178A (zh) 显示装置
US11150753B2 (en) Display device including a touch detecting unit having an insulating pattern
CN113410263A (zh) 显示装置
CN114582929A (zh) 显示装置
US11450268B2 (en) Display device and fabricating method for display device
KR20240038891A (ko) 표시 장치
CN115803853A (zh) 显示装置
KR20240038895A (ko) 표시 장치 및 그 제조 방법
KR20240057532A (ko) 표시 장치의 제조 방법 및 표시 장치
CN219288077U (zh) 显示面板和电子装置
KR20230076913A (ko) 표시 장치 및 이의 제조 방법
US20240030390A1 (en) Display device and method of fabricating the same
CN111475042B (zh) 显示装置
KR20230160682A (ko) 표시 장치
KR20220149890A (ko) 표시 장치 및 그의 제조 방법
CN113130584A (zh) 显示装置