CN113345930A - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN113345930A
CN113345930A CN202011072665.5A CN202011072665A CN113345930A CN 113345930 A CN113345930 A CN 113345930A CN 202011072665 A CN202011072665 A CN 202011072665A CN 113345930 A CN113345930 A CN 113345930A
Authority
CN
China
Prior art keywords
bank
sub
disposed
display device
bridge pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011072665.5A
Other languages
English (en)
Inventor
申晃燮
金应泽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN113345930A publication Critical patent/CN113345930A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/871—Self-supporting sealing arrangements
    • H10K59/8722—Peripheral sealing arrangements, e.g. adhesives, sealants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

显示装置包括：基板，包括显示区域和所述显示区域的周边的非显示区域；像素，配置在所述显示区域上；第一堤，配置在所述非显示区域上，且包括第一子堤和配置在所述第一子堤上的第二子堤；第一电源线，配置在所述非显示区域上，且经过所述第一子堤和所述第二子堤之间而连接到所述像素；以及桥接图案，配置在所述第一子堤的下方，且与所述第一电源线连接。

Description

显示装置
技术领域
本发明涉及显示装置。
背景技术
通常，向使用者提供图像的智能电话、数码相机、膝上型电脑、导航仪以及智能电视等电子设备包括用于显示图像的显示装置。显示装置生成图像，并将生成的图像通过显示画面提供给使用者。
显示装置可以包括具有用于生成图像的多个像素的显示面板、驱动多个像素的驱动部以及向所述多个像素提供电压的电源布线。多个像素通过电源布线接受驱动电压的提供，由驱动部进行控制，从而可以驱动多个像素。
发明内容
本发明的目的在于提供一种可以减少电源不良的显示装置。
本发明的一实施例涉及的显示装置包括：基板，包括显示区域和所述显示区域的周边的非显示区域；像素，配置在所述显示区域上；第一堤，配置在所述非显示区域上，且包括第一子堤和配置在所述第一子堤上的第二子堤；第一电源线，配置在所述非显示区域上，且经过所述第一子堤和所述第二子堤之间而连接到所述像素；以及桥接图案，配置在所述第一子堤的下方，且与所述第一电源线连接。
本发明的一实施例涉及的显示装置包括：基板，包括显示区域和所述显示区域的周边的非显示区域；像素，配置在所述显示区域上；第一堤，配置在所述非显示区域上；第二堤，配置在所述第一堤与所述显示区域之间；第一电源线，配置在所述非显示区域上，经由所述第一堤内并经过所述第二堤的下方而延伸，并连接至所述像素；以及桥接图案，配置在所述第一堤的下方，且比所述第一堤更向外侧延伸而与所述第一电源线连接。
(发明效果)
根据本发明的实施例，可以在第一子堤的下方配置桥接图案，经过第一子堤的上方而延伸的第一电源布线可以与桥接图案连接。根据这种结构，即使第一子堤上的第一电源布线受损，也可以通过桥接图案向多个像素施加第一电压，因此可以减少电源不良。
附图说明
图1是本发明的实施例涉及的显示装置的立体图。
图2是例示性表示图1所示的显示装置的截面的图。
图3是例示性表示图2所示的显示面板的截面的图。
图4是图3所示的显示面板的平面图。
图5是例示性表示图4所示的某一像素的截面构成的图。
图6是例示性表示从图5所示的第一电源线到连接在第一电源线的像素为止的截面构成的图。
图7是图6所示的第一区域AA1的放大图。
图8是从平面上观察图6所示的第一区域AA1的平面图。
图9和图10是例示性表示本发明的其他实施例涉及的显示装置的截面构成的图。
图11至图14是本发明的各实施例涉及的桥接图案的图。
(符号说明)
DD：显示装置；DP：显示面板；PX：像素；OLED：发光元件；TR：晶体管；SUB：基板；PL1：第一电源线；PL2：第二电源线；DM1：第一堤；DM2：第二堤；DM1_1：第一子堤；DM1_2：第二子堤；DM1_3：第三子堤；DM2_1：第四子堤；DM2_2：第五子堤；BP：桥接图案；INS1：第一绝缘层；INS2：第二绝缘层；INS3：第三绝缘层。
具体实施方式
在本说明书中，在提及某一构成要素(或者区域、层、部分等)位于其他构成要素上、与其连接或者结合的情况下，意味着可以直接配置/连接/结合在其他构成要素上，或者在其间还可以配置有第三构成要素。
相同的符号指代相同的构成要素。另外，在各附图中，各构成要素的厚度、比率以及尺寸为了技术内容的有效说明而有所夸张。
“和/或”包括所有可以定义相关的构成要素的一个以上的组合。
第一、第二等用语可以用于说明各种构成要素，但所述的构成要素不应限于所述的用语。所述的用语仅用作使一个构成要素区别于另一个构成要素的目的。例如，在不超出本发明的权利范围的情况下，第一构成要素可以被命名为第二构成要素，类似地，第二构成要素也可以被命名为第一构成要素。单数的表现在文中没有明确相反意思时包括多个的表现。
另外，“在下方”、“在下侧”、“在上方”、“在上侧”等用语为了说明图示的各构成的连接关系而使用。所述的用语是相对的概念，以图示的方向为基准进行说明。
只要没有不同的定义，在本说明书中使用的所有用语(包括技术用语以及科学用语)具有与本领域技术人员通常理解的意思相同的意思。另外，如在通常使用的字典中定义的用语这样的用语应解释为在相关技术脉络中具有一致的意思，只要不解释为理想的或者过于形式的意思，就在此明确定义。
“包括”或者“具有”等用语应理解为是指代说明书上记载的特征、数字、步骤、操作、构成要素、部件或者它们的组合的存在，并不是事先排除一个或者其以上的其他特征、数字、步骤、操作、构成要素、部件或者它们的组合的存在或附加可能性。
以下，参照附图详细说明本发明的各实施例。
图1是本发明的实施例涉及的显示装置的立体图。
参照图1，本发明的实施例涉及的显示装置DD可以具有矩形形状，该矩形形状具有在第一方向DR1上延伸的长边，且具有在与第一方向DR1交叉的第二方向DR2上延伸的短边。但是，并不限于此，显示装置DD也可以具有圆形或多边形等各种形状。
以下，将实质上与由第一方向DR1和第二方向DR2定义的平面垂直交叉的方向定义为第三方向DR3。另外，在本说明书中，“在平面上观察时”可以是指从第三方向DR3观察的状态。
显示装置DD的上表面可以被定义为显示面DS，可以具有由第一方向DR1和第二方向DR2定义的平面。可以通过显示面DS向使用者提供由显示装置DD生成的图像IM。
显示面DS可以包括显示区域DA和显示区域DA的周边的非显示区域NDA。显示区域DA可以显示图像，非显示区域NDA可以不显示图像。非显示区域NDA可以包围显示区域DA，可以定义利用预定的颜色印刷的显示装置DD的边框。
显示装置DD可以用在如电视机、监控器或者外部广告板这样的大型电子装置中。另外，显示装置DD也可以用在如个人计算机、膝上型电脑、个人数字终端、汽车导航仪、游戏机、智能电话、平板或相机这样的中小型电子装置中。但是，这些只是例示性的实施例，在不超出本发明的概念的范围内，也可以用在其他电子设备中。
图2是例示性表示图1所示的显示装置的截面的图。
参照图2，显示装置DD可以包括显示面板DP、输入感知部ISP、防反射层RPL、窗部WIN、面板保护膜PPF、垫层CUL以及第一粘合层AL1至第四粘合层AL4。
输入感知部ISP、防反射层RPL以及窗部WIN可以配置在显示面板DP上。面板保护膜PPF以及垫层CUL可以配置在显示面板DP的下方。
显示面板DP可以是柔性显示面板。例如，显示面板DP可以包括配置在柔性基板上的多个电子元件。显示面板DP可以如显示装置DD那样包括显示区域DA和显示区域DA的周边的非显示区域NDA。
本发明的一实施例涉及的显示面板DP可以是发光型显示面板，并没有特别限制。例如，显示面板DP可以是有机发光显示面板或者量子点发光显示面板。有机发光显示面板的发光层可以包括有机发光物质。量子点发光显示面板的发光层可以包括量子点和量子棒等。以下，说明显示面板DP是有机发光显示面板的情况。
输入感知部ISP可以配置在显示面板DP上。输入感知部ISP可以包括用于感知外部的输入的多个传感器部(未图示)。传感器部可以以电容方式感知外部的输入。输入感知部ISP可以在制造显示面板DP时直接制造在显示面板DP上。但是，并不限于此，输入感知部ISP也可以被制造成与显示面板DP分开的面板，并通过粘合层附着到显示面板DP。
防反射层RPL可以配置在输入感知部ISP上。防反射层RPL可以被定义为外光反射防止膜。防反射层RPL可以减小从显示装置DD的上方朝向显示面板DP入射的外部光的反射率。例如，防反射层RPL可以包括相位延迟器(retarder)和/或偏振器(polarizer)。
窗部WIN可以配置在防反射层RPL上。窗部WIN可以保护显示面板DP、输入感知部ISP和防反射层RPL免受外部的划痕和冲击的影响。窗部WIN可以在光学上具有透明的性质。
面板保护膜PPF可以配置在显示面板DP的下方。面板保护膜PPF可以被定义为保护基板。面板保护膜PPF可以保护显示面板DP的下部。面板保护膜PPF可以包括柔性塑料物质。例如，面板保护膜PPF可以包括聚对苯二甲酸乙二醇酯(Polyethyleneterephthalte，PET)。
在面板保护膜PPF的下方可以配置垫层CUL。垫层CUL可以吸收施加到显示装置DD的下部的外部的冲击来保护显示面板DP。垫层CUL可以包括具有预定的弹性力的发泡(foam)片。
第一粘合层AL1可以配置在显示面板DP与面板保护膜PPF之间。通过第一粘合层AL1，可以彼此粘合显示面板DP和面板保护膜PPF。
第二粘合层AL2可以配置在防反射层RPL与输入感知部ISP之间。通过第二粘合层AL2，可以彼此粘合防反射层RPL和输入感知部ISP。
第三粘合层AL3可以配置在窗部WIN与防反射层RPL之间。通过第三粘合层AL3，可以彼此粘合窗部WIN和防反射层RPL。
第四粘合层AL4可以配置在面板保护膜PPF与垫层CUL之间。通过第四粘合层AL4，可以彼此粘合面板保护膜PPF和垫层CUL。
图3是例示性表示图2所示的显示面板的截面的图。
参照图3，显示面板DP可以包括基板SUB、配置在基板SUB上的电路元件层DP-CL、配置在电路元件层DP-CL上的显示元件层DP-OLED以及配置在显示元件层DP-OLED上的薄膜封装层TFE。
基板SUB可以包括显示区域DA以及显示区域DA的周边的非显示区域NDA。基板SUB可以包括柔性塑料物质。例如，基板SUB可以包括聚酰亚胺(PI：polyimide)。
显示元件层DP-OLED可以配置在显示区域DA上。薄膜封装层TFE可以配置在电路元件层DP-CL上以覆盖显示元件层DP-OLED。
在电路元件层DP-CL和显示元件层DP-OLED可以配置多个像素。多个像素分别可以包括配置在电路元件层DP-CL的晶体管以及配置在显示元件层DP-OLED而与晶体管连接的发光元件。以下，将详细说明像素的构成。
图4是图3所示的显示面板的平面图。
参照图4，显示装置DD可以包括显示面板DP、扫描驱动部SDV(scan driver)、数据驱动部DDV(data driver)、发光驱动部EDV(emission driver)、印刷电路基板PCB以及时序控制器T-CON。
显示面板DP可以具有矩形形状，该矩形形状具有在第一方向DR1上延伸的长边以及在第二方向DR2上延伸的短边。显示面板DP可以包括显示区域DA和包围显示区域DA的非显示区域NDA。
显示面板DP可以包括多个像素PX、多个扫描线SL1～SLm、多个数据线DL1～DLn、多个发光线EL1～ELm、多个第一控制线CSL1、多个第二控制线CSL2、第一电源线PL1、第二电源线PL2、多个连接线CNL以及多个焊盘(PD1，PD2)。m和n是自然数。所述的线可以配置在电路元件层DP-CL。
像素PX可以配置在显示区域DA。扫描驱动部SDV、数据驱动部DDV和发光驱动部EDV可以配置在非显示区域NDA。扫描驱动部SDV和发光驱动部EDV可以配置在分别与显示面板DP的长边相邻的非显示区域NDA。
数据驱动部DDV可以制作成集成电路芯片形态而被安装在显示面板DP上。数据驱动部DDV可以配置在与显示面板DP的短边之中的某一短边相邻的非显示区域NDA上。但是，并不限于此，数据驱动部DDV也可以安装在与显示面板DP连接的柔性电路基板上，并通过柔性电路基板与显示面板DP连接。例示性地，在平面上观察时，数据驱动部DDV可以与显示面板DP的下端相邻。
扫描线SL1～SLm可以在第二方向DR2上延伸而与各像素PX及扫描驱动部SDV连接。数据线DL1～DLn可以在第一方向DR1上延伸而与各像素PX及数据驱动部DDV连接。发光线EL1～Elm可以在第二方向DR2上延伸而与各像素PX及发光驱动部EDV连接。
第一电源线PL1可以配置在非显示区域NDA。第一电源线PL1可以沿着显示面板DP的边框延伸。第一电源线PL1可以与显示面板DP的长边相邻。另外，第一电源线PL1可以与未配置数据驱动部DDV的显示面板DP的另一短边相邻。第一电源线PL1可以比扫描驱动部SDV及发光驱动部EDV配置在更外廓侧。
第一电源线PL1可以接收第一电压。为了便于说明，未图示连接关系，但是第一电源线PL1可以向显示区域DA延伸而与各像素PX连接，并且第一电压可以通过第一电源线PL1被提供至各像素PX。
第二电源线PL2可以在第一方向DR1上延伸而配置在非显示区域NDA。第二电源线PL2可以配置在显示区域DA与发光驱动部EDV之间。但是，并不限于此，第二电源线PL2可以配置在显示区域DA与扫描驱动部SDV之间。第二电源线PL2可以接收具有比第一电压高的电平的第二电压。
各连接线CNL可以在第二方向DR2上延伸并排列在第一方向DR1上。各连接线CNL可以与第二电源线PL2及各像素PX连接。第二电压可以通过彼此连接的第二电源线PL2及各连接线CNL而被施加至各像素PX。
第一控制线CSL1可以与扫描驱动部SDV连接，且在平面上观察时，可以朝向显示面板DP的下端延伸。第二控制线CSL2可以与发光驱动部EDV连接，且在平面上观察时，可以朝向显示面板DP的下端延伸。数据驱动部DDV可以配置在第一控制线CSL1与第二控制线CSL2之间。
多个焊盘(PD1，PD2)可以包括配置在显示面板DP上的多个第一焊盘PD1以及配置在印刷电路基板PCB上的多个第二焊盘PD2。数据驱动部DDV、第一电源线PL1、第二电源线PL2、第一控制线CSL1和第二控制线CSL2可以与第一焊盘PD1连接。
数据线DL1～DLn可以通过数据驱动部DDV与多个第一焊盘PD1中的对应的第一焊盘PD1连接。例如，数据线DL1～DLn可以与数据驱动部DDV连接，且数据驱动部DDV可以与分别对应于数据线DL1～DLn的第一焊盘PD1连接。
在印刷电路基板PCB上可以配置时序控制器T-CON。时序控制器T-CON可以被制造成集成电路芯片而被安装在印刷电路基板PCB上。
在与显示面板DP相邻的印刷电路基板PCB的一侧可以配置多个第二焊盘PD2。第二焊盘PD2可以与第一焊盘PD1连接。虽然未图示，但是柔性电路基板可以与多个第一焊盘PD1及多个第二焊盘PD2连接而将印刷电路基板PCB与显示面板DP连接。
时序控制器T-CON可以与多个第二焊盘PD2之中的对应的第二焊盘PD2连接。时序控制器T-CON可以通过对应的第二焊盘PD2而连接至与数据驱动部DDV、第一控制线CSL1及第二控制线CSL2连接的第一焊盘PD1。
虽然未图示，但是电压生成部可以配置在印刷电路基板PCB上，且与多个第二焊盘PD2之中的对应的第二焊盘PD2连接。电压生成部可以通过对应的第二焊盘PD2而连接至与第一电源线PL1及第二电源线PL2连接的第一焊盘PD1。
时序控制器T-CON可以控制扫描驱动部SDV、数据驱动部DDV和发光驱动部EDV的操作。时序控制器T-CON可以响应于从外部接收的控制信号来生成扫描控制信号、数据控制信号和发光控制信号。
扫描控制信号可以通过第一控制线CSL1而被提供至扫描驱动部SDV。发光控制信号可以通过第二控制线CSL2而被提供至发光驱动部EDV。数据控制信号可以被提供至数据驱动部DDV。时序控制器T-CON可以从外部接收图像信号，并将图像信号的数据格式变换成符合数据驱动部DDV的接口规范来提供给数据驱动部DDV。
扫描驱动部SDV可以响应于扫描控制信号而生成多个扫描信号。扫描信号可以通过扫描线SL1～SLm被施加到各像素PX。扫描信号可以依次被施加到各像素PX。
数据驱动部DDV可以响应于数据控制信号而生成与图像信号对应的多个数据电压。各数据电压可以通过数据线DL1～DLn被施加到各像素PX。发光驱动部EDV可以响应于发光控制信号而生成多个发光信号。各发光信号可以通过发光线EL1～Elm被施加到各像素PX。
各像素PX可以响应于扫描信号而接受数据电压的提供。各像素PX可以响应于发光信号而以与数据电压对应的亮度的光进行发光，从而可以显示图像。各像素PX的发光时间可以根据发光信号来控制。
图5是例示性表示图4所示的某一像素的截面构成的图。
参照图5，像素PX可以包括发光元件OLED以及与发光元件OLED连接的晶体管TR。发光元件OLED可以包括第一电极AE、第二电极CE、空穴控制层HCL、电子控制层ECL以及发光层EML。第一电极AE可以是阳极，第二电极CE可以是阴极。发光元件OLED可以被定义为有机发光元件。
显示区域DA可以包括分别与各像素PX对应的发光区域PXA和发光区域PXA的周边的不发光区域NPXA。发光元件OLED可以配置在发光区域PXA，晶体管TR可以配置在不发光区域NPXA。
晶体管TR和发光元件OLED可以配置在基板SUB上。在基板SUB上配置缓冲层BFL，缓冲层BFL可以包括无机物质。
在缓冲层BFL上可以配置晶体管TR的半导体层SM。半导体层SM可以包括如非晶(Amorphous)硅或多晶(Poly)硅这样的无机材料的半导体或有机半导体。另外，半导体层SM可以包括氧化物半导体(oxide semiconductor)。虽然在图5中未图示，但是半导体层SM可以包括源极区域、漏极区域以及源极区域与漏极区域之间的沟道区域。
在缓冲层BFL上可以配置绝缘层INS以覆盖半导体层SM。绝缘层INS可以包括无机物质。在绝缘层INS上可以配置与半导体层SM重叠的晶体管TR的栅电极GE。栅电极GE可以被配置成与半导体层SM的沟道区域重叠。
可以在绝缘层INS上配置第一绝缘层INS1以覆盖栅电极GE。第一绝缘层INS1可以包括有机物质和/或无机物质。
在第一绝缘层INS1上彼此隔开来配置晶体管TR的源电极SE和漏电极DE。源电极SE可以通过在绝缘层INS和第一绝缘层INS1定义的第一接触孔CH1而与半导体层SM的源极区域连接。漏电极DE可以通过在绝缘层INS和第一绝缘层INS1定义的第二接触孔CH2而与半导体层SM的漏极区域连接。
源电极SE可以通过图4所示的连接线CNL而与第二电源线PL2连接。源电极SE可以通过第二电源线PL2及连接线CNL而接收第二电压。
可以在第一绝缘层INS1上配置第二绝缘层INS2以覆盖晶体管TR的源电极SE和漏电极DE。第二绝缘层INS2可以包括有机物质。在第二绝缘层INS2上可以配置连接电极CNE。连接电极CNE可以通过在第二绝缘层INS2定义的第三接触孔CH3而与漏电极DE连接。
可以在第二绝缘层INS2上配置第三绝缘层INS3以覆盖连接电极CNE。可以在第三绝缘层INS3上配置第一电极AE。第一电极AE可以通过在第三绝缘层INS3定义的第四接触孔CH4而与连接电极CNE连接。
第一电极AE可以通过连接电极CNE和晶体管TR而与图4所示的连接线CNL及第二电源线PL2连接。第一电极AE可以通过连接电极CNE和晶体管TR接收第二电压。
可以在第一电极AE和第三绝缘层INS3上配置用于使第一电极AE的预定部分露出的像素定义膜PDL。在像素定义膜PDL可以定义用于使第一电极AE的预定部分露出的开口部PX_OP。
空穴控制层HCL可以配置在第一电极AE和像素定义膜PDL上。空穴控制层HCL可以共同配置在发光区域PXA和不发光区域NPXA。空穴控制层HCL可以包括空穴传输层，还可以包括空穴注入层。
发光层EML可以配置在空穴控制层HCL上。发光层EML可以配置在与开口部PX_OP对应的区域。即，发光层EML可以在各像素PX中相互分开地形成。发光层EML可以包括有机物质和/或无机物质。发光层EML可以生成红色、绿色和蓝色中的某一种光。但是，并不限于此，发光层EML也可以通过生成红色、绿色和蓝色的光的有机物质的组合来生成白色光。
电子控制层ECL可以配置在发光层EML上。电子控制层ECL可以配置在空穴控制层HCL上以覆盖发光层EML。即，电子控制层ECL可以共同配置在发光区域PXA和不发光区域NPXA。电子控制层ECL可以包括电子传输层，还可以包括电子注入层。
第二电极CE可以配置在电子控制层ECL上。第二电极CE可以共同配置在各像素PX中。第二电极CE可以与图4所示的第一电源线PL1连接。第二电极CE可以通过第一电源线PL1接收第一电压。
薄膜封装层TFE可以配置在第二电极CE上。薄膜封装层TFE可以包括配置在第二电极CE上的第一封装层EN1、配置在第一封装层EN1上的第二封装层EN2和配置在第二封装层EN2上的第三封装层EN3。第一封装层EN1和第三封装层EN3可以是无机绝缘层，第二封装层EN2可以是有机绝缘层。
第一封装层EN1和第三封装层EN3可以保护像素PX免受水分和氧的影响。第二封装层EN2可以保护像素PX免受如灰尘粒子这样的异物的影响。前述的输入感知部ISP可以配置在薄膜封装层TFE上。
从缓冲层BFL到第三绝缘层INS3为止的层可被定义为电路元件层DP-CL。从第一电极AE到第二电极CE为止的层可被定义为显示元件层DP-OLED。
第一电压可以被施加到第二电极CE。第二电压可以通过晶体管TR被施加到发光元件OLED的第一电极AE。注入到发光层EML的空穴和电子结合而形成激子(exciton)，激子跃迁至基态的同时发光元件OLED可以发光。通过发光元件OLED发光，从而可以显示图像。
图6是例示性表示从图5所示的第一电源线到与第一电源线连接的像素为止的截面构成的图。图7是图6所示的第一区域AA1的放大图。图8是在平面上观察图6所示的第一区域AA1的平面图。
例示性地，在图7中省略了第一绝缘层INS1下方的各构成。另外，在图8中，例示性地示出了第一电源线PL1的一部分、桥接图案BP和第一子堤DM1_1的一部分。
参照图6，像素PX可以配置在基板SUB的显示区域DA上。第一电源线PL1和第二电源线PL2可以配置在基板SUB的非显示区域NDA上。
第二电源线PL2可以配置在第一绝缘层INS1上，第二绝缘层INS2可以配置在第二电源线PL2上。虽然未在图6中示出，但是第二电源线PL2可以通过图4所示的连接线CNL而与晶体管TR连接。
缓冲层BFL、绝缘层INS和第一绝缘层INS1可以配置在显示区域DA上并朝向非显示区域NDA延伸。缓冲层BFL和绝缘层INS可以比第一绝缘层INS1朝向非显示区域NDA延伸得更长。
第二绝缘层INS2和第三绝缘层INS3可以配置在显示区域DA上并朝向非显示区域NDA延伸。第二绝缘层INS2和第三绝缘层INS3可以朝向与显示区域DA和非显示区域NDA之间的边界相邻的非显示区域NDA的部分延伸。第一绝缘层INS1可以比第二绝缘层INS2和第三绝缘层INS3朝向非显示区域NDA延伸得更长。
像素定义膜PDL可以配置在显示区域DA上。配置在显示区域DA上的空穴控制层HCL和电子控制层ECL可以朝向非显示区域NDA延伸而配置在第三绝缘层INS3上。
显示装置DD可以包括第一堤DM1、第二堤DM2和桥接图案BP。第一堤DM1、第二堤DM2和桥接图案BP可以配置在非显示区域NDA上。第一堤DM1、第二堤DM2和桥接图案BP可以在非显示区域NDA配置在第一绝缘层INS1上。第一堤DM1、第二堤DM2和桥接图案BP可以被配置成远离第二绝缘层INS2和第三绝缘层INS3的边框。
第二堤DM2可以配置在显示区域DA与第一堤DM1之间。具体而言，第二堤DM2可以配置在第二绝缘层INS2及第三绝缘层INS3的边框与第一堤DM1之间。
参照图6和图7，桥接图案BP可以配置在第一堤DM1的下方。桥接图案BP可以配置在第一绝缘层INS1与第一堤DM1之间。桥接图案BP可以比第一堤DM1更向外侧延伸。因此，桥接图案BP的两侧可以向第一堤DM1的外部露出。
桥接图案BP可以包括导电物质。桥接图案BP可以利用与第二电源线PL2及晶体管TR的源-漏电极相同的物质同时被图案化来形成。
第一电源线PL1可以配置于在非显示区域NDA比第一绝缘层INS1延伸得更长的绝缘层INS上。第一电源线PL1可以在非显示区域NDA在第一绝缘层INS1上延伸。第一电源线PL1可以朝向第二绝缘层INS2的边框延伸。
第一电源线PL1可以经由第一堤DM1内而延伸。第一电源线PL1可以与向第一堤DM1的外部露出的桥接图案BP接触并电连接到桥接图案BP。配置在与第一堤DM1相邻的第一绝缘层INS1上的桥接图案BP的部分可以与第一电源线PL1连接。
第一电源线PL1可以配置在第二堤DM2的下方，并经过第二堤DM2的下方而延伸。具体而言，第一电源线PL1可以经过第二堤DM2与第一绝缘层INS1之间而向第二绝缘层INS2的上方延伸。
第一电源线PL1可以配置在第二绝缘层INS2的边框以及与第二绝缘层INS2的边框相邻的第二绝缘层INS2的部分上。第一电源线PL1可以利用与连接电极CNE相同的物质同时被图案化来形成。
发光元件OLED的第二电极CE可以向非显示区域NDA延伸而配置在空穴控制层HCL上。第二电极CE可以向非显示区域NDA延伸而配置在电子控制层ECL、空穴控制层HCL和第三绝缘层INS3的边框上。
第二电极CE可以向非显示区域NDA延伸，从而在第二堤DM2与第二绝缘层INS2的边框之间配置在第一电源线PL1上。第二电极CE可以与第一电源线PL1接触而与第一电源线PL1电连接。其结果，第一电源线PL1可以与像素PX电连接。
第一封装层EN1可以向非显示区域NDA延伸。第一封装层EN1可以在非显示区域NDA配置在第二电极CE、第一电源线PL1、第一堤DM1和第二堤DM2上。
第二封装层EN2可以向非显示区域NDA延伸。第二封装层EN2可以一直配置到第二堤DM2为止。第一封装层EN1可以比第二封装层EN2向非显示区域NDA延伸得更长。
在制造显示装置DD时，可以使具有流动性的有机物质固化来形成第二封装层EN2。具有流动性的有机物质即使流到非显示区域NDA，也会被第二堤DM2阻止。虽然未图示，但是越过第二堤DM2的有机物可以被第一堤DM1进一步阻止。
第三封装层EN3可以向非显示区域NDA延伸。第三封装层EN3可以在非显示区域NDA配置在第一封装层EN1和第二封装层EN2上。
第一堤DM1可以包括第一子堤DM1_1、配置在第一子堤DM1_1上的第二子堤DM1_2和配置在第二子堤DM1_2上的第三子堤DM1_3。第一子堤DM1_1可以包括与第二绝缘层INS2相同的物质。第二子堤DM1_2可以包括与第三绝缘层INS3相同的物质。第三子堤DM1_3可以包括与像素定义膜PDL相同的物质。
第二堤DM2可以包括第四子堤DM2_1和配置在第四子堤DM2_1上的第五子堤DM2_2。第四子堤DM2_1可以包括与第二子堤DM1_2相同的物质。第五子堤DM2_2可以包括与第三子堤DM1_3相同的物质。
第一子堤DM1_1和第二绝缘层INS2可以利用相同的物质同时进行图案化来形成。第二子堤DM1_2、第四子堤DM2_1和第三绝缘层INS3可以利用相同的物质同时进行图案化来形成。第三子堤DM1_3、第五子堤DM2_2和像素定义膜PDL可以利用相同的物质同时进行图案化来形成。
但是，这只是例示性说明，第一子堤DM1_1、第二子堤DM1_2和第三子堤DM1_3也可以利用与第四子堤DM2_1及第五子堤DM2_2不同的物质来形成。另外，第一子堤DM1_1、第二子堤DM1_2和第三子堤DM1_3也可以利用与第二绝缘层INS2和第三绝缘层INS3及像素定义膜PDL不同的物质来形成。
第一电源线PL1可以经过第一子堤DM1_1与第二子堤DM1_2之间以及第四子堤DM2_1与第一绝缘层INS1之间而延伸。桥接图案BP可以配置在第一子堤DM1_1的下方，从而可以配置在第一绝缘层INS1与第一子堤DM1_1之间。第一电源线PL1可以配置在向第一子堤DM1_1的外部露出的桥接图案BP的部分上，从而与桥接图案BP接触。
参照图8，第一电源线PL1和第一子堤DM1_1可以相互交叉地延伸。例如，第一电源线PL1可以在第一方向DR1上延伸。第一子堤DM1_1可以与第一电源线PL1交叉地在第二方向DR2上延伸。
以第二方向DR2为基准，桥接图案BP的宽度可以大于第一电源线PL1的宽度。以第一方向DR1为基准，桥接图案BP的宽度可以大于第一子堤DM1_1的宽度。向第一子堤DM1_1的外部露出的桥接图案BP的部分可以与第一电源线PL1重叠而与第一电源线PL1接触。
参照图6和图7，在非显示区域NDA减少的情况下，第一堤DM1和第二堤DM2的宽度也可能会变窄。第一堤DM1的宽度越窄，第一子堤DM1_1的上表面的宽度也可能会越窄。
在如第一子堤DM1_1那样向上部突出的结构物的上表面上形成第一电源线PL1时，第一子堤DM1_1的上表面的宽度越窄，设置在第一子堤DM1_1的上表面上的第一电源线PL1越可能会出现断线(非电连接)。因此，可能会产生向各像素PX无法正常施加电源的电源不良。
但是，在本发明的实施例中，设置在第一子堤DM1_1的上表面上的第一电源线PL1即使变成断线，第一电源线PL1也可以通过桥接图案BP而被电连接。因此，可以通过第一电源线PL1向各像素PX正常施加第一电压，因此可以减少电源不良。
图9和图10是例示性表示本发明的其他实施例涉及的显示装置的截面构成的图。
图9和图10例示了与图6对应的截面。以下，以与图6所示的构成不同的构成为主，说明图9和图10所示的显示装置DD_1、DD_2的构成。另外，相同的构成使用相同的符号进行了图示。
参照图9，在显示装置DD_1的第一绝缘层INS1可以定义凹陷部RES。凹陷部RES在平面上观察时可以被定义在与第一堤DM1重叠的第一绝缘层INS1的上表面。凹陷部RES的宽度在平面上观察时可以大于第一堤DM1的宽度。
在凹陷部RES可以配置桥接图案BP。由于桥接图案BP配置在凹陷部RES，因此可以将桥接图案BP更加稳定地配置在第一绝缘层INS1。
在桥接图案BP上可以配置第一堤DM1。如前所述，第一电源线PL1可以配置在向第一堤DM1的外部露出的桥接图案BP的部分上，从而与桥接图案BP接触。
参照图10，在显示装置DD_2的第一绝缘层INS1可以定义开口部OP。开口部OP在平面上观察时可以与第一堤DM1重叠。开口部OP的宽度在平面上观察时可以大于第一堤DM1的宽度。
在开口部OP可以配置桥接图案BP。由于桥接图案BP配置在开口部OP，因此桥接图案BP可以更加稳定地被配置在第一绝缘层INS1。
在桥接图案BP上可以配置第一堤DM1。在开口部OP内，第一电源线PL1可以配置在向第一堤DM1的外部露出的桥接图案BP的部分上，从而与桥接图案BP接触。
图11至图14是表示本发明的各实施例涉及的桥接图案的图。
例示性地，图11至图14示出与图8对应的平面图。以下，以与图8所示的构成不同的构成为主，说明图11至图14所示的桥接图案BP_1～BP_4的构成。另外，相同的构成使用相同的符号进行了图示。
参照图11，第一电源线PL1可以在第一方向DR1上延伸，第一子堤DM1_1可以在第二方向DR2上延伸，以第二方向DR2为基准，桥接图案BP_1的宽度可以小于第一电源线PL1的宽度。以第一方向DR1为基准，桥接图案BP_1的宽度可以大于第一子堤DM1_1的宽度。向第一子堤DM1_1的外部露出的桥接图案BP_1的部分可以与第一电源线PL1接触。
参照图12，桥接图案BP_2可以在第一方向DR1上延伸，可以包括排列在第二方向DR2上的多个子桥接图案SBP。例示性地示出了两个子桥接图案SBP，但是子桥接图案SBP的个数并不限于此，可以多于两个。
以第二方向DR2为基准，子桥接图案SBP各自的宽度可以小于第一电源线PL1的宽度。以第一方向DR1为基准，子桥接图案SBP各自的长度可以大于第一子堤DM1_1的宽度。向第一子堤DM1_1的外部露出的各子桥接图案SBP的部分可以与第一电源线PL1接触。
参照图13，桥接图案BP_3可以以第二方向DR2为基准具有比第一电源线PL1小的宽度，且可以以第一方向DR1为基准具有比第一子堤DM1_1大的宽度。桥接图案BP_3延伸成具有连续的曲线形状。在桥接图案BP_3可以定义至少一个第一开口部OP1_1。第一开口部OP1_1可以具有椭圆形状，但是第一开口部OP1_1的形状并不限于此。
参照图14，桥接图案BP_4可以以第二方向DR2为基准具有比第一电源线PL1大的宽度，且以第一方向DR1为基准具有比第一子堤DM1_1大的宽度。在桥接图案BP_4可以定义多个第一开口部OP1_2。第一开口部OP1_2可以被排列成矩阵形态，且可以具有四边形形状。
虽然未图示，但是进一步地，第一开口部OP1_2也可以定义在图11所示的桥接图案BP_1中。另外，图11至图14所示的桥接图案BP_1～BP_4也可以适用于图9和图10所示的显示装置DD_1、DD_2。
以上，参照实施例进行了说明，但是本领域技术人员应当能够理解在不超出权利要求书记载的本发明的思想以及领域的范围内可对本发明进行各种修正以及变更。另外，本发明公开的实施例并不是用于限定本发明的技术思想，应当解释为权利要求书及其等同范围内的所有的技术思想均包含在本发明的权利范围内。

Claims (16)

1.一种显示装置，包括：
基板，包括显示区域和所述显示区域的周边的非显示区域；
像素，配置在所述显示区域上；
第一堤，配置在所述非显示区域上，且包括第一子堤和配置在所述第一子堤上的第二子堤；
第一电源线，配置在所述非显示区域上，且经过所述第一子堤和所述第二子堤之间而连接到所述像素；以及
桥接图案，配置在所述第一子堤的下方，且与所述第一电源线连接。
2.根据权利要求1所述的显示装置，其中，
所述第一电源线在第一方向上延伸，以与所述第一方向交叉的第二方向为基准，所述桥接图案的宽度大于所述第一电源线的宽度。
3.根据权利要求2所述的显示装置，其中，
所述第一子堤在所述第二方向上延伸，以所述第一方向为基准，所述桥接图案的宽度大于所述第一子堤的宽度。
4.根据权利要求3所述的显示装置，其中，
所述第一电源线与向所述第一子堤的外部露出的所述桥接图案接触。
5.根据权利要求1所述的显示装置，其中，
所述桥接图案包括导电物质。
6.根据权利要求1所述的显示装置，其中，
所述像素包括：
发光元件，配置在所述显示区域上，且包括第一电极、第二电极以及配置在所述第一电极与所述第二电极之间的发光层；以及
晶体管，配置在所述显示区域上，且与所述第一电极连接，
所述第二电极向所述非显示区域延伸而与所述第一电源线连接。
7.根据权利要求6所述的显示装置，还包括：
第二电源线，与所述晶体管连接，
所述第一电源线接受第一电压的施加，所述第二电源线接受具有比所述第一电压高的电平的第二电压的施加。
8.根据权利要求1所述的显示装置，还包括：
第二堤，在所述显示区域与所述第一堤之间配置在所述非显示区域上，
所述第一电源线配置在所述第二堤的下方。
9.根据权利要求8所述的显示装置，其中，
所述第一堤还包括配置在所述第二子堤上的第三子堤，
所述第二堤包括：
第四子堤；以及
第五子堤，配置在所述第四子堤上，
所述第二子堤包括与所述第四子堤相同的物质，
所述第三子堤包括与所述第五子堤相同的物质。
10.根据权利要求9所述的显示装置，还包括：
第一绝缘层，配置在所述基板上，
所述第一堤和所述第二堤配置在所述第一绝缘层上，且所述桥接图案配置在所述第一绝缘层与所述第一子堤之间。
11.根据权利要求10所述的显示装置，其中，
所述第一电源线经过所述第四子堤和所述第一绝缘层之间而延伸。
12.根据权利要求10所述的显示装置，其中，
所述桥接图案配置于凹陷部，该凹陷部定义在所述第一绝缘层的上表面。
13.根据权利要求10所述的显示装置，其中，
所述桥接图案配置在开口部，该开口部定义在所述第一绝缘层。
14.根据权利要求1所述的显示装置，其中，
所述第一电源线在第一方向上延伸，所述第一子堤在与所述第一方向交叉的第二方向上延伸，
以所述第二方向为基准，所述桥接图案的宽度小于所述第一电源线的宽度，并且以所述第一方向为基准，所述桥接图案的宽度大于所述第一子堤的宽度。
15.根据权利要求14所述的显示装置，其中，
所述桥接图案包括在所述第一方向上延伸且排列在所述第二方向上的多个子桥接图案。
16.根据权利要求1所述的显示装置，其中，
在所述桥接图案定义有至少一个第一开口部。
CN202011072665.5A 2020-02-18 2020-10-09 显示装置 Pending CN113345930A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2020-0019643 2020-02-18
KR1020200019643A KR20210105469A (ko) 2020-02-18 2020-02-18 표시 장치

Publications (1)

Publication Number Publication Date
CN113345930A true CN113345930A (zh) 2021-09-03

Family

ID=77272825

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011072665.5A Pending CN113345930A (zh) 2020-02-18 2020-10-09 显示装置

Country Status (3)

Country Link
US (1) US11711952B2 (zh)
KR (1) KR20210105469A (zh)
CN (1) CN113345930A (zh)

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102133421B1 (ko) 2013-08-26 2020-07-14 엘지디스플레이 주식회사 유기 발광 장치와 이의 제조방법
KR102648401B1 (ko) * 2016-09-30 2024-03-18 삼성디스플레이 주식회사 디스플레이 장치
KR20180091987A (ko) * 2017-02-06 2018-08-17 삼성디스플레이 주식회사 디스플레이 장치
KR102457251B1 (ko) 2017-03-31 2022-10-21 삼성디스플레이 주식회사 유기 발광 표시 장치
KR20190023866A (ko) 2017-08-30 2019-03-08 엘지디스플레이 주식회사 유기발광 표시장치
KR102360094B1 (ko) * 2017-09-15 2022-02-09 삼성디스플레이 주식회사 표시 장치
KR102470042B1 (ko) * 2017-11-16 2022-11-24 삼성디스플레이 주식회사 표시 장치
KR102602191B1 (ko) * 2018-08-24 2023-11-15 삼성디스플레이 주식회사 디스플레이 장치
KR20200071194A (ko) * 2018-12-10 2020-06-19 삼성디스플레이 주식회사 표시 장치
KR102568299B1 (ko) * 2018-12-20 2023-08-17 엘지디스플레이 주식회사 전계 발광 표시 장치
KR20200081628A (ko) * 2018-12-27 2020-07-08 삼성디스플레이 주식회사 디스플레이 장치
KR102642351B1 (ko) * 2018-12-31 2024-02-28 엘지디스플레이 주식회사 전계 발광 표시 장치
KR20200091050A (ko) * 2019-01-21 2020-07-30 삼성디스플레이 주식회사 디스플레이 장치
KR20200123906A (ko) * 2019-04-22 2020-11-02 삼성디스플레이 주식회사 디스플레이 장치

Also Published As

Publication number Publication date
US11711952B2 (en) 2023-07-25
KR20210105469A (ko) 2021-08-27
US20210257437A1 (en) 2021-08-19

Similar Documents

Publication Publication Date Title
KR20200124794A (ko) 표시 장치
EP3809464A1 (en) Display device
KR20210000359A (ko) 표시 장치
KR20200133871A (ko) 표시 장치
CN114122301A (zh) 显示装置及用于制造显示装置的方法
KR102488120B1 (ko) 표시 장치
KR20210053612A (ko) 투명 표시 패널 및 이를 포함하는 투명 표시 장치
US20230251731A1 (en) Display device
KR20210010782A (ko) 표시 장치 및 그것의 제조 방법
KR20210055843A (ko) 표시 장치
CN113345930A (zh) 显示装置
KR20220128506A (ko) 표시 장치
CN112786658A (zh) 显示装置
US20230320148A1 (en) Display device
KR102669274B1 (ko) 표시 장치
CN113823658A (zh) 显示装置及其制造方法
US12001238B2 (en) Display device and manufacturing method thereof
US11450836B2 (en) Display device
US20230325041A1 (en) Input sensing part and display device including the same
CN114628457A (zh) 显示装置及其制造方法
KR20240011919A (ko) 표시장치 및 이의 제조방법
KR20210115084A (ko) 표시 장치
KR20240048079A (ko) 표시장치 및 이의 제조방법
KR20200097850A (ko) 표시 장치
KR20240048610A (ko) 표시 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination