KR20200081628A - 디스플레이 장치 - Google Patents

디스플레이 장치 Download PDF

Info

Publication number
KR20200081628A
KR20200081628A KR1020180171136A KR20180171136A KR20200081628A KR 20200081628 A KR20200081628 A KR 20200081628A KR 1020180171136 A KR1020180171136 A KR 1020180171136A KR 20180171136 A KR20180171136 A KR 20180171136A KR 20200081628 A KR20200081628 A KR 20200081628A
Authority
KR
South Korea
Prior art keywords
disposed
layer
display
display area
film
Prior art date
Application number
KR1020180171136A
Other languages
English (en)
Inventor
최원준
김일주
정영배
김덕중
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020180171136A priority Critical patent/KR20200081628A/ko
Priority to EP19219199.7A priority patent/EP3680756A1/en
Priority to US16/726,356 priority patent/US11239287B2/en
Priority to CN201911376922.1A priority patent/CN111384135A/zh
Publication of KR20200081628A publication Critical patent/KR20200081628A/ko
Priority to US17/649,283 priority patent/US11871638B2/en
Priority to US18/407,084 priority patent/US20240147808A1/en

Links

Images

Classifications

    • H01L51/5281—
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0445—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using two or more layers of sensing electrodes, e.g. using two layers of electrodes separated by a dielectric layer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0448—Details of the electrode shape, e.g. for enhancing the detection of touches, for generating specific electric field shapes, for enhancing display quality
    • H01L27/323—
    • H01L27/3244—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/86—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/8791—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K59/8792—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. black layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/88—Dummy elements, i.e. elements having non-functional features

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Human Computer Interaction (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Quality & Reliability (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 비표시영역에서의 외광 반사에 의한 불량이 최소화된 디스플레이 장치를 위하여, 표시패널 및 상기 표시패널 상에 배치된 터치유닛을 포함하고, 상기 표시패널은, 표시영역 및 상기 표시영역 주변의 비표시영역을 포함하는, 기판; 상기 비표시영역 상에서 상기 표시영역 외곽을 따라 개구로 정의된 밸리부를 포함하는, 절연부; 및 상기 표시영역 상에 배치되며, 박막트랜지스터와 전기적으로 연결된 발광소자를 포함하는, 표시부;를 포함하고, 상기 터치유닛은 상기 밸리부와 중첩하여 외부광 반사율을 감소시키는 반사방지부를 구비하는, 디스플레이 장치를 제공한다.

Description

디스플레이 장치{Display apparatus}
본 발명은 디스플레이 장치에 관한 것으로서, 더 상세하게는 비표시영역에서의 외광 반사에 의한 불량이 최소화된 디스플레이 장치에 관한 것이다.
디스플레이 장치들 중, 유기발광 디스플레이 장치는 시야각이 넓고 컨트라스트가 우수할 뿐만 아니라 응답속도가 빠르다는 장점을 가지고 있어 차세대 디스플레이 장치로서 주목을 받고 있다.
일반적으로 유기발광 디스플레이 장치는 기판 상에 박막 트랜지스터 및 유기발광소자들을 형성하고, 유기발광소자들이 스스로 빛을 발광하여 작동한다. 이러한 유기발광 디스플레이 장치는 휴대폰 등과 같은 소형 제품의 디스플레이부로 사용되기도 하고, 텔레비전 등과 같은 대형 제품의 디스플레이부로 사용되기도 한다.
유기발광 디스플레이 장치는 화소가 배치된 표시영역과 표시영역 외곽의 비표시영역을 갖는다. 이러한 유기발광 디스플레이 장치의 비표시영역은 기판의 가장자리를 따라 형성되므로, 외부 투습 방지를 위한 구조들이 배치된다.
그러나 이러한 종래의 유기발광 디스플레이 장치에는, 외부 투습 방지를 위한 구조물에 외광이 반사되어 비표시영역 내에 빛샘 불량이 발행한다는 문제점이 존재하였다.
본 발명은 상기와 같은 문제점을 포함하여 여러 문제점들을 해결하기 위한 것으로서, 비표시영역에서의 외광 반사에 의한 불량이 최소화된 디스플레이 장치를 제공하는 것을 목적으로 한다. 그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.
본 발명의 일 관점에 따르면, 표시패널 및 상기 표시패널 상에 배치된 터치유닛을 포함하고, 상기 표시패널은, 표시영역 및 상기 표시영역 주변의 비표시영역을 포함하는, 기판; 상기 비표시영역 상에서 상기 표시영역 외곽을 따라 개구로 정의된 밸리부를 포함하는, 절연부; 및 상기 표시영역 상에 배치되며, 박막트랜지스터와 전기적으로 연결된 발광소자를 포함하는, 표시부;를 포함하고, 상기 터치유닛은 상기 밸리부와 중첩하여 외부광 반사율을 감소시키는 반사방지부를 구비하는, 디스플레이 장치가 제공된다.
본 실시예에 따르면, 상기 터치유닛은 상기 표시패널 상에 직접 배치되고, 상기 터치유닛은, 상기 표시영역에 대응하도록 배치된, 감지전극; 및 상기 비표시영역에 대응하도록 배치되고 상기 감지전극에 연결된, 신호라인;을 포함할 수 있다.
본 실시예에 따르면, 상기 감지전극은, 제1 도전층; 상기 제1 도전층 상에 배치된 제2 도전층; 상기 제1 도전층과 상기 제2 도전층 사이에 배치된 제1 절연층; 및 상기 제2 도전층 상에 배치된 제2 절연층;을 포함할 수 있다.
본 실시예에 따르면, 상기 반사방지부는 상기 제2 도전층과 동일물질을 포함할 수 있다.
본 실시예에 따르면, 상기 감지전극은 메쉬 형상을 가질 수 있다.
본 실시예에 따르면, 상기 감지전극은 제1 감지전극 및 제2 감지전극을 포함하고, 상기 신호라인은 상기 제1 감지전극에 연결된 제1 신호라인 및 상기 제2 감지전극에 연결된 제2 신호라인을 포함할 수 있다.
본 실시예에 따르면, 상기 신호라인의 적어도 일부는 상기 밸리부와 중첩될 수 있다.
본 실시예에 따르면, 상기 반사방지부는 상기 신호라인의 적어도 일부를 포함할 수 있다.
본 실시예에 따르면, 상기 터치유닛은 상기 신호라인의 외곽 측에 배치되며 전기적 신호가 인가되지 않는 더미층을 더 포함하고, 상기 더미층의 적어도 일부는 상기 밸리부와 중첩할 수 있다.
본 실시예에 따르면, 상기 반사방지부는 상기 더미층의 적어도 일부를 포함할 수 있다.
본 실시예에 따르면, 상기 터치유닛은 상기 신호라인의 외곽 측에 배치되는 정전기방지라인을 더 포함하고, 상기 정전기방지라인의 적어도 일부는 상기 밸리부와 중첩할 수 있다.
본 실시예에 따르면, 상기 반사방지부는 상기 정전기방지라인의 적어도 일부를 포함할 수 있다.
본 실시예에 따르면, 상기 터치유닛은 상기 신호라인의 최외각에 배치되어 상기 신호라인 간의 신호 간섭을 방지하는 가드라인을 더 포함하고, 상기 가드라인의 적어도 일부는 상기 밸리부와 중첩할 수 있다.
본 실시예에 따르면, 상기 반사방지부는 상기 가드라인의 적어도 일부를 포함할 수 있다.
본 실시예에 따르면, 상기 반사방지부의 폭은 상기 밸리부의 폭 보다 클수 있다.
본 실시예에 따르면, 상기 발광소자는 화소전극, 상기 화소전극 상에 배치된 공통전극 및 상기 화소전극과 상기 공통전극 사이에 배치된 발광층을 포함하고, 상기 표시패널은 상기 공통전극 상에 배치되고, 제1 봉지 무기막, 상기 제1 봉지 무기막 상에 배치되는 제2 봉지 무기막 및 상기 제1 봉지 무기막과 상기 제2 봉지 무기막 사이에 개재되는 봉지 유기막을 포함하는 봉지부를 더 구비하고, 상기 터치유닛은 상기 제2 봉지 무기막 상에 배치될 수 있다.
본 실시예에 따르면, 상기 공통전극은 상기 비표시영역의 일부로 연장되어 상기 밸리부를 덮도록 배치될 수 있다.
본 실시예에 따르면, 상기 표시패널의 표시영역은 라운드형 코너부를 포함할 수 있다.
본 실시예에 따르면, 상기 터치유닛은 상기 표시영역의 형상에 대응하도록 일부 영역이 소정의 곡률을 갖도록 구비될 수 있다.
본 실시예에 따르면, 상기 절연부는 제1 절연막 및 상기 제1 절연막 상에 배치된 제2 절연막을 포함하고, 상기 밸리부는 상기 제1 절연막에 정의된 제1 개구 및 상기 제2 절연막에 정의된 제2 개구를 포함할 수 있다.
본 실시예에 따르면, 상기 표시부는, 상기 박막트랜지스터를 덮도록 상기 박막트랜지스터 상에 배치된 평탄화막 및 상기 평탄화막 상에 배치되고 상기 발광소자의 발광영역을 정의하는 개구를 갖는 화소정의막을 더 포함하고, 상기 제1 절연막은 상기 평탄화막과 동일물질을 포함하고, 상기 제2 절연막은 상기 화소정의막과 동일물질을 포함할 수 있다.
본 실시예에 따르면, 상기 절연부는 제1 절연막, 상기 제1 절연막 상에 배치된 제2 절연막 및 상기 제2 절연막 상에 배치된 제3 절연막을 포함하고, 상기 밸리부는 상기 제1 절연막에 정의된 제1 개구, 상기 제2 절연막에 정의된 제2 개구 및 상기 제3 절연막에 정의된 제3 개구를 포함할 수 있다.
본 실시예에 따르면, 상기 표시부는, 상기 박막트랜지스터를 덮도록 상기 박막트랜지스터 상에 배치된 제1 평탄화막, 상기 제1 평탄화막 상에 배치된 제2 평탄화막 및 상기 제2 평탄화막 상에 배치되고 상기 발광소자의 발광영역을 정의하는 개구를 갖는 화소정의막을 더 포함하고, 상기 제1 절연막은 상기 제1 평탄화막과 동일물질을 포함하고, 상기 제2 절연막은 상기 제2 평탄화막과 동일물질을 포함하며, 상기 제3 절연막은 상기 화소정의막과 동일물질을 포함할 수 있다.
본 실시예에 따르면, 평면상에서 상기 밸리부는 상기 표시영역의 외곽을 둘러싸도록 배치되며, 적어도 일측이 개방된 형상일 수 있다.
본 실시예에 따르면, 상기 밸리부는 2단 이상의 단차 구조를 가질 수 있다.
본 실시예에 따르면, 상기 밸리부의 내측면은 테이퍼진 경사면을 가질 수있다.
본 발명의 다른 관점에 따르면, 표시영역 및 상기 표시영역 주변의 비표시영역을 포함하는, 기판; 상기 표시영역 상에 배치되며, 박막트랜지스터와 전기적으로 연결된 발광소자를 포함하는, 표시부; 상기 표시영역에서 연장되어 상기 비표시영역 상에 적어도 일부 배치되며, 상기 표시영역의 외곽을 따라 개구로서 정의되는 밸리부를 포함하는, 절연부; 적어도 하나의 무기막 및 적어도 하나의 유기막을 포함하며, 상기 발광소자를 밀봉하도록 상기 발광소자 상에 배치되는, 봉지부; 상기 봉지부 상에 배치되며, 상기 표시영역에 대응하도록 배치된 감지전극, 상기 비표시영역에 대응하도록 배치되고 상기 감지전극에 연결된 신호라인 및 및 상기 신호라인의 일측에 배치되는 더미층을 포함하는, 터치유닛;을 구비하고, 상기 더미층은 상기 밸리부와 중첩될 수 있다.
본 실시예에 따르면, 상기 감지전극은 복수의 제1 감지전극 및 복수의 제2 감지전극을 포함하고, 상기 신호라인은 상기 복수의 제1 감지전극에 각각 연결된 복수의 제1 신호라인 및 상기 복수의 제2 감지전극에 각각 연결된 복수의 제2 신호라인을 포함하며, 상기 더미층은 상기 복수의 제1 신호라인 중 최외곽에 배치된 제1 신호라인과 복수의 제2 신호라인 중 최외곽에 배치된 제2 신호라인 사이에 배치될 수 있다.
전술한 것 외의 다른 측면, 특징, 이점은 이하의 발명을 실시하기 위한 구체적인 내용, 청구범위 및 도면으로부터 명확해질 것이다.
상기한 바와 같이 이루어진 본 발명의 일 실시예에 따르면, 비표시영역에서의 외광 반사에 의한 불량이 최소화된 디스플레이 장치를 구현할 수 있다. 물론 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.
도 1은 본 발명의 일 실시예에 따른 디스플레이 장치를 개략적으로 도시한 평면도이다.
도 2는 도 1의 디스플레이 장치(1)의 단면을 개략적으로 도시한 단면도이다.
도 3은 도 1의 디스플레이 장치(1)의 표시패널(DP)을 개략적으로 도시한 평면도이다.
도 4는 본 발명의 일 실시예에 따른 화소의 등가 회로도이다.
도 5는 본 발명의 일 실시예에 따른 디스플레이 장치(1)에 있어서 표시패널(DP) 및 터치유닛(TU)의 적층 구조를 개략적으로 도시하는 단면도이다.
도 6은 본 발명의 일 실시예에 따른 디스플레이 장치(1)의 터치유닛(TU)을 개략적으로 도시하는 평면도이다.
도 7은 본 발명의 일 실시예에 따른 디스플레이 장치(1)의 표시패널(DP)을 개략적으로 도시하는 단면도이다.
도 8은 도 7의 표시영역(DA)의 일부를 도시한 단면도이다.
도 9는 본 발명의 다른 일 실시예에 따른 디스플레이 장치의 표시패널(DP')를 개략적으로 도시하는 단면도이다.
도 10 및 도 11은 본 발명의 일 실시예에 따른 디스플레이 장치의 일부를 개략적으로 도시하는 단면도이다.
도 12는 본 발명의 다른 일 실시예에 따른 디스플레이 장치의 일부를 개략적으로 도시하는 단면도이다.
도 13 내지 도 18은 본 발명의 일 실시예에 따른 디스플레이 장치의 일부를 개략적으로 도시한 평면도들이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
이하의 실시예에서, 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다. 또한, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
한편, 포함하다 또는 가지다 등의 용어는 명세서상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다. 또한, 막, 영역, 구성 요소 등의 부분이 다른 부분 "위에" 또는 "상에" 있다고 할 때, 다른 부분의 "바로 위에" 또는 "바로 상에" 있는 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다.
도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
x축, y축 및 z축은 직교 좌표계 상의 세 축으로 한정되지 않고, 이를 포함하는 넓은 의미로 해석될 수 있다. 예를 들어, x축, y축 및 z축은 서로 직교할 수도 있지만, 서로 직교하지 않는 서로 다른 방향을 지칭할 수도 있다.
어떤 실시예가 달리 구현 가능한 경우에 특정한 공정 순서는 설명되는 순서와 다르게 수행될 수도 있다. 예를 들어, 연속하여 설명되는 두 공정이 실질적으로 동시에 수행될 수도 있고, 설명되는 순서와 반대의 순서로 진행될 수 있다.
도 1은 본 발명의 일 실시예에 따른 디스플레이 장치를 개략적으로 도시한 평면도이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 디스플레이 장치(1)는 이미지를 표시하는 표시영역(DA) 및 표시영역(DA)에 인접한 비표시영역(NDA)를 포함한다. 비표시영역(NDA)은 이미지가 표시되지 않는 영역이다. 도시되어 있지는 않으나, 표시영역(DA)에는 사진, 동영상의 이미지 또는 시간, 아이콘 등의 이미지가 표시할 수 있다.
본 발명의 일 실시예에서 평면형 표시면을 구비한 디스플레이 장치(1)를 도시하였으나, 이에 제한되지 않는다. 디스플레이 장치(1)는 곡면형 표시면 또는 입체형 표시면을 포함할 수도 있다. 입체형 표시면은 서로 다른 방향을 지시하는 복수 개의 표시영역들을 포함하고, 예컨대, 다각 기둥형 표시면을 포함할 수도 있다.
본 실시예에 따른 디스플레이 장치(1)는 플렉서블형 디스플레이 장치일 수 있다. 그러나 이에 제한되지 않고, 본 발명에 따른 디스플레이 장치(1)는 리지드형 디스플레이 장치(1)일 수 있다. 본 실시예에서 핸드폰 단말기에 적용될 수 있는 디스플레이 장치(1)를 예시적으로 도시하였다. 도시하지 않았으나, 메인보드에 실장된 전자모듈들, 카메라 모듈, 전원모듈 등이 디스플레이 장치(1)과 함께 브라켓/케이스 등에 배치됨으로써 핸드폰 단말기를 구성할 수 있다. 본 발명에 따른 디스플레이 장치(1)는 텔레비전, 모니터 등과 같은 대형 전자장치를 비롯하여, 테블릿, 자동차 네비게이션, 게임기, 스마트 와치 등과 같은 중소형 전자장치 등에 적용될 수 있다.
도 1에 도시된 것과 같이, 디스플레이 장치(1)에서 표시영역(DA)은 대략 사각형상일 수 있다. 표시영역(DA)의 네 코너부(DA-C)는 소정의 곡률을 갖는 라운드형 형상일 수 있다. 비표시영역(NDA)은 표시영역(DA)을 에워싸을 수 있다. 다만, 이에 제한되지 않고, 표시영역(DA)의 형상과 비표시영역(NDA)의 형상은 상대적으로 디자인될 수 있다.
도 2는 도 1의 디스플레이 장치(1)의 단면을 개략적으로 도시한 단면도이다. 도 2는 디스플레이 장치(1)를 구성하는 기능성 패널 및/또는 기능성 유닛들의 적층관계를 설명하기 위해 단순하게 도시되었다.
도 2를 참조하면, 본 발명의 일 실시예에 따른 디스플레이 장치(1)는 표시패널(DP), 터치유닛(TU), 편광유닛(PU) 및 윈도우유닛(WU)을 포함할 수 있다. 표시패널(DP), 터치유닛(TU), 편광유닛(PU) 및 윈도우유닛(WU) 중 적어도 일부의 구성들은 연속공정에 의해 형성되거나, 적어도 일부의 구성들은 접착부재를 통해 서로 결합될 수 있다. 도 2에는 접착부재로써 광학 투명 접착부재(OCA)가 예시적으로 도시되었다. 이하에서 설명되는 접착부재는 통상의 접착제 또는 점착제를 포함할 수 있다. 본 발명의 일 실시예에서 편광유닛(PU) 및 윈도우유닛(WU)은 다른 구성으로 대체되거나 생략될 수 있다.
터치유닛(TU)은 표시패널(DP)에 직접 배치된다. 본 명세서에서 "B의 구성이 A의 구성 상에 직접 배치된다"는 것은 A의 구성과 B의 구성 사이에 별도의 접착층/접착부재이 배치되지 않는 것을 의미한다. B 구성은 A 구성이 형성된 이후에 A구성이 제공하는 베이스면 상에 연속공정을 통해 형성된다.
표시패널(DP)과 표시패널(DP) 상에 직접 배치된 터치유닛(TU)을 포함하여 표시모듈(DM)로 정의될 수 있다. 표시모듈(DM)과 편광유닛(PU) 사이, 편광유닛(PU)과 윈도우유닛(WU) 사이 각각에 광학 투명 접착부재(OCA)가 배치된다.
표시패널(DP)은 이미지를 생성하고, 터치유닛(TU)은 외부입력(예컨대, 터치 이벤트)의 좌표정보를 획득한다. 별도로 도시하지 않았으나, 본 발명의 일 실시예에 따른 표시모듈(DM)은 표시패널(DP)의 하면에 배치된 보호부재를 더 포함할 수 있다. 보호부재와 표시패널(DP)은 접착부재를 통해 결합될 수 있다.
본 발명의 일 실시예에 따른 표시패널(DP)은 발광형 표시패널일 수 있고, 특별히 제한되지 않는다. 예컨대, 표시패널(DP)은 유기발광 표시패널 또는 퀀텀닷 발광 표시패널일 수 있다. 유기발광 표시패널의 발광층은 유기발광물질을 포함할 수 있다. 퀀텀닷 발광 표시패널의 발광층은 퀀텀닷, 및 퀀텀로드 등을 포함할 수 있다. 이하, 표시패널(DP)은 유기발광 표시패널로 설명된다.
편광유닛(PU)은 윈도우유닛(WU)의 상측으로부터 입사되는 외부광의 반사율을 감소시킨다. 본 발명의 일 실시예에 따른 편광유닛(PU)은 위상지연자(retarder) 및 편광자(polarizer)를 포함할 수 있다. 위상지연자는 필름타입 또는 액정 코팅타입일 수 있고, θ/2 위상지연자 및/또는 θ/4 위상지연자를 포함할 수 있다. 편광자 역시 필름타입 또는 액정 코팅타입일 수 있다. 필름타입은 연신형 합성수지 필름을 포함하고, 액정 코팅타입은 소정의 배열로 배열된 액정들을 포함할 수 있다. 위상지연자 및 편광자는 보호필름을 더 포함할 수 있다. 위상지연자(retarder) 및 편광자(polarizer) 자체 또는 보호필름이 편광유닛(PU)의 베이스층으로 정의될 수 있다.
이하에서는 표시패널(DP) 및 터치유닛(TU) 구조에 대해 상세하게 설명한다.
도 3은 도 1의 디스플레이 장치(1)의 표시패널(DP)을 개략적으로 도시한 평면도이다.
도 3을 참조하면, 표시패널(DP)은 기판(100) 상에 배치된 표시부(10), 제1 및 제2 스캔 구동부(20, 30), 단자부(40), 데이터 구동부(50), 구동전압공급라인(60), 공통전압공급라인(70) 및 스위칭부(80)를 포함한다.
기판(100)은 SiO2를 주성분으로 하는 유리, 금속 또는 유기물과 같은 재질로 형성될 수 있다. 일 실시예에 따르면, 기판(100)은 플렉서블한 재질로 형성될 수 있다. 예컨대, 기판(100)은 폴리이미드(polyimide)와 같은 플렉서블한 플라스틱 재질로 형성될 수 있으나 본 발명은 이에 한정되지 않는다.
다른 실시예로써, 플라스틱 재질은, 폴리에테르술폰(PES, polyethersulphone), 폴리아크릴레이트(PAR, polyacrylate), 폴리에테르 이미드(PEI, polyether imide), 폴리에틸렌 나프탈레이트(PEN, polyethyelenen napthalate), 폴리에틸렌 테레프탈레이드(PET, polyethyeleneterepthalate), 폴리페닐렌 설파이드(polyphenylene sulfide: PPS), 폴리아릴레이트(polyallylate), 폴리이미드(polyimide), 폴리카보네이트(PC), 셀룰로오스 트리 아세테이트(TAC), 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate: CAP), 환형 올레핀 고분자(Cyclic olefin polymer), 환형 올레핀 공중합체(Cyclic olefin copolymer)등일 수 있다.
표시부(10)는 제1 방향(D1)으로 연장된 스캔선(SL) 및 제1 방향(D1)과 교차하는 제2 방향(D2)으로 연장된 데이터선(DL) 및 구동전압선(PL)에 연결된 화소(P)들을 포함한다.
각 화소(P)는 예컨대, 적색, 녹색, 청색 또는 백색의 빛을 방출하며, 일 예로 유기발광소자(organic light emitting diode)를 포함할 수 있다. 표시부(10)는 화소(P)들에서 방출되는 빛을 통해 소정의 이미지를 제공하며, 화소(P)들에 의해 표시영역(DA)이 정의된다. 본 명세서에서 비표시영역(NDA)은 화소(P)들이 배치되지 않은 영역으로, 이미지를 제공하지 않는 영역을 나타낸다.
표시부(10)는 대략 사각형의 형상을 가지나, 다양한 실시예로서 다각형, 원형, 타원형 또는 이들의 일부에 대응하는 형상으로 구비될 수 있다. 본 실시예에서 표시부(10)는 전체적으로 사각형의 형상을 갖되, 각 모서리가 만곡된 라운드형 코너부(10C)를 구비할 수 있다. 이러한 표시부(10)가 위치하는 기판(100)은 외측가장자리의 적어도 일부 영역에서 만곡형 에지들을 가질 수 있다.
제1 및 제2 스캔 구동부(20, 30)는 기판(100)의 비표시영역(NDA) 상에 배치되며, 스캔선(SL)을 통해 각 화소(P)에 스캔 신호를 생성하여 전달한다. 일 예로, 제1 스캔 구동부(20)는 표시부(10)의 좌측에, 제2 스캔 구동부(30)는 표시부(10)의 우측에 배치될 수 있다. 본 실시예에서는 제1 및 제2 스캔 구동부(20, 30)가 표시부(10)의 양측에 배치된 구조를 도시하나, 다른 실시예로 스캔 구동부는 표시부(10)의 일측에 만 배치될 수도 있다.
단자부(40)는 기판(100)의 일 단부에 배치되며, 복수의 단자(41, 42, 43, 44, 45)를 포함한다. 단자부(40)는 절연층(미도시)에 의해 덮이지 않고 노출되어, 플렉서블 인쇄회로기판 또는 IC 칩 등과 같은 제어부(미도시)와 전기적으로 연결될 수 있다.
제어부는 외부에서 전달되는 복수의 영상 신호를 복수의 영상 데이터 신호로 변경하고, 변경된 신호를 단자(41)를 통해 데이터 구동부(50)에 전달한다. 또한, 제어부는 수직동기신호, 수평동기신호, 및 클럭신호를 전달받아 상기 제1 및 제2 스캔 구동부(20, 30) 및 데이터 구동부(50)의 구동을 제어하기 위한 제어 신호를 생성하여 단자(44, 41)를 통해 각각에 전달할 수 있다. 제어부는 단자(42, 45)을 통해 구동전압공급라인(60) 및 공통전압공급라인(70) 각각에 구동전압(ELVDD) 및 공통전압(ELVSS)을 전달한다.
데이터 구동부(50)는 기판(100)의 비표시영역(NDA) 상에 배치되며, 데이터선(DL)을 통해 각 화소(P)에 데이터 신호를 생성하여 전달한다. 데이터 구동부(50)는 표시부(10)의 일측에 배치될 수 있으며, 예컨대 단자부(40)와 표시부(10) 사이에 배치될 수 있다.
구동전압공급라인(60)은 비표시영역(NDA) 상에 배치된다. 예컨대, 구동전압공급라인(60)은 데이터 구동부(50) 및 표시부(10) 사이에 배치될 수 있다. 구동전압공급라인(60)은 구동전압(ELVDD)을 화소(P)들에 제공한다. 구동전압공급라인(60)은 제1 방향(D1)으로 배치되며, 제2 방향(D2)으로 배치된 복수의 구동전압선(PL)과 연결될 수 있다.
공통전압공급라인(70)은 비표시영역(NDA) 상에 배치되며, 화소(P)의 유기발광소자의 공통전극(230, 도 7 내지 도 9)에 공통전압(ELVSS)을 제공한다. 예컨대, 공통전압공급라인(70)은 일측이 개방된 루프 형태로, 단자부(40)를 제외한 기판(100)의 가장자리를 따라 연장될 수 있다.
밸리부(VP)는 표시영역(DA)의 외측을 따라 비표시영역(DA) 상에 배치될 수 있다. 밸리부(VP)는 표시부(10)와 공통전압공급라인(70) 사이에 배치될 수 있다. 도 3에서는 밸리부(VP)가 일부 영역에서 제1 및 제2 스캔 구동부(20, 30)와 중첩하는 것으로 도시되나, 본 발명이 반드시 이에 한정되는 것은 아니며 중첩되지 않을 수도 있다. 다른 실시예로, 도시되지는 않았으나 발광제어 구동부(미도시)와 제1 및 제2 스캔 구동부(20, 30) 사이에 배치될 수도 있다.
밸리부(VP)는 일측이 개방된 루프 형태로, 데이터 구동부(50) 측의 일부 영역에는 형성되지 않을 수 있다. 밸리부(VP)는 비표시영역(NDA) 측으로 연장된 유기 절연층(ILL, 도 7 참조)의 일부를 제거하여 표시영역(DA)으로 유입되는 불순물을 차단하기 위한 구조로, 데이터 구동부(50) 측에는 다수의 배선들이 배치되어 있어 불순물 차단이 용이한 반면, 나머지 영역은 상대적으로 불순물 차단이 용이하지 않은바, 본 실시예와 같은 밸리부(VP)를 구비할 수 있다.
도 4는 본 발명의 일 실시예에 따른 화소의 등가 회로도이다.
도 4를 참조하면, 각 화소(P)는 스캔선(SL) 및 데이터선(DL)에 연결된 화소회로(PC) 및 화소회로(PC)에 연결된 발광소자, 예컨대 유기발광소자(OLED)를 포함한다.
화소회로(PC)는 구동 박막 트랜지스터(T1), 스위칭 박막 트랜지스터(T2), 및 스토리지 커패시터(Cst)를 포함한다. 스위칭 박막 트랜지스터(T2)는 스캔선(SL) 및 데이터선(DL)에 연결되며, 스캔선(SL)을 통해 입력되는 스캔 신호(Sn)에 따라 데이터선(DL)을 통해 입력된 데이터 신호(Dm)를 구동 박막 트랜지스터(T1)로 전달한다.
스토리지 커패시터(Cst)는 스위칭 박막 트랜지스터(T2) 및 구동전압선(PL)에 연결되며, 스위칭 박막 트랜지스터(T2)로부터 전달받은 전압과 구동전압선(PL)에 공급되는 구동전압(ELVDD)의 차이에 해당하는 전압을 저장한다.
구동 박막 트랜지스터(T1)는 구동전압선(PL)과 스토리지 커패시터(Cst)에 연결되며, 스토리지 커패시터(Cst)에 저장된 전압 값에 대응하여 구동전압선(PL)으로부터 유기발광소자(OLED)를 흐르는 구동 전류를 제어할 수 있다. 유기발광소자(OLED)는 구동 전류에 의해 소정의 휘도를 갖는 빛을 방출할 수 있다.
도 4에서는 2개의 박막 트랜지스터와 1개의 스토리지 커패시터를 포함한 화소회로(PC)를 도시하였으나, 다른 실시예로 화소는 3개 이상의 박막 트랜지스터와 2개 이상의 스토리지 커패시터를 포함한 화소회로를 구비할 수도 있다.
도 5는 본 발명의 일 실시예에 따른 디스플레이 장치(1)에 있어서 표시패널(DP) 및 터치유닛(TU)의 적층 구조를 개략적으로 도시하는 단면도이고, 도 6은 본 발명의 일 실시예에 따른 디스플레이 장치(1)의 터치유닛(TU)을 개략적으로 도시하는 평면도이다.
도 5는 표시패널(DP) 및 터치유닛(TU)의 적층구조의 단면을 개략적으로 도시한다. 도 5는 터치유닛(TU)의 적층관계를 설명하기 위해 표시패널(DP)이 단순하게 도시되었다. 터치유닛(TU) 상에 배치될 수 있는 편광유닛과 윈도우유닛은 미도시되었다.
터치유닛(TU)은 다층구조를 가질 수 있다. 터치유닛(TU)은 감지전극, 감지전극에 연결된 신호라인 및 적어도 하나의 절연층을 포함한다. 터치유닛(TU)은 예컨대, 정전용량 방식으로 외부입력을 감지할 수 있다. 본 발명에서 터치유닛(TU) 동작방식은 특별히 제한되지 않고, 본 발명의 일 실시예에서 터치유닛(TU)은 전자기 유도방식 또는 압력 감지방식으로 외부입력을 감지할 수도 있다.
도 5에 도시된 것과 같이, 본 발명의 일 실시예에 따른 터치유닛(TU)은 제1 도전층(CL1), 제1 절연층(IL1), 제2 도전층(CL2), 및 제2 절연층(IL2)을 포함할 수 있다. 제1 도전층(CL1) 및 제2 도전층(CL2) 각각은 단층구조를 갖거나, 적층된 다층구조를 가질 수 있다. 단층구조의 도전층은 금속층 또는 투명 도전층을 포함할 수 있다. 금속층은 몰리브덴, 은, 티타늄, 구리, 알루미늄, 및 이들의 합금을 포함할 수 있다. 투명 도전층은 ITO(indium tin oxide), IZO(indium zinc oxide), ZnO(zinc oxide), ITZO(indium tin zinc oxide) 등과 같은 투명한 전도성 산화물을 포함할 수 있다. 그밖에 투명 도전층은 PEDOT과 같은 전도성 고분자, 금속 나노 와이어, 그라핀 등을 포함할 수 있다.
다층구조의 도전층은 다층의 금속층들을 포함할 수 있다. 다층의 금속층들은 예컨대 Ti/Al/Ti의 3층 구조를 가질 수 있다. 다층구조의 도전층은 적어도 하나의 금속층 및 적어도 하나의 투명 도전층을 포함할 수 있다.
제1 도전층(CL1) 및 제2 도전층(CL2) 각각은 복수 개의 패턴들을 포함한다. 이하, 제1 도전층(CL1)은 제1 도전패턴들을 포함하고, 제2 도전층(CL2)은 제2 도전패턴들을 포함하는 것으로 설명된다. 제1 도전패턴들과 제2 도전패턴들 각각은 감지전극들 및 신호라인들을 포함할 수 있다.
감지전극들의 적층 구조 및 재료는 센싱감도를 고려하여 결정될 수 있다. RC 딜레이가 센싱감도에 영향을 미칠 수 있는데, 금속층을 포함하는 감지전극들은 투명 도전층 대비 저항이 작기 때문에 RC 값이 감소된다, 따라서 감지전극들 사이에 정의된 커패시터의 충전시간이 감소된다. 투명 도전층을 포함하는 감지전극들은 금속층 대비 사용자에게 시인되지 않고, 입력 면적이 증가하여 커패시턴스를 증가시킨다.
금속층을 포함하는 감지전극들은 사용자에게 시인되는 것을 방지하기 위해 후술하는 것과 같이, 메쉬 형상을 가질 수 있다. 한편, 박막 봉지층(TFE)의 두께는 표시 소자층(DP-OLED)의 구성들에 의해 발생한 노이즈가 터치유닛(TU)에 영향을 주지 않도록 조절될 수 있다. 제1 절연층(IL1) 및 제2 절연층(IL2) 각각은 단층 또는 다층 구조를 가질 수 있다. 제1 절연층(IL1) 및 제2 절연층(IL2) 각각은 무기물 또는 유기물 또는 복합재료를 포함할 수 있다.
제1 절연층(IL1) 및 제2 절연층(IL2) 중 적어도 어느 하나는 무기막을 포함할 수 있다. 무기막은 알루미늄 옥사이드, 티타늄 옥사이드, 실리콘 옥사이드 실리콘옥시나이트라이드, 지르코늄옥사이드, 및 하프늄 옥사이드 중 적어도 하나를 포함할 수 있다.
제1 절연층(IL1) 및 제2 절연층(IL2) 중 적어도 어느 하나는 유기막을 포함할 수 있다. 유기막은 아크릴계 수지, 메타크릴계 수지, 폴리이소프렌, 비닐계 수지, 에폭시계 수지, 우레탄계 수지, 셀룰로오스계 수지, 실록산계 수지, 폴리이미드계 수지, 폴리아미드계 수지 및 페릴렌계 수지 중 적어도 어느 하나를 포함할 수 있다.
도 6에 도시된 것과 같이, 터치유닛(TU)은 제1 감지전극들(IE1-1 내지 IE1-5), 제1 감지전극들(IE1-1 내지 IE1-5)에 연결된 제1 신호라인들(SL1-1 내지 SL1-5), 제2 감지전극들(IE2-1 내지 IE2-4), 및 제2 감지전극들(IE2-1 내지 IE2-4)에 연결된 제2 신호라인들(SL2-1 내지 SL2-4)을 포함할 수 있다.
도시되지 않았으나, 터치유닛(TU)은 제1 감지전극들(IE1-1 내지 IE1-5)과 제2 감지전극들(IE2-1 내지 IE2-4) 사이의 경계영역에 배치된 광학적 더미전극을 더 포함할 수 있다.
도 5에 도시된 박막 봉지층(TFE)은 도 7에서 후술할 적어도 하나의 봉지 유기막(152, 도 7 참조)을 포함하기 때문에 좀 더 평탄화된 베이스면을 제공한다. 따라서, 터치유닛(TU)의 상기 구성들은 연속공적에 의해 형성되더라도 불량률이 감소될 수 있다. 제1 신호라인들(SL1-1 내지 SL1-5) 및 제2 신호라인들(SL2-1 내지 SL2-4)은 단차가 감소된 비표시영역(NDA)에 배치되므로 균일한 두께를 가질 수 있다. 제1 신호라인들(SL1-1 내지 SL1-5) 및 제2 신호라인들(SL2-1 내지 SL2-4)의 단차에 중첩하는 영역에 미치는 스트레스가 감소될 수 있다.
제1 감지전극들(IE1-1 내지 IE1-5)과 제2 감지전극들(IE2-1 내지 IE2-4)은 서로 교차한다. 제1 감지전극들(IE1-1 내지 IE1-5)은 제2 방향(D2)으로 나열되며, 각각의 제1 감지전극들(IE1-1 내지 IE1-5)은 제1 방향(D1)으로 연장될 수 있다. 제2 감지전극들(IE2-1 내지 IE2-4)은 제1 방향(D1)으로 나열되며, 각각의 제2 감지전극들(IE2-1 내지 IE2-4)은 제2 방향(D2)으로 연장될 수 있다.
제1 감지전극들(IE1-1 내지 IE1-5) 각각은 제1 센서부들(SP1) 및 제1 연결부들(CP1)을 포함한다. 제2 감지전극들(IE2-1 내지 IE2-4) 각각은 제2 센서부들(SP2) 및 제2 연결부들(CP2)을 포함한다. 제1 센서부들(SP1) 중 제1 감지전극의 양단에 배치된 2개 제1 센서부들은 중앙에 배치된 제1 센서부 대비 작은 크기, 예컨대 1/2 크기를 가질 수 있다. 제2 센서부들(SP2) 중 제2 감지전극의 양단에 배치된 2개 제2 센서부들은 중앙에 배치된 제2 센서부 대비 작은 크기, 예컨대 1/2 크기를 가질 수 있다.
도 6에는 일 실시예에 따른 제1 감지전극들(IE1-1 내지 IE1-5)과 제2 감지전극들(IE2-1 내지 IE2-4)을 도시하였으나, 그 형상은 제한되지 않는다. 본 발명의 일 실시예에서 제1 감지전극들(IE1-1 내지 IE1-5)과 제2 감지전극들(IE2-1 내지 IE2-4)은 센서부와 연결부의 구분이 없는 형상(예컨대 바 형상)을 가질 수 있다. 마름모 형상의 제1 센서부들(SP1)과 제2 센서부들(SP2)을 예시적으로 도시하였으나, 이에 제한되지 않고, 제1 센서부들(SP1)과 제2 센서부들(SP2)또 다른 다각형상을 가질 수 있다.
하나의 제1 감지전극 내에서 제1 센서부들(SP1)은 제1 방향(D1)을 따라 나열되고, 하나의 제2 감지전극 내에서 제2 센서부들(SP2)은 제2 방향(D2)을 따라 나열된다. 제1 연결부들(CP1) 각각은 인접한 제1 센서부들(SP1)을 연결하고, 제2 연결부들(CP2) 각각은 인접한 제2 센서부들(SP2)을 연결한다.
제1 신호라인들(SL1-1 내지 SL1-5)은 제1 감지전극들(IE1-1 내지 IE1-5)의 일단에 각각 연결된다. 제2 신호라인들(SL2-1 내지 SL2-4)은 제2 감지전극들(IE2-1 내지 IE2-4)의 양단에 연결된다. 다른 실시예로서, 제1 신호라인들(SL1-1 내지 SL1-5) 역시 제1 감지전극들(IE1-1 내지 IE1-5)의 양단에 연결될 수 있다. 또 다른 실시예로서, 제2 신호라인들(SL2-1 내지 SL2-4)은 제2 감지전극들(IE2-1 내지 IE2-4)의 일단에만 각각 연결될 수도 있다.
본 실시예에 따르면, 제2 감지전극들(IE2-1 내지 IE2-4)의 일단에만 각각 연결된 제2 신호라인들(SL2-1 내지 SL2-4)을 포함하는 터치유닛(TU)에 대비하여 센싱 감도가 향상될 수 있다. 제2 감지전극들(IE2-1 내지 IE2-4)은 제1 감지전극들(IE1-1 내지 IE1-5) 대비 길이가 크기 때문에 검출신호(또는 송신신호)의 전압강하가 발생하고, 이에 따라 센싱 감도가 저하될 수 있다. 본 실시예에 따르면, 제2 감지전극들(IE2-1 내지 IE2-4)의 양단에 연결된 제2 신호라인들(SL2-1 내지 SL2-4)을 통해 검출신호(또는 전송신호)를 제공하므로, 검출신호(또는 송신신호)의 전압 강하을 방지하여 센싱 감도의 저하를 방지할 수 있다.
제1 신호라인들(SL1-1 내지 SL1-5) 및 제2 신호라인들(SL2-1 내지 SL2-4)은 일측에 위치한 패드부(PD)와 연결될 수 있다. 패드부(PD)는 패드영역(PDA)에 정렬될 수 있다.
본 발명의 일 실시예에서 제1 신호라인들(SL1-1 내지 SL1-5)과 제2 신호라인들(SL2-1 내지 SL2-4)의 위치는 서로 바뀔 수 있다. 도 6에 도시된 것과 달리, 제1 신호라인들(SL1-1 내지 SL1-5)은 좌측에 배치되고, 제2 신호라인들(SL2-1 내지 SL2-4)은 우측에 배치될 수도 있다.
한편, 도 6에 도시된 것과 같이, 제1 감지전극들(IE1-1 내지 IE1-5) 및 제2 감지전극들(IE2-1 내지 IE2-4)은 메쉬 형상을 가질 수 있다. 제1 감지전극들(IE1-1 내지 IE1-5) 및 제2 감지전극들(IE2-1 내지 IE2-4)이 메쉬 형상을 가짐으로써 표시패널(DP, 도 5 참조)의 전극들과의 기생 커패시턴스가 감소될 수 있다. 또한, 후술하는 것과 같이, 제1 감지전극들(IE1-1 내지 IE1-5) 및 제2 감지전극들(IE2-1 내지 IE2-4)은 발광영역들(PXA, 도 8 참조)에 비중첩하므로 표시장치(DD)의 사용자에게 시인되지 않는다.
메쉬 형상의 제1 감지전극들(IE1-1 내지 IE1-5) 및 제2 감지전극들(IE2-1 내지 IE2-4)은 저온 공정이 가능한 은, 알루미늄, 구리, 크롬, 니켈, 티타늄 등을 포함할 수 있고, 이에 한정되지는 않는다. 연속공정으로 터치유닛(TU)을 형성하더라도 유기발광 다이오드들(OLED, 도 7 참조)의 손상이 방지될 수 있다.
정전기방지라인(ESL)은 제1 신호라인들(SL1-1 내지 SL1-5) 및 제2 신호라인들(SL2-1 내지 SL2-4)의 외측, 즉 터치유닛(TU)의 최외곽에 배치될 수 있다. 정전기방지라인(ESL)은 신호가 인가되는 것은 아니나, 일정한 정전압이 흐르도록 구비될 수 있다.
도 7은 본 발명의 일 실시예에 따른 디스플레이 장치(1)의 표시패널(DP)을 개략적으로 도시하는 단면도이다. 도 7은 도 3의 A-A'선을 따라 취한 단면에 대응될 수 있다.
도 7을 참조하면, 디스플레이 장치(1)는 표시영역(DA)과 비표시영역(NDA)을 구비한다. 기판(100)은 표시영역(DA) 및 비표시영역(NDA)에 대응하는 영역을 구비할 수 있다.
도 7의 표시영역(DA)을 참조하면, 기판(100) 상에 버퍼층(101)이 형성될 수 있다. 버퍼층(101)은 기판(100)을 통하여 침투하는 이물 또는 습기를 차단할 수 있다. 예를 들어, 버퍼층(101)은 산화규소(SiOx), 질화규소(SiNx) 또는/및 산질화규소(SiON)와 같은 무기물을 포함할 수 있으며, 단층 또는 다층으로 형성될 수 있다.
기판(100) 상에는 표시영역(DA)과 대응되는 위치에 구비된 박막 트랜지스터(130) 및 스토리지 커패시터(140), 및 이들과 전기적으로 연결된 발광소자(200)인 유기발광소자(OLED)가 위치할 수 있다.
도 7의 박막 트랜지스터(130)는 도 4를 참조하여 설명한 화소회로(PC)에 구비된 박막 트랜지스터들 중 어느 하나, 예컨대 구동 박막 트랜지스터(T1)에 해당할 수 있다.
박막 트랜지스터(130)는 반도체층(134) 및 게이트전극(136)을 포함한다. 반도체층(134)은 예컨대 폴리실리콘을 포함할 수 있다. 반도체층(134)은 게이트전극(136)과 중첩하는 채널영역(131) 및 채널영역(131)의 양측에 배치되되 채널영역(131)보다 고농도의 불순물을 포함하는 소스영역(132) 및 드레인영역(133)을 포함할 수 있다. 여기서, 불순물은 N형 불순물 또는 P형 불순물을 포함할 수 있다. 소스영역(132)과 드레인영역(133)은 박막 트랜지스터(130)의 소스전극과 드레인전극으로 이해할 수 있다.
본 실시예에서 반도체층(134)은 폴리실리콘을 함유하는 경우를 설명하였으나, 본 발명은 이에 한정하지 않는다. 다른 실시예로, 반도체층(134)은 아모퍼스 실리콘을 포함하거나, 유기 반도체물질을 포함할 수 있다.
반도체층(134)과 게이트전극(136) 사이에는 게이트절연층(103)이 배치될 수 있다. 게이트절연층(103)은 산질화규소(SiON), 산화규소(SiOx) 및/또는 질화규소(SiNx)와 같은 무기 절연층일 수 있으며, 무기 절연층은 단층 또는 다층일 수 있다.
층간절연층(107)은 게이트전극(136) 상에 배치될 수 있다. 층간절연층(107)은 예컨대, 산질화규소(SiON), 산화규소(SiOx) 및/또는 질화규소(SiNx)와 같은 무기 절연층일 수 있으며, 무기 절연층은 단층 또는 다층일 수 있다.
박막 트랜지스터(130)는 반도체층(134)의 소스영역(132) 및 드레인영역(133)에 각각 연결된 소스전극(138S) 및 드레인전극(138D)을 포함할 수 있다. 소스전극(138S) 및 드레인전극(138D)은 게이트절연층(103)과 층간절연층(107)을 관통하는 컨택홀을 통해 반도체층(134)의 소스영역(132) 및 드레인영역(133)에 각각 전기적으로 연결된다.
소스전극(138S) 및 드레인전극(138D)은 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하며, 다층 또는 단층으로 형성될 수 있다. 일 실시예로, 소스전극(138S) 및 드레인전극(138D)은 Ti/Al/Ti 또는 TiN/Al/Ti과 같은 다층 구조로 이루어질 수 있다.
도시되어 있지는 않으나, 본 실시예에서 데이터선(DL, 도 4 참조) 및 구동전압선(PL, 도 4 참조)은 소스전극(138S) 및 드레인전극(138D)과 동일층에 동일물질로 형성될 수 있다.
박막 트랜지스터(130)는 보호층(109)으로 커버될 수 있다. 보호층(109)은 디스플레이 장치의 제조 공정에서 알루미늄과 같이 에천트에 의해 손상될 수 있는 금속을 포함하는 배선 등이 에칭 환경에 노출되는 것을 방지할 수 있다. 보호층(109)은 비표시영역(NDA)까지 연장되어 형성될 수 있다.
평탄화막(111)은 유기절연물을 포함한다. 유기절연물은 이미드계 고분자, Polymethylmethacrylate(PMMA)나, Polystylene(PS)과 같은 일반 범용고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일렌계 고분자, 비닐알콜계 고분자 및 이들의 블렌드 등을 포함할 수 있다. 일 실시예로, 평탄화막(111)은 폴리이미드를 포함할 수 있다.
평탄화막(111) 상에는 화소전극(210)이 배치된다. 화소전극(210) 상에는 화소정의막(120)이 배치되며, 화소정의막(120)은 각 부화소에 대응하는 개구를 가질 수 있다. 화소정의막(120)은 적어도 화소전극(210)의 중앙부가 노출되도록 하는 개구를 가짐으로써 화소영역, 즉 발광영역을 정의할 수 있다. 또한, 화소정의막(120)은 화소전극(210)의 가장자리와 공통전극(230) 사이의 거리를 증가시킴으로써, 이들 사이에서 아크 등이 발생하는 것을 방지할 수 있다. 화소정의막(120)은 예컨대 폴리이미드 또는 HMDSO(hexamethyldisiloxane) 등과 같은 유기물로 형성될 수 있다.
중간층(220)은 화소전극(210)과 공통전극(230) 사이에 개재된다. 중간층(220)은 저분자 또는 고분자 물질을 포함할 수 있다.
중간층(220)이 저분자 물질을 포함할 경우, 중간층(220)은 홀 주입층(HIL: Hole Injection Layer), 홀 수송층(HTL: Hole Transport Layer), 발광층(EML: Emission Layer), 전자 수송층(ETL: Electron Transport Layer), 전자 주입층(EIL: Electron Injection Layer) 등이 단일 혹은 복합의 구조로 적층된 구조를 가질 수 있으며, 구리 프탈로시아닌(CuPc: copper phthalocyanine), N,N-디(나프탈렌-1-일)-N,N'-디페닐-벤지딘 (N,N'-Di(naphthalene-1-yl)-N,N'-diphenyl-benzidine: NPB) , 트리스-8-하이드록시퀴놀린 알루미늄(tris-8-hydroxyquinoline aluminum)(Alq3) 등을 비롯해 다양한 유기물질을 포함할 수 있다. 이러한 층들은 진공증착의 방법으로 형성될 수 있다.
중간층(220)이 고분자 물질을 포함할 경우에는, 중간층(220)은 대개 홀 수송층(HTL) 및 발광층(EML)을 포함하는 구조를 가질 수 있다. 이 때, 홀 수송층은 PEDOT을 포함하고, 발광층(EML)은 PPV(Poly-Phenylenevinylene)계 및 폴리플루오렌(Polyfluorene)계 등 고분자 물질을 포함할 수 있다.
중간층(220)의 구조는 전술한 바에 한정되는 것은 아니고, 다양한 구조를 가질 수 있다. 예컨대, 중간층(220)을 이루는 층들 중 적어도 어느 하나는 공통전극(230)과 같이 일체(一體)로 형성될 수 있다. 또는, 중간층(220)은 복수개의 화소전극(210)들 각각에 대응하도록 패터닝된 층을 포함할 수 있다.
공통전극(230)은 표시영역(DA) 상부에 배치되며, 표시영역(DA)을 전면에 배치될 수 있다. 즉, 공통전극(230)은 복수의 화소들을 커버하도록 일체(一體)로 형성될 수 있다.
봉지부(150)는 표시영역(DA) 전체를 커버하며, 비표시영역(NDA) 측으로 연장되어 비표시영역(NDA)의 일부를 커버하도록 배치될 수 있다. 봉지부(150)는 공통전압공급라인(70)의 외측까지 연장될 수 있다.
봉지부(150)는 제1 봉지 무기막(151), 제2 봉지 무기막(153) 및 이들 사이에 개재되는 봉지 유기막(152)을 포함할 수 있다. 이 경우 공통전압공급라인(70)의 외측까지 연장되는 봉지부(150)는 제1 봉지 무기막(151) 및 제2 봉지 무기막(153)이며, 봉지 유기막(152)은 공통전원공급배선(70)의 외측까지 연장되지 않을 수 있다.
한편, 도시되어 있지는 않으나, 봉지부(150) 상에는 터치유닛(TU)이 배치될 수 있다. 터치유닛(TU)은 봉지부(150) 상에 직접 배치될 수 있다. 경우에 따라, 봉지부(150) 상에 무기 절연층이 배치되고, 무기 절연층 상에 터치유닛(TU)이 직접 배치될 수도 있다.
도 8을 참조하면, 표시영역(DA)에 대응하는 표시패널(DP)과 터치유닛(TU)의 구조가 도시된다.
터치유닛(TU)은 제1 도전층(310), 제1 도전층(310) 상에 배치된 제2 도전층(320), 제1 도전층(310)과 제2 도전층(320) 사이에 배치된 제1 절연층(312) 및 제2 도전층(320) 상에 배치된 제2 절연층(322)을 포함한다. 제1 도전층(310)과 제2 도전층(320)은 도 5의 제1 도전층(CL1)과 제2 도전층(CL2)에 대응하고, 제1 절연층(312) 및 제2 절연층(322)은 도 5의 제1 절연층(IL1) 및 제2 절연층(IL2)에 대응할 수 있다.
또한, 제1 도전층(310)과 제2 도전층(320)은 도 6의 제1 감지전극들(IE1-1 내지 IE1-5)에 대응할 수 있다. 전술한 것과 같이, 제1 감지전극들(IE1-1 내지 IE1-5) 및 제2 감지전극들(IE2-1 내지 IE2-4)은 발광영역들(PXA)에 비중첩하므로 표시장치(DD)의 사용자에게 시인되지 않는다. 도시되어 있지는 않으나, 일부 영역에서 제1 도전층(310)과 제2 도전층(320)은 제1 절연층(312)에 정의된 콘택홀을 통해 서로 전기적으로 연결될 수 있다.
도 7의 비표시영역(NDA)을 참조하면, 발광소자(200)와 인접하여 복수의 더미화소들(DPX)이 배치될 수 있다. 더미화소들(DPX)은 실제로 발광하지 않는 화소로서, 예컨대 패터닝된 중간층을 포함할 수 있다. 더미화소들(DPX)은 표시영역(DA)과 구동회로영역(DPC-A) 사이에 위치할 수 있다.
비표시영역(NDA) 상에는 구동회로영역(DPC-A)이 위치한다. 예컨대, 구동회로영역(DPC-A)에는 제1 스캔 구동부(20)가 배치된다. 제1 스캔 구동부(20)는 박막트랜지스터(TFT-P)들을 포함하며, 박막트랜지스터(TFT-P)들과 연결된 배선(미도시)을 포함할 수 있다. 박막트랜지스터(TFT-P)는 화소회로(PC)의 박막트랜지스터(TFT)와 동일한 공정에서 형성될 수 있다. 버퍼층(101), 게이트절연층(103), 층간절연층(107), 보호층(109)은 비표시영역(NDA)으로 연장될 수 있다. 이러한 버퍼층(101), 게이트절연층(103), 층간절연층(107), 보호층(109)은 무기 절연물질을 포함할 수 있다.
제1 스캔 구동부(20)는 보호층(109)으로 커버될 수 있다. 보호층(109)은 표시 장치의 제조 공정에서 알루미늄과 같이 에천트에 의해 손상될 수 있는 금속을 포함하는 배선 등이 에칭 환경에 노출되는 것을 방지할 수 있다. 도 7에는 보호층(109)이 표시영역(DA) 상에도 배치된 것을 도시하고 있다.
보호층(109)은 산화규소(SiOx), 질화규소(SiNx) 또는/및 산질화규소(SiON)와 같은 무기물을 포함할 수 있으며, 단층 또는 다층으로 형성될 수 있다. 일 실시예로, 무기 보호층(109)은 질화규소(SiNx)를 포함할 수 있다. 보호층(109)은 약 500
Figure pat00001
이상 10,000
Figure pat00002
이하의 두께를 가질 수 있다.
제1 댐부(DM1) 및 제2 댐부(DM2)는 보호층(109) 상에 배치된다. 제1 댐부(DM1) 및 제2 댐부(DM2)는 평면 상에서 표시영역(DA)의 외곽을 둘러싸도록 배치될 수 있다. 즉, 제1 댐부(DM1)가 표시영역(DA)의 외곽을 둘러싸도록 배치되고, 제2 댐부(DM2)가 제1 댐부(DM1)의 외곽을 둘러싸도록 배치될 수 있다. 제1 댐부(DM1) 및 제2 댐부(DM2)는 봉지부(150)의 봉지 유기막(152)이 기판(100) 외측으로 오버플로우되는 것을 방지하는 역할을 할 수 있다.
제1 댐부(DM1)는 공통전압공급라인(70) 상에 위치하며, 제2 댐부(DM2) 이러한 제1 댐부(DM1)의 일측에 위치하여 공통전압공급라인(70)의 단부를 커버하도록 위치할 수 있다. 제1 댐부(DM1)와 공통전압공급라인(70) 사이에는 도전막(75)의 일단부(75A)가 배치될 수 있다. 도전막(75)은 공통전압공급라인(70)과 공통전극(230)을 전기적으로 연결하여 공통전압이 공통전극(230)에 전달될 수 있도록 할 수 있다.
도 7에서는 제1 댐부(DM1)가 2중층 구조로 구비되고, 제2 댐부(DM2)가 3중층 구조로 구비되도록 도시되나, 다른 실시예로 제1 댐부(DM1) 및 제2 댐부(DM2)는 단층 구조 또는 3층 이상 구조로 구비될 수 있다.
절연층(ILL)은 보호층(109) 상에 배치된다. 절연층(ILL)은 제1 절연막(ILL1) 및 제2 절연막(ILL2)를 포함할 수 있다. 제1 절연막(ILL1)은 보호층(109) 상에 배치되고, 제2 절연막(ILL2)은 제1 절연막(ILL1) 상에 배치될 수 있다. 제1 절연막(ILL1)과 제2 절연막(ILL2) 사이에는 도전막(75)이 위치할 수 있다.
제1 절연막(ILL1)은 표시영역(DA)의 평탄화막(113)이 연장된 부분이며, 제2 절연막(ILL2)은 표시영역(DA)의 화소정의막(120)이 연장된 부분일 수 있다. 따라서, 제1 절연막(ILL1)은 평탄화막(113)과 동일층, 동일물질을 포함하고, 제2 절연막(ILL2)은 화소정의막(120)과 동일층, 동일물질을 포함할 수 있다.
밸리부(VP)는 절연층(ILL)에 일부 영역으로 정의될 수 있다. 밸리부(VP)는 제1 절연막(ILL1) 및 제2 절연막(ILL2)의 일부가 제거되어 형성될 수 있다. 절연층(ILL)은 예컨대, 유기 절연물질을 포함하므로 외부 투습에 취약하다. 따라서, 표시영역(DA) 외곽에서 절연층(ILL)의 일부를 제거하여 절연층(ILL)을 통해 표시영역(DA)으로 유입될 수 있는 불순물을 차단할 수 있다.
도 8에서 밸리부(VP)는 구동회로영역(DPC-A) 상에 구비된 것으로 도시되나, 반드시 이에 한정되는 것은 아니다.
도시되어 있지는 않으나, 밸리부(VP) 상부에도 터치유닛(TU)이 배치된다. 밸리부(VP)와 이에 대응하는 터치유닛(TU)에 대해서는 도 10에서 상세하게 설명한다.
도 9는 본 발명의 다른 일 실시예에 따른 디스플레이 장치의 표시패널(DP')를 개략적으로 도시하는 단면도이다. 도 9는 도 7의 변형실시예로, 발광소자(200) 하부의 표시소자층의 구조에서 차이가 있다. 이하에서는 중복되는 내용은 도 7의 설명으로 갈음하고 차이점을 위주로 설명한다.
도 9의 표시영역(DA)을 참조하면, 스토리지 커패시터(140)는 서로 중첩하는 제1 및 제2 스토리지 축전판(144, 146)을 포함한다. 제1 및 제2 스토리지 축전판(144, 146) 사이에는 제1 층간절연층(105)이 배치될 수 있다. 제1 층간절연층(105)은 소정의 유전율을 갖는 층으로서, 산질화규소(SiON), 산화규소(SiOx) 및/또는 질화규소(SiNx)와 같은 무기 절연층일 수 있으며, 단층 또는 다층일 수 있다.
도 9에서는 스토리지 커패시터(140)가 박막 트랜지스터(130)와 중첩하며, 제1 스토리지 축전판(144)이 박막 트랜지스터(130)의 게이트전극(136)인 경우를 도시한다. 다른 실시예로, 스토리지 커패시터(140)는 박막 트랜지스터(130)와 중첩하지 않을 수 있으며, 제1 스토리지 축전판(144)은 박막 트랜지스터(130)의 게이트전극(136)과 별개의 독립된 구성요소일 수 있다.
제2 층간절연층(107)은 스토리지 커패시터(140) 상에 배치될 수 있다. 제2 층간절연층(107)은 산질화규소(SiON), 산화규소(SiOx) 및/또는 질화규소(SiNx)와 같은 무기 절연층일 수 있으며, 단층 또는 다층일 수 있다.
구동전압선(PL)은 제1 평탄화막(111) 상에 배치될 수 있다. 구동전압선(PL)은 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하며, 다층 또는 단층으로 형성될 수 있다. 일 실시예로, 구동전압선(PL), Ti/Al/Ti의 다층 구조로 이루어질 수 있다.
도 9에서는 제1 평탄화막(111)의 아래에 배치된 하부 구동전압선(PL1)이 더 포함된 구조를 도시하고 있다. 하부 구동전압선(PL1)은 제1 평탄화막(111)을 관통하는 컨택홀을 통해 구동전압선(PL)과 전기적으로 연결되어, 구동전압선(PL)을 통해 제공되는 구동전압(ELVDD)의 전압 강하를 방지할 수 있다.
하부 구동전압선(PL1)은 데이터선(DL)과 동일한 물질을 포함할 수 있다. 예컨대, 하부 구동전압선(PL1) 및 데이터선(DL)은 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하며, 다층 또는 단층으로 형성될 수 있다. 일 실시예로, 하부 구동전압선(PL1) 및 데이터선(DL)은, Ti/Al/Ti 또는 TiN/Al/Ti과 같은 다층 구조로 이루어질 수 있다.
제1 평탄화막(111)은 유기절연물을 포함한다. 유기절연물은 이미드계 고분자, Polymethylmethacrylate(PMMA)나, Polystylene(PS)과 같은 일반 범용고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일렌계 고분자, 비닐알콜계 고분자 및 이들의 블렌드 등을 포함할 수 있다. 일 실시예로, 제1 평탄화막(111)은 폴리이미드를 포함할 수 있다.
구동전압선(PL)은 제2 평탄화막(113)으로 커버되며, 제2 평탄화막(113)은 이미드계 고분자, Polymethylmethacrylate(PMMA)나, Polystylene(PS)과 같은 일반 범용고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일렌계 고분자, 비닐알콜계 고분자 및 이들의 블렌드 등을 포함할 수 있다. 일 실시예로, 제2 평탄화막(113)은 폴리이미드를 포함할 수 있다.
제2 평탄화막(113) 상에는 화소전극(210)이 배치된다. 화소전극(210) 상에는 화소정의막(120)이 배치될 수 있다. 화소정의막(120)은 각 부화소에 대응하는 개구, 즉 적어도 화소전극(210)의 중앙부가 노출되도록 하는 개구를 가짐으로써 발광영역(PXA)을 정의할 수 있다.
도 9의 비표시영역(NDA)을 참조하면, 비표시영역(NDA)의 최외곽에는 제1 댐부(DM1) 및 제2 댐부(DM2)가 배치된다. 제1 댐부(DM1) 및 제2 댐부(DM2)는 평면 상에서 표시영역(DA)의 외곽을 둘러싸도록 배치될 수 있다. 즉, 제1 댐부(DM1)가 표시영역(DA)의 외곽을 둘러싸도록 배치되고, 제2 댐부(DM2)가 제1 댐부(DM1)의 외곽을 둘러싸도록 배치될 수 있다.
제1 댐부(DM1) 및 제2 댐부(DM2)는 봉지부(150)의 봉지 유기막(152)이 기판(100) 외측으로 오버플로우되는 것을 방지하는 역할을 할 수 있다. 도 9에서는 제1 댐부(DM1) 및 제2 댐부(DM2)가 각각 4중층 구조로 도시되나, 본 발명이 반드시 이에 한정되는 것은 아니다.
제1 댐부(DM1)는 공통전압공급라인(70) 상에 위치하며, 제2 댐부(DM2) 이러한 제1 댐부(DM1)의 일측에 위치하여 공통전압공급라인(70)의 단부를 커버하도록 위치할 수 있다. 제1 댐부(DM1)와 공통전압공급라인(70) 사이에는 연결라인(72)이 배치될 수 있다. 예컨대, 연결라인(72)은 표시영역(DA)의 구동전압선(PL)과 동일물질을 포함할 수 있다.
도전막(75)은 제2 절연막(ILL2)과 제3 절연막(ILL3) 사이에는 배치되고, 도전막(75)의 일단부(75A)는 제2 댐부(DM2)까지 연장될 수 있다. 도전막(75)의 일측은 비표시영역(NDA)으로 연장된 공통전극(230)과 접촉하고, 도전막(75)의 타측은 연결라인(72)과 접촉하여, 공통전압공급라인(70)과 공통전극(230)을 전기적으로 연결하여 공통전압이 공통전극(230)에 전달될 수 있도록 할 수 있다.
절연층(ILL)은 보호층(109) 상에 배치된다. 절연층(ILL)은 제1 절연막(ILL1), 제2 절연막(ILL2) 및 제3 절연막(ILL3)을 포함할 수 있다. 제1 절연막(ILL1)은 보호층(109) 상에 배치되고, 제2 절연막(ILL2)은 제1 절연막(ILL1) 상에 배치되며, 제3 절연막(ILL3)은 제2 절연막(ILL2) 상에 배치될 수 있다.
제1 절연막(ILL1)은 표시영역(DA)의 제1 평탄화막(111)이 연장된 부분이고, 제2 절연막(ILL2)은 표시영역(DA)의 제2 평탄화막(113)이 연정된 부분이며, 제3 절연막(ILL3)은 표시영역(DA)의 화소정의막(120)이 연장된 부분일 수 있다. 따라서, 제1 절연막(ILL1)은 제1 평탄화막(111)과 동일층, 동일물질을 포함하고, 제2 절연막(ILL2)은 제2 평탄화막(113)과 동일층, 동일물질을 포함하고, 제3 절연막(ILL3)은 화소정의막(120)과 동일층, 동일물질을 포함할 수 있다.
밸리부(VP)는 절연층(ILL)에 일부 영역으로 정의될 수 있다. 밸리부(VP)는 제1 절연막(ILL1), 제2 절연막(ILL2) 및 제3 절연막(ILL3)의 일부가 제거되어 형성될 수 있다. 절연층(ILL)은 예컨대, 유기 절연물질을 포함하므로 외부 투습에 취약하다. 따라서, 표시영역(DA) 외곽에서 절연층(ILL)의 일부를 제거하여 절연층(ILL)을 통해 표시영역(DA)으로 유입될 수 있는 불순물을 차단할 수 있다.
도 9에서 밸리부(VP)는 구동회로영역(DPC-A) 상에 구비된 것으로 도시되나, 반드시 이에 한정되는 것은 아니다.
도시되어 있지는 않으나, 밸리부(VP) 상부에도 터치유닛(TU)이 배치된다. 밸리부(VP)와 이에 대응하는 터치유닛(TU)에 대해서는 도 10에서 상세하게 설명한다.
도 10 및 도 11은 본 발명의 일 실시예에 따른 디스플레이 장치의 일부를 개략적으로 도시하는 단면도이고, 도 12는 본 발명의 다른 일 실시예에 따른 디스플레이 장치의 일부를 개략적으로 도시하는 단면도이다. 도 10 및 도 11은 도 7의 밸리부(VP)에 대응하고, 도 12는 도 9의 밸리부(VP)에 대응한다.
한편, 도 10 내지 도 12에서는 터치유닛(TU)이 무기막(160)을 사이에 두고 봉지부(150) 상에 배치된 구조를 도시한다. 터치유닛(TU) 상에는 편광유닛(PU)이 배치될 수 있다.
도 10 및 도 11을 참조하면, 절연층(ILL)에는 밸리부(VP)가 위치할 수 있다. 밸리부(VP)는 절연층(ILL)의 일부가 제거된 부분으로서, 밸리부(VP)가 형성된 부분은 밸리영역(VPA)으로 정의될 수 있다.
밸리부(VP)는 제1 절연막(ILL1)에 정의된 제1 개구(OP1) 및 제2 절연막(ILL2)에 정의된 제2 개구(OP2)를 가질 수 있다. 제2 개구(OP2)의 폭(WO2)는 제1 개구(OP1)의 폭(WO1) 보다 클 수 있다. 따라서, 밸리부(VP)는 2단 이상의 단차를 가질 수 있다. 밸리부(VP) 형상은 예컨대, 요철형상 또는 계단형상으로 표현될 수 있다.
또한, 밸리부(VP)를 형성하는 제1 및 제2 개구(OP1, OP2)의 내측면은 테이퍼진 경사면으로 구비될 수 있다. 절연막에 개구를 패터닝하는 과정에서 개구의 내측면을 정확히 90°로 형성하는 것은 매우 용이하지 않으므로, 대부분의 개구 내측면은 테이퍼진 경사면을 갖도록 구비된다.
이와 같은 밸리부(VP)의 형상에 의해, 외부에서 유입된 광이 밸리부(VP)의 경사면 및/또는 단차에 반사되어 빛의 편광이 변화됨에 따라, 편광유닛(PU)에 흡수되지 못하고 외부로 새어나가는 빛샘 현상과 같은 문제점이 발생할 수 있다.
이에 본 실시예에 따른 디스플레이 장치에서는 표시패널(DP) 상부에 배치되는 터치유닛(TU)의 반사방지부(330)를 이용하여 밸리부(VP)를 커버하도록 함으로써, 밸리부(VP)에 의해 편광된 빛이 외부로 새어나가는 현상을 방지할 수 있다.
반사방지부(330)는 터치유닛(TU)의 제1 도전층(310, 도 8 참조) 및/또는 제2 도전층(320, 도 8 참조)과 동일층, 동일물질로 형성될 수 있다. 도 10 및 도 11에서는 반사방지부(330)가 터치유닛(TU)의 제2 도전층(320)과 동일층, 동일물질로 형성된 구조를 도시하나, 다른 실시예로, 반사방지부(330)는 터치유닛(TU)의 제1 도전층(310)과 동일층, 동일물질로 형성될 수도 있고, 또 다른 실시예로, 2중층으로 배치되어 터치유닛(TU)의 제1 및 제2 도전층(310, 320)과 동일층, 동일물질로 형성될 수도 있다.
반사방지부(330)의 폭(W2)은 밸리부(VP)의 폭(W1) 보다 클 수 있다. 반사방지부(330)는 밸리부(VP)를 외광으로부터 커버하는 것을 목적으로 하는바, 반사방지부(330)는 밸리부(VP)보다 더 큰 폭으로 구비되는 것이 바람직하다. 비교예로서, 반사방지부(330)의 폭(W2)이 밸리부(VP)의 폭(W1)과 동일한 것을 가정할 수 있으나, 이 경우 사입사되는 광을 차단하지 못해 빛샘 형상이 발생할 수 있다.
한편, 도 10에서는 반사방지부(330)가 별도의 더미층(DML)으로 구비된 경우(도 13 내지 도 15 참조)를 도시하고, 도 11에서는 반사방지부(330)가 배선부(WU), 예컨대 신호라인(SL), 가드라인(GDL), 정전기방지라인(ESL) 등의 일부가 연장되어 구비된 경우(도 16 내지 도 18 참조)를 도시한다. 이에 대해 도 13 내지 도 18에서 상세하게 설명한다.
도 12를 참조하면, 절연층(ILL)에는 밸리부(VP)가 위치할 수 있다. 밸리부(VP)는 절연층(ILL)의 일부가 제거된 부분으로서, 밸리부(VP)가 형성된 부분은 밸리영역(VPA)으로 정의될 수 있다.
밸리부(VP)는 제1 절연막(ILL1)에 정의된 제1 개구(OP1), 제2 절연막(ILL2)에 정의된 제2 개구(OP2) 및 제3 절연막(ILL3)에 정의된 제3 개구(OP3)를 가질 수 있다. 제2 개구(OP2)의 폭(WO2)는 제1 개구(OP1)의 폭(WO1) 보다 크고, 제3 개구(OP3)의 폭(WO3)는 제2 개구(OP2)의 폭(WO2) 보다 클 수 있다. 따라서, 밸리부(VP)는 3단 이상의 단차를 가질 수 있다. 또한, 밸리부(VP)를 형성하는 제1 및 제2 개구(OP1, OP2)의 내측면은 테이퍼진 경사면으로 구비될 수 있다.
반사방지부(330)의 폭(W2)은 밸리부(VP)의 폭(W1) 보다 클 수 있다. 반사방지부(330)는 밸리부(VP)를 외광으로부터 커버하는 것을 목적으로 하는바, 반사방지부(330)는 밸리부(VP)보다 더 큰 폭으로 구비되는 것이 바람직하다.
반사방지부(330)는 터치유닛(TU)의 제1 도전층(310, 도 8 참조) 및/또는 제2 도전층(320, 도 8 참조)과 동일층, 동일물질로 형성될 수 있다. 도 12에서는 도 11과 동일하게, 반사방지부(330)가 터치유닛(TU)의 제2 도전층(320)과 동일층, 동일물질로 형성된 구조를 도시한다. 또한, 도 12에서는 반사방지부(330)가 별도의 더미층으로 구비된 경우를 도시하나, 도 11과 같이 예컨대 신호라인, 가드라인, 정전기방지라인 등의 일부가 연장되어 구비될 수도 있음은 물론이다.
도 13 내지 도 18은 본 발명의 일 실시예에 따른 디스플레이 장치의 일부를 개략적으로 도시한 평면도들이다. 도 13 내지 도 18은 대략 도 6의 AA 부분 내지 EE 부분에 대응할 수 있다. 따라서, 도 13 내지 도 18의 각 평면도에서 각 "부재"들의 두께, 형상 및 위치는 변경될 수 있다. 특히 신호배선의 경우 신호배선들의 밀집도에 따라 폭이 변화할 수 있다. 즉, 신호배선들의 밀집도가 낮은 영역에서 각 신호배선은 상대적으로 큰 폭을 갖도록 구비되고, 신호배선들의 밀집도가 높은 영역에서 각 신호배선은 상대적으로 작은 폭을 갖도록 구비될 수 있다.
도 13 내지 도 18을 참조하면, 반사방지부(330)는 더미층(DML), 정전기방지라인(ESL), 가드라인(GDL)의 적어도 일부를 포함할 수 있다. 도 13 내지 도 15는 반사방지부(330)로서 더미층(DML)을 포함하는 경우를 도시하고, 도 16 및 도 18은 반사방지부(330)로서 정전기방지라인(ESL)을 포함하는 경우를 도시하며, 도 17은 반사방지부(330)로서 가드라인(GDL)을 포함하는 경우를 도시한다.
도 13은 대략 도 6의 우측 상단, 즉 AA 부분에 대응할 수 있다. 또한, 도 13의 B-B'는 도 10 또는 도 12의 단면에 대응할 수 있다.
도 13을 참조하면, 제1 신호라인(SL1)과 정전기방지라인(ESL) 사이에 더미층(DML)이 배치된다. 더미층(DML)은 어떠한 배선과도 연결되지 않고 따로 분리된(isolated) 구조일 수 있다.
도 6을 참조하면, 터치유닛(TU)의 우측 상단은 제1 신호라인들(SL1-1 내지 SL1-5)이 가장 적게 배치된 부분으로 이해될 수 있다. 터치유닛(TU)의 우측 상단의 코너부 영역에서는 제1 신호라인(SL1-1) 및 제2 신호라인(SL2-1) 만이 배치될 수 있다. 따라서, 복수로 구비된 제1 신호라인들(SL1-1 내지 SL1-5) 또는 제2 신호라인들(SL2-1 내지 SL2-4)이 촘촘하게 배치된 코너부 영역에 비해 터치유닛(TU)의 우측 상단의 코너부 영역에만큼은 밸리부(VP)가 그대로 노출되게 된다. 따라서, 터치유닛(TU)의 우측 상단의 코너부 영역에서는 제1 신호라인(SL1)과 정전기방지라인(ESL) 사이에 더미층(DML)을 더 구비할 수 있다.
도 13에서 더미층(DML)은 정전기 등 방지를 위해 일체(一體)로 구비되지 않고 복수의 조각들이 불연속적으로 배치된 형상을 갖는다. 다른 실시예로, 더미층(DML)이 배치되는 영역의 넓이에 따라 더미층(DML)은 일체로 형성될 수도 있다.
더미층(DML)의 일부는 반사방지부(330)로서 구비되고, 나머지 더미층(DML)은 제1 신호라인(SL1)과 정전기방지라인(ESL) 사이 영역에서 배선의 밀도를 맞추기 위해 구비될 수 있다.
반사방지부(330)는 더미층(DML)을 포함할 수 있다. 도 13에서 밸리영역(VPA)에 위치한 밸리부(VP)는 제2 방향(D1)을 따라 배치되고, 정전기방지라인(ESL)의 일측에 위치한다. 밸리부(VP)는 더미층(DML)을 통해 커버됨으로써 외광반사에 의해 외부에서 시인되는 문제를 방지할 수 있다.
도 13에서는 밸리부(VP) 상에 별도의 더미층(DML)을 구비하여 밸리부(VP)를 커버하나, 이와 같이 밸리부(VP)가 정전기방지라인(ESL)과 인접하여 위치하는 경우, 다른 실시예로 정전기방지라인(ESL)의 일부를 확장하여 밸리부(VP)를 커버할 수도 있다.
도 14는 대략 도 6의 좌측 상단, 즉 BB 부분에 대응할 수 있다. 또한, 도 15는 대략 도 6의 좌측 하단, 즉 CC 부분에 대응할 수 있다. 도 14 및 도 15의 B-B'는 도 10 또는 도 12의 단면에 대응할 수 있다.
도 14 및 도 15를 참조하면, 제2 신호라인들(SL2, SL2-1 내지 SL2-n)과 정전기방지라인(ESL) 사이에 더미층(DML)이 배치된다. 더미층(DML)은 도 14와 같이 밸리부(VP) 상에만 구비될 수도 있고, 도 15와 같이 제2 신호라인들(SL2, SL2-1 내지 SL2-n)과 정전기방지라인(ESL) 사이를 메우도록 배치될 수도 있다.
반사방지부(330)는 더미층(DML) 또는 더미층(DML)의 일부를 포함할 수 있다. 도 10 또는 도 12의 단면과 같이, 반사방지부(330)는 밸리부(VP)와 중첩되도록 배치될 수 있다. 반사방지부(330)는 상부에서 밸리부(VP)를 커버함으로써, 외광반사에 의해 밸리부(VP)가 외부에서 시인되는 문제를 방지할 수 있다.
도 16은 대략 도 6의 우측 하단, 즉 DD 부분에 대응할 수 있다. 또한, 도 16의 C-C'는 도 11의 단면에 대응할 수 있다.
도 16을 참조하면, 반사방지부(330)는 정전기방지라인(ESL)을 포함할 수 있다. 밸리부(VP)는 정전기방지라인(ESL)과 일부 중첩하나, 일부 영역에서 중첩되지 않는 부분에 발생한다. 이 경우 정전기방지라인(ESL)의 일부를 확장하여 밸리부(VP)를 커버할 수 있다.
도 11에서 배선부(WU)는 예컨대, 신호라인(SL), 가드라인(GDL), 정전기방지라인(ESL) 중 적어도 어느 하나일 수 있다. 배선부(SL)는 제1 도전층(310) 및 제2 도전층(320)의 2중층으로 구비될 수 있다. 도시되어 있지는 않으나, 배선부(SL)를 이루는 제1 도전층(310) 및 제2 도전층(320)은 제1 절연층(312)에 정의된 콘택홀을 통해 서로 연결될 수 있다.
반사방지부(330)는 이러한 배선부(WU)의 제2 도전층(320)이 연장되어 구비될 수 있다. 도 16의 경우 정전기방지라인(ESL)의 제2 도전층(320)의 일부가 제1 방향(D1)으로 연장됨으로써 밸리부(VP)를 완전히 커버할 수 있다.
도 17은 도 16의 변형실시예로, 반사방지부(330)가 가드라인(GDL)을 포함하는 경우를 도시한다. 도 17은 대략 도 6의 우측 하단, 즉 DD 부분에 대응할 수 있다.
가드라인(GDL)은 제1 신호라인들(SL1-1 내지 SL1-n)의 최외곽, 즉 제1 신호라인(SL1-1)의 일측에 배치될 수 있다. 가드라인(GDL)은 제1 신호라인들(SL1-1 내지 SL1-n)이 다른 배선에 의해 신호가 간섭되는 것을 방지할 수 있다. 도시되어 있지는 않으나, 가드라인(GDL)은 제2 신호라인들(SL2-1 내지 SL2-n)의 최외곽, 제1 신호라인들(SL1-1 내지 SL1-n)과 제2 신호라인들(SL2-1 내지 SL2-n) 사이에 배치될 수 있다.
가드라인(GDL)이 제1 신호라인들(SL1-1 내지 SL1-n)의 최외곽에 배치됨에 따라, 도 17과 같이 가드라인(GDL)의 일부를 연장하여 반사방지부(330)로 활용할 수 있다. 가드라인(GDL)은 밸리부(VP)까지 제1 방향(D1)으로 연장될 수 있다. 도 16 및 도 11을 참조하여 전술한 것과 같이, 가드라인(GDL)은 제1 도전층(310) 및 제2 도전층(320)의 2중층으로 구비되며, 제2 도전층(320)의 일부가 연장되어 밸리부(VP)와 중첩되도록 할 수 있다.
전술한 내용을 종합할 때, 밸리부(VP)의 위치에 따라 배선부(WU) 중 인접한 신호라인(SL), 가드라인(GDL) 및/또는 정전기방지라인(ESL)의 일부를 연장하여 반사방지부(330)로 활용할 수 있다.
도 18은 대략 도 6의 우측 상단, 즉 도 6의 EE 부분에 대응할 수 있다.
도 18을 참조하면, 도 14에서 전술한 것과 같이 터치유닛(TU)의 우측 상단은 제1 신호라인들(SL1-1 내지 SL1-5)이 가장 적게 배치된 부분으로 이해될 수 있다. 따라서, 도 18에 도시된 것과 같이, 정전기방지라인(ESL) 내측으로 더미층(DML)이 넓게 배치될 수 있다.
반사방지부(330)는 정전기방지라인(ESL)을 포함할 수 있다. 도 18과 같이 정전기방지라인(ESL)이 밸리부(VP)와 완전히 중첩되도록 구비될 수 있다.
밸리부(VP)의 형상에 의해, 외부에서 유입된 광이 밸리부(VP)의 경사면 및/또는 단차에 반사되어 빛의 편광이 변화됨에 따라, 편광유닛(PU)에 흡수되지 못하고 외부로 새어나가는 빛샘 현상과 같은 문제점이 발생할 수 있다.
이에 본 실시예에 따른 디스플레이 장치에서는 다양한 실시예들을 통해, 표시패널(DP) 상부에 배치되는 터치유닛(TU)의 반사방지부(330)를 이용하여 밸리부(VP)를 커버하도록 함으로써, 밸리부(VP)에 의해 편광된 빛이 외부로 새어나가는 현상을 방지할 수 있다.
지금까지는 디스플레이 장치에 대해서만 주로 설명하였으나, 본 발명이 이에 한정되는 것은 아니다. 예컨대 이러한 디스플레이 장치를 제조하기 위한 이 제조방법 역시 본 발명의 범위에 속한다고 할 것이다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것 이다.
DP: 표시패널
TU: 터치유닛
PU: 편광유닛
WU: 윈도우유닛
ILL: 절연부
VP: 밸리부
10: 표시부
100: 기판
150: 봉지부
200: 발광소자
310: 제1 도전층
312: 제1 절연층
320: 제2 도전층
322: 제2 절연층
330: 반사방지부

Claims (28)

  1. 표시패널 및 상기 표시패널 상에 배치된 터치유닛을 포함하고, 상기 표시패널은,
    표시영역 및 상기 표시영역 주변의 비표시영역을 포함하는, 기판;
    상기 비표시영역 상에서 상기 표시영역 외곽을 따라 개구로 정의된 밸리부를 포함하는, 절연부; 및
    상기 표시영역 상에 배치되며, 박막트랜지스터와 전기적으로 연결된 발광소자를 포함하는, 표시부;를 포함하고,
    상기 터치유닛은 상기 밸리부와 중첩하여 외부광 반사율을 감소시키는 반사방지부를 구비하는, 디스플레이 장치.
  2. 제1항에 있어서,
    상기 터치유닛은 상기 표시패널 상에 직접 배치되고, 상기 터치유닛은,
    상기 표시영역에 대응하도록 배치된, 감지전극; 및
    상기 비표시영역에 대응하도록 배치되고 상기 감지전극에 연결된, 신호라인;을 포함하는, 디스플레이 장치.
  3. 제2항에 있어서,
    상기 감지전극은,
    제1 도전층;
    상기 제1 도전층 상에 배치된 제2 도전층;
    상기 제1 도전층과 상기 제2 도전층 사이에 배치된 제1 절연층; 및
    상기 제2 도전층 상에 배치된 제2 절연층;을 포함하는, 디스플레이 장치.
  4. 제3항에 있어서,
    상기 반사방지부는 상기 제2 도전층과 동일물질을 포함하는, 디스플레이 장치.
  5. 제2항에 있어서,
    상기 감지전극은 메쉬 형상을 갖는, 디스플레이 장치.
  6. 제2항에 있어서,
    상기 감지전극은 제1 감지전극 및 제2 감지전극을 포함하고, 상기 신호라인은 상기 제1 감지전극에 연결된 제1 신호라인 및 상기 제2 감지전극에 연결된 제2 신호라인을 포함하는, 디스플레이 장치.
  7. 제2항에 있어서,
    상기 신호라인의 적어도 일부는 상기 밸리부와 중첩되는, 디스플레이 장치.
  8. 제7항에 있어서,
    상기 반사방지부는 상기 신호라인의 적어도 일부를 포함하는, 디스플레이 장치.
  9. 제2항에 있어서,
    상기 터치유닛은 상기 신호라인의 외곽 측에 배치되며 전기적 신호가 인가되지 않는 더미층을 더 포함하고, 상기 더미층의 적어도 일부는 상기 밸리부와 중첩하는, 디스플레이 장치.
  10. 제9항에 있어서,
    상기 반사방지부는 상기 더미층의 적어도 일부를 포함하는, 디스플레이 장치.
  11. 제2항에 있어서,
    상기 터치유닛은 상기 신호라인의 외곽 측에 배치되는 정전기방지라인을 더 포함하고, 상기 정전기방지라인의 적어도 일부는 상기 밸리부와 중첩하는, 디스플레이 장치.
  12. 제11항에 있어서,
    상기 반사방지부는 상기 정전기방지라인의 적어도 일부를 포함하는, 디스플레이 장치.
  13. 제2항에 있어서,
    상기 터치유닛은 상기 신호라인의 최외각에 배치되어 상기 신호라인 간의 신호 간섭을 방지하는 가드라인을 더 포함하고, 상기 가드라인의 적어도 일부는 상기 밸리부와 중첩하는, 디스플레이 장치.
  14. 제13항에 있어서,
    상기 반사방지부는 상기 가드라인의 적어도 일부를 포함하는, 디스플레이 장치.
  15. 제1항에 있어서,
    상기 반사방지부의 폭은 상기 밸리부의 폭 보다 큰, 디스플레이 장치.
  16. 제1항에 있어서,
    상기 발광소자는 화소전극, 상기 화소전극 상에 배치된 공통전극 및 상기 화소전극과 상기 공통전극 사이에 배치된 발광층을 포함하고,
    상기 표시패널은 상기 공통전극 상에 배치되고, 제1 봉지 무기막, 상기 제1 봉지 무기막 상에 배치되는 제2 봉지 무기막 및 상기 제1 봉지 무기막과 상기 제2 봉지 무기막 사이에 개재되는 봉지 유기막을 포함하는 봉지부를 더 구비하고,
    상기 터치유닛은 상기 제2 봉지 무기막 상에 배치되는, 디스플레이 장치.
  17. 제16항에 있어서,
    상기 공통전극은 상기 비표시영역의 일부로 연장되어 상기 밸리부를 덮도록 배치되는, 디스플레이 장치.
  18. 제1항에 있어서,
    상기 표시패널의 표시영역은 라운드형 코너부를 포함하는, 디스플레이 장치.
  19. 제18항에 있어서,
    상기 터치유닛은 상기 표시영역의 형상에 대응하도록 일부 영역이 소정의 곡률을 갖도록 구비되는, 디스플레이 장치.
  20. 제1항에 있어서,
    상기 절연부는 제1 절연막 및 상기 제1 절연막 상에 배치된 제2 절연막을 포함하고,
    상기 밸리부는 상기 제1 절연막에 정의된 제1 개구 및 상기 제2 절연막에 정의된 제2 개구를 포함하는, 디스플레이 장치.
  21. 제20항에 있어서,
    상기 표시부는, 상기 박막트랜지스터를 덮도록 상기 박막트랜지스터 상에 배치된 평탄화막 및 상기 평탄화막 상에 배치되고 상기 발광소자의 발광영역을 정의하는 개구를 갖는 화소정의막을 더 포함하고,
    상기 제1 절연막은 상기 평탄화막과 동일물질을 포함하고, 상기 제2 절연막은 상기 화소정의막과 동일물질을 포함하는, 디스플레이 장치.
  22. 제1항에 있어서,
    상기 절연부는 제1 절연막, 상기 제1 절연막 상에 배치된 제2 절연막 및 상기 제2 절연막 상에 배치된 제3 절연막을 포함하고,
    상기 밸리부는 상기 제1 절연막에 정의된 제1 개구, 상기 제2 절연막에 정의된 제2 개구 및 상기 제3 절연막에 정의된 제3 개구를 포함하는, 디스플레이 장치.
  23. 제22항에 있어서,
    상기 표시부는, 상기 박막트랜지스터를 덮도록 상기 박막트랜지스터 상에 배치된 제1 평탄화막, 상기 제1 평탄화막 상에 배치된 제2 평탄화막 및 상기 제2 평탄화막 상에 배치되고 상기 발광소자의 발광영역을 정의하는 개구를 갖는 화소정의막을 더 포함하고,
    상기 제1 절연막은 상기 제1 평탄화막과 동일물질을 포함하고, 상기 제2 절연막은 상기 제2 평탄화막과 동일물질을 포함하며, 상기 제3 절연막은 상기 화소정의막과 동일물질을 포함하는, 디스플레이 장치.
  24. 제1항에 있어서,
    평면상에서 상기 밸리부는 상기 표시영역의 외곽을 둘러싸도록 배치되며, 적어도 일측이 개방된 형상인, 디스플레이 장치.
  25. 제1항에 있어서,
    상기 밸리부는 2단 이상의 단차 구조를 갖는, 디스플레이 장치.
  26. 제1항에 있어서,
    상기 밸리부의 내측면은 테이퍼진 경사면을 갖는, 디스플레이 장치.
  27. 표시영역 및 상기 표시영역 주변의 비표시영역을 포함하는, 기판;
    상기 표시영역 상에 배치되며, 박막트랜지스터와 전기적으로 연결된 발광소자를 포함하는, 표시부;
    상기 표시영역에서 연장되어 상기 비표시영역 상에 적어도 일부 배치되며, 상기 표시영역의 외곽을 따라 개구로서 정의되는 밸리부를 포함하는, 절연부;
    적어도 하나의 무기막 및 적어도 하나의 유기막을 포함하며, 상기 발광소자를 밀봉하도록 상기 발광소자 상에 배치되는, 봉지부;
    상기 봉지부 상에 배치되며, 상기 표시영역에 대응하도록 배치된 감지전극, 상기 비표시영역에 대응하도록 배치되고 상기 감지전극에 연결된 신호라인 및 및 상기 신호라인의 일측에 배치되는 더미층을 포함하는, 터치유닛;을 구비하고,
    상기 더미층은 상기 밸리부와 중첩되는, 디스플레이 장치.
  28. 제27항에 있어서,
    상기 감지전극은 복수의 제1 감지전극 및 복수의 제2 감지전극을 포함하고, 상기 신호라인은 상기 복수의 제1 감지전극에 각각 연결된 복수의 제1 신호라인 및 상기 복수의 제2 감지전극에 각각 연결된 복수의 제2 신호라인을 포함하며, 상기 더미층은 상기 복수의 제1 신호라인 중 최외곽에 배치된 제1 신호라인과 복수의 제2 신호라인 중 최외곽에 배치된 제2 신호라인 사이에 배치되는, 디스플레이 장치.
KR1020180171136A 2018-12-27 2018-12-27 디스플레이 장치 KR20200081628A (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020180171136A KR20200081628A (ko) 2018-12-27 2018-12-27 디스플레이 장치
EP19219199.7A EP3680756A1 (en) 2018-12-27 2019-12-23 Display device with a touch unit having external light reflection prevention unit
US16/726,356 US11239287B2 (en) 2018-12-27 2019-12-24 Display device with touch unit and valley along display area
CN201911376922.1A CN111384135A (zh) 2018-12-27 2019-12-27 显示装置
US17/649,283 US11871638B2 (en) 2018-12-27 2022-01-28 Display device with touch unit having reflection prevention unit overlapping valley
US18/407,084 US20240147808A1 (en) 2018-12-27 2024-01-08 Display device with touch unit having reflection prevention unit overlapping valley

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180171136A KR20200081628A (ko) 2018-12-27 2018-12-27 디스플레이 장치

Publications (1)

Publication Number Publication Date
KR20200081628A true KR20200081628A (ko) 2020-07-08

Family

ID=69005507

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180171136A KR20200081628A (ko) 2018-12-27 2018-12-27 디스플레이 장치

Country Status (4)

Country Link
US (3) US11239287B2 (ko)
EP (1) EP3680756A1 (ko)
KR (1) KR20200081628A (ko)
CN (1) CN111384135A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112582572A (zh) * 2020-12-09 2021-03-30 昆山工研院新型平板显示技术中心有限公司 显示面板、触控显示屏及电子设备

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200081628A (ko) 2018-12-27 2020-07-08 삼성디스플레이 주식회사 디스플레이 장치
KR20200116577A (ko) * 2019-04-01 2020-10-13 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
KR20210104398A (ko) * 2020-02-17 2021-08-25 삼성디스플레이 주식회사 표시 장치
KR20210105469A (ko) * 2020-02-18 2021-08-27 삼성디스플레이 주식회사 표시 장치
KR20210107218A (ko) * 2020-02-21 2021-09-01 삼성디스플레이 주식회사 표시 장치 및 가요성 표시 장치
KR20220041261A (ko) * 2020-09-24 2022-04-01 삼성디스플레이 주식회사 표시 장치
KR20220050284A (ko) * 2020-10-15 2022-04-25 삼성디스플레이 주식회사 표시 장치
CN112331805A (zh) * 2020-11-04 2021-02-05 昆山工研院新型平板显示技术中心有限公司 一种显示面板和显示装置
CN112909203B (zh) * 2021-01-29 2022-09-13 昆山国显光电有限公司 显示面板及显示装置
CN112909064B (zh) * 2021-02-04 2023-05-02 武汉华星光电半导体显示技术有限公司 显示面板及显示装置
CN113394350B (zh) * 2021-06-11 2022-09-13 昆山国显光电有限公司 一种显示面板及显示装置
CN113936557A (zh) * 2021-10-15 2022-01-14 业成科技（成都）有限公司 显示装置
WO2024000309A1 (zh) * 2022-06-29 2024-01-04 京东方科技集团股份有限公司 显示基板及显示装置

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3180899B2 (ja) 1998-03-09 2001-06-25 鹿島建設株式会社 電波遮蔽面状体及び建物内電波遮蔽域
US8736587B2 (en) * 2008-07-10 2014-05-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101040802B1 (ko) 2009-01-16 2011-06-13 삼성모바일디스플레이주식회사 윈도우 일체형 터치 스크린 패널
KR101550481B1 (ko) 2011-03-30 2015-09-04 주식회사 엘지화학 패턴 시인성이 개선된 터치 패널, 그 제조 방법 및 이를 포함하는 디스플레이 장치
KR101868473B1 (ko) 2011-08-11 2018-06-19 엘지디스플레이 주식회사 터치 스크린 일체형 표시 장치
TWM432091U (en) 2012-01-11 2012-06-21 Henghao Technology Co Ltd Capacitive touch panel and touch display panel using the same
US20160266695A1 (en) * 2015-03-10 2016-09-15 Crucialtec Co., Ltd. Display apparatus having image scanning function
KR102612903B1 (ko) * 2015-07-02 2023-12-12 삼성디스플레이 주식회사 유기 발광 표시 장치
US10176355B2 (en) * 2015-12-03 2019-01-08 Synaptics Incorporated Optical sensor for integration in a display
KR102512758B1 (ko) 2016-05-26 2023-03-23 삼성디스플레이 주식회사 표시 장치
US20180188861A1 (en) * 2017-01-03 2018-07-05 Innolux Corporation Display device
JP6827332B2 (ja) * 2017-02-01 2021-02-10 株式会社ジャパンディスプレイ 表示装置
US11079886B2 (en) * 2017-03-10 2021-08-03 Sharp Kabushiki Kaisha Display substrate and display device
WO2018168682A1 (ja) * 2017-03-17 2018-09-20 シャープ株式会社 位置入力機能付き表示装置
JP2019132987A (ja) * 2018-01-31 2019-08-08 株式会社ジャパンディスプレイ 表示装置
KR102552266B1 (ko) * 2018-01-31 2023-07-07 삼성디스플레이 주식회사 표시 장치
US10984213B2 (en) * 2018-03-27 2021-04-20 Shenzhen GOODIX Technology Co., Ltd. 3-dimensional optical topographical sensing of fingerprints using under-screen optical sensor module
KR102572719B1 (ko) * 2018-04-03 2023-08-31 삼성디스플레이 주식회사 표시 장치
WO2020029867A1 (en) * 2018-08-07 2020-02-13 Shenzhen GOODIX Technology Co., Ltd. Optical sensing of fingerprints or other patterns on or near display screen using optical detectors integrated to display screen
KR20200081628A (ko) * 2018-12-27 2020-07-08 삼성디스플레이 주식회사 디스플레이 장치
KR20200097871A (ko) * 2019-02-08 2020-08-20 삼성디스플레이 주식회사 표시 장치 및 그 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112582572A (zh) * 2020-12-09 2021-03-30 昆山工研院新型平板显示技术中心有限公司 显示面板、触控显示屏及电子设备

Also Published As

Publication number Publication date
EP3680756A1 (en) 2020-07-15
US11871638B2 (en) 2024-01-09
CN111384135A (zh) 2020-07-07
US20220157894A1 (en) 2022-05-19
US20200212115A1 (en) 2020-07-02
US11239287B2 (en) 2022-02-01
US20240147808A1 (en) 2024-05-02

Similar Documents

Publication Publication Date Title
KR20200081628A (ko) 디스플레이 장치
US20230044081A1 (en) Display device
US11101340B2 (en) Display panel including conductive member having opening
KR102544241B1 (ko) 디스플레이 장치
CN109509770B (zh) 显示设备
KR20200066504A (ko) 디스플레이 장치
US11462605B2 (en) Display apparatus
KR20190008459A (ko) 디스플레이 장치
KR20200066499A (ko) 디스플레이 장치
US11737323B2 (en) Display device
US11943956B2 (en) Display apparatus including multi-layered optical function layer
US11158837B2 (en) Display apparatus having a thin-film encapsulation layer
US11502139B2 (en) Display device and method of manufacturing the same
KR20210122364A (ko) 디스플레이 장치
KR20220115709A (ko) 표시 패널 및 이를 구비하는 표시 장치
US20220045301A1 (en) Display apparatus
KR20240084571A (ko) 표시 장치 및 그 제조방법
KR20240057526A (ko) 표시 장치 및 표시 장치의 제조방법
KR20240038213A (ko) 표시 장치
KR20240015220A (ko) 표시 장치
KR20230049190A (ko) 디스플레이 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal